DE2703579A1 - System zur verarbeitung von videosignalen - Google Patents

Description

Patentanwälte Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr

Dipl.-Ing. F. AAVkickmann, Dipl.-Chem.

8 MÜNCHEN 86, DEN

POSTTACH 860 820

MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22

MICRO CONSULTANTS LIMITED, Newbury, Berkshire, England 5 West Mills

System zur Verarbeitung von Videosignalen

Die Erfindung bezieht sich auf die Bearbeitung von Abbildungen durch Digitalverfahre in verschiedenen Anwendungsbereichen des kommerziellen Fernsehens, der Infrarotabbildungen bei militärischer Bildverarbeitung, bei der medizinischen Elektronik, der Sonogrammwiedergabe und Mustererzeugungseinrichtungen für angewandte Kunst.

-2-

709831/0753

Obgleich es sei langem bekannt ist, daß digitale Techniken vielseitiger sind, insbesondere wo Flexibilität wesentlich ist, ist doch die Einführung und die Optimierung von geeigneten Funktionen alles andere als nur eine theoretische Frage und eine oft langwierige und umfangreiche Aufgabe.

Selbst geringe Änderungen in spezieller Hardware Anwendung sind schwierig und teuer durchzuführen und während digitale Computer verwendet wurden, die Arbeit unter dem Aspekt der Datenverarbeitung zu erleichtern, sind notwendige periphere Einheiten zur Eingabe von Abbildungen in einen Rechner analog der Eingabe von Daten und zur Wiedergabe der errechneten Ergebnisse nicht verfügbar. Teile von solchen Einrichtungen, welche gebaut wurden, waren entweder zu langsam oder unflexibel und hinsichtlich der Qualität der Bilder ungenügend.

Der Erfindung liegt die Aufgabe zugrunde, ein programmierbares Dialogsystem anzugeben, welches das schnelle Erfassen und Verarbeiten großer Datenmengen ebenso ermöglicht, wie die Wiedergabe der Resulatet im Echtzeitbetrieb (real-time) ebenso wie die Verarbeitung. Darüberhinaus müssen die Erfassungs- und Wiedergabemedien ihre Arbeitsweise ohne Beeinträchtigung der Qualität der Originalabbildungen durchführen.

Diese Aufgabe wird mit dem System gemäß dem Kennzeichen des Patentanspruches 1 gelöst. Der für die Zwecke der Erfindung anzuwendende Logarithmus kann in der Form der in einem Computer enthaltenen Software oder in einer spezifischen Hardware bestehen.

-3-

709831/0753

Es ist möglich mit dem System nach der Erfindung, sofern das System zur Bildanalyse oder Verarbeitung eines Bildes zur Eingabe in einen Speicher dient, den Algorithmus zu ändern und das Ergebnis auf eine indirekte Weise zu überwachen. Bei Verwendung des Systems zur Bildanalyse ist es möglich, die Abbildung bei einer vollständigen Auflösung, wie sie erzeugt wird, zu überwachen.

Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles in Verbindung mit den anliegenden Zeichnungen erläutert. In diesen Zeichnungen zeigen:

Fig. 1 ein schematisches Blockdiagramm eines Gesamtsystems,

Fig. 2 den Zugriff von einem Datenfeld durch Rechner von dem gespeicherten Bildrahmen,

Fig. 3 weitere Details der zusammengesetzten Elemente des Systems nach Fig. 1,

Fig. 4 eine Anordnung für die Speicherung und Speichersteuerung gemäß Fig. 3 und

Fig. 5 eine Anordnung für die Zwischenspeicherung des Rechners nach Figur 3.

In dem Bildverarbeitungssystem nach Fig. 1 wird ein zusammengesetztes Videosignal an der Eingangsklemme 9 eingeführt und an eine Videoeingangsschaltung 12 gegeben, welche die Synchronisierimpulse innerhalb des ankommenden Videosignals abtrennt. Das ankommende Videosignal wird aus der

-4-

709831 /0753

Analogdarstellung in ein Achtbitdigitalwort übergeführt innerhalb der Eingangsschaltung 1? und der entsprechende Digitalausgang 13 ist mit einem Bildrahmenspeicher-und Kontrollkreis 15 verbunden. Die abgetasteten Synchronimpulse des anliegenden Signales werden innerhalb der Schaltung zum Erzeugen der Taktinformation zur Synchronisierung des

verwendet
Analog-Digitalkonverters'. Die Taktinformation erscheint auch am Ausgang 14 für den Bildrahmenspeicher- und Steuerkreis 15. Externe Synchronisiersignale (genlock) können über den Eingang 11 zugeführt werden, um die Einrichtung mit gegebenenfalls notwendigen Taktinformationen zu versehen.

Die digitalen Videoabtastimpulse (Bildpunkte) werden in einer großen Anzahl von Speicherplätzen innerhalb des Rahmenspeichers gespeichert und die Adressen von diesen Plätzen werden von der Speichersteuerung in zeitlicher Relation zu den Taktinforir.ationen vom Ausgang 14 der Eingangsschaltung 12 aufgenommen.

Das in dem Rahmenspeieher gehaltene digitale Videosignal wird fortlaufend über den Eingang 18 von einer Videoausgangsschaltung 19 ausgelesen, welches die digitalisierten Videodaten in eine analoge Form überführt und Synchronimpulse von einem internen Generator zuaddiert/um ein zusammengesetztes Videosignal am Ausgang 20 zu bilden.

Die erzeugten Synchronisierimpulse bilden auch eine Zeitsteuerung für die Adressierung der Speicherplätze zum Auslesen der gespeicherten Daten. Eine externe Synchronisierung (read genlock) kann gegebenenfalls der Schaltung 19 zugeführt werden. Das zusammengesetzte Videosignal kann wiedergegeben werden auf einem üblichen (T.V.) Monitor 22.

709831/0753

-5-

Die Umwandlung, Speicherung und Rückführung des Videosignals kann beeinflußt werden durch ein Datenverarbeitungsgerät 24 und eine Adressier- und Steuereinheit 25. Der Ausgang 27 der Steuereinheit 25 führt zur Eingangsschaltung Die Steuereinheit 25 kann unter Beeinflussung des Computers 24 die Zahl der Bits in einem gewünschten Wort festlegt (d.i. bis zu 8 Bits) und auch entscheiden,ob der vollständige Rahmen gespeichert wird. Der Computer 24 besitzt einen Zugriff über die Steuereinheit 25, die Steuerdatenleitung 27 auf den Speicher 15. Die Computeradressinforrnationen der Steuereinheit 25 werden vom Eingang 26 des Speicherkreises aufgenommen.

Der Computer ist für eine beliebige Adressierung irgend eines Teiles des Speichers geeignet, er kann die Daten lesen und ändern und wiederum eingeben über die Eingangsschaltung 12.

Die Computersteuerdatenleitung 27 ist auch mit der Ausgangsschaltung 19 verbunden, welche z.B. gesteutert auswählen kann den anzuzeigenden Bereich, die Anzahl der verwendeten Bits und die Anordnung von Fadenkreuze (wie unten ausgeführt wird). Irgend eine gewünschte periphere Einheit 23 kann an den Computer angeschlossen werden über die I/O Anschlußleitung des Computers 24.

Anstelle eines Computers zur Modifizierung der Daten kann ein Videoprozessor 28 vorgesehen werden, welcher Verarbeitungshardware aufweist. Der Prozessor 28 erhält die digitalisierten Videosignale von der Eingangsschaltung 12 über einen Eingang 16 und die digitalisierten Videosignale aus dem Speicher über den Eingang 17. Nach der Verarbeitung werden die Daten vom Ausgang 29 der Videoeingangsschaltung 12 zugeführt.

709831/0753 _₆_

Das System ist bestimmt,die Videodaten in einer digitalen Form in einen Rahmenspeicher zu speichern, welcher die Daten grundsätzlich formatiert rastert. Diese Daten können verarbeitet werden unter Softwaresteuerung und vollständig neue Daten können hinzugefügt werden. Befehle für das Hinzufügen und das Verarbeiten der Daten kommen von dem Systemcomputer über die Steuereinheit 25. Die asynchronie N^tur des Systems erlaubt Operationen über einen sehr großen Bereich vor Bildrahmen vom üblichen Fernsehbild über langsame Abtastsysteme wie beispielsweise Elektronenmikroskope zu Zeilenabtastkameras wie IRLS (infra red line scan) und Radarbildern wie SLAR (sideways looking airborne radar). Formate ohne Raster, solche wie Spiral- und Polarabtastungen können eingegeben werden über eine Verarbeitungsanpaßschaltung. Die Arbeitsweise des vorgenannten Systems erfordert Taktinformationen, welche von den Synchronisierinformationen abgeleitet werden, die in dem zusammengesetzten Eingangsvideosignal enthalten sind. Die Videoinformation wird digitalisiert durch Umwandlung jedes Bildpunktes zu einem 8-Bitwort,um 256 mögliche Werte darzustellen (z.B. 256 Schattierungen von grau). Die digitalisierten Daten werden gekennzeichnet durch eine Adresse in Speicherplätzen innerhalb des Rahmenspeichers eingeschrieben. Die herausgezogenen Taktinformationen von der Synchronisierinformation werden zur Definition der Adresse verwendet. Diese Taktinformationen geben Stelleninformationen (Anfang einer Zeile, Ende eines Feldes usw.) um zu ermöglichen, daß jeder Bildpunkt in den Rahmenspeicher in seine richtige Lage geschrieben wird.

Der bei dieser Ausführungsform verwendete Rahmenspeicher ist im einzelnen in der parallelen gleichzeitig eingereichten Patentanmeldung (entsprechend der britischen Patentanmeldung

-7-

709831/0753

6585/76) beschrieben und enthält. 16 Leiterplatten, von denen jede ausgelegt ist von N-Kanal-Dynamik-MOS R.A.M. integrierten Schaltkreisen. Der Steueraufbau ist ähnlich dem eines Fernsehrasters und kann als zwei Würfel betrachtet werden. Jeder Würfel hält eine von den zwei Feldern, welche einen Rahmen bilden. Jedes Feld besteht aus 256 Zeilen und jede Zeile enthält 512 Bildpunkte. Jeder Bildpunkt wird als ein 8-Bitwort gespeichert, weshalb der Speicher mit 8 Bitebenen ausgerüstet ist. Aufeinanderfolgende Zeilen des Rahmens sind in aufeinanderfolgenden Feldern gespeichert. Die zwei Hälften des Rahmenspeichers können unabhängig voneinander verwendet werden, zum Speichern von zwei separaten Rahmen, wodurch sich nur eine halbe Auflösung ergeben würde. Abhängig von der gewünschten Auflösung kann jedes Feld auch getrennte Bilder (bis zu 8 separaten 1 Bit-Auflösungsbilder) speichern. Der Speicherrahmen kann Videosignale bei 10 MHz (max. 15 MHz) Abtastfrequenz annehmen und zur Wiedergabe Bilder in einem entsprechenden Bereich erzeugen.

Das Auslesen aus dem Speicher zur Wiedergabe kann durch irgend eine Computeranforderung nicht unterbrochen werden. Für die Zwecke des Auslesens oder Einschreibens in den Speicher beträgt die Zugriffszeit des Speichers 67 nSek, wodurch ein übliches Fernehbild leicht untergebracht werden kann von den 512 Abtastungen in einer Zeile. Der Rechner kann nur Zugriff aufnehmen zu dem Rahmenspeicher während der Zeilendunteltastperiode (blanking periode) . Der Computer hat direkten Zugriff und kennzeichnet seine Adressen in einer Datenfeld-(Reihen)-Form.

-8-

709831/0753

Das Prinzip der Datenfeldadressierung ist dargestellt' in Fig. 2. Ein Rahmen von Videodaten 100 ist auf einem Fernsehschirm 101 gezeigt. Er stellt die aufgenommenen und in dem Rahmenspeicher gespeicherten Daten dar. Das Viereck

103 ist der Bildbereich, welcher adressiert wird durch den Computer und η Bildpunkte horizontal und N Bildpunkte vertikal aufweist. Zeilen 105 stellen die ungeradzahligen Felder und 106 die geradzahligen Felder dar. Ein Bildpunkt

104 kann als Punkt χ , y betracht werden, was eine Datenfeldanordnungslage gibt. Die Bildpunkte in dem Datenfeld werden umgekehrt auf diese Weise erreicht z.B. (^χ _ο»Υ_ο) bis (x_o + n, y_o) dann (x_Q, y_Q + 1) bis (x_Q + n, y_Q + 1) usw. bis (x , y + N) bis (x + n, y + N)· Das ausgewählte Feld kann von irgend einer Form vom Einzelpunkt bis zum ganzen Speicherbereich betragen. Das augewählte Feld kann auch in irgend einer Lage innerhalb des Speicherfeldes sein. Damit ist dank der Identifizierung der linken oberen Ecke des Rechteckes und der Länge von zwei Seiten jeder Adressenbereich aufrufbar. Computerdaten werden mit einem niedrigen Verhältnis dort zugeführt (typische Zyklusfrequenz des Computers von 500 KHz an abhängig davon, ob ein Datenfeld oder einzelne Bildpunkte adressiert werden sollen) und die Daten werden zwischengespeichert, um in den Rahmenspeicher eingegeben zu werden bei dem Übertragungsbereich des Systems, üblicherweise 10 MHz. Damit werden die Daten für das Ausschreiben in den Speicher schnell und für das Zurücklesen in den Computer langsam bewegt.

Der Speicher hat die Möglichtkeit einer "Bit-Selektion". Dies bedeutet, daß irgend ein Teil von den 8-Bit-Worten

709831/0753

•ΑΧ'

in den Speicher geschrieben und aus diesem gelesen werden kann. Dies erlaubt verschiedene und getrennte Bilder festzuhalten in bestimmten Abschnitten von den 8 Bitebenen. Umgekehrt können Teile der 8 Bit-Worte reserviert werden für Überlagerungen von Ausgangswerten des Computers auf dem Originalbild, welches beispielsweise mit einem 6 Bit-Pegel gespeichert ist. Das Ergebnisbild kann angezeigt werden auf dem Bildschirm.

Die Datenübertragung von den Rahmenspeicher zu der Ausgangsseite des Systems wird von Taktsignalen, welche von einer externen Synchronisierquelle beispielsweise abgeleitet sind, gesteuert. Diese externe Synchronisationsquelle (read genlock) kann dieselbe sein,wie die zum Einschreiben zu verwendende externe Synchronisierquelle (write genlock), welche eine synchrone Arbeitsweise erzeugt. Üblicherweise wird die Synchronisierung getrennt erzeugt, um die Ausgangsvideosignale in Schritten mit irgend einer anderen Quelle der Videosignale festzulegen, wenn diese verbunden werden sollen, um ein vollständiges Bild zu erhalten (z.B. um Überblendungen zu erhalten). Dies bedeutet, daß die asynchrone Arbeitsweise beim Lesen und Schreiben, deren Sequenzen unabhängig voneinander ablaufen einen Transfer zu und von den Speicher gleichzeitig zu zwei verschiedenen Speicheradressen durchgeführt werden kann,

Die zwei Felder können auf zweierlei Weise miteinander verschachtelt sein, um ein volles Rahmenbild auf dem Bildschirm zu erhalten. Einmal in Form eines normalen überlagerns, das bedeutet Lesen jedes Feldes abwechselnd, oder zweitens Verwendung einer speziellen 2:1 überlagerung. Dieses zweite Verfahren erlaubt eine Wiederholung der ungeraden Zeilen in den geradzahligen Bildschirmzeilen oder umgekehrt. Bei Verwendung dieses zweiten Verfahrens kann ein

709831 /0753

-10-

zweiter und nichtbezogener Rahmen in dem anderen Feld gespeichert werden. Durch Interpolation ist es möglich, Informationen zu substituieren von benachbarten Bildpunkten, z.B. um den Effekt eines fehlerhaften Störelementes, sofern dies auftreten sollte, zu beseitigen.

Die Aufbauelemente der Figur 1 sind im Detail in der Ausführungsform nach Fig. 3 gezeigt. Die Eingangsschaltung wird dabei im wesentlichen von dem ADC 81 (Analog-Digitalkonverter), dem Schreibfolgegenerator 82 und der Videoeingangseinheit 83 sowie dem unteren Teil des Synchronisiergeneratorblockes 80 gebildet. Die Videoausgangsschaltung wird gebildet von der Videoausgangseinheit 85, dem Ausgangsprozessor 86, dem Lesefolgegenerator 87 und dem oberen Teil des Synchronisiergeneratorblockes 80. Der Rahmenspeicher- und Kontrollsteuerkreis ist aufgebaut aus Speicheradresskreis 90, Speicherkontrollkreis 91 und Rahmenspeicher 92.

Die Adressier- und Steuereinheit des Computers wird gebildet durch das Computerbindeglied 93, den Zwischenspeicher 95, die Adressiereinheit 96, den Speichersortierer 97 und einen Datenspeicheransteuerkreis 94.

Der Hardware-Verarbeitungsblock 28 ist ebenso wie in Fig. 1 gezeigt.

Das Synchronisier- und Videoinformationen enthaltende zusammengesetzte Videosignal wird über den Eingang 9 den ADC 81 und dem unteren Bereich des Synchronisierblockes 80, welcher als Abtrenneinrichtung wirkt, zugeführt. Die Abtrenneinrichtung trennt die Synchronisierinformationen von den Bildinformationen. Die Synchronisierimpulse werden inner-

709831/0753

-11-

halb der Abtrenneinrichtung verwendet, um Taktinformationen zu schaffen, welche den Start einer Zeile, eines Feldes und das Ende eines Rahmens beispielsweise auslösen. Diese Taktinformation wird von einem Eingang 117 des Schreibfolgegenerator 8 2 aufgenommen.

Synchronabtrenneinrichtungen zur Erzeugung solcher Taktinformationen sind allgemein bekannt in Verbindung mit Entzerrungsgliedern und werden deshalb im einzelnen nicht beschrieben.

Die herausgezogene Zeitinformation wird verwendet um zu garantieren, daß irgend ein Bildpunkt in zeitlichen Bezug zu irgend einen anderen gebracht werden kann, z.B. welches Feld und Zeile dieser besitzt und wieweit weg von der Zeile der Bildpunkt sich befindet. Dies garantiert, daß die Bildpunkte gespeichert werden an dem richtigen Platz in dem Rahmenspeicher. Der Schreibfolgegenerator 82 erzeugt Schreibtaktimpulse am Ausgang 137, welche von dem Videoeingangsblock 83 und Speicheradressblock 90 empfangen werden. Schreibfolgegeneratoren sind ebenfalls für Entzerrer bekannt und enthalten grundsätzlich einen Oszillator und eine Mehrzahl von Zählern zur Erzeugung einer Anzahl von Taktimpulsen.

Der ADC-Konverter führt jeden Bildpunkt des ankommenden Videosignals in ein 8-Bit-Wort über. Dies gibt 256 mögliche Pegel (z.B. 256 Schattierungen von grau). Eine Taktversorgung des Konverters mit 10 MHz wird über die Leitung 119 über den Videoeingangsblock 83 zugeführt. Der ADC-Konverterausgang 118 führt zu dem Videoeingangsblock.

-12-

709831 /0753

MS'

Dieser 8-Bitausgang kann mit einer Emitter-gekoppelteh Logik im Pegel abgeglichen werden. Analog-Digitalkonverter sind ebenfalls aus der Entzerrertechnik bekannt. Der Videoeingangsblock kann die Daten vor ihrer Zuführung auf die Leitung 142 zu dem Rahmenspeicher verarbeiten. Der Videoeingangsblock führt die Daten auch zu und empfängt sie von dem Videoprozessor 28 über die Leitungen 16 bzw. 29, wenn die Anwendung einer externen Hardware-Verarbeitung angewendet werden soll. Der Computer arbeitet auch mit dem Videoeingangsblock 83 über den Zwischenspeicher 95 und die Datenspeichersteuerung 94 zusammen. Während der Zeilenaustastperiode wird eine Computerinformation, welche in den Speicher geschrieben werden soll, von dem Zwischenspeicher über die Leitung 128 gesendet. Verarbeitungsinformationen werden in der Form von Steueradressen, Steuerdaten von der Datenspeichersteuereinrichtung über die Leitung 138 ausgesendet und dies bestimmt die Art der Verarbeitung, die ausgeführt werden soll. Der Videoeingangsblock gibt an den Speicher über die Leitung 142 entwecer digitalisierte Videodaten (umgeformt Emitter-gekoppelte Logik in Transistor - Transistorlogik) oder Rechnerdaten unter Steuerung des SChreibfolgegenerators 82. Der Videoeingangsblock enthält Verriegelungen (latches) zum Halten der 8 empfangenen Bits und um zu erlauben, daß diese zu dem Speicher fließen. Andererseits kann der Eingang über die Leitung 118 einen Nebenweg zum Eingang 16 des Prozessors 28 sein. Auch der Ausgang 29 kann geführt werden zum Ausgang 142.

Das Lesen der Daten aus dem Rahmenspeicher 92 über die Leitung 143 zu dem Videoausgangsblock 85 und über die Leitung 144 von dem Videoausgangsblock zum Ausgangspro-

709831/0753

zessor 86 erfolgt unter der Steuerung des Lesefolgegenerators 87. Die Ausgangsblocks 85, 86 rekonstruieren das Signal zu einem zusammengesetzten Videosignal.

Der Generator 87 erzeugt Taktinformation für den Videoausgangsblock 85 über seinen Ausgang 132 und einen Takt- und Synchronisier-Impulszug für den Ausgangsprozessor 86 vom Ausgang 133. Der Lesefolgegenerator 87 erzeugt Taktinformationen ähnlich dem Schreibsequenzgenerator (z.B. Beginn einer Zeile usw.). Der Generator 87 ist gesteuert von einem von einem Lesegeneratorsperre (genlock) abgeleitete Signal auf der Leitung 116, welche von der Leitung 122 über die Synchronisierabtrenneinrichtung 80 empfangen wird. Die von dem Speicher ausgelesenen Daten werden ausgetastet an den Videoausgang 85, wo iregend eine Verarbeitung, welche erwünchst ist, vervollständigt wird. Die Verarbeitung im Videoausgangsblock 85 schließt eine Überlagerung, Positionieren, Bitverschieben, Umformen oder Bereichsauswahl mit ein. Speicher und Zähler innerhalb des Blockes 85 veranlassen die gewünschte Steuerung

von

unabhängig oder abhängig von* der Datenspeicherung 94 empfangenen Befehle.(Das Datenformat kann dabei geändert werden von einem TTL-Pegel zurück zum ECL-Pegel, so daß der Ausgangswert gegeben wird auf 16 abgestimmten Leitungen an den Ausgangsprozessor). Der Ausgangsprozessor 86 enthält einen Digital-Analogkonverter (DAC), welcher synchronisiert wird von dem Lesefolgegenerator-Ausgang 134. Das rekonstruierte Videosignal wird dann mit dem Synchronisierimpulszug vom Ausgang 134 gemischt, um ein zusammengesetztes Videoausgangssignal für Wiedergabe am Ausgang zu bilden. Der Synchronisierimpulszug wird auch dazu verwendet, um irgend welche externe Hardware zu synchronisieren,

-14-

709831/0753

und zwar über dem Ausgang 148. Die nichtzusammengesetzten Videodaten können abgenommen v/erden vom Ausgang 145. Eine Digital-Analogumformung und die Bildung eines zusammengesetzten Videosignals ist allgemein bekannt und wird nicht weiter beschrieben. Der Zweck der Speicheradresskarte 90 liegt in der Erzeugung der Adressen, welche die Plätze in dem Speicher 92 kennzeichnen, was notwendig ist für einen Zugriff. Die Lese- und Schreibablaufgeneratoren liefern Taktimpulse für die Speicheradresskarte über die Leitung 132 bzw. 137,um Informationen zu geben ,wie z.B. ob der Adressenbeginn gespeichert werden soll, welcher Bereich zu adressieren ist, w nn gestoppt werden soll am Ende einer Zeile und wieviele Zeilen adressiert werden sollen. Rechnerdaten werden ebenfalls von dem Adressblock 96 über die Leitung 130 übertragen.

Der Speicheradressblock 90 erzeugt drei Arten von Adressen:

(i) Von dem Schreibfolgegenerator empfangene Informationengeben die Adresse, in welche die Eingabedaten eingesetzt werden,

(ii) Die Taktimpulse von dem Lesefolgegenerator bestimmen, welcher Platz bzw. Plätze des Speichers ausgelesen werden (dies garantiert auch, daß die Rate,mit welcher Daten von dem Speicher ausgelesen werden ,dieselbe ist wie diejenige von dem Synchronisierimpulszug, welcher durch den Lesesequenzgenerator erzeugt wird).

(iii) Adressen von dem Computeradressierblock, welcher Adressen für die Rechnerdaten erzeugt.

Der Speicheradressblock 90 erzeugt die gewünschten Speicheradressen in Form von zwei 6-Bit-Adressen, welche ineinandergeschachtelt sind in zwei Hälften am Eingan 69 des Rahmenspeichers 92. Der Speicheradressblock 90 führt auch eine Bildwiederholoperation außerhalb der Leseintervalle durch.

709831/0753

-15-

Dies ist deshalb notwendig, weil der Rahmenspeicher ein dynamischer Speicher mit freiem Zugriff ist und wenn der Speicher nicht gelesen wird innerhalb einer 2msek Periode, wird die Information sonst "verloren" ("vergessen"). Während des Feldintervalls führt der Speicheradressblock einen "dauernden" Lesezyklus aus, um den Rahmenspeicher in Betrieb zu halten und aufrechtzuerhalten die jeweils geschriebenen Daten (die während des Pseudolesezyklus aufgerufenen Daten werden nicht benötigt und gehen verloren). Der Speicheradressblock 90 sendet Adressensignale zu der Speichersteuerung 91 , um diesen Kreis anzuregen, Taktimpulse für die Speicherelemente zu erzeugen. Diese Adressensignale zu dem Speichersteuerkreis werden verwendet als Lese/Schreibbefehle am Eingang 50/52, als Schreibadressen an den Eingängen 41, als Leseadressen an den Eingängen und als Reihenadress-Mulitplexabtastimpulse für Lesen/Schreiben an den Eingängen 60/61. Der Speicheradressblock 90 er. zeugt auch I/P-Eingangsauswahl am Eingang 42, Ausgangsauswahl am Eingang 76 und Chipauswahl am Eingang 68 des Speichers 92. Die Zeitimpulse von der Speichersteuerkarte werden erzeugt, um zu sichern, daß der Speicher nicht gleichzeitig für Schreiben und Lesen angesteuert wird.

Die Speichersteuerschaltung wendet ein Warteschlangensystem an, so daß, wenn im Speicher gelesen wird und eine Einschreibanforderung gegeben wird, diese ignoriert wird und umgekehrt. Er unterscheidet deshalb zwischen Lese- und Schreibanfragen und verhindert deren Durchführung. Signale von der Computerspeicher-Folgeschaltung 97 werden ebenfalls aufgenommen als eine Leseanfrage vom Ausgang 140 der Folgeschaltung 97 und als eine Schreibanfrage vom Ausgang 141. Sie legen fest, wenn der Computer die Durchführung einer Lese- oder Schreiboperation wünscht. Der Speicher-

709831/0753

-16-

adressblock enthält im wesentlichen drei Sätze von Registern für das Schreiben, Lesen und Regenerieren.

Der Aufbau des Rahmenspeichers 91 und der Steuerschaltung 92 ist im einzelnen offenbart in der oben genannten entsprechenden britischen Patentanmeldung 6585/76 und die Fig. 5 dieser Anmeldung wird in dieser Anmeldung als Fig. 4 gezeigt, von welcher gesehen werden kann, wie die verschiedenen Signale von dem Steueradressblock 90 und der Computerspeicher-Ablaufsteuerung 97 verarbeitet werden. Das Lese-ZSchreibadressauswahlsignal vom Ausgang der Steuereinheit 91 wird empfangen von dem Steueradressblock 90 und der Multiplexsteuerung für die Ineinanderschachtelung in zwei Hälften von der Adresse wird ebenfalls empfangen von dem Steueradressblock 90. Auslöseschreibtakt am Empfang 54 des Steuerkreises 91 wird empfangen von dem Schreibfolgegenerator 82 und Auslösesignale am Eingang 53 von dem Lesefolgegenerator 87.

Fig. 4 zeigt die Speichersteuerung zusammen mit einer von den 16 Steuerkarten. Die Steuerkarte 30 enthält einen Block 32 von 4 Reihen eines RAM-{Random Access Memory)-Chips 10, jede Reihe umfaßt 8 Chips (eine für jeden von den 8 Datenbits). Somit beträgt die Gesarotzahl der Speicherchips 32. Die Karte 30 umfaßt einen Eingangsansteuerkreis 31 und einen Ausgangsansteuerkreis 33. Die Karte umfaßt auch einen Datenüberwachungskreis 34, der unten im einzelnen beschrieben wird. Es sei daran erinnert, daß 15 andere nicht dargestellte ähnliche Karten 30 den Speicher vervollständigen. Deshalb hat ein Eingangsverteiler 35 16*Ausgänge 47 für 16 Karten. Ein Ausgang ist dargestellt und verbunden mit dem Eingangsansteuerkreis 31. Ebenso ist ein Ausgangsverteiler 39 dargestellt mit

709831/0753 -17-

einem Ausgang 75, welcher mit dem Ausgangsansteuerkreis verbunden ist. Obgleich die verbleibenden Eingänge von dem Eingangs- und Ausgangsverteiler dargestellt sind ohne Verbindungen, so sind diese tatsächlich doch mit den anderen 15 Karten verbunden. Ein Reihenadress-Abtastverteiler 36 und eine Taktsteuerung 38 besitzen entsprechend versetzte Ausgänge für die anderen 15 Karten. Ein Warteschlangenlogikkreis 37 (unten beschrieben) ist verbunden mit dem Taktsteuerkreis 38.

Da ja die Eingangsdaten für die Karten über eine gemeinsame Vielfachleitung ankommen, müssen diese Daten gesperrt werden in jeder Karte in Abhängigkeit von einzelnen Taktsignalen, so daß nach 16 Taktsignalen alle 16 Karten ein Wort der Daten halten.

Dieses erste Wort wird behalten in einer ersten Lage im Verriegelungskreis 31. Der Ansteuerkreis 31 kann realisiert werden durch bekannte Register-File-Chips (z.B. 2 χ 74LS170, welches ein 4 Bit 4-Platzregister ist, von welchen nur zwei Plätze verwendet werden). Die Information wird taktrichtig eingeschrieben in diese Files durch ein Eingabe-Freigabe-Signal mit Videofrequenz, welche von dem Eingangsverteilerausgang 47 empfangen wird, und die Adresse wird gesetzt durch ein Eingangsauswahl-Signal, welches am Eingang 4 2 auftritt. Nunmehr, wenn die ersten 16 Worte zu den Karten übertragen sind, erscheinen die nächsten 16 Worte in der Folge auf der Vielfachleitung und werden wieder eingegeben in die Karten, ausgenommen die Eingangszeitauswahl wird verändert, so daß diese letzten Worte in den nächsten Platz in dem Register-File 31 einlaufen.

-18-

709831/0753

ΊΑ'

Es ist offensichtlich, daß die Eingangsauswahl deshalb nur ein 1/16 der Criginalvideofrequenz (sofern 16 Karten vorgesehen sind) beträgt. Der Ausgang von dem Registerfile wird gesteuert durch die Inversion der Eingangsauswahl. Dies ist das einzige, was notwendig ist, um den Inhalt der bekannten Register an ihren Ausgangsklemmen darzustellen. Da die Eingangsauswahl mit 1/16 der Videofrequenz arbeitet, ist offensichtlich, daß die an den Ausgängen der Registerfiles dargestellten Daten konstant gehalten werden für ungefähr 16 χ der Datenperiode, welche auftritt an der Originaleingangs-Vielfachleitung.

Da das 4096-Bit-RAM-Chip relativ langsam" in seiner Arbeitsweise ist, ist diese interne Verteilung notwendig, um die Geschwindigkeitsanforderung für jedes individuelle Chip zu reduzieren. Jedoch entspricht das externe Adressensystem noch einer üblichen Anordnung.

(Die 9-Bit-Binär-Adresse bestimmt die Zeile in einem Bild und eine andere 9-Bit-Adresse bestimmt den Bildpunkt innerhalb der Zeile, wie oben ausgeführt.)

Es ist ersichtlich, daß diese Unterverteilung oder offensichtliche Verlangsamung die Eingangsdaten so beeinflußt,daß sie dieaean den Eingangsklemmen des 4K RAM für mehr als eine ausreichende Zeit für die Aufnahme der Information erscheinen läßt.

Die Adressen kommen über genau 6 Adressenleitungen am Eingang 69 in Form von 12 Bit an, welche in zv/ei Hälften geteilt werden (und zwar in Chipreihen-Adressen gefolgt von Chipkolcnnen-Adressen). Die einzelne Einrichtung wird aus-

709831/0753

-η'

gewählt durch 4 getrennte Adressenabtaster RAS 1, 2, 3 und 4 auf den Leitungen 63, 64, 65 und 66 von dem Reihenadressabtastverteiler 36, welcher empfängt die Reihenadressabtastungen (row address strobes = RAS) von dem Zeitglied 38 am Eingang 62 nur einmal für jeden Speicherzyklus. Diese arbeiten natürlich umlaufend, so daß die Folge von Sätzen für eine Adressenstruktur darin besteht, daß die ersten 4 Bits von der Adresse, welche am Eingang 41 auf treten, ";ur Darstellung von 16 Karten dekodiert werden, um die Eingangswerte zu erzeugen vom Eingangsverteiler 35. Die nächsten zwei Bits der Adresse, welche an den Eingängen 60, 61 auftreten,werden im Reihenadress-Abtastverteiler 36 dekodiert, um die 4 Reihenadress-Abtastsignale RAS 1, 2, 3 und 4 zu erzeugen. Die 12 End-Bits werden von der Hauptadresseneinrichtung in zwei Hälften am Eingang 69 verteilt. Eine Kolonnenadressen-Abtastung (CAS) ist über die Leitung 67 vom Zeitglied 38 vorgesehen.

Die Ausgabeseite der Karten ist sehr ähnlich zu der Eingabeseite mit Ausnahme natürlich, daß er in umgekehrter Reihenfolge arbeitet. Wesentlich ist, daß die Daten parallel von allen 16 Karten in ihre einzelnen Register bzw. Ausgangsverriegelungskreis 33 übertragen werden. (Der Ausgangsverriegelungskreis 33 kann gebildet werden durch 4 Bit-Verriegelungen vom Typ 74173 um_fzu geben die gewünschten 8 Bits χ 2 Speicherplätzen).Diese Übertragung zu den Verriegelungskreisen wird durchgeführt durch eine "Ausgabeabtastung" und"Ausgabeauswahl", welche mit 1/16 der Videofrequenz arbeitet. Die nicht mit einer parallelen Übertragung von dem Speicher besetzten Register sind verwendbar für das Ausgeben ihrer Daten über die gemeinsame Sammelleitung durch eine Ausgabeinformation, welche über den Ausgang 75 des Ausgabeverteilers 39 abhängig von einer 4-Bit-Leseadresse am Eingang 78 gegeben wird. Die entsprechende Einrichtung

709831/0753

•21-

wird ausgewählt durch eine Inversion der "Ausgabeauswahl". Die Ausgabesteuerung arbeitet in Serie (mit Videofrequenz), wobei die Ausgabeabtastung für alle 16 Karten parallel durchgeführt wird.

Die 8-Chip-Auswahlleitungen 68 ermöglichen jeden Teil von einem digitalen Wort im Speicher unwirksam zu machen und zu schützen von dem Einschreibverfahren, sofern gewünscht. Damit kann ein unterschiedliches Bild in Bits geschrieben werden, beispielsweise 1 bis 4 das dann gehalten in Bits 5 bis 8.

Die Lese-/Schreibleitungen und Reihenadressabtastleitungen (RAS) für die Speicherkarten sind nicht so unkompliziert wie sie zunächst dargestellt wurden. Die Schwierigkeit ist verursacht durch die Möglichkeit, daß eine Karte in der Gruppe von 16 beschrieben werden soll, ohne irgend eine andere Karte zu beeinflussen. Dies ist einfach zu erreichen für den Eingangsverriegelungskreis durch Anwendung nur eines Eingangswortes entsprechend zu der interessierenden Karte. Wenn jedoch die Daten parallel übertragen werden, würden die Speicherplätze in 15 von den 16 Karten falsche Informationen aufnehmen.

Um diese Aufnahme von falschen Informationen zu verhindern, ist der Datenüberwachungskreis 34 vorgesehen, welcher eine Eingabeauswahl und eine Eingabefreigabe an den Eingängen 43 und 44 zusammen mit Lese-/Schreibsignalen am Eingang 46 vom Zeitkreis 38 empfängt. Wenn eine Eingabefreigabe abgetastet wird für diese Karte vom Eingangsverteiler 35, der Überwachungskreis erlaubt das Eingeben der Daten in den Verriegelungs,kreis 21, um anschließend übertragen zu wer-

709831/0753

den zu dem Speicher unter Steuerung des Lese-/Schreibbefehls vom Ausgang 45. Wenn eine Eingabefreigabe für die spezielle Karte nicht empfangen wird vom Eingangsverteiler 35, dann gibt der Überwachungskreis den Speicherzyklus zur Durchführung nicht frei.

Der Warteschlangenlogikkreis 37 empfängt ebenfalls die Lese-/Schreibsignale über die Leitung 56 vor. dem Zeitglied 38. Schreibbefehle werden am Eingang 50 aufgenommen von dem Warteschlangenlogikkreis 37 und Lesebefehle am Eingang 52. Ein Halteeingang 51 zum Block 37 hält die Daten in dem Speicher. Schreibbefehle werden vom Zeitkreis 38 vom Ausgang 57 empfangen und Lesebefehle vom Ausgang 55 gebildet, welcher angeordnet wird, um vorübergehend im Block 37 gehalten zu werden, wenn der Speicher arbeitet mit einem anderen Teil von seinem Zyklus, was abgetastet wird von den Lese-/Schreibsignalen am Eingang 56. Lese- und Schreib-Auslöseeinrichtungen steuern über die Eingänge 53 bzw. 54. Zusätzliche Taktsignale werden von Zeitkreis 38 gebildet, welche über die Lese-VSchreibadressenauswahl-Ausgänge 73 und den Adressensteuerverteiler-Ausgang 72 abgegeben werden zur Verwendung in den Speichern in einer oben beschriebenen WEise.

Es sei daran erinnert, daß der Speicher 91 enthält 16 Karten von einem Typ, wie er als Block 30 in Fig. 4 dargestellt ist, um 512 Zeilen zu speichern.

Die Steuerung und Verteilung der Computerinformation wird durchgeführt durch die Computeranpaßblöcke, das sind eine Computeranschlußeinheit 93, ein Computeradressierkreis 96, ein Computerspeicherkodierer 97, ein Computerzwischenspei-

-22-

709831/0753

•is-

eher 95 und eine Kontrolldaten-Speichereinheit 94.

Jede Information, welche in und von dem Computer über-

der

tragen wird, lauft längs ι abgestimmten Leitungen 110, welche mit einem ECL-Pegel wegen der geringen STörempfindlichkeit betrieben werden können. Die Steuerung wird durchgeführt über die Leitungen 111. Die Informatioren werdai auf 16 abgestimmten Leitungen gesendet und werden begleitet durch Abtast- und Abfühlimpulse, welche festlegen, was für eine Information gesendet wird.

Die Aufgabe der Computeranschlußeinheit 93 ist die Umwandlung der Computerinformation. Wenn die Information geschrieben wird in den Speicher von dem Computer,wandelt diese die Eingangswerte von einem ECL-Pegel in einen TTL-Pegel um (um der Information eine Compatibilität mit dem übrigen System zu geben). Wenn eine Information gelesen wird aus dem Speicher für den Computer wandelt diese Anschlußeinheit die Information in einen ECL-Pegel um. Die Computeranschlußeinheit bildet auch ein Steuerlogik, um die Arbeitsweise des Computers zu steuern. Es enthält Feldrahmeninformationen,um dem Computer den Zugang zu einem oder beiden Feldern zu ermöglichen und welcher Lese-/Schreibzyklus auslösen soll. Dies geschieht über den Ausgang 115 zu dem Computeradressierblock 96. Die Computerinformation wird ausgegeben von der Computeranschlußeinheit über eine Datensammelleitung 113 mit begleitenden Abtast- und Steuerimpulsen zur Steuerung der Datenspeichereinheit 94, den Zwischenspeicher 95 und den Computeradressblock 96. Der Computeradressblock 96 empfängt Adresseninformationen über diese Sammelleitung zusammen mit einen». Abtastadressenimpuls. Der Abtastimpuls zeigt an, daß für diesen Block die Information auf der Leitung

709831/0753

-23-

-Zt '

eine Adresseninformation ist und gibt die Größe und Lage des Datenfeldes an. Der Adressierblock 96 zählt auch die Bildpunkte, was erlaubt, daß der Computer weiß, wann genug Daten empfangen oder übertragen wurden durch ihn, um einen bestimmten Bereich des Datenfeldes abzudecken. Steuerimpulse der Leitung 131 von dem Computeradressierblock 96 umfaßt die Information für die Anzahl der von der Folgeschaltung 97 zu zählenden Bildpunkte. Der Computerspeicherfolge-Steuerkreis 97 führt die notwendige Zeitsteuerung für das Schreiben und Lesen der Information zu und von dem Rahmenspeicher über das Speicheradressierglied 90 aus. Dies wird benötigt, weil diese Daten nicht in einer Rasterform sind und deshalb nur eingeschrieben oder gelesen werden können von dem Speicher während der Zeitaustastperiode. Der Computerspeicher-Folgesteuerkreis enthält zwei Folgegeneratoren, von denen einer mit dem Schreibefolgegenerator und einer mit dem Lesefolgegenerator synchronisiert ist. Während des Lesens oder Schreibens wird die Adresse im Computeradressblock 96 erweitert und das Zählwort vermindert, durch ein Signal auf der Leitung 129. Die Bildinformation (Daten) werden längs der Sammelleitung 113 mit ihren zugehörigen Abtastimpulsen (Abtastdaten) und und auch mit Leitungssteuerinformationen zu dem Pufferkreis 95 geführt. Die Leitungssteuerimpulse verhindern die Datenausgabe aus dem Computer während einer aktiven Rahmenzeit oder wenn der Computer Daten zu dem Computeradressblock oder dem Datenspeichersteuerkreis überträgt. Der Computerzwischenspeicher 95 arbeitet als Zwischenregister für die Daten bis die Zeilenaustastperiode auftritt. Der Zwischenspeicher 95 empfängt ein Signal von der Folgeschaltung 82 am Eingang 123, welches der Computer schreiben und lesen kann am Eingang 124 (von der Folgeschaltung 87 ). Ein 10 MHz-Taktausgang 126 der Folgeschaltung 87 ist vom Ausgang 126 des Schreibgenerators 82 z.B. übernommen.

709831/0753

-24-

Eingangsfortschreibung für die Kontrolldatensteuereinheit

94 erfolgt, wenn ein Schreibrahmentakt empfangen wird am Eingang 120 von dem Folgegenerator 82. Eine Ausgangsfortschreibung wird vorgesehen, wenn ein Leserrahmentakt empfangen wird am Eingang 121 des Folgegenerators 87.

Die Datenspeicherung 94 enthält im wesentlichen einen Direktzugriffspeicher von 64 Worten pro 9 Bits (z.B. ein Chip vom Typ 82S09) zusammen mit zugehörigen Zählchips.

Die Datensteuerung 94 ist über die Leitung 138 verbunden mit dem Speicheradressenblock 90, einem Videoeingangsblock 83 und dem Ausgangsprozessor 86. Der Ausgang 126 der Folgeschlatung 97 erzeugt einen 10 MHz-Takt für den Computeradressblock 96, den Zwischenspeicher 95 und die Datenspeichereinheit 94.

Der Lese- oder Schreibsteuerausgang 127 vom Zwischenspeicher

95 wird von der Folgeschaltung 97 aufgenommen. Die Computerdaten vom Zwischenspeicher 95 am Ausgang 128 sind verbunden mit einem Eingang des Videoeingangsblockes 83. Ein Lese-/ Schreibauswahlansteuerung zum Zwischenspeicher 95 geschieht unter der Steuerung des Computers vom Ausgang 114 der Anschlußeinheit 93, welche bestimmt, ob Daten verbunden mit der Adresse im Block 96 in den Speicher (schreiben) oder aus diesen Speicher 90 herausgenommen werden sollen (lesen) . Die ausgelesenen Daten aus dem Rahmenspeicher werden am Eingang 125 des Zwischenspeichers 95 aufgenommen.

Die Zeilendunkteltastperiode beträgt etwa 8 μSek während der Computerzyklus etwa 500 KHz hat. Deshalb ist nicht genügend Zeit während der Zeilendunkeltastung, um die Computerdaten einzulesen. Deshalt ist ein' "First-in-First-out-"Speicher innerhalb des Zwischenspeicherkreises

709831/0753

95 vorgesehen. Dieser Speicher übernimmt die Daten mit Rechnergeschwindigkeit und dann während der Dunkeltastperiode übersetzt dieserdie Daten in eine Geschwindigkeit von 10 MHz. Der Speicherkreis ist auch geeignet, die Daten von dem Speicher mit einer Folgegeschwindigkeit von 10 MHz zu übernehmen und die Geschwindigkeit herabzusetzen in eine für den Computer geeignete Zeit.

Die Kontrolldatenspeichereinheit 94 empfängt die Rechnerinformationen in der Form von Steuerworten (Funktionen) mit einer begleiterden Steuerinformation auf der Leitung 113. Die Steuerinformation bezieht sich auf irgend eine Verarbeitung, welche ausgeführt werden soll an dem digitalisierten Videosignal. Die Information für die Eingabe- und Ausgabeverarbeitung wird zugeführt zu verschiedenen Zeiten im Bezug auf die Lese-/Schreibtaktbeziehung. Die ComputeranschluReinheit enthält eine Anzahl von Zeilenempfängern und Treibern, z.B. vom Typ 74367 . 16 Ausgangsleitungen in der Sammelleitung werden für die Steuerfunktionen verwendet.

Die "First-in-First-out-"Funktion des Zwischenkreises ist im einzelnen in Fig. 5 dargestellt. Während des ersten Schreibzyklusses laufen die Daten von dem Computer in den Rahmenspeicher. Ein Eingangsverteiler 150 (z.B. aus 4 Elementen vom Typ 74153) verteilt das 16-Bit-Wort des Computers am Eingang 166 auf 2x8 Bits, und zwar entweder 8 höherwertige Bits zuerst oder 8 niedrigwertige Bits zuerst. Der Ausgang des Eingangverteilers 150 führt zum Speicher 151 von 256 χ 8 Bits (z.B. 8 Elemente vom Typ 74S201), welcher die Schreibadresse von dem Schreibadresszähler 153 (z.B. vom Typ 74161) über den Verteilerkreis 154 (z.B. vom Typ 74S157) verwendet. Der Schreib-

709831/0753

-26-

-ZV

adresszähler 153 am Eingang 167 und ein Vorwärts-Rückwärtszähler 155 (z.B. vom Typ 74S169) am Eingang 168 werden beide erhöht. Die Daten werden ausgelesen aus dem Speicher 151 direkt am Ausgang 173 unter dem Tätigwerden eines Leseadresszählers 157 (z.B. vom Typ 74161). Der Leseadresszähler 157 wird weitergeschaltet über eine Leitung 169 und der Inhaltszähler 155 zurückgeschaltet über die Leitung 170. Wenn der Inhaltszähler 155 feststellt, daß der Zähler gefüllt ist, dann wird kein weiterer Schreibvorgang zugelassen. Umgekehrt,wenn der Inhaltszähler feststellt, daß der Speicher leer ist,kann nicht gelesen werden. Der Steuerlogikblock 159 empfängt Abfragebefehle über den Eingang 160. Diese kommen als Abtastimpulse mit Daten von dem Computer. Die Ausgabeabfrage am Eingang 162 kommt von dem Coir.puterspeicher-Folgesteuerkreis.

Beim Lesevorgang werden die Daten von dem Rahmenspeicher in einsm 8-Bit-Wort gebildet und laufen durch den Speicher 151 wie vorher beschrieben und der Ausgang wird zusammengefaßt in 16 Bit-Form, um an den Computer über den Verriegelungskreis 165 (z.B. in Form von 74S175) gegeben zu werden. Die Fingangsabfrage für diesen Zyklus kommt von dem Computersteuer-Folgekreis und die Ausgangsabfrage kommt von einem Abtastimpuls von dem Computer.

Die Lese-/Schreibsteuerung für den Verteiler 154 erfolgt über die Leitung 172. Der F.I.F.O.-Speicher des Zwischenkreises wird ähnlich verwendet in dem Computeradressblock 96₍um einen Datenfeldabmessungspeicher für den Computer zu bilden. Zähler sind vorgesehen für die Adressen und Anzahl von Bildpunkten in dem Datenfeld, wobei die Zähler vorwärts zählen für horizontale und vertikale Adressen und rückwärts zählen für horizontale und vertikale Dimensionen.

-27-

709831/0753

Der Computer 24 kann beispielsweise eine Computer Automation Alpha L51-2 Minicomputer sein. Diese Familie von Minicomputers ist äußerst flexibel und leicht zu programmieren unter Verwendung einer Assemblersprache. Die Organisation der Zentraleinheit (CPU) ermöglicht dem Computer eine sehr große Speicherdifferenz zu erreichen; die Ein-Ausgabestruktur ist einfach unter Verwendung von billigen Anpaßschaltungen. Jedoch können auch andere Minicomputer verwendet werden. Die übertragung der Daten geschieht über die Anschlußeinheit 93. Der Standard-Eingangs Ausgangsleitungs-Verkehr wird bestimmt durch Festsetzen von Bildbereichen und die wahre Speicherzugriffsadressen-Operation. Weitere Eingangs-Ausgangsabschnitte ermöglichen Daten zur Steuerung von verschiedenen anderen Arbeiten der Maschine einschließlich einer Bitselektion, Anwendung verschiedener Anpaßschaltungen, Annahme von neuen Videorahmen und die Entscheidung, welches Feld verwendet werden soll, einzugeben. Zusätzliche periphere Geräte können vorgesehen werden, sofern gewünscht. Diese umschließen Bandsätze, Zeilendrucker, Plotter, Tastenfedder, Bildschirmgeräte und Fernschreiber. Auch ein Großcomputer kann zwischengeschaltet werden zu diesem System über den Minicomputer.

Die Steuerfunktionen für das System bestehen aus einem 16-Bit-Wort, welches verwendet wird, um die Art der Verarbeitung, die ausgeführt werden soll und zu welchen Bedingungen sie erfolgen soll, zu definieren. Jedes unterschiedliche Verfahren kann durchgeführt werden auf eine oder mehr von diesen 16-Bit-Steuerworten. Diese Steuerfunktionen des Systems können im wesentlichen auf drei Bereiche bezogen werden

(i) Eingangsseite
(ii) Ausgangsseite und
(iii) Computeranpassung.

709831/0753 ~²*~

Die Eingangs- und Ausgangsseite kann gesetzt werden in unterschiedlichenBetriebcartenfUm unterschiedliche Operationen an den digitalisierten Videosignalen zu bilden. Diese Steuerfunktionen werden von dem Computer gegeben über die Sammelleitung 113 zu der Datensteuerspeicherung.Sie werden dort gespeichert,bis sie abgetastet werden, um dann der relevanten Schaltung zugeführt zu werden. Eine Beschränkung ist gegeben an der Datensteuerleitung durch die Eingänge 120, 121, so daß die Steuerparameter (Informationen) zu beiden Seiten (Eingang und Ausgangsseite) nur gegeben werden können durch Änderung zwischen den Rahmen. Der Datensteuerspeicher ist deshalb geeignet zum Speichern von Kontrollfunktionparametern für einen kompletten Rahmen. Für die Verarbeitung auf der Eingangsseite erzeugt der Schreibfolgegenerator 82 einen Schreibrahmenbereichtakt einmal pro Rahmen, welcher zu dem Datensteuerspeichereingang 120 geführt wird als eine Anforderung (Eingabefortschreibung) ,um irgend eine Steuerfunktion zu übertragen, welche relevant zur Verarbeitung der Eingabevideodaten ist. Abhängig von dieser Eingangsfortschreibungsanfrage geben die Datensteuerabtastausgänge die Zahl der Kontrollfunktionen entsprechend zu dem Verfahren aus. Die Steuerfunktion wird übertragen als ein 16-Bit-Wort,zu welchem addiert wird eine Adresse und ein Kennzeichnungsimpuls. Die Steuerfunktionsadresse und Kennzeichenimpuls werden alle über die Vielfachleitung 138 zum Speicheradressglied 90 und dem Videoeingangsblock 83 gegeben.Der Kennzeichnungsimpuls und die Adresse werden dekodiert durch diese Blocks um zu entscheiden, welche Karte adressiert wurde und diese Karte nimmt dann die Steuerdaten von der Sammelleitung. Die dekodierte Adresse veranlaßt auch den geeigneten Kreis an der Karte für die Verarbeitung, die Steuerdaten geben den Befehl, wie die Verarbeitung ausgeführt werden soll.

709831/0753

-je-

Die Verarbeitung der Ausgangsdaten auf der Ausgangsseite von dem System ist sehr ähnlich zu dem beschriebenen für die Eingangsseite. Das Geben von Steuerdaten über die Sammelleitung wird verursacht durch eine Ausgabefortschreibeanfrage, welche erzeugt v/ird von einem Leserahmen-Bereichstaktimpuls am Eingang 121, der erzeugt ist von dem Lesefortschreibegenerator. Die Ausgangssteuerfunktion wird dem Videoausgang 85 und dem Speicheradressblock 90 zugeführt. Der Speicheradressblock ist unterteilt, weil er verwendet wird sowohl ,für die Eingangs- als auch für Ausgangsfunktionen.

Obgleich ein 525 Zeilenformat beschrieben wurde, ist es doch möglich dieses auch auf 625 Zeilen auszudehnen. Die Steuerung der Computeranpaßschaltungen ist nicht gebunden auf den Rahmen Rücksicht zu nehmen und die Funktionen werden unmittelbar durchgeführt. Der Computer kennt aufgrund des Zweiwegeflusses der Information zu und von ihn, wenn er die Computerfunktion ändern kann. Die Funktionen sind direkt dekodiert durch die Computeranschlußeinheit von der übertragenen Information von dem Computer.

Wie oben ausgeführt besteht die Kontrollfunktion (Steuerwort) aus einen 16-Bit-Wort. Das Wort kann unter drei Teilen betracht werden

(i) Geräteadresse
(ii) Funktionscode und
(iii) Daten.

Die Geräteadresse von dem Wort zeigt an, ob das Wort verwendet werden soll für eine Eingabe-, Ausgabe-, Anpassungscder Rückführungsfunktion. Der Funktionscodeteil von dem Wort informiert den ausgewählten Block (Videoeingang, Video-

-30-

709831/0753

ausgang und Speicheradresse), welches Verfahren ausgeführt werden soll. Der 8-Bit-Datenteil von dem Wort gibt den aktuellen Befehl zu welchen Bedingungen die Verarbeitung erfolgen soll.

Beispiele von spezifischen Ausgangssteuerfunktionen sind im folgenden angeführt:

(a) Positionsanzeige(Symbol) oder Fadenkreuze

Die Positionsanzeige besteht aus einer horizontalen Zeile zwei Zeilen breit, einer vertikalen Zeile zwei Bildpunkte breit und der Bezugspunkt ist der Schnittpunkt von dem Kreuz. Die Positionsanzeige wird verwendet eine Position im Speicher anzusteuern und die Steuerung ist durchgeführt durch den Videoausgangsblock 85. Dies erfolgt durch zwei Steuerworte. Eines definiert wie weit von der linken Ecke von dem Bildschirm der Punkt liegt (vertikale Position) und das zweite wieviele Zeilen unterhalb dem oberen Rand (horizontale Position) der Punkt liegt.

Wenn die Videoausgangskarte empfängt dieses Wort, zählt es die Bildpunkte von der Zeile und die Zeilen selbst. Wenn eine Übereinstimmung zwischen den Zählern und den in den Worten enthaltenen Daten besteht, wird ein Ausgang zur horizontalen und vertikalen Positionierung gegeben. Der Positionsausgang kann entweder sein schwarz oder weiß, je nach dem, wie er durch eine überlagerte Funktion gesteuert wird.

(b) Überlagerung

Die Funktion der Überlagerung wird ebenfalls durch die Videoausgangskarte durchgeführt. Die Karte wird angewiesen.

709831/0753

•VI-

einen Ausgangswert von einem spezifischen Bit-Muster zu geben, welches der Uberlagerungscode ist. Wenn der spezifische Bit-Ausgang eine logische "O" ist, ignoriert es den Rest des Befehles. Wenn es eine logische "1" ist, dann werden die anderen sieben Bits zu dem Digital-Analog-Konverter entweder alle zu "0"5 (schwarz) oder zu "1"en (rein weiß) umgeformt. Andere Bits des logischen Worts bestimmen die Farbe und es ist diese Farbe, welche dem Pcsitionierungskreis mitaufjedrückt wird.

(c) Ausgangsausblendung

Der Operator kann nur einen begrenzten Bereich oder Ausblendung (Fenster) der ausgegebenen DAten auswählen. Die Ausblendung ist eine Funktion, welche durch 6 Werte definiert wird und verarbeitet wird in der Videoausgangskarte. Die Ausblendung ist ein rechtwinkeliger Bereich, welcher entweder durch Aufsetzen eines Rahmens auf dem Schirmbild oder einer Einfassung rund um den betrachteten Bereich gesetzt wird. Die ersten vier Worte von dieser Ausgangsfunktion bestimmen die Position von dem linken oberen Ende der Ausblendung (dies erfordert horizontale und vertikale Komponenten) und die Längen von den horizontalen und vertikalen Seiten des Rechtecks.

(d) Bit-Verschiebung

Alle zur Ausgabe dieses Befehles benötigten Daten werden als ein Wort von der Videoausgabekarte ausgesandt. Dia Rahmenspeicherausgänge geben bestimmte 8 Bits zu dem Digital-Analog-Konverter (DAC). Der Zweck von dieser Funktion ist zu bestimmen, welches Bit von diesen Daten eingeführt werden soll als das M.S.B, (most significant bit) des Konverters. Das Wort bestimmt auch wieviele Aus-

709831/0753

-32-

.is-

gangsbits nach dem ausgewählten Bit geführt werden sollen zu dem Digital-Analog-Konverter, wobei igrendwelche Bits die nicht benötig werden auf O Volt gebracht werden. Mit dieser Funktion ist es möglich zu speichern zwei (4-Bit-Auflösung) bis 8 (1-Bit-Auflösung) Bilder, welche vollständig unabhängig zu irgend einer Zeit sind.

Videoinversion

Diese Funktion wird durch Eingabe eines einzigen Wortes an die Videoausgangskarte durchgeführt. Die Videcausgangskarte empfängt Ausgangsdaten von dem Rahmenspeicher und ändert nur die logischen "O"s in logische "1"s und umgekehrt. Dies erzeugt schwarze Punkte anstelle von weißen und umgekehrt, was speziell vorteilhaft für eine Infrarotanwendung ist.

(f) Feldauswahl

Diese Funktion wird ausgeführt durch die Speicheradresskarte von einem einzigen Steuerwort. Das Wort steuert die Videoadresskarte entweder auszulesen nur (wenn dieses bezeichnet ist) , beide oder auch keines uip das Bild aufzubauen. Wenn z.B. das Feld 1 ausgewählt wird durch das Wort würde der Rahmen allein bestehen aus den Daten des Feldes 1 (z.B. Feld 1 wird 2 χ wiederholt). Bei Verwendung von aufeinanderfolgenden Zeilen wiedergebenden Anzeigen ergibt das gleiche Bild die Hälfte der vertikalen Auf^· lösung. Das Wort treibt tatsächlich den M.S.B, von dem Leseadresspeicher in den 1 Zustand,abhängig,an welchem Feld der Computerbefehl ausgelesen wird. Wenn beide Felder ausgewählt werden (d.i. die normale Arbeitsweise) der M.S.B, ist in die Lage versetzt hin und her zu schalten zwischen den beiden Zuständen.

709831/0753

(g) Verwindung (Scrolling)

Der Operator kann das Original des Bildes, welches dargestellt ist von irgend einer Anzahl von Bildpunkten ,verschieben. Die Verschiebefunktion erfordert zwei Steuerworte von dem Kontrolldatenspeicher. Eines enthält die Parameter für die horizontale Komponente und das andere Parameter filrdi^ertikale Komponente. Diese werden dekodiert durch die Steueradresskarte von der Leitung 138.

Die vertikale Komponente wird vergröbert durch Teilung und Ignorierung der letzten kennzeichnenden Stelle des vertikalen Wortes. Dies erfolgt, weil das Verschieben ausgeführt wird von einer ungeraden Anzahl von Zeilen, was zur Folge hat, daß das Feld 2 vor dem Feld 1 ausgesendet wird. WEnn dieser Effekt angewendet wird auf ein bewegtes 3ild, es erscheint als wenn das Bild zwei Schritte vorwärts und einen Schritt zurückgehen würde. Durch Halbieren der vertikalen Komponente ist es unmöglich auswählen eine ungerade Zeile.

Die zwei Parameter werden von der Adressenkarte empfangen, welche diese verwenden als Startadresse. Normalerweise beginnt die Adresse bei "00" (d.i. die obere linke Ecke in Fig. 2).

Der definierte Bildbereich für das Verschieben wird bewegt zu der oberen linken Ecke und das restliche Bild außerhalb dieses Bereiches wird darum-herum angeordnet. Die Ausgangsverschiebefunktion benötigt keine Positionierung auf dem dargestellten Bild.

-34-

709831/0753

Die Eingangssteuerfunktionen sind ähnlich wie die Ausgangsfunktionen und können im wesentlichen wie folgt betrachtet werden :

(a) Eir.gangsausblendung

Die Steuerung wird durchgeführt in der Videoeingangskarte

(b) Feldselektion

Diese Funktion wird ausgeführt in der Videoeingangskarte.

Wenn ein Halten des Bildes gewünscht ist, dann wählt das Wort kein Feld und tatsächliche Unterdrückungsdaten, wel che in den Speicher gegeben werden,aus. Bei Verhinderung des Speichers von der Änderung seiner Daten erzeugt die Leseadresse einen Wiederholungszyklus, während jeden Rahmenintervalls.

(c) Bitverschiebung

Diese Funktion wird ausgeführt von der Videoeingangskarte. Die Aktion der Eingangs-Bitverschiebung ist um die M.S.B, von dem Analog-Digital-Konverter zu nehmen und ist zurückzuschieben durch eine Anzahl von bestimmten Platen in dem Steuerwort.

Die von dem Speicher nicht benötigen Bits werden geschrieben als O und die nicht gebrauchten Bits werden von dem Analog-Digital-Konverter unterdrückt. Dies gibt eine tatsächliche Abänderung der Ausgangsauflösung. Wenn der Analog-Digital-Konverterausgang um vier Plätze verschoben wird, gibt dies ein 4-Bit-Auflösungsbild und würde erlauben, den Speicher zu verwenden, um zwei vollständige unabhängige 4-Bit-Bilder zu speichern.

709831/0753

Die Bit-Schiebefunktion ist normalerweise verbunden mit derjenigen der Analog-Digital-Konverterschutzfunktion.

(d) Analog-Digital-Konverterschutz

Der Parameter für dieses Wort wird über die Steuerdatenviel fachleitung als ein Wort zu der Speicheradresskarte 90 zugeführt. Die in diesem Wort enthaltenen Daten steuern, welche Bitlage in den Speicher eingeschrieben werden soll.

Dies wird durchgeführt durch tatsächliches Setzen der Chipauswahlsignale, welche dem ausgewählten M.O.S.-Speicher des Rahmenspeichers zu dem ungeeigneten Speicher während eines Schreibzyklus zugeführt wird.

Die verschiedenen oben erwähnten Eingangssteuerfunktionen werden ausgelöst von der Videoeingangskarte, welche Verriegelungen (latches) (beispielsweise vom Typ 74L5175) enthält, welche die Daten von dem Analog-Digital-I'onverter erhalten und diese Daten über den Verteiler (beispielsweise vom Typ 74LS153) zu weiteren Verriegelungen (latches) leiten, welche die 8-Bits der Daten halten und die Daten über weitere Verteiler zu dem Rahmenspeicher geben. Die einkommenden Daten von dem Datensteuerspeicher 94 werden durch verschiedene Speicher in der Videoeingangskarte, d.i. eine Schieberegisterspeicher, Abschnittspeicher, Abschnittadresspeicher usw. gehalten. Die Speicher enthalten einfach eine Serie von Datenlatches (z.B. in Form von 74LS170 oder 74LS175). Die ankommenden Computeradress-Steuerdaten werden in einem Dekoder dekodiert und zu den verschiedenen Speichern geleitet. Damit verbundene Zeilenzähler und Bitpunktzähler (z.B. in der Form von 74LS191/74S163) sind ebenfalls vorgesehen.

-36-

709831/0753

Die verschiedenen, oben erläuterten Ausgangssteuerfunktionen werden durchgeführt von der Videoausgangskarte 85. Diese Karte ist ähnlich zu der Videoeingangskarte 83 und sie enthält ebenfalls Latches (welche die Daten von dem Rahmenspeicher erhalten) und Bit-Schieberegister, Abschnitte und Abschnittadresspeicher (das sind Latches) für die Steuerdaten zusammen mit Abschnittzähler und Adressdekoder♦ Zusätzlich sind ein Fadenkreuzspeicher und Fadenkreuzzähler vorgesehen. Ein Videoinvertierspeicher und Überlagerungen speicher sind ebenfalls miteingeschlossen.

Die Rechneranschaltfunktionen arbeiten in einer ähnlichen Weise wie die Eingangs- und Ausgangssteuerfunktionskrexse. Sie steuern die Anpassung durch Kontrolle, welcher Datenweg über die Zweiwegdatenleitungen gegeben sein soll. Die Software bestimmt auch, welche intern erzeugte Signale verwendet werden sollen als Unterbrechungssignale, welche verwendet werden durch den Computer als Taktvergleich. Das Anpaßwort ist ein 16-Bit-Wort ähnlich zu den Steuerworten, d.h. 9 Daten-Bits, 5 Adress-Bits und 1 Kontroll-Bit. Das Kontroll-Bit wird dekodiert durch die Anschlußeinheit und bestimmt welche Unterbrechung ausgewählt wird, das bedeutet Unterbrechung 1 oder Unterbrechung 2. Es gibt drei Anpaßfunktionen:

(i) Unterbrechung (1 und 2) zur Beschaffung von Taktsignalen während der Verarbeitung,

(ii) Feld/Rahmenart zur Adressenauswahl von dem Speicher im Ganzen und in zwei Hälften,

(iii) Lese-/Schreibsteuerung der Flußrichtung längs der Datenleitungen.

Durch Versehen vieler Eingangstore können asynchrone Videoquellen sich in ein gemeinsames synchrones Wiedergabegerät teilen.

709831/0753

Das übliche 8-Bit-System kann angewendet werden zur Erzeugung von RGB-Farben durch Zuordnung einer von den 8 Bits in dem Videowort zum Farbwert (chrominance). Z.B. kann das Wort unterteilt werden, so daß 5 Bits verwendet werden für die Helligkeit und drei für den Farbwert. Dies würde die Auswahl von acht Farben für jeden Bildpunkt zur Folge haben. Eine zusätzliche Bedingung ermöglicht den Computer zu ändern diese Auswahl von acht unterschiedlichen Farben auf einer Rahmen-3y-Rahmen Basis. Auf diese Weise ist die gesamte Farbskala verfügbar für den Programmierer mit nur einem 8-Bit-System.

Dabei kann das System ansgeweitet werden zur Erzeugung einer vollen RGB-Farbdarstellung durch Zufügung von einem anderen Zweirahmenspeicher. Farbbilder können entweder eingegeben werden in das System auf einer sequentionellen Rahmenbasis oder gemäß einer Abwandlung können drei Ei:igangsschaltungen vorgesehen werden. All diese Möglichkeiten des monochromatischen Systems kann ausgedehnt werden auf die Farbversion.

-Patentansprüche-

709831/0753

-38-

Leerseite

Claims (11)

1. Patentansprüche

   System zur Verarbeitung von Videosignalen, gekennzeichnet durch die Kombination folgender Schaltanordnungen

   (a) einen Analog-Digital-Konverter (81) zur Aufnahme eines Videosignals und Oberführung dieses Signals in eine digitale Form,

   (b) einen digitalen Bildrähmenspeicher (92) zur Aufnahme und zum Speichern der digitalisierten Videodaten,

   (c) eine Speicheransteuerschaltung (90) zur adressierten Ansteuerung aller Speicherplätze innerhalb des Rahmen-Speichers, um Daten einschreiben und lesen zu können in diesen Speicher,

   (d) einen Digital-Analog-Konverter (86) zur Aufnahme der gelesenen Daten aus dem Rahmenspeicher und zum Umwandeln dieser Daten in eine analogr Form und

   (3) Zugriffglieder (24, 93, 96, 95, 97) für einen direkten Zugriff zu den Rahmenspeicher-Speicherplatzen während der Dunkeltastzeit des Videosignals, um eine Verarbeitung der Daten mit einem Algorithmus zu ermöglichen.
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Rahmenspeicher (92) Steuerglieder (91) zur Steuerung des Einschreibens und Auslesen der Daten in bzw. aus dem Speicher an bestimmten Speicherplätzen von der Speicheradressenansteuerschaltung (90) sowie Lese- und Schreibfolgegeneratoren (87 bzw. 82) zur Steuerung der Speicheradressierung aufweist.

   -39-

   709831 /07S3 OB.G.NAL .N8P6CTED
3. 3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Zugriffsglieder aufweisen einen Rechner (Computer 24) zur Erzeugung der gewünschten Speicherplatzadressen, Computeradressglieder (96) zum Empfang der Adresseninformation und zur Anwendung der gewünschten Adressen auf die Speicheradressierglieder, Zwischenspeicher (95) zur Aufnahme der gelesenen Daten von dem Rahmenspeicher oder der zu schreibenden Daten für den Rahmenspeieher sowie Computerfolgeglieder zum Erzeugen von Taktsignalen für die Computeradressglieder und den Zwischenspeicher zur Sicherung, daß ein Datentransfer, zwischen Zwischenglied und Speicher nur während des Dunkeltastintervalls durchgeführt wird.
4. 4. System nach Anspruch 3, dadurch gekennzeichnet, daß die Zwischenspeicher (95) von den Lese- und Schreibfolgegeneratoren gesteuert sind.
5. 5. System nach Anspruch 3, dadurch gekennzeichnet, daß die Zwischenspeicher mit einem Zweitrichtungsspeicher ausgerüstet sind zur Aufnahme und übertragung von Daten von und zu dem Computer in einer ersten mit dem Computer kompatiblen Zeitraster und von und zu dem Rahmenspeicher während der Dunkeltastzeit zu einer zweiten mit der Arbeitsgeschwindigkeit des Rahmenspeichers kompatiblen Geschwindigkeit·
6. 6. System nach Anspruch 3, dadurch gekennzeichnet, daß ein Videoeingangsprozessor (83) zwischen dem Analog-Digital-Konverter und dem Rahmenspeicher vorgesehen ist zur Überwachung der einzuschreibenden Datenmengen in diesem Speicher von dem Analog-Digital-Konverter aus.

   -40-

   709831/0753
7. 7. System nach Anspruch 4, dadurch gekennzeichnet, daß eine Videoausgangsschaltung (85) vorgesehen ist zwischen dem Rahmenspeieher und dem Digital-Analog-Konverter zur überwachung der aus dem Speicher ausgelesenen Datenmengen .
8. 8. System nach Anspruch 7, dadurch gekennzeichnet, daß ein Datenspeichersteuerglied (94) vorgesehen ist zur Aufnahme und zum Speichern von Steuerdaten von dem Computer, um eine Steuerung des Ablaufes der Daten durch den Videoeingangsprozessor und die Videoausgangsschaltung zu steuern.
9. 9. System nach Anspruch 8, dadurch gekennzeichnet, daß Steuerdaten innerhalb des Datenspeicherglieds (94) zu dem Videoeingangsprozessor abhängig von einem Eingangsfortschreibesignal (121) übertragen werden, welches einmal einen Rahmen von dem Schreibablaufgenerator bildet, und daß Steuerdaten zu den Videoausgangsglieder abhängig von einem Ausgangsfortschreibesignal (120) übertragen werden, welches einmal einen Rahmen von dem Leseablaufgenerator bildet.
10. 10. System nach Anspruch'8, dadurch gekennzeichnet, daß die Speicheradressierschaltung Steuerdaten von dem Steuerdatenspeicherglied empfängt, um die Adressierung des Rahmenspeichers zu steuern.
11. 11. System nach Anspruch 8, dadurch gekennzeichnet, daß die Videoausgangsschaltung Steuerdaten von^dem Steuerdatenspeicher zur Modifizierung der aus dem Rahmenspeicher ausgelesenen Daten empfängt.

    709831/07S3