DE2754987A1

DE2754987A1 - Leistungslose halbleiter-speichervorrichtung

Info

Publication number: DE2754987A1
Application number: DE19772754987
Authority: DE
Inventors: Shozo Saito; Yukimasa Uchida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1976-12-09
Filing date: 1977-12-09
Publication date: 1978-06-15
Also published as: JPS5723354B2; GB1544314A; DE2754987C2; JPS5372429A

Description

Tokyo Shibaura Electric Co., Ltd.

-9. De₂. 1977

Leistungslose Halbleiter-Speichervorrichtung

Die Erfindung betrifft eine leistungslose Halbleiter-Speicher vorrichtung, insbesondere eine Speichervorrichtung mit zwei Speicherelementen, die in leistungsloser Weise leistungsabhängige Informationen einer bistabilen Schaltung zu speichern vermögen.

Bisherige Speichervorrichtungen dieser Art mit Oberflächen-Feldeffekttransistoren (auch als MOS-Transistoren bezeichnet) sind mit dem Nachteil behaftet, daß beim Abschalten der Stromversorgung die im Speicher gespeicherte Information verloren ist. Zur Ausschaltung dieses Nachteils ist eine leistungslose Halbleiter-Speichervorrichtung mit einer bistabilen Schaltung entwickelt worden, die mehrere MOS-Transistoren und eine Anzahl von an die bistabile Schaltung angeschlossenen, leistungslosen Halbleiter-Speicherelementen aufweist. Bei dieser Speichervorrichtung wird eine leistungsabhängige Information in normalem Zustand in der bistabilen Schaltung gespeichert, wobei die so gespeicherte, leistungsabhängige Information bei Unterbrechung der Stromversorgung als leistungslose Information in die leistungslosen Halbleiter-Speicherelemente geladen wird.

Diese bereits vorgeschlagene leistungslose Halbleiterspeichervorrichtung ist in Fig. 1 als Speicherzelleneinheit dargestellt, die Anreicherungs-MOS-Transistoren Ql - Q^;i, Verarmungs-MOS-T ansistoren Q5 und QfL^oyle mit MOS-Trannistoren y.5 und Q>\

parallelgeschaltete, leistungslose S pel ehe Elemente, z.B. Metall-Nitrid-Oxid-Halbleitertransistoren (MNOS) MTI und MT2 aufweint. Eine Reihe von MOS-Transistoren Ql, Qj5 und Q5 sowie eine weitere Reihe von MOS-Transistoren Q2, φ und Q6 sind jeweils zwischen eine Bezugsspannungsquelle V₃₃ und eine Hauptspannungsquelle V_DD geschaltet. Die MNOS-Transistoren MTI und MT2 sind an den Gate-Elektroden mit einer Steuersignalleitung MG verbunden. Die Gate-Elektroden der MOS-Transistoren Q3 und Q4 sind an eine Steuersignalleitung K angeschlossen. Die MOS-Transistoren Ql, Q2, Q5 und Q6 bilden einen normalen Flip-Flop-Kreis. An Knoten- oder Verzweigungspunkten Nl und N2 sind Signale Q und φ anlegbar bzw. abnehmbar. Wenn die Hauptspannungsquelle V_DD eingeschaltet ist, d.h. sich in einem stabilen Zustand befindet, schaltet das Steuersignal K die MOS-Transistoren Q^ und Q4 durch. Auf diese Weise wird die bistabile Schaltung als gewöhnliches Flip-Flop betrieben. Wenn sich die Spannungsquelle V_DD im AUS-Ubergangszustand befindet, bewirkt dan Steuersignal K ein Sperren der MOS-Transistoren Q^ und Q'l, wobei gleichzeitig ein Einschreibsignal über die Steuersignalleitung MG an die Gate-Elektroden der MNOS-Transistoren MTI und MT2 angelegt wird. Infolgedessen wird die an den Knotenpunkten Nl und N2 gespeicherte Information als leistungslose Information in die Transistoren MTI und MT2 eingegeben.

Fig. 2 veranschaulicht die Kennlinie von p-Kanal-MNOS-Transistoren (leistungslose Speicherelemente) MTI und MT2. Genauer gesagt, ist in Flg. 2 eine Hystereseschleife der Schwellenwertspannung V. . der Transistoren MTI und MT2 in bezug auf die Gate-Spannung ν_β dargestellt. Wenn an die Steuersignal leitung MG ein positiver Impuls, z.B. von +25 V und 1 ms,

80982 4/0888

angelegt wird, verschiebt sich die Sehwellenwertspannung V.. in positiver Richtung auf +2 V. Wird dagegen ein negativer Impuls von z.B. -25 V und 1 ms an diese Leitung angelegt, so verschiebt sich die Schwellenwertspannung V_fcn in negativer Richtung auf -6 V. Die so aufgestellten Schwellenwertspnnnunf-en von +2 V und -6V werden in den MN03-Tranr.istören festgehalten, solange nicht an die Gate-Elektroden der Transistoren MTI und MT2 eine Spannung angelegt wird, die gegenüber dem Halbleitersubstrat oder den Kanalpotentialen (Potentiale an den Knotenpunkten Nl und N2) der bistabilen Schaltung (FF-Schaltung) einen größeren als einen vorgegebenen Wert besitzt.

Die Informationen in der bistabilen Schaltung werden dahingehend geprüft, ob das Potential an einem der Knoten- bzw. Verzweigungspunkte Nl und N2 höher oder niedriger ist als das jeweils andere Potential. Zwischen den Potentialen an den Knotenpunkten Nl und N2 besteht dabei stets ein relativer Unterschied. Wenn die Information der Flip-Flop-Schaltung zu den MNOS-Transistoren MTI und MT2 übertragen wird, wird diese Information aufgrund des Spannungsunterschieds zwischen dem Potential eines an die Gate-Elektrode des einen MNOS-Transistors anzulegenden Einschreibimpulses und dem Kanalpotential (Potential des betreffenden Knotenpunkts) in einen der MNOS-Transistoren MTI und MT2 eingeschrieben (nämlich durch Änderung der Schwellenwert spannung), während die Einschreibung der Information in den anderen MNOS-Transistor durch den Potentialunterschied zwischen dem Potential des an die Gate-Elektrode des anderen MNOS-Transistors anzulegenden Einschreibimpulses und dem Kanalpotential (Potential am Knotenpunkt entsprechend dem anderen MNOS-Transistor) verhindert wird (d.h.es wird eine Änderung

809824/0888

der Schwellenwertspannung verhindert). Wenn die Spannungsquelle dann wieder auf den Einschaltzustand übergeht, wird ein Leseimpuls an die Steuersignalleitung MG angelegt, so daß die Potentiale an den Knoten- bzw. Verzweigungspunkten Nl und N2 wieder auf die Potentiale zurückgeführt werden, die unmittelbar vor dem Einschreibvorgang anlagen.

Bei der bisherigen leistungslosen Speicherzelleneinhe.it gemäß Fig. 1 bleiben jedoch noch einige Probleme zu lösen. Wie aus Fig. 2 hervorgeht, muß zur Verhinderung der Einschreibung von Informationen in den MNOS-Transistor in einem gelöschten oder Rückstellzustand (V_fc.=+2 V) die effektive Gate-Spannung Vp unter -15 V liegen. Da bei der Einschreiboperation eine Spannung von -25 V an die Gate-Elektroden angelegt wird,muß das Kanal- bzw. Knotenpunktpotential des MNOS-Transistors zur Verhinderung der Einschreibung unter -10 V liegen, um die effektive Gate-Spannung V_ auf unter -15 V zu senken. Infolgedessen muß die Spannung der Hauptspannungsquelle V^ unter -10 V liegen. Dies setzt voraus, daß bei der Herstellung eines statischen p-Kanal-Random- bzw. -Direktzugriffspeichers (RAM) mit Kompatibilität gegenüber der Schnittstelle (interface) einer Transistor-Transfetor-Logikschaltung (TTL) mit Kompatibilität die zu verwendende Stromquelle eine solche vom Duplex- bzw. Doppel-Stromversorgungstyp sein muß, die -15 V für die Hauptspannungsquelle und +5 V für die Bezugsspannungsquelle liefert. Diese Art einer Stromversorgungsanlage ist jedoch unvorteilhaft, während die Verwendung einer hohen Spannungsleistung vom Standpunkt der Stromeinsparung ebenfalls unvorteilhaft ist. Ein anderer Nachteil besteht darin, daß die Zahl der die Speicherzelle, einhc i t rßrnäü Fig. 1 bildenden Elemente

R0982W0898

groß ist. Diese Speicherzelle benötigt vier Elemente mehr als das übliche Flip-Flop, nämlich die MNOS-Transistoren MT1 und MT2 sowie die MOS-Transistoren Q5 und Q4. Wenn men die nicht dargestellten, an die Knoten- bzw. Verzweigungspunkte N1 und N2 angeschlossenen Ubertragungs-Torschaltungen (transfer gates) in Betracht zieht, benötigt diese Speicherzelleneinheit zehn Elemente. Dies stellt im Hinblick auf eine Verbesserung der Bitdichte der Speicherzelle einen entscheidenden Nachteil dar.

Aufgabe der Erfindung ist damit die Schaffung einer leistungs losen Halbleiter-Speichei-vorrichtung mit einer kleinen Zahl von Bauteilen, einer einzigen Spannungsquelle und einer niedrigen Versorgungsspannung.

Diese Aufgabe wird bei einer leistungslosen Halbleiter-Speichervorrichtung mit einer bistabilen Schaltung in Form zweier Oberflächen-Feldeffekttransistoren zur Speicherung von leistungsabhängigeri Informationen an zwei Knoten- bzw. Verzweigungspunkten, die Jeweils durch die Verzweigung oder Verbindung zwischen der Gate-Elektrode des einen und der Drain-Elektrode des anderen Feldeffekttransistors gebildet sind, und mit zwei jeweils zwischen den betreffenden Knotenpunkt und eine Steuersignalleitung eingeschalteten, leisturiRS-losen Speicherelementen, die in Abhängigkeit von einem ihnen von der Steuersignalleitung zugeführten Steuersignal die leistungsabhängige Information in Form relativer Schwellenwertspannung der Speicherelemente leistungslos speichern, erfindungsgemäß dadurch gelöst, daß die beiden leistungslosen Speicherelemente zwei binäre Kondensatoren sind, von denen mindestens einer eine variable Schwellenwertspannung besitzt.

809824/0888

Erfindungsgemäß kann also die Zahl der eine Speicherzelleneinheit bildenden Elemente verkleinert werden. Infolgedessen können die Größe der Speicherzelleneinheit in einem integrierten Schaltkreis und auch die Zahl der Verbindung.'.;leitungen verringert werden, so daß ohne weiteres leistungslose Halbleiter-Random- bzw. -Direktzugriffspeicher mit großer Kapazität realisierbar sind. Die Speicherzelleneinheit kann durch eine einzige Stromversorgungsanlage mit niedriger Spannung angsteuert bzw. gespeist werden, woraus sich eine Herabsetzung des Strombedarfs ergibt. Es läßt sich also eine mit TTL- (Transistor-Transistor-Logik- )Stromquelle und Schnittstelle dafür kompatible Randomspeichervorrichtung konstruieren.

Im folgenden sind bevorzugte AusfUhrungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläuert. Es zeigen:

Fig. 1 ein Schaltbild einer bisherigen Ieistungslosen Halbleiter-Speicherzelleneinheit,

Fig. 2 eine graphische Darstellung der Beziehung zwischen der Schwellenwertspannung und der effektiven Gate-Spannung eines bei der Schaltung gemäß Flg. 1 vorgesehenen Metall-Nitrid-Oxid-Halbleiter- bzw. MNOS-Transistors oder des binären Kondensators gemäß den Fig. J> und 6,

Flg. 3 ein Schaltbild einer Ausführungsform einer leistungslosen Halbleiter-Speichervorrichtung mit Merkmalen nach der Erfindui

ing.

809824/0888

Fig. 4 einen in vergrößertem Maßstab gehaltenen Schnitt durch den bei der Speichervorrichtung gemäß Fig. 3 vorgesehenen binären Kondensator,

Fig. 5 eine graphische Darstellung der Beziehung zwischen den Kapazitätswerten und den Schwellenwertspannungswerten oder -größen des binären Kondensators nach Fig. 4 und

Fig. 6 ein Schaltbild einer abgewandelten Ausführungsform der leistungslosen Halbleiter-Speichervorrichtung gemäß der Erfindung.

Die Fig. 1 und 2 sind eingangs bereits erläutert worden.

Die den Teilen von Fig. 1 entsprechenden Teile nach Fig. 3 sind mit denselben Bezugsziffern wie dort bezeichnet und daher nicht näher erläutert. Ein Paar von in Reihe geschalteten Transistoren QIl und Q13 sowie ein weiteres Paar in Reihe geschalteter Transistoren Q12 und Q14 sind gemäß Fig. 3 zwischen die Hauptspannungsquelle V^ und die Bezugs spannungsque He V_ss so eingeschaltet, daß sie eine gewöhnliche Flip-Flop-Schaltung bilden. Im Gegensatz zur Konstruktion nach Fig. 1 besitzen die Spannungsquellen V_DD und Vg₃ gemäß Fig. 3 jeweils -5 V bzw. 0 V. Dies bedeutet, daß es sich bei der Stromversorgungsanlage dieser AusfUhrungsform um eine Einzelstrom- oder -spannungsversorgung handelt. Ein mit der Drain-Elektrode des MOS-Transistors QH verbundener Knoten- bzw. Verzweigungspunkt Nl ist unmittelbar an die Gate-Elektrode des MOS-Transistors Q12 und weiterhin über einen Kondensator C2 an die Bezugspannungsquelle V_gs angeschlossen. Ein an der Drain-Elektrode des MOS-

809824/0888

/ίο

Transistors Q12 liegender Knoten- bzw. Verzweigungspunkt N2 ist unmittelbar mit der Gate-Elektrode des MOS-Transistors QIl und weiterhin über einen Kondensator Cl mit der Bezugsspannungsquelle V₃₃ verbunden. Bei MCl und MC2 sind binäre p-Kanal-Kondensatoren mit variabler Schwellenwertspannung dargestellt. Diese Kondensatoren sind jeweils mit der einen Seite mit dem betreffenden Knotenpunkt Nl bzw. N2 verbunden und an der anderen Seite gemeinsam an die Leitung für das Steuersignal MG angeschlossen. Die Gate-Elektroden der MOS-Transistoren QI3 und Ql4 sind gemeinsam an die Leitung für das Steuersignal CLK angeschlossen. Die Potentiale an den Knotenpunkten Nl und N2 sind mit Vl bzw. V2 bezeichnet.

Fig. 4 veranschaulicht im Querschnitt den Aufbau des binären Kondensators. Gemäß Flg. 4 ist eine p-Typ-Halbleiterschicht 2 nach einem Dotierungsverfahren teilweise auf einem n-Typ-Siliziumhalbleitersubstrat 1 ausgebildet.Auf einen Teil der Oberfläche der Halbleiterschicht 2 und des Substrats 1 ist ein SiO₂-FiIm 3 mit einer Dicke von 20 8 aufgetragen, über dem Film bzw. der Schicht 3 ist weiterhin eine Si-,Ν^-Schicht 4 mit einer Dicke von etwa 6OO 8 angeordnet. Die Laminatkonstruktion der Isolierschichten 3 und 4 ist ähnlich wie bei einem gewöhnlichen MNOS-Speichertransistor, wobei ein Ladungsfallenbereich (charge trap region) in der Nähe der Grenzfläche zwischen den Schichten 3 und 4 vorhanden ist. Auf die Schicht 4 ist eine leitende Schicht 5> z.B. eine Aluminiumschicht aufgetragen. Die p-Typ-Halblelterschicht 2 ist mit einer nicht dargestellten Klemme versehen, die als einer der Anschlüsse des binären Kondensators mit dem Knotenpunkt Nl oder N2 verbunden ist. Die leitende Schicht 5 ist als die andere Klemme bzw. der

809824/0888

andere Anschluß an die Steuersignalleitung MG angeschlossen. Die Kennlinie des einen variablen Schwellenwert besitzenden binären Kondensators des MNOS-Transisfcors ist in Fig. 5 veranschaulicht.

Die Schwellenwertspannung des MNOS-EIements mit dem Aufbau gemäß Fig. 4 zeigt gemäß Fig. 5 die in Verbindung mit Fig. 2 erwähnte Hysteresecharakteristik. Der Kondensator CM besitzt zwischen der leitenden Schicht 5 und der p-Schicht 2 einen kleinen (ersten) Wert in Abhängigkeit von der Fläche» auf welcher die SiO₂-Schicht 3 und die p-Sohicht 2 Übereinander angeordnet sind,wenn auf der Oberfläche des Substrats 1 keine Inversionsschicht bzw. Inversionskanal gebildet ist, d.h. in einem ersten Zustand. Wenn die Inversionsschicht gebildet ist, d.h. in einem zweiten Zustand, besitzt der Kondensator CM einen großen (zweiten) Wert in Abhängigkeit von der Summe aus den eben genannten, Übereinander liegenden Flächen und der Fläche des Kanals. Je nach der von der Steuersignalleitung MO an die leitende Schicht 5 angelegten Spannung wird daher der Kondensator CM vom ersten Viert auf den zweiten Wert und umgekehrt umgeschaltet. In Fig. 5 1st die Schwellenwertspannung im einen Zustand mit VmuQ und im anderen Zustand mit V-gi bezeichnet.Genauer gesagt: wenn über die Steuereignalleitung MQ ein großer positiver Impuls an die leitend« Schicht 5 angelegt wird,werden Elektronen in der Grenzfläche zwischen den isolierenden Schichten 3 und k eingefangen, so daß sich die Schwellenwertspannung, wie aus der Kennlinie gemäfl Fig. 2 hervorgeht, In positiver Richtung auf V^₀ verschiebt. Mn sei angenoanen, daß sich der binäre Kondensator alt der Schwellenwertepannung in einen Löschzustand befindet. Venn von der Steuersignal-

809824/3888

leitung MG ein großer negativer Impuls an die p-Schicht 2 angelegt wird, werden die eingefangenen Elektronen aus dem Trap- bzw. Fangstellenbereich zwischen den isolierenden Schichten 3 und H ausgetrieben, so daß sich die S_chwellenwertspannung in negativer Richtung auf V_TIil verschiebt. Wenn der binäre Kondensator die Schwellenwertspannung V besitzt, bedeutet dies, daß Informationen in den Kondensator geladen worden sind. Die Schwellenwertspannung des binären Kondensators ist somit variabel, ebenso wie die Hysteresekennlinie gemäß Fig. 2. Auf diese Weise wird die Schwellenwertspannung V_mijr. oder V»-,,, die

InU ixl ι

durch den über die Steuersignalleitung MG gelieferten positiven oder negativen Impuls bestimmt wird, solange festgehalten, wie keine über einem vorbestimmten Wert liegende hohe Spannung an die Leitschicht 5 gegenüber der p-Schicht 2 oder dem Substrat 1 angelegt wird.

Im folgenden sei angenommen, daß die Schwellenwertspannungen der MOS-Transistoren QIl- Ql4 jeweils -1,0 V und die Schwellenwertspannungen V„_C1 und V _₂ der binären Kondensatoren MCl und MC2 jeweils V^q=+^ V im Löschzustand und V^₁= -6 V im Einschreibzustand betragen. Wenn unter dieser Voraussetzung gilt: ν_ΜΡ,=ν_φυΛ=+2 V und V _ro=V_nri,.= -6 V, speichern die binären Kondensatoren die Information "1". Im Fall von V^^V^j= -6 V und ^v _MC2=V_TH0=+2 V speichern diese Kondensatoren die Information "0". Die in der bistabilen Schaltung gespeicherten Informationen lassen sich weiterhin wie folgt definieren: Die Schaltung speichert eine "1", wenn V₁* -4 V und V₂=O V, und sie speichert eine "0", wenn V₁=O V und V₂*' -4 V. Weiterhin sind die Kapazitäten an den Knoten- bzw. Verzweigungspunkten Nl und N2 mit C2 bzw. Cl bezeicJinetgQ 9824/0888

275498?

In Fig. 3 ist vorausgesetzt, daß sich die binären Kondensatoren MCl und MC2 im Löschzustand befinden, d.h. es gilt V_Mr.i=^vmur»=+2 V und V_Mr._o=V_rmi_=+2 V. Im Einschalt zustand der Stromquelle V_Dq wird zu einem festgelegten Zeitpunkt ein negativer Impuls von z.B. -25 V und 1 ms (Einschreibimpuls) über die Steuersignalleitung MG angelegt. Hierdurch werden die in der bistabilen Schaltung enthaltenen Informationen in diese binären Kondensatoren MCl und MC2 eingeschrieben. Wenn die Information der bistabilen Schaltung eine ¹¹I" ist, gilt dabei V₁^ -k V und V₂=O V. Bei dem sich bisher im Löschzustand befindenden binären Kondensator MC2 werden -?5 V zwischen die leitende Schicht 5 und die p-Schlcht 2 angelegt, so daß die im Kondensator MC2 gespeicherten, eingefangenen Elektronen ausgetrieben werden und die Schwellenwertspannung zu V_TH1 wird, wie dies in Verbindung mit Fig. 2 erläutert worden ist. Dies bedeutet, daß die am Knotenpunkt N2 anliegende Information in den binären Kondensator MC2 geladen worden ist. Beim binären Kondensator MCl ist der MOS-Transistor QIl im Sperrzustand, so daß Vj=-4 V erhalten bleibt. Wenn unter diesen Bedingungen über die Steuerleitung MG -25 V an den Kondensator MCl angelegt werden, ändert sich das Potential V, am Knotenpunkt Nl wie folgt:

V₁ ί 4 V + (-25 V) - ^CM

CM+C2

wobei CM die Kapazität des binären Kondensator MCl bedeuttet. Dies bedeutet, daß -25 V durch die Kondensatoren CM und C2 geteilt bzw. dividiert und dann an den Knotenpunkt Nl angelegt werden, so daß die Spannung an diesem Knotenpunkt Nl die Summe aus -4 V und der geteilten bzw. dividierten Spannung ist. Wenn das Verhältnis von CM zu C2 ungefähr 1 be-

809824/0888

/tu
* 275A987

trägt, 1st das Potential V, gleich -16,5 V. In diesem Fall werden nur -3,5 V über den binären Kondensator MCl angelegt, so daß die Schwellenwertspannung des Kondensators MCl auf VmnQ gehalten wird. Hierdurch wird eine Einschreibung in den Kondensator MCl verhindert. Genauer gesagt: die Schwellenwertspannung des Kondensators MCl wird auf +2 V gehalten, während diejenige des Kondensators MC2 auf -6 geändert wird. Infolgedessen wird die binäre "l" der bistabilen Schaltung als "l" in den (die) binären Kondensator(en) geladen.

Wenn die Information in der bistabilen Schaltung eine "θ" ist und somit V₁=O V und V₂= -4 V gilt, wird auf ähnliche Weise der negative Einschreibimpuls an die binären Kondensatoren MCl und MC2 angelegt, während die Schwellenwertspannung ^MCl ^{des b}iⁿären Kondensators MVl auf -6 V geändert und die Schwellenwertspannung V_MC2 des binären Kondensators MC2 auf +2 V gehalten wird. Auf diese Weise wird die Information "θ" fest geladen bzw. eingegeben.

Anschließend werden die in den binären Kondensatoren MCl und MC2 gespeicherten leistungslosen Informationen zur bistabilen Schaltung zurückgeführt. Zu diesem Zweck werden die Potentiale V, und Vp an den Knoten- bzw. Verzweigungspunkten Nl und N2 durch nicht dargestellte Einrichtungen auf 0 V eingestellt, und die Spannung an der Steuer(signal)leitung CLK wird ebenfalls auf 0 V eingestellt, während die Transistoren Q13 und Q14 gesperrt werden. Unter diesen Bedingungen wird das von 0 V auf -5 V übergehende Lesesignal an die binären Kondensatoren MCl und MC2 angelegt. Wenn die binären Kondensatoren, wie erwähnt, die Information "1" speichern, entsprechen die

809824/0888

Schwellenwertspannungen V_MC1=+2 V und V_MCo~ -6 V. Wenn in diesem Zustand das Lesesignal angelegt wird, bilden sich im binären Kondensator MCl Kanäle unter Einführung einer großen Kapazität. Im binären Kondensator MC2 bilden sich andererseits keine Kanäle,so daß dieser eine kleine Kapazität besitzt.Aufgrund der Spannungsteilung durch die große Kapazität des Kondensators MCl und die Kapazität des Kondensators C2 sowie die kleine Kapazität des Kondensators MCl und die Kapazität des Kondensators Cl ist die Gate-Spannung des MOS- -Transistors Q12 höher als diejenige des MOS- -Transistors QIl. Infolgedessen ist der MOS-Transistor Q12 durchgeschaltet, während der MOS-Transistor QIl infolge seiner RUckkopplungswirkung gesperrt ist. Dies bedeutet, daß Vj=-4 V und V₂=O V gelten und die Information "l" in die bistabile Schaltung zurUckgeleitet wird. Sodann werden an die Steuerleitung CLK -5 V angelegt, um die MOS-Transistoren QI3 und Ql^ durchzuschalten. Infolge dieses Durchschaltens liefert die Stromquelle V_DD Strom an die Knotenpunkte Nl und N2, um die bistabile Schaltung in den statischen Betrieb zu versetzen, worauf die Spannung der Steuersignalleitung MG auf Null reduziert wird.

Wenn die binären Kondensatoren MCl und MC2 die Information "θ" speichern, wird auf ähnliche Weise diese Information "θ" zur bistabilen Schaltung ausgelesen.

Auch wenn bei der Ausleseoperation die SchwelIenertspannungs-Differenz zwischen den binären Kondensatoren MCl und MC2, d.h. die Differenz zwischen V_T„₀ und V^₁, vergleichsweise klein ist, erfolgt d£,s ,^s₁Ip s,e,n_rt ^n zufriedenstellender Weise,

wenn die Differenz der Spannungen, die an den Knotenpunkten Nl und N2 durch die von den Kondensatoren bewirkte Spannungsteilung bestimmt werden, festgestellt bzw. gernessen wird.

Die Konstruktion des binären Kondensators ist nicht auf diejenige gemäß Fig. H beschränkt. Äquivalente hierfür sind beispielsweise Kondensatoren des MIOS- bzw. Metall-Isolatoroxid-Halbleiter- oder des MIS- bzw. Metallisolator-Halbleiter-Typs der Art gemäß der JA-PS Nr. 51-I6265, des Typs mit Pastellen (trap states) im Gate-Isolator oder des Typs, bei dem der Gate-Isolator bzw. -Nichtleiter aus einem ferroelektrischen Isolator besteht.

In Fig. 6 ist eine abgewandelte Ausführungsform der erfindungsgemäßen leistungslosen Halbleiter-Speichervorrichtung dargestellt, bei welcher eine Reihenschaltung aus einem Anreicherungs-MOS-Transistor Q21 und einem binären Kondensator MCIl mit variabler Schwellenwertspannung sowie eine weitere Reihenschaltung aus einem Anreicherungs-MOS-Transistor Q22 und einem binären Kondensator MC12 mit variabler Schwellenwertspannung zwischen die Bezugsspannungsquelle V₃₃=O und die Steuersignalleitung MG eingeschaltet sind. Der Knoten- bzw. Verzweigungspunkt Nl ist mit der Gate-Elektrode des MOS-Transistors Q22 und Über einen Kondensator C2 mit der Strom- oder Spannungsquelle V₃₃ verbunden.Der Knoten- bzw. Verzweigungspunkt N2 ist an die Gate-Elektrode des MOS-Transistors Q21 und über einen Kondensator Cl an die Stromquelle V₃₃ angeschlossen. Die AusfUhrungsform nach Fig. 6 unterscheidet sich von derjenigen gemäß Fig. 3 in folgenden Punkten: Der Knotenpunkt Nl ist mit einer Ziffernleitung (digit line) D über ein übertragungs-

809%24/0888

tor (transfer gate) Q2j5 verbunden, während der Knotenpunkt N2 über ein Übertragungstor Q24 mit einer weiteren Ziffernleitung D verbunden ist. Diese Über tragungs tore Q23 und Q24 sind an den Gate-Ansdilüsaen an eine Signalwortleitung W angeschlossen. Während der Einschreib- oder Leseoperation der bistabilen Schaltung sind die Übertragungstore Q23 und Q24 durchgeschaltet, wobei über die Ziffernleitungen D und ü Strom an die Flip-Flop-Schaltung (bistabile Schaltung) angelegt wird. Wenn die in der bistabilen Schaltug enthaltene Information in die binären Kondensatoren MCIl und MC12 geladen wird und umgekehrt, befinden sich die Ubertragungstore Q23 und Q24 im Sperrzustand. Diese Ausführungsform arbeitet mit einer kleineren Zahl von MOS-Transistoren als die Ausführungsform nach Fig. 3.

Bei den beschriebenen AusfUhrungsformen sind zwei binäre Kondensatoren an zwei Knotenpunkte und eine einzige Steuersignalleitung MG (Leitung für Steuersignal MG) angekoppelt. Es können jedoch auch zwei Knotenpunkte mit mehreren Paaren von binären Kondensatoren verbunden sein, und jedes Paar der binären Kondensatoren kann an eine eigene Steuersignalleitung MG angeschlossen sein.

Bei den beschriebenen Ausführungsformen besitzen die beiden binären Kondensatoren eine variable Schwellenwertspannung. Bekannt sind zwei Arten von binären Kondensatoren: Der Typ mit fester Schwellenwertspannung und der Typ mit variabler Schwellenwertspannung. Beim erstgenannten Kondensator-Typ wird ein erster Kondensator- bzw. Kapazitätswert bei einer einzigen, vorgegebenen Schwellenwertspannung auf einen zweiten Kondensator- bzw^ Kapazitätswert umgeschaltet. Bei der

ö O O

27SA987

erfindungsgemäßen Vorrichtung bestimmt die relative Schwellenwertspannung vom einen zum anderen binären Kondensator die zu speichernde Information als "1" oder ¹¹O". Aus diesem Grund kann der eine binäre Kondensator als solcher mit fester Schwellenwertspannung und der andere als solcher mit variabler Schwellenwertspannung ausgelegt sein. Wahlweise kann eine Kombination aus einem eine variable Schwellenwertspannung besitzenden binären Kondensator mit einem ersten und einem zweiten Schwellenwert sowie einem binären Festspannung-Kondensator mit einer zwischen erstem und zweitem Schwellenwert liegenden Schwellenwertspannung bei der Speichervorrichtung gemäß der Erfindung verwendet werden.

Die Einschreib- und Leseoperationen werden bei den beschriebenen Ausführungsformen in Abhängigkeit vom Ein- oder Ausschaltzustand der Strom- bzw. Spannungsquelle durchgeführt. Dieselben Operationen können auch im Ausschaltzustand der Stromquelle durch Regelung oder Steuerung des an die Steuersignalleitung MG abgegebenen Steuersignals auf vor bestimmte Weise realisiert werden.

Bei den beschriebenen AusfUhrungsformen sind die MOS-Transistoren und die binären Kondensatoren sämtlich vom p-Kanal-Typ. Bei umgekehrter Polarität der Speisespannung können diese Elemente jedoch auch durch solche vom n-Kanal-Typ ersetzt werden. In diesem Fall entsprechen die Stromquellen beispielsweise V_DD=+5 V und V₃₃=O V.

80982 W0888

Le e rs e i t e

Claims

Patentansprüche

Leistungslose Halbleiter-Speichervorrichtung mit einer bistabilen Schaltung in Form zweier Oberflächen-Feldeffekttransistoren zur Speicherung von leistungsabhängigen Informationen an zwei Knoten- bzw. Verzweigungspunkten, die jeweils durch die Verzweigung oder Verbindung zwischen der Gate-Elektrode des einen und der Drain-Elektrode des anderen Feldeffekttransistors gebildet sind, und mit zwei jeweils zwischen den betreffenden Knotenpunkt und eine Steuersignalleitung eingeschalteten, leistungslosen Speicherelementen, die in Abhängigkeit von einem ihnen von der Steuersignalleitung zügeführten Steuersignal die leistungsabhängige Information in Form relativer Sohwellenwertspannungen der Speicherelemente leistungslos speichern, dadurch gekennzeichnet, daß die beiden leistungslosen Speicherelemente zwei binäre Kondensatoren (MCl und MC2; MCIl und MC12) sind, von denen mindestens einer eine variable Schwellenwertspannung besitzt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der eine binäre Kondensator eine variable Schwellenwertspannung besitzt und der andere von einem Typ mit fester Schwellenwertspannung ist.

J5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der binäre Kondensator mit variabler Schwellenwertspannung eine zweite leitende Halbleiterschicht (2), die auf einem Teil der Oberfläche eines Halbleitersubstrats (1) von

809824/0888

ORIGINAL INSPECTED

einem ersten Leit(fähigkeits)typ ausgebildet ist, mehrere isolierende Schichten {J>, 4), die auf einem Teil der Oberfläche der Halbleiterschicht vom zweiten Leittyp und der Oberfläche des Substrats unter Bildung eines Ladung-Fangstellenbereichs ausgebildet sind, und eine auf der einen isolierenden Schicht ausgebildete leitende Schicht (5) aufweist und daß die zweite leitende Halbleiterschicht mit dem Knotenpunkt (Wl; N2) und die leitende Schicht mit der Steuersignalleitung (MG) verbunden ist.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Source-Elektroden der beiden Feldeffekttransistoren
(QIl, Q12) gemeinsam an eine Bezugspotentialleitung (V₅₃) und ihre Drain-Elektroden über zweite Feldeffekttransistoren (QI3 bzw. Ql4) an eine Hauptspannungsquellenleitung
(Vq_D) angeschlossen sind und daß die Gate-Elektroden der zweiten Feldeffekttransistoren mit einer zweiten Steuersignalleitung (CLK) verbunden sind.

5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektroden der beiden Feldeffekttransistoren über dritte Feldeffekttransistoren (Q23 bzw. Q24) mit zwei
Ziffernleitungen (D bzw. ü) verbunden sind, daß die Gate-Elektroden der dritten Feldeffekttransistoren gemeinsam an eine Wortleitung (W) angeschlossen sind und daß eine Einrichtung zum Sperren der dritten Feldeffekttransistoren, wenn die in den binären Kondensatoren (MCIl, MC12) enthaltenen Informationen zur bistabilen Schaltung übertragen werden, vorgesehen sind.