[go: up one dir, main page]

DE2749770A1 - Speicherzelle mit direktzugriff fuer digitale daten - Google Patents

Speicherzelle mit direktzugriff fuer digitale daten

Info

Publication number
DE2749770A1
DE2749770A1 DE19772749770 DE2749770A DE2749770A1 DE 2749770 A1 DE2749770 A1 DE 2749770A1 DE 19772749770 DE19772749770 DE 19772749770 DE 2749770 A DE2749770 A DE 2749770A DE 2749770 A1 DE2749770 A1 DE 2749770A1
Authority
DE
Germany
Prior art keywords
sub
cell
circuit
memory
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772749770
Other languages
English (en)
Other versions
DE2749770C2 (de
Inventor
John Robert Reinert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2749770A1 publication Critical patent/DE2749770A1/de
Application granted granted Critical
Publication of DE2749770C2 publication Critical patent/DE2749770C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Dipl.-Phys. O.E. Weber , ο-β Monch.n 71
Patentanwalt ^ HofbrunnstraBe 47
Telefon: (089)7915050
Telegramm monopolweber manchen
MOTOKüLA,
J03> tnt Al^jDftqain Hoad
:1 ;umbui·^, 111. >()']'>(", IK
i.iu Li^ektzu^i-ifΓ i'ir di^jiti-le Ücten
809822/0618
Die Erfindung betrifft allgemein eine Speicherzelle mit Direktzugriff für digitale Daten und bezieht sich insbesondere auf eine Speicherzelle, welche eine erste Unterzelle und eine erste Auswahlleitung aufweist, um die erste Untorzelle auszuwählen.
Bekannte Speicherzellen sind üblicherweise nur über einen einzigen Anschluß ansprechbar oder adressierbar. Mit anderen Worten, eine Binäradresse, mit welcher eine bestimmte Speicherzelle mit Direkt zugriff adressiert wird, bewirkt, daß eine einzelne Auswahlleitung oder eine Koinzidenz von zwei Auswahlleitungen, beispielsweise einer Zeilenauswahlleitung und einer Spaltenauswahlleitung, die adressierte Zelle auswählt. Es werden dann Daten abgetastet oder eingeschrieben, und zwar über eine oder zwei Bit-Abtastleitungen. Bei vielen Speicherzellen in einem Speicher mit Direktzugriff bewirkt eine einzelne Auswahlleitung, dal: die bestimmte Zelle ausgewählt wird, und eine andere Auswahlschaltung, welche durch dieselbe Adresse aktiviert wird, bewirkt, daß die entsprechenden Bit-Abtastleitungen ausgewählt werden. Dabei wird jedoch dem Adressieren und dem Abtasten bzw. Auslesen und Einschreiben niemals ein Vorzug eingeräumt. Dieselben Auswahlleitungen und dieselben Bit-Abtastleitungen werden stets dazu verwendet, einen bestimmten Speicherplatz anzusprechen und in diesen Speicherplatz einzuschreiben und aus diesem Speicherplatz auszulesen bzw. diesen Speicherplatz abzutasten. Ein bestimmter Speicherplatz wird immer durch ein einzelnes Speicherelement repräsentiert. Es sind Anordnungen aus einem Haupt- und einem Neben-Flip-Flop bekannt, diese Anordnungen sind jedoch nicht von zwei getrennten Anschlüssen her zugänglich und adressierbar, und sie arbeiten nicht in zwei Richtungen. Folglich können Speichereinrichtungen nach dem Stand der Technik nicht gleichzeitig von verschiedenen Stellen aus adressiert und angesprochen oder angesteuert werden. In bestimmten Anwendungsfällen, insbesondere bei einer arithmetischen Logikschaltung, liegt darin ein Nachteil.
609822/0618
Der Erfindung liegt die Aufgabe zugrunde, eine Speicheranordnung der eingangs näher genannten Art zu schaffen, welche von mehreren Stellen aus gleichzeitig angesprochen oder angesteuert werden kann.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
Nach dem Grundgedanken der Erfindung wird somit eine Speicherzelle mit zwei Anschlüssen geschaffen, welche eine erste Unterzelle aufweist und welche eine erste Auswahleinrichtung für die erste Unterzelle hat und welche schließlich mit einem ersten und einem zweiten kreuzgekoppelten Transistor ausgestattet ist. Die erfindungsgemäße Speicherzelle weist weiterhin eine zweite Unterzelle auf, sie hat weiterhin eine zweite Einrichtung zur Auswahl der zweiten Unterzelle und sie weist schließlich einen dritten und einen vierten kreuzgekoppelten Transistor auf. Eine Kopplungsschaltung dient schließlich dazu, die erste Unterzelle mit der zweiten Unterzelle in Verbindung zu bringen, so daß stets dann, wenn eine der beiden Unterzellen ausgewählt ist und die andere Unterzelle nicht ausgewählt ist, die in der ausgewählten Unterzelle gespeicherten Daten auch in die nicht ausgewählte Unterzelle eingeschrieben werden.
809822/0618
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 ein Schaltschema einer bevorzugten Ausführungsform des Erfindungsgegenstandes,
Fig. 2 eine schematische Darstellung, welche eine Abwandlung veranschaulicht, die aus der Ausführungsform gemäß Fig.1 abgeleitet werden kann, und
Fig. 5 ein Blockdiagramm einer Speicherschaltung mit zwei Anschlüssen, welche eine Mehrzahl von Speicherzellen der in der Fig. 1 dargestellten Schaltung aufweist.
Gemäß Fig. 1 weist eine Speicherzelle 10 für statistischen Zugriff mit zwei Anschlüssen zwei Unterzellen 12 und 14- auf, und sie kann weiterhin zusätzliche Unterzellen haben, welche in derselben Weise angeordnet sind wie die zwei Unterzellen 12 und 14.
Die Unterzelle 12 hat kreuzgekoppelte Transistoren 16A und 19A. Die Basis des Transistors 16A ist über eine Kreuzkopplung mit dem Kollektor des Transistors 19A verbunden, und die Basis des Transistors 1?/A ist über eine Kreuzkopplung mit dem Kollektor des Transistors 16A verbunden. Die Skitter der Transistoren 16A und 1°/A sind mit der Leitung 22A verbunden, welche normalerweise eine Anzahl von anderen ähnlichen Unterzellen der Speicherzelle für statistischen Zugriff mit zwei Anschlüssen in derselben Reihe gemeinsam wäre. Die Leitung 22A ist über eine Stromquelle mit der negativen Spannung Vgg verbunden. Der Kollektor des Transistors 19A, welcher mit einem Knoten 21A verbunden ist, ist auch mit der Basis der Transistoren 28A und 3OA verbunden. In ähnlicher Weise ist der Kollektor des Transistors 16A, welcher mit dem Knoten 1ΘΑ verbunden ist, auch alt der Basis der Transistoren 24A und 26A verbunden. Sine Schottky-Diode 17A ist zwischen dem
609822/0818 .
Knoten 18A und der Auswahlleitung 15A angeordnet. Die Auswahlleitung 15A würde auch mit einer Anzahl von anderen Unterzellen in derselben Reihe wie die Unterzelle 12 angeordnet sein. Die Schottky-Diode 2OA ist zwischen dem Knoten 21A und der Auswahlleitung 15A angeordnet. Die Widerstände 29A und 23A sind zwischen der Auswahlleitung 15A und den Knoten 18A bzw. 21A angeordnet. Die Emitter der Transistoren 28A und 24A sind jeweils mit Bit-Abtast-Leitungen 25A und 31A verbunden, welche gemeinsam ein Bit-Abtast-Paar bilden. Die Emitter der Transistoren 30A und 26A sind jeweils mit Leitungen 21B bzw. 18B verbunden, welche eine Verbindung zu den Steueranschlüssen oder Kollektoranschlüssen der Unterzelle 14 bilden, wie es unten nachfolgend im einzelnen näher erläutert wird. Die Kollektoren der Transistoren 3OA und 26A sind mit der Spannungsleitung VpC verbunden, obwohl sie auch mit der Auswahlleitung 15A verbunden sein könnten. Eine Verbindung mit V™ anstatt mit der Auswahl leitung 15A führt zu derselben Arbeitsweise, vermindert jedoch die Kapazität der Auswahlleitung 15A, was ein wünschenswertes Ergebnis ist.
Der Aufbau der Unterzelle 14 ist dem Aufbau der Unterzelle 12 vollkommen ähnlich, und es sind auch die Bezugszeichen ähnlich, mit der Ausnahme, daß anstatt des Buchstabens A der Buchstabe B gewählt wurde, um entsprechende Teile zu bezeichnen. Die Emitter der Transistoren 28B und 24B sind jedoch mit Bit-Abtast-Leitungen 31B und 25B verbunden, die ein zweites Bit-Abtast-Paar bilden. Die Unterzelle 14 hat eine getrennte Auswahlleitung 15B und eine getrennte Leitung 22B, die beide weiteren Unterzellen in derselben Reihe gemeinsam sind, welche in der Zeichnung jedoch nicht dargestellt sind. Jede der Bit-Abtast-Leitungen ist mit Hilfe einer Stromquelle abgeschlossen, welche an VEE angeschlossen ist. Die Emitter der Transistoren 3OB und 26B sind jeweils mit Knoten 21A bzw. 18A verbunden.
809822/0618
Wie oben bereits erläutert wurde, ist ein Speicher mit zwei Anschlüssen oder mit einem Doppelanschluß ein solcher Speicher, bei welchem Speicherplätze über zwei verschiedene Adresseneingänge zugänglich sind. Es ist erwünscht, daß die Möglichkeit, einen Speicherplatz über zwei verschiedene Anschlüsse anzusprechen, sowohl auf den Lesevorgang als auch auf den Schreibvorgang ausgedehnt werden kann, und zwar in der Weise, daß diese beiden Vorgänge unabhängig voneinander ablaufen können, so daß der Speicherplatz in unabhängiger Weise von beiden Anschlüssen aus ausgelesen werden kann, wobei auch die Möglichkeit besteht, über beide Anschlüsse in unabhängiger Weise eine Information in diesen Speicherplatz einzuschreiben. Die Auswahl, das Abtasten und das Einschreiben ist bei Speicherzellen wie bei den Unterzellen 12 und an sich bekannt, ohne die Transistoren 3OA und 26A (oder 3OB und 26B). Hierzu wird beispielsweise auf die US-Patentschrift 3 919 566 hingewiesen. Weiterhin wird in diesem Zusammenhang auf die US-Patentschrift 3 9Ή 620 hingewiesen. Die Auswahl einer der Unterzellen erfolgt dadurch, daß die zugehörige Auswahlleitung auf einen "hohen" Pegel gebracht wird. Das Einschreiben in die Unterzelle geschieht dadurch, daß Bit-Leitungs-Bedingungen hergestellt werden, welche die ausgewählte Unterzelle in den gewünschten Status bringen.
Die Doppelanschlußanordnung wird dadurch hergestellt, daß eine symmetrische gegenseitige Kopplung der zwei Speicherzellen mit je einem Anschluß herbeigeführt wird, und zwar mit einem Doppelanschluß-Speicherplatz, der direkt ansprechbar oder ansteuerbar ist. Diese symmetrische gegenseitige Kopplung erfolgt über die Transistoren 3OA, 26A, 3OB und 26B, so daß die Emitter von 3OA und 26A mit den Kollektorverbindungspunkten der Unterzelle und die Emitter von 3OB und 26B mit den Kollektorverbindungspunkten der Unterzelle 12 verbunden sind.
609822/0618
Die betriebliche elektrische Verbindung kommt zustande, wenn der Doppelanschluß-Speicherplatz von einem der Anschlüsse aus adressiert wird, d.h., indem entweder die Auswahlleitung 15A hoch gelegt wird oder die Auswahlleitung 15B hoch gelegt wird. Wenn die Spannung der Auswahlleitung um mehr als einen V-^- Spannungsabfall über denjenigen Pegel angehoben wird, "bei welchem die Auswahl nicht anspricht, werden die Emitterfolger-Verbindungstransistoren (d.h. 5OA und 26A) eingeschaltet und stellen eine Verbindung her zwischen den ausgewählten Unterzellen-Kollektor-Knotenspannungen (d.h. 21Aund 18A) und den entsprechenden Kollektor-Verbindungspunkten in den nicht ausgewählten Unterzellen, welche dem anderen Anschluß oder den anderen Anschlüssen zugeordnet sind. Wenn beispielsweise die Unterzelle 12 ausgewählt ist, wie es oben angegeben ist, und wenn die Transistoren 28A und 16A eingeschaltet sind, dann bewirkt der Transistor ^0A, daß die Basis der Transistoren 28B und 16B hoch gelegt wird, so daß dadurch die Transistoren 28B und 16B eingeschaltet werden, wodurch wiederum der Knoten 18B tief gelegt wird, so daß die Transistoren 19B und 24B abgeschaltet werden. Da die Auswahlspannung der Unterzelle 12 einer höheren Spannung entspricht als auf der Auswahlleitung 15B» sind die Kopplungstransistoren 30B und 26B abgeschaltet, und die Informationsübertragung erfolgt in einer Richtung, und zwar von der Unterzelle 12 zur Unterzelle 14, jedoch nicht umgekehrt. Eine Informationsübertragung von einer Unterzelle zur anderen erfolgt nur dann, wenn eine Auswahlleitung hoch gelegt ist und die andere tief gelegt ist. Die folgende Tabelle veranschaulicht die Arbeitsweise.
Übertragung
keine Übertragung
von Unter zelle 14—* Unter ze He 12 von Unterzelle 12-^Unterzelle 14-keine Übertragung
809822/0618
Auswahl
leitung
15A		 Auswahl
leitung
15>B
Tief Tief
Tief Hoch
Hoch Tief
Hoch Hoch
274977Q
Es ist zu bemerken, daß selbst dann, wenn eine Doppelanschluß-Speicherzelle für Direktzugriff von beiden Anschlüssen her ausgewählt wird, d.h., wenn beide Auswahlleitungen 15A und 15B hoch gelegt sind, eine Wirkung von einem Anschluß die Wirkung des anderen Anschlusses nicht beeintrachtxgen kann, so daß die gewünschte Unabhängigkeit erreicht ist. Wenn ein SchreibVorgang von beiden Anschlüssen her erfolgt, kann die endgültige Speicherinformation dadurch gesteuert werden, daß eine Adresse vor der anderen abgeschaltet wird. Der Inhalt einer beliebigen ausgewählten Unterzelle wird automatisch in alle anderen, nicht ausgewählten Unterzellen der speziellen Doppelanschluß-Speicherzelle mit Direktzugriff eingeschrieben.
Ein typischer Wert für Vcc ist Null Volt und für Vgg beträgt ein typischer Wert -5,2 Volt. Typische Spannungen für die Auswahlleitungen sind -1,0 Volt für die Auswahlspannung und -2,0 Volt für die nicht ausgewählte Spannung. Die Stromquellen auf den Leitungen 22A und 22B liefern typischerweise 40 Mikroampere. Die typische Vorwärtsspannung der Schoitky-Dioden wie 17A und 2OA beträgt 0,5 Volt. Somit würde die eine Seite einer nicht ausgewählten Speicherzelle auf etwa -2,5 Volt liegen, und die Schottky-Diode der gegenüberliegenden Seite der Zelle wäre abgeschaltet. Die Bit-Abtast-Leitungen, welche mit dieser Unterzelle verbunden sind, werden derart vorgespannt, daß die Ausgangstransistoren wie 28A und 24A abgeschaltet wären, während die Unterzelle nicht ausgewallt ist. Wenn die Unterzelle ausgewählt ist und die Auswahlleitung von -2,0 Volt auf -1,0 Volt übergeht, steigt die Spannung an dem Kollektor-Verbindungspunkt auf der eingeschalteten Seite von -2,5 Volt auf -1,5 Volt an, wodurch der Ausgangstransistor auf der Einschaltseite der Speicherzelle eingeschaltet wird, weil der (nicht dargestellte) Abtastverstärker, welcher mit den Bit-Auswahlleitungen verbunden ist, in beiden Fällen auf etwa -1,25 Volt vorgespannt ist (der Mittelpunkt der Spannungsauslenkung am Speicherzellenkollektor). Es fließt jedoch Icein zusätzlicher Strom von einer
Zelle zu der Bit-Abtastleitung auf der Abschaltseite der Unterzelle. Deshalb wird der Strom in der Stromquelle am Ende der Bit-Abtastleitung vollständig durch den Abtastverstärker geliefert. Auf der Einschaltseite der Speicherzelle vermindert jedoch der zusätzliche Strom, welcher von der Speicherzelle in die Bit-Abtastleitung fließt, denjenigen Strom, welcher durch den Abtastverstärker geliefert wird, wodurch der Abtastverstärker sein Ausgangssignal ansteigen läßt. Für eine genauere Beschreibung der Vorgänge im Zusammenhang mit der Abtastung und dem Einschreiben wird auf die obigen Patentschriften hingewiesen, welche hiermit zum Offenbarungsinhalt der vorliegenden Beschreibung erklärt werden. Ein anderer oder weiterer Abtastverstärker, welcher gemäß der Erfindung verwendet werden könnte, wird in der US-Patentanmeldung 7^5 021 vom 26. November 1976 unter dem Titel "Sense-Write Circuit For Random Access Memory" beschrieben. Diese Patentanmeldung geht auf dieselbe Anmelderin zurück wie die vorliegende Anmeldung.
Die Fig. 2 beschreibt eine Schaltung, welche zwei Schottky-Dioden aufweist, die parallel und gegeneinander geschaltet sind. Wenn der Transistor 26A und der Transistor 26B entfallen und eine Schaltung gemäß Fig. 2 zwischen den Kollektor-Verbindungspunkten 18A und 18B angeordnet wird und wenn eine weitere Schaltung gemäß Fig. 2 zwischen den Kollektor-Verbindungspunkten 21A und 21B vorgesehen wird, wobei weiterhin die Transistoren ^0A und 3OB entfallen, ergibt sich eine alternative Schaltungsanordnung für eine erfindungsgemäße Doppelanschluß-Speicherzelle mit Direktzugriff. Dabei wird jedoch der Nachteil in Kauf genommen, daß der Strom zur Informationsübertragung von der ausgewählten Unterzelle zu den nicht ausgewählten Unterzellen durch die ausgewählte Unterzelle geliefert werden muß, während bei der Aasführungsform gemäß Fig. 1 der meiste Strom, welcher für die Informationsübertragung benötigt wird, von Yqq kommt.
3Q9822/O€18
In der Fig. 3 ist eine Doppelanschluß-Speicherschaltung dargestellt, reiche eine Mehrzahl von Speicherzellen derjenigen Art verwendet, die oben anhand der Pig. 1 erläutert wurden. Die Doppelanschluß-Speicherzellen 10 und 10' bestehen jeweils aus zwei Unterzellen (12 und 14 bzw. 12' und 14'). Obwohl nur zwei Doppelanschluß-Speicherzellen in der Fig. 3 dargestellt sind, ist offensichtlich, daß zusätzliche Doppelanschluß-Speicherzellen vorgesehen werden können. Die Unterzelle 12 wird durch die Auswahlleitung 15A ausgewählt, wie es oben bereits erläutert wurde. Die Unterzeile 12* wird durch die Auswahlleitung ausgewählt. Die Spannungen der Auswahlleitungen 15A und 1 werden durch den Auswahlblock 42A festgelegt. Die Einzelheiten des Auswahlblockes 42A sind in der US-PS t> 914 620 beschrieben. In ähnlicher Weise werden die Unterzellen 14 und 14" durch die Auswahlleitungen 15B bzw. 15B1 ausgewählt, welche an den Auswahlblock 42B angeschlossen sind, der ähnlich aufgebaut ist wie der Auswahlblock 42A.
Die Unterzellen 12 und 12* sind mit den Bit-Abtastleitungen 31A und 25A verbunden, welche an den Schreib-Lese-Block 4OA angeschlossen sind. Da das Einschreiben und das Abtasten im Zusammenhang mit den Unterzellen oben bereits erläutert wurde, erübrigt sich eine Wiederholung der entsprechenden Erklärung. In ähnlicher Weise werden die -Unterzellen 14 und 14' mit den Bit-Abtastleitungen 31B und 25B verbunden, welche mit dem Schreib-Abtast-Block 4OB verbunden sind, der ähnlich aufgebaut ist wie der Schreib-Abtast-Block 4OA. Eines der wesentlichen Merkmale der erfindungsgemäßen Doppelanschluß-Speicherzelle besteht darin, daß die Möglichkeit geschaffen wird, daß der Schreib-Abtast-Block 4OA und der Schreib-Abtast-Block 4OB zwar gleichzeitig, jedoch unabhängig voneinander arbeiten können. Beispielsweise können gleichzeitig Daten in die Doppelanschluß-Speicherzellen 10 und 10* eingeschrieben werden. Eine Möglichkeit besteht darin, daß der Auswahlblock 42A die Doppelanschluß-Speicherzelle 10 dadurch auswählt, daß der Auswahllei-
809822/0618
tung 15Α die Möglichkeit gegeben wird, auf einer hohen Spannung zu liegen, während die Auswahlleitung I5A1 auf einer niedrigen Spannung gehalten wird. Der Schreib-Abtast-Block 4OA kann dann Daten in die Unterzelle 12 einschreiben. Gleichzeitig kann der Auswahlilock 42B die Doppelanschluß-Speicherzelle 10' dadurch auswählen, daß die Auswahlleitung 15B' in die Lage versetzt wird, eine hohe Spannung anzunehmen, während die Auswahlleitung 15B auf einer niedrigen Spannung gehalten wird. Der Schreib-Abtast-Block 40B kann dann dazu verwendet werden, Daten in die Unterzelle 14' einzuschreiben. Wie oben bereits erläutert wurde, bewirkt die Arbeitsweise der Doppelanschluß-Speicherzelle, daß die in die Unterzelle 12 eingeschriebenen Daten in die Unterzelle 14 übertragen werden, und es wird weiterhin bewirkt, daß die in die Unterzelle 14' eingeschriebenen Daten in die Unterzelle 12' übertragen werden. Aufgrund der UnterzeUen-Datenübertragung, welche innerhalb jeder Doppelanschluß-Speicherzelle darchgeführt wird, ist es dann leicht möglich, während der nachfolgenden Speicheroperation die Daten abzutasten, welche in der Doppelanschluß-Speicherzelle 10 gespeichert sind, indem der Schreib-Abtast-Block 4OB verwendet wird und die Daten abgetastet werden, welche in der Doppelanschluß-Speicherzelle 10' gespeichert sind, und zwar unter Verwendung des Schreib-Abtast-Blockes 4OA. Es sollte offensichtlich sein, daß es auch möglich ist, Daten in die Doppelanschluß-Speicherzelle 10 einzuschreiben, indem der Schreib-Abtast-Block 40A verwendet wird, während die in der Doppelanschluß-Speicherzelle 10' gespeicherten Daten abgetastet werden, indem der Schreib-Abtast-Block 4OB verwendet wird oder umgekehrt .
809822/06 1 8
Leerseite

Claims (14)

  1. Patentansprüche
    (Iy Speicherzelle mit einer ersten Unterzelle und einer ersten Auswahlleitung zur Auswahl der ersten Unterzelle, dadurch gekennzeichnet , daL· eine zweite Uuterzelle (14·) und eine zweite Auswahlleitung (15B) vorgesehen sind, um die zweite Unterzelle (14) auszuwählen und um die Schaltung, welche auf die erste und die zweite Auswahlleitung (15A, 15B) anspricht, anzuschließen, um die erste Unterzelle (12) und die zweite Unterzelle (14-) miteinander zu verbinden und um den in einer ausgewählten Unterzelle gespeicherten Status auch in einer nicht ausgewählten anderen Unterzelle abzuspeichern.
  2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die erste Unterzelle einen ersten und einen zweiten kreuzgekoppelten Transistor (16A, 19A) aufweist und daß die zweite Unterzelle einen dritten und einen vierten kreuzgekoppelten Transistor (16B, 19B) aufweist.
  3. 3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß jede der Unterzellen eine Schottky-Diode (17A) und einen Widerstand (29A) aufweist, welche parallel zwischen dem Kollektor jedes kreuzgekoppelten Transistors und seiner entsprechenden Auswahlleitung angeordnet sind.
  4. 4·. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß jede der Unterzellen einen ersten und einen zweiten Ausgangstransistor (28A, 24A) aufweist, von denen jeder eine Basis hat, die jeweils mit einer Basis eines der kreuzgekoppelten Transistoren verbunden ist, und von denen jeder einen Kollektor aufweist, welcher jeweils mit dem Kollektor von einem der kreuzgekoppelten Transistoren verbunden ist, und von denen jeder einen Emitter hat, welcher jeweils derart geschaltet ist, daß er mit einer getrennten Bit-Abtast-Leitung (31A, 25A) verbunden ist.
    609822/0618
    ORIGINAL INSPECTED
  5. 5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß jede der Unterzellen eine Schottky-Diode (17A) und einen Widerstand (29a) aufweist, welche parallel zwischen dem Kollektor von jedem der kreuzgekoppelten Transistoren und seiner entsprechenden Au.swahlleitung angeordnet sind.
  6. 6. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Kopplungsschaltung oder Verbindungsschaltung einen ersten, einen zweiten, einen dritten und einen vierten Kopplungstransistor oder Verbindungstransistor 0OA, 26A, 3OB, 26B) aufweist, daß der erste und der zweite Kopplungstransistor ihre Basis jeweils mit der Basis des ersten bzw. zweiten kreuzgekoppelten Transistors verbunden haben, während ihr Emitter jeweils mit der Basis des dritten und des vierten kreuzgekoppelten Transistors verbunden ist, und daß der dritte und der vierte Kopplungstransistor jeweils ihre Basis mit der Basis des dritten und des vierten kreuzgekoppelten Transistors verbunden haben und den Emitter mit der Basis des ersten und des zweiten kreuzgekoppelten Transistors jeweils verbunden haben.
  7. 7. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Kopplungsschaltung ein erstes Paar von parallel zueinander und entgegengesetzt zueinander geschalteten Dioden (Fig. 2) aufweist, welche zwischen den Kollektoren des ersten und des dritten kreuzgekoppelten Transistors angeordnet sind, und daß weiterhin ein zweites Paar von parallel zueinander und entgegengesetzt zueinander geschalteten Dioden vorhanden ist, welche zwischen den Kollektoren des zweiten und des vierten kreuzgekoppelten Transistors angeordnet ist.
  8. 8. Speicherzelle nach Anspruch 7» dadurch gekennzeichnet, daß die Dioden Schottky-Sperrdioden sind.
    809822/0618
  9. 9. Speicherzelle mit einer ersten Unterzelle, mit einer ersten und einer zweiten kreuzpekoppelten Schalteinrichtung und mit einer ersten Auswahlschaltung, welche mit der ersten und der zweiten Schalteinrichtung verbunden ist, um eine Auswahl der ersten Unterzelle herbeizuführen, dadurch gekennzeich net, daß eine zweite Unterzelle (14) vorgesehen ist, welche eine dritte und eine vierte kreuzgekoppelte Schalteinrichtung (16B, 19B) aufweist, daß weiterhin eine zweite Auswahlschaltung (15B) vorhanden ist, welche mit der dritten und der vierten Schalteinrichtung verbunden ist, um die Auswahl der zweiten Unterzelle (14) herbeizuführen, daß weiterhin eine in einer Richtung wirksame Einrichtung vorgesehen ist, welche auf eine Steuerelektrode (21A) der ersten Schalteinrichtung anspricht, die mit einer entsprechenden Steuerelektrode (21B) der dritten Schalteinrichtung verbunden ist, um die dritte Schalteinrichtung dazu zu bringen, daß sie eingeschaltet wird, wenn die erste Schalteinrichtung eingeschaltet ist, wobei die erste Unterzelle (12) ausgewählt ist und die zweite Unterzelle (14) nicht ausgewählt ist.
  10. 10.Speicherschaltung zur Speicherung digitaler Daten mit einer Mehrzahl von Speicherzellen und mit einer ersten Schreib-Abtast-Schaltung, welche mit den Speicherzellen verbunden ist, um Daten in die Speicherzellen einzuschreiben und digitale Daten aus einer der Speicherzellen abzutasten, dadurch gekennzeichnet , daß eine zweite Schreib-Abtast-Schaltung (40B) mit der Mehrzahl von Speicherzellen verbunden ist, um digitale Daten in die Speicherzellen einzuschreiben und digitale Daten aus einer der Mehrzahl der Speicherzellen abzutasten, wobei die erste und die zweite Schreib-Abtast-Schaltung gleichzeitig in Betrieb sein können, um digitale Daten in die Speicherzellen einzuschreiben und digttale Daten aus den Speicherzellen abzutasten.
    Ö09822/0618
  11. 11. Speicherschaltung nach Anspruch 10, dadurch gekennzeichnet , daß eine erste aus einer Mehrzahl von Speicherzellen durch die erste Schreib-Abtast-Schaltung beaufschlagbar ist, während gleichzeitig eine zweite aus der Mehrzahl der Speicherzellen durch die zweite Schreib-Abtast-Schaltung beaufschlagbar ist, so daß entweder gleichzeitig eingeschrieben oder ausgelesen werden kann.
  12. 12. Speicherschaltung nach Anspruch 10, dadurch gekennzeichnet , dal: die erste Auswahlschaltung (42A) mit der Mehrzahl der Speicherzellen verbunden int, uiri eine erste aus der Mehrzahl der Speicherzellen auszuwählen, in welche eingeschrieben v/erden soll oder aus welcher ausgelesen werden soll, und zwar durch die erste Schreib-Abtast-Schaltung, und daß die zweite Auswahlschaltung (42B) mit der Mehrzahl von Speicherzellen verbunden ist, um eine zweite aus der Mehrzahl der Speicherzellen auszuwählen, in welche eingeschrieben oder aus welcher ausgelesen werden soll, und zwar mit Hilfe der zweiten Sclireib-Abtast-Schaltung.
  13. 13. Speicheischaltung nach Ansprüh 10, dadurch gekennzeichnet , daß jede aus der Mehrzahl der Speicherzellen eine erste und eine zweite Unterzelle (12, 14) und eine Kopplungsschaltung aufweist, um die erste Unterzelle mit der zweiten Unterzelle zu verbinden und um eine Übertragung digitaler Daten zwischen der ersten und der zweiten Unterzelle hervorzurufen.
  14. 14. Speicherschaltung nach Anspruch 13» dadurch gekennzeichnet , daß die erste Auswahlschaltung (42A) mit jeder ersten Unterzelle jeder Speicherzelle verbunden ist, um eine der ersten Unterzellen auszuwählen, in welche durch die erste Schreib-Abtast-Schultung eingeschrieben oder aus welcher durch diese Schaltung ausgelesen werden soll, und daß eine zweite Auswahlschaltung (42B) mit jeder zweiten Unterzelle jeder Speicherzelle verbunden ist,
    B09822/0618
    um eine der zweiten Unterzellen auszuwählen, in welche durch die zweite Schreib-Abtaüt-Schaltun;1; ein,;edchrieber. oder auu welcher durch dieoe üchaltunf>; außgele.sen werden r.oll .
    V). opeicherschal tuntf nach Anspruch 1-'*-, dadurch gekennzeichnet , daL die KoppluTifjs.schiil turig auf die erste und dio zweite Auswahlnohaltunp; anr.pricht, um die erste Uu-• terzeile nit der zweiten Unterzelle zu verbinden und um digitale Daten, welche in einer aus^ewtählten Unterzelle gei»peichert tänd, auch in einer nictit ausgewählten anderen Unterzelle zur Abijpeicherunc zu
    809822/0618
DE2749770A 1976-11-26 1977-11-07 Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle Expired DE2749770C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/745,023 US4125877A (en) 1976-11-26 1976-11-26 Dual port random access memory storage cell

Publications (2)

Publication Number Publication Date
DE2749770A1 true DE2749770A1 (de) 1978-06-01
DE2749770C2 DE2749770C2 (de) 1984-11-22

Family

ID=24994917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2749770A Expired DE2749770C2 (de) 1976-11-26 1977-11-07 Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle

Country Status (3)

Country Link
US (1) US4125877A (de)
JP (1) JPS5368523A (de)
DE (1) DE2749770C2 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
EP0011375A1 (de) * 1978-11-17 1980-05-28 Motorola, Inc. Mehrfachzugangsspeicher mit wahlfreiem Zugriff für Datenverarbeitungsregister
US4193127A (en) * 1979-01-02 1980-03-11 International Business Machines Corporation Simultaneous read/write cell
US4292675A (en) * 1979-07-30 1981-09-29 International Business Machines Corp. Five device merged transistor RAM cell
JPS5634179A (en) * 1979-08-24 1981-04-06 Mitsubishi Electric Corp Control circuit for memory unit
US4280197A (en) * 1979-12-07 1981-07-21 Ibm Corporation Multiple access store
DE3070394D1 (en) * 1980-11-26 1985-05-02 Ibm Deutschland Multiple-address highly integrated semi-conductor memory
US4395765A (en) * 1981-04-23 1983-07-26 Bell Telephone Laboratories, Incorporated Multiport memory array
US4541076A (en) * 1982-05-13 1985-09-10 Storage Technology Corporation Dual port CMOS random access memory
US4489381A (en) * 1982-08-06 1984-12-18 International Business Machines Corporation Hierarchical memories having two ports at each subordinate memory level
JPS5998365A (ja) * 1982-11-27 1984-06-06 Shigeto Suzuki 複数同時アクセス型記憶装置
US4554645A (en) * 1983-03-10 1985-11-19 International Business Machines Corporation Multi-port register implementation
US4570090A (en) * 1983-06-30 1986-02-11 International Business Machines Corporation High-speed sense amplifier circuit with inhibit capability
US4580245A (en) * 1983-07-28 1986-04-01 Sperry Corporation Complementary metal oxide semiconductor dual port random access memory cell
US4535454A (en) * 1983-09-15 1985-08-13 At&T Information Systems Inc. Multifrequency tone distribution using a conferencing arrangement
JPS6089895A (ja) * 1983-10-24 1985-05-20 Matsushita Electric Ind Co Ltd 半導体記憶装置
US4608667A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Dual mode logic circuit for a memory array
US4610004A (en) * 1984-10-10 1986-09-02 Advanced Micro Devices, Inc. Expandable four-port register file
US4623990A (en) * 1984-10-31 1986-11-18 Advanced Micro Devices, Inc. Dual-port read/write RAM with single array
US4792923A (en) * 1985-08-30 1988-12-20 Mitsubishi Denki Kabushiki Kaisha Bipolar semiconductor memory device with double word lines structure
US4697251A (en) * 1985-12-16 1987-09-29 Motorola, Inc. Bipolar RAM cell
US4701882A (en) * 1985-12-16 1987-10-20 Motorola, Inc. Bipolar RAM cell
US4817051A (en) * 1987-07-02 1989-03-28 Fairchild Semiconductor Corporation Expandable multi-port random access memory
US4833649A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Multiple port random access memory
AU3667889A (en) * 1988-06-30 1990-01-04 Tambrands Limited Improvements in 2-piece tampon applicators
US5166903A (en) * 1988-10-25 1992-11-24 International Business Machines Corporation Memory organization with arrays having an alternate data port facility
US5150328A (en) * 1988-10-25 1992-09-22 Internation Business Machines Corporation Memory organization with arrays having an alternate data port facility
US5014247A (en) * 1988-12-19 1991-05-07 Advanced Micro Devices, Inc. System for accessing the same memory location by two different devices
US5031146A (en) * 1988-12-22 1991-07-09 Digital Equipment Corporation Memory apparatus for multiple processor systems
US5287485A (en) * 1988-12-22 1994-02-15 Digital Equipment Corporation Digital processing system including plural memory devices and data transfer circuitry
US5091881A (en) * 1989-06-13 1992-02-25 Atmel Corporation Multiple port memory including merged bipolar transistors
US5142540A (en) * 1990-03-13 1992-08-25 Glasser Lance A Multipart memory apparatus with error detection
US5020027A (en) * 1990-04-06 1991-05-28 International Business Machines Corporation Memory cell with active write load
US5941986A (en) * 1993-04-30 1999-08-24 Intel Corporation Micro-code sequencer with branch-taken and branch-not-taken micro-code vectors sharing common address to eliminate taken branch penalties
JP3133601B2 (ja) * 1994-02-09 2001-02-13 株式会社東芝 パラレル・シリアル変換装置及びこれを用いた線形変換装置
US5581720A (en) * 1994-04-15 1996-12-03 David Sarnoff Research Center, Inc. Apparatus and method for updating information in a microcode instruction
DE19909081C2 (de) * 1999-03-02 2003-03-20 Siemens Ag Anordnung zur Übertragung von in mehrere Wörter unterteilten Datensätzen
US7996592B2 (en) * 2001-05-02 2011-08-09 Nvidia Corporation Cross bar multipath resource controller system and method
GB0409728D0 (en) * 2004-05-04 2004-06-09 Wood John Sram circuits
DE102005029872A1 (de) * 2005-06-27 2007-04-19 Infineon Technologies Ag Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung
US20080024165A1 (en) * 2006-07-28 2008-01-31 Raminda Udaya Madurawe Configurable embedded multi-port memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2041456A1 (de) * 1969-08-26 1971-03-04 Western Electric Co Beigeordnete Gedaechtniszelle
US3919566A (en) * 1973-12-26 1975-11-11 Motorola Inc Sense-write circuit for bipolar integrated circuit ram

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2402758A (en) * 1941-10-30 1946-06-25 Rca Corp Device for and method of extinguishing phosphorescence
GB1103861A (en) * 1964-04-02 1968-02-21 Nat Res Dev Three-dimensional visual display systems
US3573754A (en) * 1967-07-03 1971-04-06 Texas Instruments Inc Information transfer system
DE1933907A1 (de) * 1969-07-03 1971-03-11 Siemens Ag Pufferspeicher
US3609665A (en) * 1970-03-19 1971-09-28 Burroughs Corp Apparatus for exchanging information between a high-speed memory and a low-speed memory
US3676717A (en) * 1970-11-02 1972-07-11 Ncr Co Nonvolatile flip-flop memory cell
US3914620A (en) * 1973-12-26 1975-10-21 Motorola Inc Decode circuitry for bipolar random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2041456A1 (de) * 1969-08-26 1971-03-04 Western Electric Co Beigeordnete Gedaechtniszelle
US3919566A (en) * 1973-12-26 1975-11-11 Motorola Inc Sense-write circuit for bipolar integrated circuit ram

Also Published As

Publication number Publication date
JPS5368523A (en) 1978-06-19
US4125877A (en) 1978-11-14
DE2749770C2 (de) 1984-11-22

Similar Documents

Publication Publication Date Title
DE2749770A1 (de) Speicherzelle mit direktzugriff fuer digitale daten
DE2307739C2 (de) Monolithisch integrierte Speicherzelle
EP0012796B1 (de) Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information
DE2313917A1 (de) Redundantes speichersystem
DE2727419B2 (de) Halbleiterspeichersystem
DE2303409A1 (de) Monolithisch integrierbare speicheranordnung
DE2925925C2 (de) Informationsspeicher
DE2232189B2 (de) Monolithische, sowohl als Lese/ Schreibspeicher als auch als Festwertspeicher betreibbare Speicheranordnung
DE2947764A1 (de) Speichereinheit
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE2041456A1 (de) Beigeordnete Gedaechtniszelle
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2610881A1 (de) Schneller assoziativ-speicher
DE2306866C2 (de) Dreidimensional adressierter Speicher
DE3921404A1 (de) Fehlertolerante differenzspeicherzelle und auslesen derselben
DE2851518A1 (de) Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften
DE2147833A1 (de) Halbleiter Speicher
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2031038B2 (de)
DE1959374B2 (de) Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter-Speicherzelle
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE102020105500A1 (de) Schreibschaltkreis, nichtflüchtiger datenspeicher, verfahren zum schreiben in eine mehrzahl von speicherzellen und verfahren zum betreiben eines nichtflüchtigen datenspeichers
DE1295656B (de) Assoziativer Speicher
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 11/40

8126 Change of the secondary classification

Ipc: G11C 7/00

D2 Grant after examination
8364 No opposition during term of opposition