DE2743952C2 - System zur Abgabe von Analogsignalen entsprechenden Digitaldaten über Datenleitungen einer programmierbaren Steuereinrichtung - Google Patents

Description

6. System nach Anspruch 5, dadurch gekennzeichnet, daß mit der Abgabe des Löschsignals zum Zeitpunkt des Beginns der Abgabe eines das Festhalten der genannten Verknüpfungssignale bewirkenden Freigabesignals begonnen wird, welches eine gegenüber der Dauer des Löschsignals längere Dauer aufweist

7. System nach Anspruch 6, dadurch gekennzeichnet daß das Löschsignal aus dem von dem Schreibsignal abgeleiteten Freigabesignal mittels eines monostabilen Kippgliedes (190) gewonnen wird.

8. System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet daß bei Bereitstellung von Digitaldaten mit einer die Anzahl der für eine Digitaldatenübertragung verfügbaren Datenleitungen (DO bis DT) übersteigenden Anzahl von Bits durch den Analog-Signal-Umsetzmodul (100) die Abgabe der betreffenden Bits mittels einer Ausgabeeinrichtung (500) in zwei Bitgruppen während zweier aufeinanderfolgender Zyklen erfolgt

Die Erfindung bezieht sich auf ein System zur Abgabe von Analogsignalen entsprechenden Digitaldaten über Datenleitungen einer programmierbaren Steuereinrichtung, die eine insbesondere durch einen Mikroprozessor gebildete Zentraleinheit mit Adreßleitungen, mit bidirektional betriebenen Datenleitungen und mit Steuerleitungen zur Abgabe eines Schreibsignals umfaßt auf dessen Auftreten hin auf den Datenleitungen auftretende Digitaldaten zu ausgewählten adressierten Datenaufnahmeeinrichtungen hinleitbar sind.

Es sind zwar bereits Analogsignale in entsprechende Digitaldaten umsetzende Wandlerschaltungen bekannt, die nach unterschiedlichen Umsetzprinzipien arbeiten, wie nach dem Zählprinzip und dem Iterativprinzip. Bisher sind jedoch keinerlei Wandlerschaltungen bekanntgeworden, die in Verbindung mit einer programmierbaren Steuereinrichtung betrieben werden, welche eine insbesondere durch einen Mikroprozessor gebildeten Zentraleinheit mit Adreßleitungen, mit bidirektional betriebenen Datenleitungen und mit Steuerleitungen zur Abgabe eines Schreibsignals umfaßt auf dessen Auftreten hin auf den Datenleitungen auftretende Digitaldaten zu ausgewählten adressierten Datenaufnahmeeinrichtungen hinleitbar sind.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einem System der eingangs genannten Art eine besonders einfache und dennoch sichere Umsetzung der von einer Anzahl von Analog-Signal-Eingabeeinrichtungen abgegebenen Analogsignale in Digitaldaten vorgenommen werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem System der eingangs genannten Art erfindungsgemäß dadurch, daß mit der Zentraleinheit ein gesondertes Analog-Digital-Umsetzmodul verbunden ist welches ein ihm eingangsseitig zugeführtes Analogsignal in ein Digitaldatensignal für die Abgabe an die Datenleitungen erst auf die Aufnahme eines gesonderten Umsetzsignals umsetzt und welches auf die Beendigung einer Analog-Digital-Umsetzung hin ein erst die Umsetzung eines weiteren Analogsignals in ein Digitaldatensignal ermöglichendes Abschlußsignal erzeugt und daß mit dem Analog-Digital-Umsetzmodul eine Anzahl von Anaiog-Signal-Eingabemoduln verbunden ist, die für die Abgabe von in Digitaldaten umzusetzenden Analogsignalen an das Analog-Digital-Umsetzmodul durch Abgabe entsprechender Adressen von der Zentraleinheit her freigebbar sind.

Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise eine sichere Umsetzung der von einer Anzahl von Analog-Signal-Eingabeeinrichtungen abgegebenen Analogsignale in Digitaldaten vorgenommen wird. Dabei werden die von den Anaiog-Signal-Eingabemoduln abgegebenen Analogsignale nach dem Multiplexprinzip in Digitaldaten umgesetzt wozu in vorteilhafter Weise eine besonders leicht erhältliche

programmierbare Steuereinrichtung, nämlich ein Mikroprozessor, herangezogen werden kann.

Weitere zweckmäßige Ausgestaltungen der vorliegenden Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert

Fig. 1 zeigt schematisch in einem Schaltplan eine programmierbare Steuereinrichtung, die einen Mikroprozessor als Zentraleinheit verwendet, auf die die vorliegende Erfindung insbesondere anwendbar ist, wobei schcmatisch eine Art veranschaulicht ist, in der die bevorzugte Ausfuhrungsform der vorliegenden Erfindung in die programmierbare Steuereinrichtung einbezogen ist; is

F i g. 2 zeigt ein Statusdiagramm für einen in dem in F i g. 1 dargestellten System benutzten Standard-Mikroprozessor des Typs 8080 der Firma Intel;

F i g. 3 veranschaulicht in einem Standard-Impulsdiagramm die auf verschiedenen Leitungen eines für die Verwendung in dem in Fig. 1 dargestellten System in Betracht gezogenen Mikroprozessors des Typs Intel 8080 auftretenden Verknüpfungssignale;

F i g. 4 veranschaulicht in einem Schaltungsdiagramm die bevorzugte Ausführungsform der vorliegenden Erfindung für die Erzeugung eines ausgewählten Analog-Ausgangssignals;

Fig.5 veranschaulicht in einem Impuls- und Spannungsdiagramm bestimmte Impulse und Spannungen, wie sie bei der in Fig.4 dargestellten bevorzugten Ausführungsform der Erfindung auftreten bzw. benutzt werden, sowie einige Spannungen, die in in F i g. 6A_ 6B und 6C dargestellten Schaltungen auftreten;

F i g. 6A, 6B und 6C veranschaulichen insgesamt eine Analog-Digital-Umsetzschaitung, die für die Verwen- JS dung bei der in Fig.4 veranschaulichten bevorzugten Ausführungsform der Erfindung vorgesehen ist;

F i g. 7 zeigt schematisch eine Adresse des Typs, der beim Betrieb der in F i g. 4 dargestellten bevorzugten Ausführungsform benutzt ist; .

F i g. 8 veranschaulicht in einem vereinfachten Verknüpfungsdiagramm, wie bestimmte Impulse bei der in F i g. 4 dargestellten bevorzugten Ausführungsform der Erfindung die Eingabedaten-Verriegelung bei dieser Ausführungsform steuern;

Fig.9 veranschaulicht in einem Impulsdiagramm einen Lösch- und Freigabe- bzw. Schreibimpuls, der die in Fig.8 dargestellte Verknüpfungsanordnung sowie eine entsprechende Verknüpfungsanordnung bei der in F i g. 4 dargestellten bevorzugten Ausführungsform der Erfindung steuert

Im folgenden sei das'generelle Steuereinrichtungssystem näher erläutert Die Fig. 1, 2 und 3 dienen zum Zwecke der Veranschaulichung einer programmierbaren Steuereinrichtung A, welche zur Steuerung von Maschinen, Prozessen und anderen Systemen auf Eingabeinformationen von Eingängen her und auf existierende Zustände oder andere Parameter dient Dieses Steuereinrichtungs- bzw. Steuerungssystem benutzt den Modul und das Verfahren gemäß der eo vorliegenden Erfindung. Die Eingangssignale, Zustände und Parameter werden der Steuereinrichtung A von verschiedenen externen Anschlüssen und Plätzen her zugeführt, die imstande sind, eine binäre Information als Einzelbit oder als Mehrzahl von Bits, das sind Bytes, bereitzustellen. Diese externen Anschlüsse können Schalter, Codierscheiben bzw. Decodierscheiben, Lampen, decodierte Analog-Da'en und binärcodierte Zustände sein. Gemäß der üblichen Praxis enthält die Steuereinrichtung Speicherplätze, und die Verarbeitung erfolgt entsprechend einem Programm, das als Vielzahl von Schritten oder Befehlen in einem derartigen Systemspeicher gespeichert ist Zur Speicherung der Zw'scheninformation oder Daten sind bestimmte Speicher mit wahlfreiem Zugriff vorgesehen. Diese Speicher können außerdem für eine gewisse Programmspeicherung benutzt werden, obwohl im allgemeinen ein Programm-Festwertspeicher zur Speicherung der Programminformation oder Programmsckritte verwendet wird.

Wie in F i g. 1 dargestellt, ist die programmierbare Steuereinrichtung A ein digitales Verarbeitungssystem, welches eine Vielzahl von gesonderten und unterschiedlichen Einsteckmoduln enthält die über eine Vielzahl voa Steuerleitungen miteinander verbunden sind, welche im allgemeinen in einem Mutterplatten-Verbindungssystem enthalten sind. Eine Ausnahme hiervon bilden jedoch fern liegende Eingabe/Ausgabe-Moduln. Die Grundmoduln und die Steuerleitungen für diese Moduln sind schematisch in F i g. 1 veranschaulicht in der ein Zentraieinheits-Modul (CPU) oder Modul C711 einen Standard-Mikroprozessor als seine Zentraleinheit verwendet Dieser Mikroprozessor ist ein bekannter, in MOS-Integrationstechnik ausgeführter Schaltungschip, der interne Register, Zähler, Zeiger und die zugehörige Verknüpfungsschaltung in an sich bekannter Weise enthält Der Mikroprozessor weist eine Anzahl von Ausgabe-Adressenanschlüssen, eine Anzahl von bidirektionalen Datenanschlüssen, Einstelleinrichtungen, die den Chip in eine Vielzahl von bekannten Zuständen einzustellen gestatten, und Einrichtungen auf, die zu Beginn jedes gesonderten Befehls auf den Datenleitungen einen Statuscode bereitstellen. Obwohl eine Vielzahl von Mikroprozessoren mit diesen Standardeigenschaften verwendet werden könnte, ist für die durch die Fig. 1, 2 und 3 veranschaulichte Ausführungsform die Verwendung eines Mikroprozessors des Typs Intel 8080 vorgesehen, der sechzehn Adressenanschlüsse und acht bidirektionale Datenanschlüsse aufweist Die Steuereinrichtung A schließt die verschiedenen Konzepte bezüglich der Verwendung eines Mikroprozessors zur Verarbeitung einer Eingabe- und Ausgabeinformation zum Zwecke der Steuerung einer vorprogrammierten Reihe von Ereignissen einer Maschine, eines Prozesses etc. ein. Die Eingabeinformation ist bei der dargestellten Ausführungsform eine digitale Information, und zwar sowohl am Eingang als auch am Ausgang. Zur Ausführung von Umsetzvorgängen zwischen Analog-Signalen und Digital-Signalen könnten jedoch Umsetzer an der Schnittstelle zwischen dem in F i g. 1 dargestellten System und den verschiedenen Analog-Eingängen und/oder Analog-Ausgängen verwendet werden. Der Zentraleinheitsmodul 10 steht mit den anderen Moduln in Verbindung, um die Eingabe- und Ausgabeinformation auf den Leitungen D₀ bis D₇ zu verarbeiten. Eine kurze Erläuterung der gesonderten Moduln dürfte ausreichen, um deren beabsichtigte Verwendung in Verbindung mit dem Zentraleinheitsmodul 10 sowie die Gesamtoperation der programmierbaren Steuereinrichtung A zu veranschaulichen.

Um die Steuereinrichtung A zunächst zu programmic-en und auszutesten, ist ein Modul 20 mit direktem Zugriff vorgesehen, welches die Steuerung der an dem Zentraleinheitsmodul 10 angeschlossenen verschiedenen Steuerleitungen übernimmt Damit ist es möglich, direkt die Speicher der Steuereinrichtung oder in dem

System A durch eine externe Einrichtung zu programmieren, wie sie schematisch durch einen Digital-Rechner 22 veranschaulicht ist. Bei dem dargestellten Ausführungsbeispiel ist der Rechner über schematisch dargestellte Leitungen 24 mit dem Direktzugriffs-Modul 20 verbunden. Wenn ein Halteanforderungssignal von dem Modul 20 an den Zentraleinheitsmodul 10 abgegeben wird, erhalten der Rechner 22 oder andere externe Steuereinrichtungen die Steuerung über die Adressenleitungen, die Eingabe-Kennzeichnungsleitung DBINP, die Lese/Schreib-Leitung und die Datenleitungen Do bis Dj sowie über andere Leitungen, die in F i g. 1 durch Pfeile angedeutet sind. Wenn dies geschieht, ist der Zentraleinheitsmodul im wesentlichen von dem übrigen Teil der Steuereinrichtung abgetrennt, und der Rechner 22 kann Speicher laden, d. h. die Steuereinrichtung programmieren, und tatsächlich die Steuereinrichtung betreiben, wie beim Austesten und bei der Fehlersuche. Der Direktzugriffs-Modul wird dazu herangezogen, sämtliche Speicher des Systems A mit der gewünschten Logik zu laden, Eingänge und Ausgänge in die gewünschten Zustände einzustellen, den Inhalt des Speichers oder der verschiedenen Eingabe- und Ausgabeschaltungen selektiv zu lesen, die Steuereinrichtung A zurückzustellen, Zwischen-, Stop- und Ablaufoperationen für die Steuereinrichtungen A bereitzustellen und den Status sämtlicher Speicherpositionen und Register der Steuereinrichtung A, einschließlich der Register des Mikroprozessors MP in dem Zentraleinheitsmodul 10, zu prüfen. Der Direktzugriffs-Modul wird für den Datenfluß zu und von dem System A unter der Steuerung einer externen Einheit benutzt, zu der ein Rechner, externe Bandleseeinrichtungen, ein Fernschreiber etc. gehören.

Um die Übertragung der Steuerung auf den Modul 20 zu bewirken, wird der Mikroprozessor MP des Moduls ' 10 in den Haltezustand (HOLD) gebracht worauf weiter unten noch eingegangen werden wird. Die externe Programmierungseinrichtung, wie ein Rechner oder ein Bandleser, sendet über die Datenleitungen Db bis Di Daten zu und von der Steuereinrichtung A aus, und die Lage der Daten wird durch die Adressenleitungen Ao bis A\s gesteuert Dadurch, daß der Mikroprozessor des Moduls 10 in den Haltezustand (HOLD) gebracht wird, anstatt in den Halt-Zustand (HALT), können die Funktionen des Mikroprozessors durch ein programmiertes Signal oder eine programmierte Anforderung von dem Modul 20 übernommen werden. Außerdem kann die Steuerung durch den Mikroprozessor mittels eines einfachen Befehls wieder hergestellt werden, ohne daß eine komplizierte Programmierung erforderlich ist wenn der Mikroprozessor in einen Halt-Zustand (HALT) übergeht Es ist nicht notwendig, einen Auslöseimpuls bereitzustellen, um die Steuerung über das System A durch den Modul 10 wieder zu erhalten. Sobald der Haltezustand (HOLD) ausgelöst ist, übernimmt der Zentraleinheitsmodul 10 wieder die Steuerung über die in Fig. 1 dargestellten Leitungen. Dies stellt eine geeignete Art dar, um der Steuereinrichtung A einen direkten Zugriff für die Programmierung und für das Durchtesten zu geben und sodann für die Freigabe der Steuerung der Steuereinrichtung, die von dem Modul 20 getrennt ist

Der Zentraleinheitsmodul 10 kann durch externe Zustände unterbrochen werden, um das Programm zu unterbrechen und um die Steuerung über den Mikroprozessor auf eine fan Speicher gespeicherte Subroutine zu übertragen. Dies stellt eine Standard-Unterbrechungseigenschaft der meisten 8-Bit-Mikroprozessoren dar. Die Steuereinrichtung A enthält jedoch eine Vielzahl von gesonderten Unterbrechungs-Erweiterungsmoduln, von denen drei schematisch als Unterbrechungserweiterungsmoduln I, H, HI bzw. 30, 32,34 angedeutet sind. Der Unterschied zwischen dem ersten Erweiterungsmodul und den nachfolgenden Erweiterungsmoduln besteht darin, daß der Freigabeanschluß £des Moduls 30 mit einem Verknüpfungssignal 1 belegt ist bei dem es sich in der Praxis um eine Spannung von 5 V in der Steuereinrichtung oder in dem System A handelt Die nachfolgenden Moduln 32,34 und jegliche zusätzlichen Moduln enthalten an dem Anschluß fein Eingabe-Freigabeverknüpfungssignal, welches durch den Zustand der vorhergehenden Unterbrechungserweiterungsmoduln gesteuert ist Diese Verbindungsanordnung stellt ein Prioritätsebenensystem dar, bei dem die Unterbrechungs-Eingangssignale des Moduls 30 Vorrang über die Unterbrechungs-Eingangssignale der nachfolgend angeschlossenen Erweiterungsmoduln 32, 34 etc besitzen. In jedem der Unterbrechungserweiterungsmoduln bei der dargestellten Ausführungsform sind 16 gesonderte Unterbrechungseingänge vorhanden, die schematisch als Vielzahl von einpoligen, an Masse bzw. an Erde liegenden Schaltern 30a—3Ox, 32a—32* bzw. 34a—34jt veranschaulicht sind. Diese Unterbrechungseingänge können Verknüpfungseingänge sein, die eine Information erhalten, welche den Obergang des Moduls 10 in den Unterbrechungszustand zum Zwecke der Verarbeitung einer ausgewählten Subroutine fordert Demgemäß veranlaßt die Ansteuerung eines Eingangs den Mikroprozessor MP des Moduls 10, eine Unterbrechung auszuführen und auf die Subroutine überzugehen, die zu bearbeiten bzw. verarbeiten ist Sodann wird die Steuerung auf das Ausführungsprogramm der Steuereinrichtung oder des Systems A zurückgeführt Durch Verwendung dieser Unterbrechungserweiterungsanordnung kann eine große Anzahl von auswählbaren Subroutinen bereitgestellt und durch Abgabe einer Unterbrechungsanforderung an einen der in einer Mehrzahl schematisch dargestellten Verknüpfungseingänge aufgehoben werden. Das Ausführungs- bzw. Organisationsprogramm des Systems A erfordert die Verarbeitung eines »Nachseh«- Befehls oder eine Ablauffolge für jene Daten oder Verknüpfungseingangssignale und -ausgangssignale unter der Unterbrechungssteuerung lediglich dann, wenn eine Unterbrechungsallforderung aufgenommen worden ist die anzeigt daß ein bestimmter Anschluß oder bestimmte Anschlüsse abgetastet und/oder aktualisiert werden sollten.

Wenn eine Unterbrechungsanforderung durch den Zentraieinheitsmodui von einem AiBchniS eines Erweiterungsmoduls aufgenommen wird, geht der Mikro-

ss prozessor in einen Unterbrechungszustand über, und durch Daten von dem Erweiterungsmodul her wird eine bestimmte Subroutine durch eine auf den Leitungen D₀-Dj auftretende Adresse ausgewählt oder »aufgehoben«. Sodann wird das Aufruf-Emgangssignal oder

eo -Ausgangssignal in Obereinstimmimg mit der gewünschten und geforderten Unterbrechungs-Subroutl·- ne verarbeitet. Danach nimmt die Subroutine einen Befehlsübergang zu dem Hauptprogramm zurück vor. Wenn keine Unterbrechungsanfordening vorhanden ist, wird das Organisationsprogramm wiederholt abgearbeitet ohne daß die Unterbrechungs-Subroutinen bearbeitet werden. Demgemäß werden die Subroutinen lediglich bei Bedarf eufe und bearbeitet. Die

to

is

20

2s

30

Anzahl der Erweiterungsanschlüsse der Moduln 30 bis 34 kann auf größere Werte gesteigert werden. Die einzigen praktischen Begrenzungen sind die Speicherkapazität die auf verschiedene Kapazitäten ausgedehnt werden kann, und die für die Bearbeitung der Unterbrechungs-Subroutinen verfügbare Zeit.

Durch die Bereitstellung der Unterbrechungserweiterungsmoduln kann der Mikroprozessor des Systems oder der Steuereinrichtung A in einer wesentlich größeren Häufigkeit unterbrochen werden als dies bei bekannten Mikroprozessoren der Fall ist Demgemäß kann das normale Mikroprozessor-Unterbrechungskonzept der Prioritätsauswertung und des Springens auf eine Subroutine, die durch eine bestimmte Unterbrechung gefordert wird, für viele gesonderte Eingangssignale oder Zustände benutzt werden. Dadurch wird PrcgrsminierangsZeii gespart, und femer ist die Verwendung von Subroutinen, die in den Speichern des Systems A gespeichert sein können, für einen lediglich periodischen Zweck ermöglicht Die Vielseitigkeit des Systems A ist dadurch stark ausgedehnt, während dennoch ein leicht erhältlicher, relativ billiger Mikroprozessor verwendet wird.

Der Modul 40 ist ein programmierbarer Festwertspeichermodul, der im folgenden auch als PROM-Modul bezeichnet wird. Dieser PROM-Modul wird in dem System A dazu benutzt dauernd den durch die Verknüpfungssignale auf den Leitungen A₀ bis Am festgelegten Verknüpfungszustand an den verschiedenen adressierten Stellen festzuhalten. In der Praxis werden im allgemeinen das Organisationsprogramm und die verschiedenen Subroutinen an den verschiedenen adressierten Speicherplätzen innerhalb des PROM-Moduls 40 bleibend gespeichert. Dieser Speichermodul wird für eine Langzeit· oder permanente Speicherung des Programms benutzt; er verwendet MOS-Speicherchips. die durch Belichtung mit ultraviolettem licht löschbar und die durch gesonderte Einrichtungen, wie durch einen Rechner 22 oder durch eine Bandleseeinrichtung über den Direktzugriffsmodul 20 programmierbar sind In der Praxis besitzt der PROM-Modul eine Kapazität von 4096 8-Bit-Wörtern. Die Anzahl der in dem Festwertspeichermodui 40 verfügbaren Wörter kann sich in Übereinstimmung mit der gewünschten Kapazität des Systems A ändern. In der Praxis werden auf Grund der in dem Modul 40 benutzten Speichertechnologie statische, mit SOicium-Gate versehene löschbare und elektrisch wieder programmierbare Festwertspeicherchips auf MOS-Basis verwendet

Während des normalen Betriebes der Steuereinrichtung Λ werden Daten von dem Modul 40 fiber die Leitungen Cb bis Lh abgegeben. Die Parallelübertragung von Binärriaten über diese I .pitnngfn führt -nur Abgabe eines 8-Bit-Wortes, welches durch die Verknüpfungssignale auf den Leitungen Aa- A_ts adressiert ist In F i g. 1 ist angedeutet daß die Datenleramgen Cb- D₁ bei dem PROM-Modul 40 bidirektional sand. Dies dient lemgfich zum Zwecke des Ladens des Speichers während der Programmierungs- und Anstestoperation über den Direktzugriffsmodul 20. Die Spekhercfaips des Moduls » 40 sind in der Praxis unter normalen Umstanden nicht löschbar. Deshalb ist die ständige Spannungszufuhr zu diesem bestimmten Modul nicht erforderlich, um die

bzw. die

so

ss

festzuhaben. Selbstvei sländfich könnte eine ViehaM von unterscmedEchen Arten von Festwertspeichern dazu verwendet werden, die Programnamformation for das System A zu speichern, wie dies in F i g. 1 schematisch dargestellt ist.

Unter besonderer Bezugnahme auf den einen Speicher mit wahlfreiem Zugriff (RAM) umfassenden Speichermodul 50 sei darauf hingewiesen, daß dieser Speichermodul periodisch während der Benutzung des Systems oder der Steuereinrichtung A aktualisiert werden kann. In dem System könnten verschiedene Speichermoduln mit wahlfreiem Zugriff verwendet werden. Der Speichermodul 50 mit wahlfreiem Zugriff enthält eine gewisse Standard-Paritätsprüfschaltung 52, wie sie in F i g. 1 schematisch dargestellt ist Dadurch wird die zu den und von. den Speicherchips mit wahlfreiem Zugriff geleitete Information bezüglich der Parität überprüft, und zwar in Übereinstimmung mit der üblichen Praxis, um eine Fehlerbestimmung vorzunehmen. In der Praxis verwendet der Modul 50 Festkörper-Speicherchips mit wahlfreiem Zugriff, und zwar mit einer Kapazität von 4096 8-Bit-Wörtern. In diesem Modul wird eine externe Batteriespeisung benutzt, um die Information oder die Daten an den verschiedenen Speicherplätzen in dem Modul 50 festzuhalten, bis die Information oder die Daten in beabsichtigter Weise durch den Betrieb der Steuereinrichtung A geändert werden. Die in dem Modul 50 benutzte Halbleiterspeichertechnologie ist eine zu einem statischen Speicher mit wahlfreiem Zugriff führende N-MOS-Technologie. Der Modul 50 ist sowohl für das Lesen als auch für das Schreiben durch die Verknüpfungssignale auf den Leitungen Ao—A\% adressierbar. Diese Verknüpfungssignale bzw. Adresse wählt die gewünschte Adresse für den RAM-Modul aus und leitet das in Frage kommende 8-Bit-Wort aus der entsprechenden Speicherstelle parallel zu den Datenleitungen Da-Ch hin. Das DBINP-Verknüpfungssignal und das Ä/W-Verknfipfungssignal legen fest, ob Daten in den Modul 50 einzuführen sind oder nicht oder ob Daten aus dem betreffenden Modul zu lesen sind oder nicht Die Operation eines Speichers mit wahlfreiem Zugriff in Verbindung mit einem Mikroprozessor oder einer anderen Art einer digital programmierbaren Steuereinrichtung ist bekannt; demgemäß können verschiedene Systeme verwendet werden.

Neben dem PROM-Modu! 40 und dem RAM-Modul 50 ist es möglich, einen zusätzlichen Speicher vorzusehen, der als PROM-Speicher und/oder als RAM-Speicher ausgeführt sein kann. Die Paritätsschaltung 52 ist in der Praxis durch einen solchen Schaltungstyp gebildet der ein 9-Bit- Wort liefert und der eine Schaltungsanordnung umfaßt, die erforderlich ist um ein Bit für eine ungerade Parität je Wort zu erzeugen und zu prüfen. Wenn ein 8-Bit-Wort in den Speicher eingeschrieben wird, überprüft der Paritätsgenerator das Wort und erzeugt ein neuntes Bit, welches entweder als Verknüpfungssignal »1« oder als Verknüpfungssignal »Θ« auftritt, so daß das sich ergebende 9-Bit-Wort stets eine ungerade Anzahl von »!«-Verknüpfungszuständen bzw. -Verknüpfungssignalen enthält Wenn ein Wort aus dem Speicher ausgelesen ist, nimmt die Paritätsprüfschaltung eine Überprüfung vor, um festzustellen, ob das beträfende Wort noch eine ungerade Anzahl von »!«-Verknüpfungssignalen enthält Wenn die Prüfschaltung eine gerade Anzahl von »!«-Verknüpfungssignalen ermittelt, wird der Pressor in Obereinstimmung mit der üblichen Mikroprozessorpraxis unterbrochen. Es können auch andere Paritätsprüfschaltungen oder -systeme verwendet werden, so daß Fehler in der Information ellt werden können, zu der ein Zugriff erfolgt ist

Die programmierbare Steuereinrichtung A verwendet einen Standard-Mikroprozessor, der acht Datenanschlüsse und sechzehn AdressenanschlUsse aufweist. Dadurch kann ein 8-Bit-Wort oder ein Byte gleichzeitig von dem Mikroprozessor bearbeitet werden. Diese Kapazität bringt eindeutige Vorteile im Hinblick auf ein Ablesen von verschiedenen Eingängen und dem Schreiben an verschiedenen Ausgängen mit sich. Die verknüpfungsmäßige Verarbeitung eines einzigen Bits innerhalb eines 8-Bit-Wortes, wie eine undmäßige, odermäßige oder invertierende Verarbeitung, bringt jedoch eine erhebliche Schwierigkeit mit sich. Ein nennenswerter Teil der Software-Programmierung ist erforderlich, um eine verknüpfungsmäßige Verarbeitung eines einzigen Bits eines 8-Bit-Wortes oder Bytes vorzunehmen. Dies erfordert Speicherplatz und eine umfangreiche Programmierung. Dieser Nachteil wird sogar noch schwerwiegender bei der Steuerung von Maschinen und eines Prozesses, da nämlich eine große Anzahl von einfachen Verknüpfungsfunktionen erforderlich ist Mit der Verdoppelung eines herkömmlichen Relais-Verknüpfungsdiagramms oder Leiterdiagramms stellt der größte Anteil der Verarbeitung eine Verknüpfungsverarbeitung einer einzelnen Bitinformation dar. Um diese Einzelbit-Information bei einer 8-Bit-Datenkapazität zu verarbeiten, tritt somit eine erhebliche Zunahme des Programmspeicherplatzes und der Steuerungskomplexität auf. Wenn beispielsweise ein einzelnes Eingangssignal mit einem einzelnen Ausgangssignal zu vergleichen ist, stellt die Ausnutzung einer 8-Bit-Eingangsinformation einen Nachteil dar. Wenn Speicheradressen oder binärcodierte Daten übertragen oder verarbeitet werden, ist die große Anzahl von Datenleitungen von Vorteil. Um die mit der Verknüpfungsverarbeitung verbundenen Nachteile, die durch die Erhöhung der Kapazität des Mikroprozessors hervorgerufen werden, zu überwinden, wird durch das Steuereinrichtungssystem A eine Schaltungsanordnung bereitgestellt durch die eine Ein-Bit-Information erhalten wird, welche auf einer ausgewählten Datenleitung, wie der Datenleitung Db, in ähnlicher Weise verknüpfungsmäßig verarbeitet werden kann wie bei einem Einzeibit-Datenprozessor. Damit ist es relativ einfach möglich, einen UND-, ODER- und Invertierungs-Verknüpfungsprozeß an verschiedenen Eingängen und Ausgängen auszuführen, um Verknüpfungsfunktionen zu realisieren, die mit dem Aufkommen des erweiterten 8-Bit-Mikroprozessors als komplexer betrachtet werden. Um die Anwendung sowohl der Byte-Betriebsart als auch der Bit-Betriebsart zu veranschaulichen, sind ein Byte-Eingabe- und Byte-Ausgabemodul 60 und ein Bit-Eingabe- und Bit-Ausgabenjoda! 70 veranschaulicht Der Modul 60 weist eine Reihe von Eingabewörtern auf, deren jedes acht Datenbits umfaßt Diese Wörter werden durch verschiedene Eingabeeinrichtungen erzeugt, wie durch ein Codierscheibennetzwerk 62. In entsprechender Weise sind die Ausgabewörter von dem Modul 60 als Anzeigesignale in einer Anzeigeeinheit 64 veranschaulicht Demgemäß wird der Modul 60 dazu herangezogen, ein Infonnationsbyte als ein 8-Bh-Wort an den verschiedenen Eingabe- oder Ausgabestellen einzuge-J>en bzw. auszugeben.

Ein einzelnes Informationsbit wird von der System-Treiberscnahung oder dem Modul 70 auf der Einzeldatenkhung Cb eingegeben oder ausgegeben. Wenn ein Bit-Operationsbetrieb durch die Schaltungsanordnung ausgewählt ist, die gemäß der vorliegenden Erfindung aufgebaut bzw. ausgebildet ist, dann wird lediglich das auf der Leitung Db auftretende Verknüpfungssignal somit verarbeitet. Die Verknüpfungssignale auf den übrigen bidirektionalen Datenleitungen werden unberücksichtigt gelassen bzw. ignoriert. Um zu bestimmen, ob ein Einzel-Informationsbit zu den Ausgabeeinheiten 80 über die System-Treiberschaltung 70 geleitet wird oder nicht, wird die System-Treiberschaltung durch das auf der Eingabeleitung DBlNP und der Lese/Schreib-

Leitung R/W auftretende Verknüpfungssignal gesteuert Eine Speisespannungsquelle 12 gibt eine Gleichspannung von 5 V für den Betrieb der Verknüpfungsanordnung in dem System A und eine Gleichspannung von 12 V für den Betrieb von bestimmten anderen Komponenten ab. Die 2-V- und 4-V-Leitungen von der Speisespannungsquelle 12 her werden zur Abgabe von Spannungen benutzt« durch die die Verknüpfungssignale des RAM-Speichers aufrechterhalten werden, wenn die Speisespannungsversorgung in unbeabsichtigter Weise unterbrochen wird. Diese beiden Leitungen werden durch wiederaufladbare Batterien gesteuert Selbstverständlich könnte eine Vielzahl von anderen Speisespannungseinrichtungen in Obereinstimmung mit den gewünschten Speisespannungsanforderungen der programmierbaren Steuereinrichtung A verwendet werden.

Im folgenden seien einige Definitionen bezüglich der Steuerleitungen gegeben. Unter erneuter Bezugnahme auf F i g. 1 sei bemerkt, daß dort eine Anzahl von Steuerleitungen dargestellt ist die eine Verbindung zwischen dem Zentraleinheitsmodul 10 und den verschiedenen anderen Moduln herstellen, welche das programmierbare Steuereinrichtungssystem A darstellen bzw. umfassen. Diese Steuerleitungen befinden sich außerhalb des Zentraleinheitsmoduls. In vielen Fällen entsprechen sie jedoch bestimmten Verbindungsanschlüssen des Mikroprozessors vom TVp Intel 8080 bzw. sind jenen Anschlüssen des Mikroprozessors verknüpfungsmäßig zugehörig, wie er bei der dargestellten

«ο Ausführungsform einer die vorliegende Erfindung umfassenden programmierbaren Steuereinrichtung verwendet ist Unter Berücksichtigung der allgemeinen Operation des programmierbaren Steuereinrichtungssystems A sei die Grundfunktion jeder der in F i g. 1 dargestellten Leitungen gesondert erläutert Im Zuge der Beschreibung wird durch die invertierte Form einer Leitungsbezeichnung angegeben, daß ein niedriger VerknQpfungszustand — ob Impulszustand oder Dauerzustand — vorhanden oder ein »Ja«-Zustand vorhanden

so ist So zeigt beispielsweise die mit R/W bezeichnete Lese/ScnraB-Leitung an, daß ein Lesezustand bei einem Verknüpfungssignal »1« vorliegt und daß ein Schreibzustand bei einem Verknüpfungssignal »0« vorliegt Diese Obereinkunft wird in den meisten Mikroprozessoren

ss und ähnliche digital gesteuerte numerische Verarbeitungseinrichtungen verwendenden Anlagen benutzt

Auf der Synchronisiersignalleitung SYNC tritt ein negativer oder ein niedriges Potential besitzender 100-ns-Verknüpfungsimpuls auf, der den Beginn des jeweiligen eoeO-Maschinenzykhis anzeigt Dieser Impuls ist nicht programmierbar; er wird dazu herangezogen, das Statuswort in der jeweiligen Komponente oder dem jeweiligen Modal zu verriegeln, welches eine Statnsmformaabn von der Zentraleinheit für die Verwendung während eines gesamten Masdnnenzykms benötigt, der em oder mehrere Wörter enthalten bzw.

Der externe Taktimpuls ί 2 wird von dem internen

Zentraleinheits-Taktgenerator erzeugt; er kann dazu herangezogen werden, die Operation der verschiedenen Moduln zu synchronisieren. Dieser Impuls bzw. dieses Signal kann außerdem als ein genaues Zeitbasissignal benutzt werden. In der Praxis besitzt dieses Taktsignal entweder eine Frequenz von 2,0 MHz oder von 3,0 MHz.

Die Adressenleitungen Λο —Λ|5 führen mit Ausnahme der Adressenleitung A,s tatsächlich alle das Verknüpfungssignal »0«. Das Verknüpfungssignal auf diesen Leitungen wird im übrigen dazu herangezogen, die Adresse für sämtliche Speicher und Eingabe/Ausgabe-Moduln für das Steuersystem A bereitzustellen. Diese Adressenleitungen sind von dem Modul 10 her im allgemeinen Ausgabeleitungen. Wenn der Direktzugriffsmodul 20 benutzt wird, sind die betreffenden Leitungen jedoch bidirektionale Leitungen, die die Eingabe von Adressen in den Modul 10 ermöglichen. Mit Ao ist das Adressenbit niedrigster Wertigkeit auf den Adressenleitungen bezeichnet

Auf der DBINP-Leitung wird die Übertragungsrichtung der Datenleitungen Cb-A bezeichnet Diese Steuerleitung wird dazu herangezogen, Daten auf den Datenbusleitungen von dem jeweiligen Modul des Systems A zu tasten bzw. weiterzuleiten.

Die Ä/W-Leitung wird in dem System A dazu herangezogen, Daten auf den Datenbusleitungen zu den adressierten Speicherplätzen hin zu tasten bzw. hin zu leiten. Mit Rücksicht auf die Ähnlichkeit zwischen der Dfi/WP-Leitung und der Ä/W-Leitung werden diese Leitungen im allgemeinen gemeinsam benutzt Die Z?B/W-Leitung wird dabei dazu herangezogen, die Richtung des Datenflusses zu bestimmen und die Daten auf die Patenbusleitungen zu tasten bzw. zu leiten. Die Lese/Sdifeib-Leitung R/W wird dazu herangezogen zu bestimmen, ob diese Daten geschrieben oder gelesen werden. Durch Bereitstellung dieser beiden Steuerleitungen sind die Daten auf der Datenbusleitung oder den Leitungen D₉-Di wahrend des impulsweisen Lesens und Schreibens auf der Ä/W Leitung stabil.

Die Warte-Leitung wird in Verbindung mit der Bereitschafts-Leitung benutzt Diese Leitungen stehen mit dem Mikroprozessor in Verbindung, der eine zusatzliche Zeitspanne für das Ablesen von langsameren Speicher- oder Eingabe/Ausgabe-Stellen ermöglicht Wenn wahrend einer adressierten Ausgabe der Modul 10 nicht einen Verknüpfungszustand bzw. ein Verknüpfungssignal »1« auf der Bereitschaftsleitung aufnimmt, dann tritt der Mikroprozessor in den Wartezustand ein, und zwar so lange, wie die Bereitschaftsleitung ein niedriges Verknüpfungssignal fuhrt In diesem Zustand wird auf der Wute^Lehung ein Verknüpfungssignal »0« erzeugt Sobald das Bereitschafts-Eingangssignal aufgenommen ist, gelangt der Mikroprozenor aus dem Warte-Zustand heraus, und auf der Warte-Leitung tritt ein Verkmlphmgssignal »1« auf. Dieses Merkmal ist in Fig.2 klar dargestellt, die sich auf die Operation des Mikroprozessors vom Typ Intel 80e0bezieht

Der Ausgang irr ι E bezeichnet den Inhalt eines internen Unterbrechungs-Freigabe-Fupflops in dem Mikrozessr vom Typ Intel 8080. Dieses interne Flipflop kann durch Freigabe- und Sperr-Unterbrednmgsbefehle gesetzt oder zurückgestellt sein und bewirkt die Sperrung der Aufnahme bzw. Annahme nachfolgender UutetlHwliiingsitufforderungen durch den Mikroprozessor, warn sich das betreff ende FGpftop im RficksteDzastand befindet Das interne Ffipflop, welches auf dem Chip selbst gebildet ist, wird automatisch zurückgestellt, um weitere Unterbrechungen zum Zeitpunkt Tl eines Befehlsabrufzyklus M\ zu sperren und dann, wenn eine Unterbrechung von dem Mikroprozessor angenommen worden ist

Die WLD/4-Leitung ist die Halte- bzw. Festhaltequittungsleitung. Das auf dieser Leitung auftretende Verknüpfungssignal geht in ein Verknüpfungssignal »0« dann über, wenn eine Halte- bzw. Festhalteanforderung

ίο (HOLD REQUEST) von dem Mikroprozessor MP bestätigt wird. Diese Halteanforderung wird von der Halteanforderungs-Leitung beliefert, wie dies in Fig. 1 veranschaulicht ist Der Haltezustand (HOLD) des Mikroprozessors überführt die Adressen- und Datenan-

is Schlüsse des Mikroprozessors in einen Zustand hoher Impedanz, so daß diese Anschlüsse die Steuerung über die Adressenleitungen A₀- A\ ₅ sowie über die Datenleitungen Da—Dj freigeben. Diese Leitungen können durch den Zugriffsmodul 20 während der Programmierung und während des Durchtestens gesteuert werden. Das Signal auf der //LDM-Leitung beginnt zum Zeitpunkt Ts für einen Lese-Speicher- oder Eingabezyklus. Für einen Speichereinschreib- oder Ausgabezyklus bzw. für eine elitsprechende Operation erfolgt eine Verschiebung auf der /TED/i-Leitung mit der Taktperiode im Anschluß an die Tj-Taktperiode. In der Praxis ist es bekannt, daß das Signal auf der /YLJM-Leitung, weiches nach einer Anstiegsflanke eines Impulses Φ1-Impulses auf den eine hohe Impedanz besitzenden Adressenleitungen und Datenleitungen erscheint nach der folgenden Flanke eines Φ 2-Impulses auftritt Das auf der Halteanforderungs-Leitung (HOLD REQUEST) auftretende Signal zeigt an, daß eine externe Anforderung dafür vorliegt, die Zentraleinheit und insbesondere den Mikroprozessorchip in den Haltezustand (HOLD) überzuführen. In diesem Haltezustand können externe Einrichtungen die Adressen- und Datenleitungen steuern, sobald der Zentraleinheitsmodul seine Ausnutzung dieser Leitungen bezüglich der Bearbeitung des existierenden oder vorliegenden Maschinenzyklus abgeschlossen hat Die Steuerung wird von dem Zentraleinheitsmodul über die DS/NP-Leitung und die R/W-Leitung auch wieder aufgegeben. Mit anderen Worten ausgedrückt heißt dies, daß diese Leitungen durch den Direktzugriffsmodul 20 für Programmierungs- oder andere externe Steuerfunktionen gesteuert werden können. Zusammenfassend ist anzumerken, daß . dann, wenn ein Haltezustand (HOLD) gefordert ist der Mikroprozessor in den Haltezustand (HOLD) übergeht und ein Ausgabesignal über die //LXM-Leitung abgibt um eben diesen Haltezustand (HOLD) anzuzeigen. Dieser Zustand tritt nach einem gewissen Aufräumen bzw. einer gewissen Fertigstellung wahrend eines bearbeiteten Maschinenzyklus auf. Der betreffende Haltezustand wird beim nächsten Maschinenzyklus zum Tragen kommen und die existierende interne Verknüpfung hinsichtlich der Registerzustände des Mikroprozessorchips festhalten.

Eine entsprechende Anordnung wird für die Rückstelloperation benutzt Eine Rückstellanforderung wird von der Speisespannungsversorgung 12 oder von dem Direktzugriffsmodul 20 auf der Rückstellanforderungs-Lehung erzeugt Wenn diese Anforderung von dem Modul 10 aufgenommen wird, wird der Mikroprozessor zurückgestellt In diesem Zustand wird der Inhalt des internen Programmzählers des 808Q-Mikrbprozessors gelöscht Nach Auftreten des Rückstellimpuises wird

das Programm an einer Stelle mit dem Wort 0 in dem Speicher beginnen. Die internen INTE- und HLDA-Füpflops des Mikroprozessorchips werden ebenfalls zurückgestellt Der interne Akkumulator, der Stapelzeiger und die Register werden nicht gelöscht. Wenn in den RQckstellzustand eingetreten wird, erfolgt eine Verschiebung bzw. Veränderung des Verknüpfungssignals auf der Rückstelleitung (RESET), wodurch die verschiedenen Flipflops und andere Verknüpfungseinrichtungen innerhalb des Systems Λ zurückgestellt werden. Dies dient dazu, das Steuereinrichtungssystem A in Betrieb zu setzen.

Die bidirektionalen Datenbusleitungen oder Leitungen Db bis D~j stellen eine 8-Bit-Datenverbindung zu dem Zentraleinheitsmodul 10 her. Darüber hinaus sind diese is Leitungen mit den verschiedenen Speichermoduln und Eingabe/Ausgabe-Moduln verbunden. Die Moduln, die lediglich Bit-Funktionen ausführen, und zwar im Unterschied zu Byte-Funktionen, benutzen lediglich eine dieser Leitungen, zumindest für die Datenausgabe. Bei der bevorzugten Ausführungsform handelt es sich dabei um die Leitung Do. Während des ersten Taktzyklus jedes Maschinenzyklus des Mikroprozessors gibt der Zentraleinheitsmodul ein Statuswort über die Datenleitung oder die Busleitung Db-Di ab. Dieses Statuswort ist ein 8-Bit-Wort, welches den gegenwärtigen Maschinenzyklus beschreibt Bei diesem Statuswort führt die Leitung Do bei der bevorzugten Ausführungsform das Bit niedrigster Wertigkeit Die vorliegende Erfindung bezieht sich dabei auf einen Mikroprozessor des Typs, der acht Datenbits verwendet Es kann jedoch eine andere Anzahl von Datenbits ohne Abweichung vom Zweck der vorliegenden Erfindung benutzt werden. Bei Verwendung eines 8-Daten-Bit-Mikroprozessorc kann jedoch das Statuswort acht Bits aufweisen, die von dem Mikroprozessor entsprechend dem Befehl oder der Instruktion erzeugt worden sind, der bzw. die von dem Programm her erhalten worden ist

In den nunmehr verfügbaren Mikroprozessoren existiert eine Unterbrechungseigenschaft, wie sie oben kurz beschrieben worden ist Eine Unterbrechungseigenschaft bzw. -möglichkeit des Mikroprozessors gestattet es, dessen vorliegende Einstellung bzw. Position in einem Programm zu speichern, zu einer aufgerufenen Subroutine hinzuspringen, die Subroutine zu bearbeiten und dann zu der richtigen Stelle in dem Programm zurückzuspringen, das zuvor bearbeitet worden war. Um diese Funktion auszuführen, weist der Mikroprozessor einen Eingang INT auf, und der Modul 10 besitzt verschiedene Unterbrechungsanfordemngsanschlüsse INT0-INT7. Das an dem /NT-Anschluß auftretende Verknüpfungssignal überführt den Mikroprozessor in den Unterbrechungszustand. Zu diesem Zeitpunkt wird der Anschluß INTE (INTE-heitung) gespeist um nachfolgende Unterbrechungen zu vermeiden, bis die ausgewählte Subroutine in den INTE-Anschluß zu dem in Frage kommenden Zeitpunkt zurückgestellt hct Eine Unterbrechung höherer Priorität kann den Betrieb der Steuereinrichtung übernehmen, bevor eine Unterbrechungs-Subroutine niederer Prioritätsebene beendet ist, sofern der TNTE-Anschluß durch die verarbeitete Subroutine zurückgestellt worden ist. Bisher ist bei einen Mikroprozessor verwendenden Verarbeitungssystemen die Möglichkeit vorhanden gewesen, lediglich eine endliche, relativ begrenzte Anzahl von Unterbrechungsanforderungen aufzunehmen. Diese Beschränkung ist durch die Beschränkungen der verschiedenen Codes festgelegt gewesen, die für die Subroutinenauswahl oder »Subroutinenaufforderung« verfügbar waren. Das System A benutzt ein System, welches acht Unterbrechungseingänge enthält, über die der Mikroprozessor in den Unterbrechungszustand überführt wird. In Fig. 1 sind die Unterbrechungsanschlüsse INT0-INT3 sowie INT5-INT7 veranschaulicht In der Praxis sind diese Unterbrechungsanschlüsse externen Zuständen, Anschlüssen oder Parametern zugeordnet, die Eingabe- oder Ausgabesignale sein können. Die Priorität der Unterbrechungsanforderungen verläuft in umgekehrter Reihenfolge zu der Numerierung, womit die höchste Priorität die niedrigste Nummer bzw. Zahl besitzt Die niedrigste Priorität besitzt die höchste ZahL Demgemäß stellt der flVR-Zustand — der durch ein Verknüpfungssignal Null gebildet ist, wenn die Speisespannungsversorgung abgeschaltet worden ist — die Unterbrechung mit der höchsten Priorität dar. Bei Vorliegen dieses Zustandes wird das Programm unabhängig von anderen Unterbrechungszuständen zu der Subroutine »Speisespannungsversorgung abgeschaltet« übergehen, die sich an einer ausgewählten Speicherstelle in dem Speicher befindet; in der Praxis ist diese Speicherstelle durch den Oktalwert 010 gegeben. Das nächste Unterbrechungs-Eingangssignai ist in der Praxis das Signal BOOT, welches eine Unterbrechungsanforderung INT2 für einen Speicherplatz in dem Speicher erzeugt Auf diese Art und Weise steht ein Minimalprogramm für die einleitende Operation des Systems A zur Verfügung. Dieses einleitende Minimalprogramm ist unter der Oktaladresse 020 des Speichers untergebracht; es wird durch verschiedene Einrichtungen »aufgerufen«, die in F i g. 1 schematisch als Drucktastenschalter bzw. Drucktasten angedeutet sind. Die Unterbrechungsanforderung INT3 legt den Modul-Verriegelungs- und Paritätszustand fest, der in Übereinstimmung mit der bekannten Praxis bearbeitet wird, um die Kontinuität der verschiedenen Moduln aufrechtzuerhalten. Bei der Unterbrechungsanforderung INT4 handelt es sich um eine echte Taktunterbrechungsanforderung, durch die das Programm zu dem durch die Oktaladresse 040 bezeichneten Speicherplatz in dem Speicher übergeführt wird. Dies wird im Hinblick auf die Unterbrechungsfunktionen des Systems A noch im einzelnen erläutert werden. Die Unterbrechung bzw. Unterbrechungsanforderung INTS ist eine Ubertragungsunterbrechung bei der bevorzugten Auifühningsform der Erfindung. Durch diese Unterbrechung wird eine Speicherzelle mit der Oktalbezeichnung 050 in dem Speicher bezeichnet Dies ermöglicht eine Verbindung von externen Einrichtungen her, wie von dem Direktzugriffsmodul 20. Die Unterbrechung INT7, die die niedrigste Priorität besitzt, überführt den Mikroprozessor in den Unterbrechungszustand, um von externen Einrichtungen, wie Codierscheiben bzw. Codierrädern, Lampen, Schaltern und visuellen Anzeigeeinrichtungen her zu lesen oder in diesen externen Einrichtungen zu schreiben. Damit bleibt noch die Unterbrechung INT6 übrig, die in Verbindung mit den Moduln 30,32 und 35 dazu herangezogen wird, den Umfang der Unterbrechungsmöglichkeit in dem System A auszuweiten. Von dem //V6-Ausgang erfolgt die Quittierung der Aufnahme und Verarbeitung einer Unterbrechungsanforderung INT6. Diese Signalleitung verbleibt im Zustand niedrigen Verknüpfungspegels, während die Unterbrechungseinrichtung eine Anforderung von einem der Moduln 30 bis 34 an den Zentraleinheitsmodul 10 überträgt Der Aufrufbefehl wird synchron mit einem

Φ 2-TaktsignaI übertragen; er liefert die Adresse in dem Speicher, unter der ein Aufruf während einer ausgewählten zusätzlichen Unterbrechung untergebracht ist, die von den hinzugefügten Moduln beliefert wird, von denen lediglich drei dargestellt sind.

Diese Beschreibung der grundsätzlichen Leitungen oder Befehlswege, die zu und von dem Zentraleinheitsmodul 10 verlaufen, dürfte genügen für ein vollständiges VeiTtändnis der Erfindung, bei der die Verwendung eines verbesserten Moduls vorgesehen ist, welcher in ι ο Verbindung mit einer einen Mikroprozessor verwendenden programmierbaren Steuereinrichtung des in Fi g. 1 schematisch dargestellten Typs verwendet wird. Diese Ausgabe- und Eingabeleitungen entsprechen der Nomenklatur, die von der Firma Intel Corporation für deren Mikroprozessorchip mit der Bezeichnung 8080 verwendet ist, der bei der bevorzugten Ausführungsform der vorliegenden Erfindung benutzt wird. Eine entsprechende Nomenklatur wird auch in anderen kommerziell erhältlichen Mikroprozessorchips benutzt, die die Eigenschaften besitzen, die hier als Hintergrundinformation sowie als auf dem betreffenden Gebiet an sich bekannte erläuternde Information gegeben worden ist Die Eigenschaften dieses Mikroprozessorchips sind an sich bekannt Der Modul 10 könnte einen I-STROBE- bzw. I-Tastimpuls auf einer Steuerleitung erzeugen, und zwar für die softwaremäßige Lieferung eines Tastimpulses für die verschiedenen Eingaben und Ausgaben, sofern dies erforderlich sein sollte.

Nunmehr sei das Statuswort für den Mikroprozessor näher betrachtet In dem Mikroprozessor, wie er in dem Modul 10 verwendet wird, tritt wie bei den meisten Mikroprozessoren ein Statuswort an den Datenanschlüssen als erstes Wort des jeweiligen Maschinenzyklus auf. Dieses Statuswort zeigt die von dem Mikroprozessor während des laufenden Maschinenzyklus auszuführende Operation an. Obwohl eine Vielzahl von Statuscodes und Status-Zuständen bereitgestellt werden könnte, sind in dem Diagramm gemäß F i g. 2 die zehn Statuswörter veranschaulicht, die bei dem Mikroprozessor des Typs Intel 8080 verwendet sind. Die Datenanschlüsse führen dabei eine Codierung, wie sie in den vertikalen Spalten für jeden der verschiedenen Typen von Maschinenzyklen während des einleitenden Teils des jeweiligen Zyklus angegeben ist Der binäre « Statuscode an den Anschlüssen Lk-Eh wird in einer Status-Verriegelungsschaltung mit dem einleitenden Synchronisierimpuls auf der SWC-Leitung verriegelt

Wenn der Maschinenzyklus gegeben ist durch eine Befehlsabholung, dann wird das auf den Datenleitungen Da-D₁ auftretende Codewort, welches in der Status-Verriegelungsschaltung festgehalten bzw. verriegelt wird, gegeben sei mit 01000101. Der an jedem der Datenanschlüsse während des einleitenden Teils des Zyklus auftretende Binärcode zeigt einen Zustand an, wie dies in der Spalte »Statusinformation« angegeben ist Entsprechend der beim Mikroprozessor des Typs Intel 8080 benutzten Terminologie stellt das Verknüpfungssignal der Datenbusleitung Db das Unterbrechungs-Quittungssignal (INTA) dar. Dieses Verknüp- ^b0 fungssignal zeigt an, ob eine Unterbrechungsanforderung bestätigt bzw. quittiert worden ist; es kann dazu herangezogen werden, einen Neustart-Befehl auf die Datenbusleitungen zu tasten, wenn die DBlN- oder Dß/A/P-Leitung aktiv bzw. wirksam ist Das auf der *>5 Leitung D\ während des einleitenden Teils des Maschinenzyklus auftretende Verknüpfungssignal zeigt an, ob eine Schreibfunktion vorliegt oder nicht. Dieser Status ist mit W bezeichnet; der betreffende Status ist durch ein Verknüpfungssignal 0 gekennzeichnet, wenn in dem Maschinenzyklus Daten in den Speicher oder in eine Ausgabestelle eingeschrieben werden. Wenn auf der Befehlsleitung D₁ ein Verknüpfungssignal 1 auftritt und in der Status-Verriegelungsschaltung festgehalten bzw. verriegelt wird, dann wird aus einem Speicher oder von einer Eingabestelle gelesen. Ein auf der Leitung Di während des Befehlsleseteils des Zyklus auftretendes Verknüpfungssignal 1 zeigt an, daß die Adressenbusleitungen Ao- A\s die Rückstapeladresse von dem Stapelzeiger des Mikroprozessors festhalten. Dieser Status, der mit STACK bzw. mit Stapel bezeichnet ist, ist lediglich während eines Stapellese-Maschinenzyklus oder während eines Stapelschreib-Maschinenzyklus .wirksam.

Wenn auf der Datenleitung Ds während des anfänglichen Mikrozyklus eines Maschinenzyklus ein Verknüpfungssignal 1 auftritt, zeigt dies an, daß ein Anhalten HALT bestätigt worden ist Wie aus Fig.2 ersehen werden kann, tritt dies während des Halt-Quittungsmaschinenzyklus oder während eines Maschinenzyklus auf, währenddessen eine Unterbrechungsquittung während des Anhaltens erfolgt Ansonsten wird während des einleitenden Mikrozyklus, der mit T] in Fig.3 bezeichnet ist, diese Datenbusleitung A ein Verknüpfungssignal 0 führen. Während einer Ausgabefunktion ist das Verknüpfungssignal auf der Leitung D* gegeben durch ein Verknüpfungssignal 1. Dieses Verknüpfungssignal tritt dann auf, wenn sich der Maschinenzyklus in einem Ausgabe-Schreibzyklus befindet Ein auf der Datenleitung A auftretendes Verknüpfungssignal 1 zeigt an, daß die Adressenbusleitungen die Adresse einer Ausgabeeinrichtung enthalten bzw. führen und daß die Datenbusleitung schließlich während des Zyklus die Ausgabedaten enthält bzw. führt, wenn die Leitung R/Wein Verknüpfungssignal 0 führt Das auf der Datenleitung Cb auftretende Verknüpfungssignal stellt ein Signal dar, welches anzeigt, daß sich der Mikroprozessor in dem Abholbzw. Abrufzyklus für das erste Byte eines Befehls befindet Demgemäß zeigt eine auf der Leitung Ds während des einleitenden Teils des Maschinenzyklus auftretendes Verknüpfungssignal 1 an, daß ein Befehl von dem Speicher oder einer anderen Stelle her zu erhalten ist Dies stellt den Status Mi dar, wie er in F i g. 2 veranschaulicht ist Der Status INP wird auf der Datenleitung A erhalten. Ein auf dieser Leitung während des Statusteils eines Maschinenzyklus auftretendes Verknüpfungssignal 1 zeigt an, daß die Adressenbusleitungen die Adresse einer Eingabeeinrichtung führen bzw. enthalten und daß die Eingabedaten auf die Datenbusleitungen gegeben werden sollten, wenn der DBIN- Ausgang des Mikroprozessors aktiv ist Dieser Ausgang entspricht selbstverständlich der DBINP-Leitüng des Zentraleinheitsmoduls 10. Das Verknüpfungssignal MEMR tritt auf der Datenbusleitung Dj auf. Ein auf dieser Busleitung während des Statusinformationsteils des Zyklus auftretendes Verknüpfungssignal 1 zeigt an, daß die Datenbusleitungen für eine Speicherleseoperation benutzt werden.

Während des Statusteils irgendeines Zyklus stellt das auf den Datenleitungen Dn-Di auftretende Verknüpfungssignal die in F i g. 2 angedeuteten Codes dar. Dieses Verknüpfungssignal ergibt sich aufgrund einer dem Mikroprozessor des Typs Intel 8080 eigenen Funktion. Die betreffende Codierung wird hier lediglich zum Zwecke eines leichteren Verständnisses der

bevorzugten Ausführungsform der vorliegenden Erfindung acgegeben.

Nunmehr sei der Grundbefehlszyklus für den Zentraleinheitsmodul näher betrachtet Der bei der bevorzugten Ausführungsform der vorliegenden Erfindung verwendete Mikroprozessor besitzt einen Grundbefehlszyklus, wie er in Fig.3 veranschaulicht ist Die zeitliche Steuerung des Mikroprozessors erfolgt durch die Eingangsimpulse Φ Ι, Φ 2. Der erstgenannte Eingangsimpuls legt dabei den einleitenden Teil eines Mikrozyklus fest; dieser Zyklusteil ist mit Tt-T₅ bezeichnet Der Mikrozyklus Tw wird zum Zwecke der Bezeichnung eines Wartezustandes benutzt, worauf weiter oben im Zusammenhang mit dem Zusammenwirken zwischen der Lese-Verknüpfungsanordnung und der Warte-Verknüpfungsanordnung eingegangen worden ist Wenn ein Speicher nicht bereitsteht, dann geht der Mikroprozessor in einen Wartezustand über, wie dies durch das Auftreten eines Verknüpfungssignals 1 auf der Warte-Leitung charakterisiert ist Dies bedeutet, daß ein Verknüpfungssignal 0 auf der Leitung WARTEN auftritt Wenn der Speicher dann bereitsteht, tritt auf der Warte-Leitung wieder ein Verknüpfungssignal 0 auf, und der Mikroprozessor fährt im Mikrozyklus T₃ weiter. Für jeden Maschinenzyklus ist ein mit SYNC bezeichneter Synchronisierimpuls vorhanden. Dieser Synchronisierimpuls entspricht im wesentlichen dem internen Synchronisierimpuls des Mikroprozessors vom Typ Intel 8080. Der Impuls ist dabei etwas geformt Die in Fig.3 dargestellten Impulse sind jene Impulse, die in den Modul 10 eingeführt und aus diesem herausgeführt werden. Dabei handelt es sich jedoch grundsätzlich um die Impulse von dem Mikroprozessor selbst Während jedes der Mikrozyklen läuft die im unteren Teil der Fig.3 angegebene Funktion ab. Zuweilen werden drei Mikrozyklen benutzt In anderen Fällen sind viele Mikrozyklen für einen bestimmten Befehl erforderlich. Wenn beispielsweise beim Mikroprozessor des Typs Intel 8080 ein Speicherzugriff erfolgt, dann können bis zu 18 Mikrozyklen beim Normalbetrieb benutzt werden. Während des Mikrozyklus Ti eines Maschinenzyklus wird das Verknüpfungssignal auf den Leitungen Do—Dj gelesen. Die Adresse auf den Leitungen M₀ - Ai₅ (an den Adressenanschlüssen des Mikroprozessors MP) wird entweder von dem internen Programmzähler oder von einem anderen Register innerhalb des Mikroprozessors geliefert Diese Adresseninformation wird in den Programmzähler oder in das Programmregister während eines vorangegangenen Maschinenzyklus eingeführt Die DBINP-Leitung entspricht der internen Dß/N-Leitung. Über diese Leitung wird festgelegt, ob Daten an die Datenleitungen Do—Di in einem nachfolgenden Teiloder Mikrozyklus des Maschinenzyklus abzugeben sind oder nicht Während des anfänglichen Teils zeigen die Daten an den Datenanschlüssen des Mikroprozessors den Typ des während des Maschinenzyklus zu verarbeitenden Zyklus an, der mehrere Mikrozyklen erfordern kann. Das auf den in Fig.3 bezeichneten Leitungen auftretende Verknüpfungssignal ändert sich entsprechend dem Typ des zu bearbeitenden Befehls, und zwar in Übereinstimmung .mit der an sich bekannten Praxis auf dem Gebiet der Mikroverarbeitung. Diese Verknüpfungszustände werden im Zuge der Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung verwendet

Unter Bezugnahme auf F i g. 1 sei angemerkt, daß das S.ystem A ein Analog-Digital-Umsetzermodul oder eine A/D-Schaltung 100 enthält, wie sie am besten in Fig.6A, 6B und 6C dargestellt ist Diese Schaltung umfaßt in gewisser Hinsicht übliche Konzepte hinsichtlieh der Umsetzung einer Analog-Eingangsspannung in Digital-Ausgangsdaten bzw. Digital-Ausgabedaten. Gemäß der bevorzugten Ausführungsform der Erfindung wird das erzielte oder umgesetzte digitale Datensignal im Multiplexbetrieb über die Datenleitungen Do-D,

des Systems A in einer noch zu beschreibenden Art und Weise geleitet Ein umzuwandelndes Analog-Signal wird über die Leitungen 110,112 zugeführt Ein Umsetzbzw. Wandlersignal ADC wird auf der Leitung 114 bereitgestellt, um die Operation der Umsetzschaltung

is 100 am Ende dieses Impulses beginnen zu lassen. Nachdem die Umsetzung der Analog-Signale in die Digital-Daten durch die Schaltung 100 abgeschlossen worden ist, tritt ein Verknüpfungssignal 1 auf der Rückstelleitung 116 auf. Demgemäß wird ein Analog-Signal zusammen mit einem Umsetz-Signal auf der Leitung 114 zu der Schaltung 100 geleitet Danach wird auf der Rückstelleitung 116 ein Abschluß-Verknüpfungssignal 1 erzeugt Der Multiplexmodul 120 ist in dem System A vorhanden, wie dies in F i g. 1 gezeigt ist Dabei könnten verschiedene Moduln dieser Moduln dazu herangezogen werden, im Multiplexbetrieb eine große Anzahl von Analog-Eingangssigralen zu der Schaltung 100 zu leiten. Bei der dargestellten Ausführungsform ist der Modul 120 als Eingabemodul I angedeutet, worauf noch im Zusammenhang mit F i g. 4 im einzelnen eingegangen werden wird. Dieser Modul ist schematisch in Fig.6A mit Analog-Eingabemoduln 122 und 124 veranschaulicht Selbstverständlich könnten mehrere Moduln verwendet werden, um die Möglichkeiten der Analogeingabe zu steigern. Bei diesen Moduln handelt es sich stets um dieselben Moduln, die jeweils acht gesonderte Analog-Eingangsschaltungen bzw. Eingangskreise TCO-TCl umfassen. Selbstverständlich könnte irgendein Analog-Signal einem der

Eingangskreise TCO-TCI ohne eine Änderung des Betriebes des Eingabemoduls 120 zugeführt werden. Die Eingabeleitungen oder die Eingangskreise TCQ-TCJ leiten Analog-Zustandssignale zu dem Modul 120 hin. Diese Zustandssignale können durch ein Temperatures signal, ein Geschwindigkeitssignal, ein Beschleunigungssignal, ein Stellungssignal oder durch irgendein anderes Signal gebildet sein, welches von Hause aus ein Analog-Signal, ist Bezugnehmend auf Fig.6A sei bemerkt, daß die übrigen Eingabemoduln 122, 124 parallel an den Leitungen UO, 112 angeschlossen sind, um ausgewählte Analog-Signale an die Umsetzschaltung 100 hinzuleiten, und zwar durch selektives Schließen der Schalter 126, 128 eines Moduls. Wie in F i g. 4 angedeutet, sind lediglich die Eingangsschaltungen bei 7UO und TCl im einzelnen der Klarheit wegen dargestellt In der Praxis sind jedoch acht gesonderte Eingänge bzw. Eingangsschaltungen TCO- TCJ je Analog-Eingabemodul vorgesehen.

Zurückkommend auf Fig.6A sei bemerkt, daß im Betrieb die verschiedenen Analog-Eingangsschaltungen bzw. -Eingänge TCO-TCJ der Analog-Eingabemoduln 120,122 und 124 mit den verschiedenen zu lesenden und in Digital-Daten für die Verwendung in dem System A umzusetzenden Analog-Signalen beaufschlagt werden. Durch eine geeignete Adresse des in Fig.7 dargestellten Typs wird eines der Moduln 120,122 und 124 adressiert und wirksam gemacht Dadurch wird ein ADC-Umsetzsignal auf der Leitung 114 bereitgestellt

die von den wirksam gemachten Moduln 120,122 oder 124 zu der Analog-Digital-Schaltung 100 verläuft Der Eingabemodul 120 liest das aus den Datenleitungen Da— Di auftretende Verknüpfungssignal und decodiert es. Diese decodierte Information bewirkt die Auswahl 3 eines der Analog-Eingänge 7"CO- TCl und führt zur Abgabe des ausgewählten Signals über die Analog-Signalleitungen 110, HZ Nach erfolgter Beendigung der Umsetzung tritt ein Verknüpfungssignal 1 auf der Rückstelleitung 116 auf, die mit sämtlichen Moduln 120, ι ο 122 und 124 verbunden ist Das Auftreten dieses Verknüpfungssignals führt zur Rückstellung sämtlicher Moduln für die anschließende Auswahl und Operation. Auf diese Art und Weise können mehrere Eingabemoduln im Multiplexbetrieb mit der Umsetzschaltung 100 is verbunden werden, und zwar zum Zwecke der Erzeugung von Digital-Daten, die einem ausgewählten Eingabe-Analogzustand von den adressierten Analog-Eiiigabemoduln her entsprechen.

Nunmehr sei auf F i g. 4 Bezug genomme.i, in der die bevorzugte Ausföhningsform der Analog-Eingabemoduln 120, 122 und 124 schematisch in lediglich zwei Analog-Eingangskreisen TCQ-TCl veranschaulicht ist In der Praxis kann eine größere Anzahl von Eingabemoduln verwendet werden, und jeder Modul enthält in der Praxis acht gesonderte Analog-Eingangskreise 7U0- TCl. Zum Zwecke der Beschreibung der Operation des Moduls 120 sind die beiden Eingangskreise 7UO und 7C7 dargestellt; damit dürfte die Hinzufügung von weiteren Eingangskreisen parallel zu ^o den betreffenden Eingangskreisen ersichtlich sein.

Der Modul 120 wird in Verbindung mit einem Zyklus zur Auswahl und Abgabe eines Analog-Signals an die Umsetzschaltung 100 erläutert werden. Diese Beschreibung des Betriebes des Moduls 120 wird in Verbindung mit den bei der bevorzugten Ausführungsform verwendeten Komponenten klar die erfindungsgemäßen Konzepte der vorliegenden Erfindung veranschaulichen. In F i g. 7 ist eine Adresse veranschaulicht, wie sie zur Auswahl eines vorgegebenen Moduls und der Datenleitungen benutzt wird, über die eine der Schaltungen bzw. Eingangskreise TC0—TC7 ausgewählt wird. Die Adressenleitungen At—Ak werden dazu herangezogen, das Chassis auszuwählen, in welchem die Moduln 120,122,124 untergebracht sind und den bestimmten Modul während eines Eingabe/ Ausgabe-Befehls von dem in Fig. 1 dargestellten System A her. Die Adresse des Moduls ist durch dessen Position in bzw. auf dem Chassis bestimmt, und zwar durch die Ausnutzung der fest verdrahteten Digitaldaten, die an den verschiedenen Chassisstellen bereitgestellt werden. Dies stellt eine Eingabe/Ausgabe, d.h. eine Eingabe/Ausgalje-Adresse, dar, die zu unterscheiden ist von einer Speicheradresse, welche_dazu herangezogen wird, Daten von den Leitungen Do-~D~r zu speichern. Die Adressenleitungen A₆-At₀, A₁₂, A_i} beziehen sich auf den Typ der Operation für die Verarbeitung von Daten, der nicht in dem Modul 120 enthalten ist Von dem System A werden Daten über die Datenleitungen Ί%~~Εζ dann abgegeben, wenn ein Schreibzyklus durch den Schreibimpuls auf der Schreibleitung R/W aktiviert ist Eine Modui-Decodier- oder Adressierungsschaltung 130 ist an der Eingangsseite des Moduls 120 vorgesehen. Die Adresse auf den Leitungen Aa-Aj und Au, A₁*, Au führt zum Auftreten eines ^ύ5 Verknüpfungssignals 0 auf der CS-Leitung 132, wenn das Chassis wirksam zu machen ist, in welchem der Modul 120 untergebracht ist Das auf den Adressenleitungen M-Ai auftretende Verknüpfungssignal wird mit einem fest verdrahteten Verknüpfungssignal in der Mutterkarte an der Befestigungsstelle des Moduls 120 verglichen, um ein Vergleichssignal an die Adressenschaltung 130 abzugeben. Unter der Annahme, daß die Adressierung richtig ist, tritt ein Verknüpfungssignal 1 auf der Ausgabeleitung 134 von der Adressierungsschaltung 130 her auf. Durch dieses Verknüpfungssignal wird der Modul 120 aktiviert Ein Schreib-Verknüpfungsglied 140, bei dem es sich um ein NAN D-Verknüpfungsglied handelt, ist mit einem ersten Eingang 142 über einen Inverter 144 an der DÄ/NP-Leitung angeschlossen. Der zweite Eingang 146 des Verknüpfungsgliedes 140 ist über einen Inverter 148 an der Leitung R/W angeschlossen. Ein auf dieser Leitung auftretender Impuls erzeugt ein Schreibsignal für den Modul 120. Unter der Annahme, daß der Modul 120 adressiert worden ist und daß die Zentraleinheit des Systems A einen Befehl dahingehend erhalten hat, auf den Ausgabebefehl hin einen Schreibvorgang zu bearbeiten, führt die DB/NP-Lehung ein Verknüpfungssignal 0. Schließlich führt die Schreibleitung R/W wieder ein Schreibsignal, ά. h. ein Verknüpfungssignal »0« für den Eingang des Inverters 148. Zu diesem Zeitpunkt führen sämtliche Eingangsleitungen des Verknüpfungsgliedes 140 ein Verknüpfungssignal 1. Demgemäß kehrt der Ausgang 150 dieses Verknüpfungsgliedes in den Verknüpfungszustand 0 über, womit ein Schreibbetrieb angezeigt ist Der Schreibimpuls, wie er in Fig.3 veranschaulicht ist, besitzt im allgemeinen eine Länge von 500 ns. Demgemäß wird auf der Leitung 150 ein durch ein Verknüpfungssignal 0 gebildeter Schreibimpuls mit einer Dauer von 500 ns erzeugt Ein Inverter 152 verbindet die Leitung 150 mit der Leitung 154 an dem Taktanschluß 2A einer monostabilen Einrichtung 160. Diese Einrichtung besitzt eine bekannte Zeitverzögerung von 23 ms, wie dies durch die Vorspannungsschaltungen festgelegt ist Ein positiver Spannungssprung auf der Leitung 154 bewirkt das Auftreten eines positiven Impulses an dem <?-Anschluß der Leitung 162 der monostabilen Einrichtung 160. Dadurch wird ein Verknüpfungsimpuls 1 mit einer Dauer von 2,3 ms dem einen Eingang des NAND-Gliedes 164 zugeführt Der Ausgang dieses Verknüpfungsgliedes ist mit der A DC- Leitung 114 verbunden. Soweit beschrieben, tritt auf der Leitung 170 kein Auswahlsignal auf. Demgemäß ist das Ausgangssignal des Verknüpfungsgliedes 164 ein Verknüpfungssignal 1, welches nicht umgeschaltet worden ist, um die Schaltung 100 auszulösen bzw. zu betätigen.

Über die Schreibleitung 150 wird außerdem das Verknüpfungsglied 180 gesteuert Ein an diesem Eingang des Verknüpfungsgliedes 180, bei dem es sich um ein NAND-Glied handelt, auftretendes Verknüpfungssignal 0 führt zur Abgabe eines Verknüpfungssignalls 1 auf der Ausgangsleitung bzw. Ausgabeleitung 18Z Dieses Verknüpfungssignal 1 wird durch den Inverter 184 invertiert und führt zur Abgabe eines Verknüpfungssignals 0 auf der Leitung 186, die mit dem negativen Taktanschluß \A einer monostabilen Einrichtung 190 verbunden ist Diese monostabile Einrichtung gibt ,einen negativen Impuls mit einer Dauer von 100 ns an dem mit der Leitung 192 verbundenen Ausgangsanschluß ~Q ab. Wenn somit ein Schreibsignal auf der Leitung 150 vorhanden ist, wird ein auf der Leitung 192 auftretender negativer 100-ns-Impulseinem NAND-Glied 200 zugeführt, welches einen Äfldtsfe/AEingang besitzt Die System-Rucks teil- Leitung führt während

des Betriebes des Systems A ein Verknüpfungssignal 1. Demgemäß bewirkt ein auf der Leitung 192 auftretendes Verknüpfungssignal O die Abgabe eines Verknüpfungsimpulses 1 mit einer Dauer von 100 ns vom Ausgang 202 des Verknüpfungsgliedes 100. Der Inverter 204 invertiert dieses Verknüpfungssignal und liefert einen Verknüpfungsimpuls Ojm die Löschleitung 206, die mit dem Löschanschluß CL eines herkömmlichen adressierbaren 8-Bit-Verriegelungsdecoders 210 verbunden ist Dieser Decoder wird gelöscht, um während des Auftretens eines Löschimpulses auf der Leitung 206 an sämtlichen Ausgangsanschlüssen 0-7 Nullen zu erzeugen. Das auf der Datenleitung D₃ auftretende Verknüpfungssignal steuert den Decoder 210. Ein an dem Anschluß E auftretendes Verknüpfungssignal 0 verhindert das Auftreten eines Auswahl-Verknüpfungssignals an irgendeinem Anschluß 0-7. Der Anschluß E des Verriegelungsdecoders 210 dient zur Verriegelung bzw. zum Festhalten eines Verknüpfungssignals 1 an einem der Ausgangs- bzw. Ausgabeanschlüsse 0-7, und zwar in Übereinstimmung mit dem binären Verknüpfungssignal auf den Eingabeleitungen L\ Di und D₁, die mit den Eingangsanschlüssen a, b bzw. c des Verriegelungsdecoders 120 verbunden sind. Dabei ist angenommen, daß das Verknüpfungssignal auf der Leitung D3 ein Verknüpfungssignal 0 ist Wenn auf der Leitung 150 ein Schreibimpuls mit einer Dauer von etwa 500 ns auftritt, wird der Verriegelungsdecoder 210 verriegelt, um das Verknüpfungssignal auf den Leitungen D₀-D₂ZU decodieren. Der Löschanschluß CLführt jedoch zu einem Oberlaufen bzw. Übersteuern des Verriegelungsanschlusses £ während des Auftretens des 100-ns-Löschimpulses auf der Leitung 206. Dieses Konzept ist in Fig.8 und 9 veranschaulicht Wenn demgemäß eine Adresse, wie sie in F i g. 7 veranschaulicht ist, auftritt, und wenn die Zentraleinheit ein Schreibsignal erzeugt, wird der Verriegelungsdecoder 210 zunächst gelöscht Während dieses selben Schreibsignals wird ein Verknüpfungssignal 1 an einem der Ausgabeanschlüsse 0-7 des Decoders 210 festgehalten bzw. verriegelt Der ausgewählte Anschluß ist dabei durch eine l-aus-8-Decodieningjtes Verknüpfungssignals auf den Leitungen Dl-D₂ festgelegt Diese Verriegelung eines Anschlusses fuhrt zur Betätigung bzw. zum Wirksamwerden einer der Eingangskreise TC0-TC7. Bei dieser dargestellten Ausführungsform sind lediglich die Eingangskreise 7UO und 7t 7 veranschaulicht Demgemäß sind lediglich die Anschlüsse 0 und 7 am Ausgang des Decoders 210 dargestellt Die Auswahlleitung 220 ist an dem Ausgangsanschluß 0 angeschlossen, und die Leitung 222 ist an dem Ausgangsanschluß 7 angeschlossen. Die Inverter 224, 226 invertieren das auf den Leitungen ZZD bzw. 222 auftretende Verknüpfungssignal, um entgegengesetzte Verknüpfungssignale auf den Leitungen 230 bzw. 232 zu erzeugen. Diese zuletzt genannten Leitungen, von denen bei der bevorzugten Ausführungsform acht Leitungen verwendet sind, sind an dem Eingang eines Auswahl-NAND-Gfiedes 240 angeschlossen. Das auf der Datenleitung Ds während einer Moduladressierung auftretende Verknüpfungssignal steuert die Gesamtoperation des Verriegelungsdecoders 210. Wenn die Leitung A ein Verknüpfungssignal 0 führt, führt die Leitung Th, bei der es sich um die Datenleitung des Systems A handelt, am Anschluß D des Verriegelungsdecoders 210 ein Verknüpfungssignal 1. Dadurch wird der Verriegehmgsdecoder 210 freigegeben, ein Verknüpftmgssignal 1 an einem seiner Ausgänge zu

speichern. Im Zuge dieser Erläuterung der bevorzugten Ausführungsform des Moduls 120 ist angenommen, daß der Decoder 210 durch ein Verknüpfungssignal 1 an dem Anschluß ^freigegeben ist

Wenn keine der Schaltungen am Ausgang des Verriegelungsdecoders 210 in dem Modul 120 unwirksam zu machen ist wird das Verknüpfungssignal auf den Leitungen D₃ zu einem Verknüpfungssignal 0 gemacht um ein Verknüpfungssignal 0 an dem ausgewählten Ausgang des Decoders 210 zu erzeugen. Ein an sämtlichen Ausgangsanschlüssen des Verriegelungsdecoders 210 jeweils auftretendes Verknüpfungssignal 0 führt zur Erzeugung eines Verknüpfungssignals 1 an sämtlichen Eingängen des Auswahl-Verknüpfungsgliedes 240 und eines Verknüpfungssignals 0 auf einer Auswahlleitung 170. Dieses Verknüpfungssignal 0 wird außerdem während des Löschzykius des Decoders 21G erzeugt Wenn einer der Ausgangsanschlüsse 0—7 während eines Schreibbefehls durch das decodierte Verknüpfungssignal der Leitungen D₀-D₂ ausgewählt worden ist geht der Zustand der Auswahlleitung 170 über zu einem Verknüpfungssignal 1. Dieses Verknüpfungssignal führt in Verknüpfung mit dem Verknüpfungssignal auf der Leitung 162 zur Erzeugung eines negativen Impulses auf der AÖC-Leitung 114. Dadurch wird schließlich die Umsetzschaltung 100 veranlaßt das Analog-Signal zwischen den Leitungen UO, 112 in einen Digital-Ausgabecode umzuwandeln, und zwar in einer nachstehend noch näher zu beschreibenden Art und Weise.

Über die Auswahlleitung 170 wird ferner ein Inverter 250 gesteuert, durch den ein Verknüpfungssignal 0 auf der Leitung 252 dann erzeugt wird, wenn eine Auswahl durch den Decoder 210 erfolgt ist Dieses Verknüpfungssignal 0 hält das Auftreten eines Verknüpfungssignal 1 auf der Leitung 182 auch dann aufrecht wenn der Schreibimpuls auf der Leitung 150 schließlich während des Bearbeitungszyklus verschwindet Demgemäß wird während eines einzigen Schreibbefehls die monostabile Einrichtung 190 an einen von der Leitung 186 her gesteuerten negativen Anschluß M nicht wieder getaktet

Wenn der Verknüpfungszustand auf der Leitung 170 während des Auftretens einer Schreibadresse in einen Auswahl-Verknflpfungszustand 1 übergeht, bewirkt dieser Verknüpfungszustand bzw. dieses Verknüpfungssignal 1 die Freigabe der beiden Tansistorschalter 126, 128 in dem Schaltkreis 260. Demgemäß werden die Schalter 126,128 des Moduls 120 geschlossen, wodurch der ausgewählte Analogzustand von dem Modul 120 her zu dem Eingang der Umsetzschaltung 100 durchgeschaltet wird. Um ein Analogsignal für die Verwendung auf den Leitungen 110, «2 za erisaiicn, ssd Relaissteuernetzwerke 300, 302 vorgesehen. Das Netzwerk 300 steuert die Schaltungseingangsschalter CR 0* CROb, CRT, und CRTb- Das Netzwerk 302 steuert die Ausgangs- bzw. Ausgabeschalter CR10» CR 1Oe, CR 17«und CR17*. Die Übertragung von Analog-Daten an die Leitungen 110, 112 von einer ausgewählten Schaltung der Schaltungen 7CO, 7C7 wird durch die Operation der Rebissteuernetzwerte bestimmt Bei der dargestellten Ausführungsfonn sind lediglich zwei Emgangsschaltungen dargestellt Jede dieser Schaltungen 300,302 enthält ledigfich zwei Relaissteuerschaltungen. In der Praxis werden jedoch acht gesonderte Emgangsschaltungen verwendet, und jedes der Netzwerke 300,302 enthält acht gesonderte Relaisschaltungen. Im Hinblick auf das Netzwerk 300 sei angemerkt,

daß dieses Netzwerk dazu herangezogen wird, einen ausgewählten Satz von Eingabeschaltern CR Ο» CR Ob, CR 7, und CR 7_b in den Eingangsschaltungen TCQ, TCl zu öffnen. Die Relaisschaltung 310 öffnet auf ihre Speisung hin die relaisgesteuerten Schalter CR 0„ CR O₆ in der Eingangsschaltung TlCO. Die Relaisschaltung 312 öffnet auf entsprechende Speisung hin die Kontakte CK 7» CRTb- Wenn eine bestimmte Analog-Eingangsschaltung TCO, TC7 durch den Verriegelungsdecoder 210 ausgewählt ist, tritt demgemäß ein Verknüpfungssignal O an der Eingangsseite eines der Inverter 314,316 auf. Dadurch tritt ein Verknüpfungssignal 0 am Ausgang des betreffenden Inverters und am Eingang einer der Schaltungen 310 bzw. 312 auf.

Die Schaltungen 310,312 sind an der +12-V-Leitung 318 angeschlossen. Bei der ausgewählten Schaltung TCO oder TC7 schaltet demgemäß ein Verknüpfungssignal 1 eine der Relaisschaltungen 310,312 aus. Da die Schalter der Relaisschaltungen durch ein Verknüpfungssignal 0 oder durch das Fehlen eines Auswahlzustandes an den Invertern 314, Ή6 geschlossen gehalten werden, öffnen die Eingangsschalter, die durch die unwirksam gemachte Relaisschaltung gesteuert sind. Im Hinblick auf die in der Praxis verwendeten und in F i g. 4 schematisch angedeuteten Relaisschaltungen sei angemerkt, daß lediglich eine Relaisschaltung des Netzwerks 300 unwirksam gemacht werden wird. Die übrigen Relaisschaltungen bleiben wirksam, um die Eingangskontakte der nicht ausgewählten Schaltung TCO- TC 7 im geschlossenen Zustand zu halten.

Die Relaisschaltungen 320, 322 des Netzwerks 302 speisen die ausgewählte Relaisschaltung anstatt des Unwirksammachens der ausgewählten Relaisschaltung. Die Inverter 324,326 invertieren das auf den Leitungen 320 bzw. 322 auftretende Verknüpfungssignal. Demgemaß erzeugen die durch den Verriegelungsdecoder 210 ausgewählten Analogzustände ein Verknüpfungssignal 0 am Ausgang eines der Inverter 324, 326. Dieses Verknüpfungsssignal 0 führt zur Aktivierung der ausgewählten Relaisschaltungen 320, 322 und bewirkt das Schließen der Ausgangs- bzw. Ausgabeschalter CA 10» CR XOb oder der Ausgangs- bzw. Ausgabeschalter CR17» CR\7b. Die Kondensatoren 340 der Schaltungen TCO₁ TC7 werden auf die durch das Thermoelement oder durch die anderen, durch Wandler gesteuerten Schaltungen TCO, 7C7 bestimmte Spannung aufgeladen. Wenn einer der Analogzustände ausgewählt ist, werden die Eingabeschalter geöffnet, indem eine der Relaisschaltungen 310, 312 unwirksam bzw. aberregt wird. In entsprechender Weise werden die Ausgabeschalter der ausgewählten Schaltung geschlossen, indem eine entsprechende Relaisschaltung der Reiaisschaitungen 52Ö, 3zz gespeist bzw. erregt wird.

Die auf dem Kondensator 340 der Eingangsschaltung TCO gespeicherte Spannung wird selektiv an die Leitungen 342, 344 abgegeben, wenn die Schalter CR 10» CK ΙΟ* geschlossen werden. Die Ausgabeleitungen 342, 344 sind parallel mit den Leitungen 350, 352 verbunden, die die Eingangsleitungen der Signalerzeugungsschaltung SC des Moduls 120 darstellen. Ober die Ausgabeschalter CR17» CK !7j, wird die auf dem Kondensator 360 der Eingangsschaltung TC7 gespeicherte Spannung an die Leitungen 362,364 abgegeben. Diese Leitungen sind fiber die Leitungen 350,352 an der Signalerzeugungsschaltung SC angeschlossen. Die übrigen sechs Schaltungen sind bei Auswahl durch den Decoder 210 ebenfalls an den Leitungen 350, 352 angeschlossen.

Die Signalerzeugungsschaltung kann irgendeine Schaltungsform besitzen, um ein Analog-Signal mit einer festen Spannung an der Schaltung 100 während des Vergleichs zu erzeugen. In der Praxis wird das feste Analog-Signal durch ein Konstantstromsignal erzeugt, welches der auf einem der Kondensatoren 340, 360 gespeicherte Spannung proportional ist. Bei der dargestellten Ausführungsform enthält die Signalerzeugungsschaltung SC einen Differenzverstärker 400, der auf der Leitung 401 ein konstantes Ausgangssignal abgibt, welches proportional der Eingangsspannung des Kondensators 340 oder des Kondensators 360 ist. Über diese Ausgangsleitung wird die Basisspannung eines Transistors Q 2 gesteuert, der mit einer Stromsteuerschaltung 402 und mit einer Spannungsbegrenzungsschaltung 404 derart verbunden ist, daß ein proportionaler Strom auf der Ausgangsleitung 406 erzeugt wird. Dieser Strom ist dabei der Analog-Eingangsspannung proportional. Für die Umsetzung einer Eingangsspannung in einen genau gesteuerten konstanten Ausgangsstrom können viele Leitungen verwendet werden. Dieses Konzept wird gemäß der vorliegenden Erfindung benutzt, so daß der Widerstand oder die Impedanz auf der Ausgangsseite des Moduls 120 und auf der Eingangsseite der Umsatzschaltung 100 in Verbindung mit dem Verbindungswiderstand eine vernachlässigbare Auswirkung auf das Signal haben wird, welches der Modul 120 von dem Modul oder der Schaltung 100 aufnimmt Die in Fig.4 durch Strichpunktlinien umrahmte Stromerzeugungsschaltung SC besitzt die an den verschiedenen Bauelementen angegebenen Parameter bzw. Bauelementewerte. Diese Werte sind dabei von Hause aus charakteristisch für die Veranschaulichung eines Systems, mit dessen Hilfe ein Konstantstrom erzeugt wird, der proportional ist einer an den Leitungen 350, 352 liegenden Eingangsspannung. Selbstverständlich könnte irgendeine Anzahl von Stromsignalerzeugungsschaltungen für diesen Zweck verwendet werden. Wie in Fig.6A schematisch dargestellt, wird die Eingangsspannung an den Leitungen 350, 352 durch den Differenzverstärker 400 und durch eine Stromsteueranordnung 402 gesteuert, um einen ausgewählten Konstantstromfluß Ober die Schalter 126,128 des ausgewählten Eingabe-Ana!og-Modu!s 120 zu erhalten. Das Schließen der Ausgabeschalter CR10» CR10/, und CR17» CR V_b der einen ausgewählten Schaltung der Schaltungen TCO, TC 7 ist durch eine monostabile Einrichtung 410 um eine Dauer von 1,5 ms verzögert Auf diese Weise ist sichergestellt daß die Eingangsschalter bzw. Eingabeschalter geöffnet sind, bevor die Ausgabeschalter CR10» CK 1O₄, oder CR17» CR Ub durch die Speisung einer der Schaltungen 320, 322 geschlossen sind. Eine Vielzahl von Anordnungen könnte für die Auslösung der Verzögerungszeit verwendet werden. Bei der dargestellten Ausführungsform wird die eine monostabile Einrichtung 410 durch einen auf der Leitung 186 auftretenden negativen Spannungssprung vom Ausgang des Inverters 184 angesteuert bzw. wirksam gemacht Sobald ein Schreibsignal auftritt, erscheint somit ein Verknüpfungssignal 0 an dem (^-Anschluß der monostabilen Einrichtung 410. Dadurch wird die Basisspannung des Transistors Qi vermindert, wodurch die Abgabe der +12-V-Speisespannung an die Leitung 328 auf der Ausgangsseite der Schaltungen 320, 322 verhindert ist Nach der Zeitverzögerung des Verknüpfungsimpulses 1 an dem ζ)-Anschluß wird die volle Spannung +12V an die

230232/282

Leitung 328 abgegeben. Dies gestattet die Auslösung bzw. Betätigung der Schaltungen 320,322, wodurch die Ausgabeschalter der ausgewählten Analog-Eingabeschaltung bzw. Analog-Eingangsschaltung CRO -CR 7 geschlossen werden. Die Schaltungen 310, 312 sind direkt über die Leitung 318 an der Speisespannungsversorgung von +12 V angeschlossen. Demgemäß werden die Schaltungen 310,312 in Betrieb gesetzt, sobald eine Auswahl durch den Decoder 210 vorgenommen worden ist. Bezüglich des Betriebes der Schaltungen 320, 322 erfolgt jedoch eine Zeitverzögerung während einer bekannten Zeitspanne, um die Verbindung der Schaltung SC mit einer Meßspannungsquelle zu vermeiden, die übermäßige Ströme oder veränderbare Spannungen erzeugen könnte.

Die Arbeitsweise der in F i g. 4 dargestellten Ausführungsform der Erfindung ist in Fig.5 weiter veranschaulicht, in der bestimmte Impulsfolgen dargestellt sind. Wie ersichtlich, werden die dargestellten Eingangsschalter CR 7 geöffnet, sobald ein Auswahlsignal von einer monostabilen Einrichtung 190 erzeugt worden ist. Nach einer durch die monostabile Einrichtung 410 gesteuerten Zeitverzögerung werden dann die Ausgabeschalter CA 17 geschlossen. Die monostabile Einrichtung 190 steuert den Löschimpuls während einer Zeitspanne, die geringer ist als die Betriebszeit des Verknüpfungsgliedes 140. Eine monostabile Einrichtung 160 steuert das Ende des Vergleichssignals ADC, welches die Vergleichsfunktion in der Schaltung 100 auslöst bzw. ablaufen läßt

Im folgenden sei auf Fig.6A, 6B und 6C Bezug genommen, in denen ein Typ einer Analog-Digital-Umsetzschaltung veranschaulicht ist Bei dieser Schaltung — für deren Aufbau die betreffenden drei Zeichnungsfiguren zusammenzusetzen sind — ist ein Anaiogeingang-Widerstand 440 vorgesehen, der eine Spannung liefert, die proportional dem über die Schalter 126, 128 des aktivierten Moduls 120, 122 oder 124 zugeführten Konstantstrom ist Eine Integrationsschaltung 450 mit den in dem lntegrationsspannungsdiagramm gemäß F i g. 5 veranschaulichten Charakteristiken nimmt die an dem Widerstand 440 vorhandene konstante Spannung auf und steuert den Sägezahnverlauf der Integrationsschaltung während einer festen Zeitspanne. Im Hinblick auf die in F i g. 5 zwischen den Zeitpunkten 7Ί und 7} veranschaulichte Integrationsspannung sei angemerkt daß diese Integrationsspannung zur Aufladung der Integrationsschaltung (Kondensator) mit einer festen Geschwindigkeit führt die innerhalb der Integrationsschaltung 450 festgelegt ist Zum Zeitpunkt T₂ hat die Integrationsspannungskurve die Kondensator-Schwellwertspannung erreicht bei der die Abgabe eines Verknüpfungssignais i über die Leitung 452 für einen nachstehend noch näher zu beschreibenden Zweck bewirkt wird. Danach steigt die Spannung in dem Integrator mit einer Geschwindigkeit an, die durch die Spannung an dem Widerstand 440 bestimmt ist Nach einer festen Zeitspanne wird zum Zeitpunkt 7a der vorgesehene Zähler zurückgestellt und die Sagezahnspannung steuert den Ladezustand derart daß die Spannungsentladung (des Kondensators) vom Punkt M auf einen niedrigeren Bezugspegel zum Zeitpunkt 7s .erfolgt Diese Entladung erfolgt mit einer festen Geschwindigkeit die durch eine konstante Bezugsspanmmg. gesteuert wird. Diese feste Geschwindigkeit bewirkt daß die Spannung die Schwellwertspannung zum Zeitpunkt T₄ erreicht Der Abstand zwischen den Zeitpunkten T₂ und T₄ ist kennzeichnend für die Größe der an dem Widerstand 440 vorhandenen Spannung. Durch Betrieb eines mit fester Frequenz gesteuerten Zählers während der Zeitspanne zwischen den Zeitpunkten T₂ und T₄ wird der Zähler eine der Spannung an

dem Widerstand 440 proportionale Zählerstellung erreichen bzw. eine proportionale Anzahl von Impulsen zählen. Nach Erreichen des Zeitpunktes T₄ tritt auf der Leitung 452 ein Verknüpfungssignal 0 auf, dessen Zweck weiter unten noch näher beschrieben werden wird. Über

ίο die Leitung 452 wird der eine Eingang des NAND-Gliedes 454 gesteuert Der andere Eingang dieses UND-Gliedes ist über eine Leitung 458 mit einem Festfrequenzoszillator oder Taktgenerator 456 verbunden. Sobald der Zeitpunkt T₂ erreicht ist wird somit das UND-Glied 454 wirksam, um auf der Leitung 455 Zählimpulse mit einer festen Frequenz zu erzeugen. Zwischen dem Zeitpunkt T₄ und dem Zeitpunkt Ts tritt auf der Leitung 460 ein Verknüpfungssignal 1 auf. Die A/D-Steuerungsverknüpfungsschaltung 470 wird dazu

herangezogen, gewissermaßen die Richtung der Spannung in der Integrationsschaltung 450 nach einer festen Zeitspanne (T₃) zu verändern bzw. zu verschieben. Ein Sägezahnsteuerimpuls wird von der auch als Steuerschaltung zu bezeichnenden Schaltung 470 erzeugt um das Ende des ADC-Impulses festzulegen, wie dies in Fig.5 veranschaulicht ist Demgemäß wird die Steuerungsverknüpfungsschaltung 470 durch den positiven Anstieg des ADC-Vergleichssignals gesteuert Ober die Steuerleitung 472 steuert die Steuerungsverknüpfungs-

schaltung die Integrationsschaltung 450 in einer zeitlichen Beziehung, wie dies in F i g. 5 veranschaulicht ist In Obereinstimmung mit einer in gewisser Hinsicht üblichen Praxis wird über die Taktleitung 455 die Zählung des Zählers 480 bewirkt der eine Rückstelleitung 482 besitzt Während des Auftretens des ÄDC-Impulses wird der Zähler 480 zurückgestellt; der betreffende Zähler kann dabei nicht zählen. Danach werden die von dem Oszillator 456 herkommenden und über das Verknüpfungsglied 454 übertragenen Impulse über die Leitung 455 dem Zähler 480 zugeführt Der Zähler ist ein 12-Bit-Zähler mit Ausgangsanschlüssen DBO-DBU. Der Zähler 480 kann eine Überiaufleitung 484 aufweisen, so daß mit Oberschreiten des Zählumfangs, wie er von den Anschlüssen DB 0 - DB11

abgelesen werden kann, auf dieser Leitung ein Verknüpfungssignal 1 auftritt Dieses Verknüpfungssignal bewirkt das Auftreten eines Verknüpfungssignals 1 auf der Ruckstelleitung 116, und zwar unabhängig von der Beendigung der Integration, was durch das

so Verknüpfungssignal auf der Leitung 460 signalisiert wird. Ein am Abschluß der Integration oder bei Vorliegen eines Oberlaufzustandes auftretendes Verknüprungssignai 1 bewirkt das Auftreten eines Verknüpfungssignals 1 auf der mit »Rückstellung« bezeichneten Rückstelleitung 116.

Im folgenden sei insbesondere auf die Ausgangsseite der in Fig.6A dargestellten Schaltung eingegangen. Das Verknüpfungssignal an den Anschlössen DBO- DB ti zeigt dabei den Anteil bzw. Prozentsatz

des maximalen Zählbereiches an, der von der Umsetzschaltung 100 aufgezeichnet worden ist Für einen Bereich von 100% sind zumindest zehn Anschlüsse erforderlich. Der elfte Anschluß kann einen Oberlauf anzeigen und die Abgabe eines Verknüpfungssignals auf

der Leitung 484 steuern. Eine weitere, mit DBu bezeichnete Leitung kann einen Unterbereich anzeigen, der dann vorliegen würde, wenn keine Spannung an dem Widerstand 440 liegt Dies kann dann der FaD sein,

wenn ein offener Eingangskreis bei einer Analog-Eingabeschaltung CRO-CR 7 vorhanden ist Wenn dies der Fall ist, kann ein stuf einer Leitung, wie der Leitung DB11, auftretende!! Verknüpfungssignal gelesen werden. Selbstverständlich könnten auch andere Anordnungen vorgesehen sein, um den Status der Schaltung 100 an bestimmten Ausgabeanschlüssen, wie den Anschlüssen DBO- DBW, anzuzeigen. Dabei ist es lediglich erforderlich, daß ein geeigneter Digitalcode bereitgestellt wird, um die Größe der an dem Widerstand 440 vorhandenen Spannung anzuzeigen.

Die Anzahl der von der Schaltung 100 benutzten Ausgangsanschlüsse DBO-DB 11_ überschreitet die verfügbaren Datenleitungen Do-Dt in dem System A. Aus diesem Grunde ist die Ausgabe-Multiplexerschaltung 500, wie sie in F i g. 6C dargestellt ist, vorgesehen, um sämtliche digitalen Daten von den Anschlüssen DB 0 - DB11 her zu verwenden. Ein auf der Leitung 116 auftretendes Verknüpfungssignal 1, welches anzeigt, daß die Umsetzung abgeschlossen worden ist, aktiviert die Verriegelungsleiitung 502, wodurch die Daten an den Anschlüssen DBO-DBW in der Multiplexerschaltung 500 verriegelt werden. Danach wird die Multiplexerschaltung über eine Leitung 510 freigegeben, die durch eine mutterkartenscitige festverdrahtete Adressierung an der Eingangsseitc einer Modulauswahlschaltung bzw. eines Modulwählers 512 gesteuert wird. Dieser Modulwähler entspricht der Auswahlschaltung 130 gemäß Fig.4. Die auf den Leitungen A₀-Ai₅ auftretende Adresse wird einem Adressendecoder 516 zugeführt, der die Daten auf den Leitungen A₀-A₃ zu der Steuerungs-Modulauswahlschaltung 512 hin leitet Der Zustand bzw. die Signale dieser Adressenleitungen wird bzw. werden mit den auf den Leitungen 1, 2, 4 und 8 auftretenden fest verdrahteten Codesignalen verglichen.

Darüber hinaus wird die decodierte Information von den Adressenleitungen Aq-Am her über die Leitung 520 zur Freigabe des Multiplexers 500 geleitet, um nämlich eine 8-Bit-Information von ausgewählten Anschlössen DBO-DBW auszuwählen. Diese_Daten werden über die bidirektionalen Datenleitungen D₀-Dj abgegeben. Mittels einer zweiten Adresse werden dann die Daten von den übrigen Anschlüssen DBO-DBIl ausgewählt In der Praxis werden mit der ersten Adresse die Anschlüsse DB Q-DB 7 für die Datenabgabe über die bidirektionalen Datenleitungen DO—D7 ausgewählt Danach wird mittels einer zweiten Adresse die nächste Gruppe von Ausgabeleitungen DJJ 8—DBIl ausgewählt Demgemäß können in einer Reihe von zwei Schritten sämtliche Daten von der Umsetzschaltung multiptexmäßig Ober die bidirektionalen Datenleitungen 25—25 abgegeben werden. Durch Bereiisieüen νοη zwei Informationsbytes von der Multiplexerschaltung 500 her kann ein Gesamtberetch von Informationsdaten für die Verwendung in dem System A bereitgestellt werden. Diese Ausnutzung kann dazu herangezogen werden, Heizelemente auszutauschen, eine Geschwindigkeit zu ändern oder andere Funktionen zu ändern, die durch Messung der Spannung an dem Widerstand 440 überwacht weiden. Die in Fig.6A, 6B und 6C dargestellten Schaltangsanordnungen veranschaulichen insgesamt die generelle Operation und den Schaltungselementaufbau einer Umsetzschaltung 100, die von dem Modal 120 verwendet werden kann, wie er in Fig.4 veranschauBcht ist. Sdbstverständfich könnten Modifikationen dieser, Umsetzschaltung und ihres Multiplexbetriebes vorgenommen werden, solange das Umsetzsystem Analog-Daten in Form eines Tromes aufnimmt, diese Daten mit einem Umsetzimpuls in eine digitale Form umsetzt, die betreffenden Daten nach erfolgter Umsetzung an Ausgabeanschlüssen bereitstellt und sodann ein Umsetz-Beendigungssignal für die Verwendung in dem die Auswahl beendenden Modul 120 bereitstellt

Zurückkommend auf den Modul 120 sei angemerkt, daß auf die Aufnahme eines Abschluß- bzw. Beendigungsimpulses auf der Rückstelleitung 116 hin der Inverter 550 einen Verknüpfungsimpuls 0 auf der Leitung 551 erzeugt Dieser Verknüpfungsimpuls 0 ist ein die Auswahl beendender Impuls, der die monostabile Einrichtung 410 betätigt bzw. auslöst. Demgemäß wird auf die Aufhebung der Auswahl durch entsprechende Steuerung der Rückstelleitung die Spannung auf der Leitung 328 herabgesetzt Dadurch wird die aktivierte eine Schaltung der Schaltungen 320, 322 unwirksam gemacht Ferner werden die geschlossenen Schalter CR 10„ CR 10t oder die Schalter CR 17* CR17/, sofort geöffnet. Der die Auswahl beendende Impuls auf der Leitung 551 steuert ferner eine monostabile Schaltung 552 an, die in der angegebenen Weise vorgespannnt ist um einen 1,5-ms-Impuls entsprechend dem Impuls zu erzeugen, der am Ausgang der monostabilen Einrichtung 410 erzeugt wird. Dieser Impuls tritt an dem (^-Anschluß auf; er ist durch einen Verknüpfungsimpuls 0 gebildet Sobald dieser Impuls verschwindet d. h. nach 1,5 ms, erfolgt somit an dem Plusanschluß \b der monostabilen Schaltung 190 eine Taktsteuerung. Dadurch wird wiederum ein 100-ns-Ausgangsimpuls auf der Leitung 192 erzeugt um den adressierbaren Verriegelungsdecoder 120 durch einen auf der Leitung 206 auftretenden Verknüpfungs-Löschimpuls 0 zu löschen. Demgemäß wird die unwirksam gemachte eine Relaisschaltung der Relaisschaltungen 310, 312 durch die 12-V-Speisespannung über die Leitung 318 aktiviert Dadurch werden dann die Eingangsrelaisschalter CR 0_Λ CROb oder die Eingangsrelaisschalter CR 7_Λ CR 7_b

♦° geschlossen, und zwar in Abhängigkeit davon, welche dieser Schalter während einer Eingabeauswahloperation geöffnet worden sind. Demgemäß wird keine Spannung an die Leitungen 350, 352 des Moduls 120 abgegeben. Darüber hinaus führen die Leitungen 230, 232 nunmehr ein Verknüpfungssignal 1. Dadurch tritt ein Verknüpfungssingal 0 auf der Auswahlleitung 170 auf. Die Schalter 126, 128 sind geöffnet Das Verknüpfungsglied 164 ist unwirksam gemacht bzw. gesperrt, und das Verknüpfungsglied 180 ist durch ein auf der Leitung 252 auftretendes Verknüpfungssignal 1 gewissermaßen entriegelt für die Aufnahme eines nachfolgenden Schreibimpulses auf der Leitung 150. Nach der Aufhebung der Auswahl kann irgendeiner der McduJn 120,122 und 124 für die Eingabe eines weiteren Analogzustandes durch den betreffenden Modul und zu der Umsetzschaltung 100 hin ausgewählt werden. Dabei braucht lediglich eine Umsetzschaltung für sämtliche Moduln verwendet zu werden. Obwohl drei Moduln für die Eingabe von Analog-Informationen bei der dargestellten Ausführungsform verwendet worden sind, können in der Praxis die Signale von 16 Moduln decodiert werden, und zwar durch die Information auf den Adressenleitungen A₀- A₃.

Der Modul ist zusammen mit der Umsetzschaltung

100 eine festverdrahtete, selbst anhaltende Komponente für die Verwendung in dem System A Nachdem eine Auswahl angefordert worden ist, führen der Modul 120 und die Schaltung 100 ihre Funktionen aus und warten

to

15

sodann. Die decodierte Information bleibt auf den verriegelten Leitungen DBO-DB ti zum Zwecke des Ablesens in nachfolgenden bzw. durch nachfolgende Zyklen so lange erhalte», bis eine EnUiegelung durch eine neue Schreibzykiüsadresse an einem Eingabemodul zusammen mit dem Auftreten eines Schaltungsauswahlcodes auf den Leitungen D₀-D₃ erscheint

Zum Zwecke der Vorspannung der monostabilen Einrichtungen 160,410 und 552 ist eine eine konstante Speisespannung von 5 V abgebende Speisespannungsschaltung 560 vorgesehen, die ein Verknüpfungssignal 1 oder eine Spannung von +5 V an die Steuerleitung 562 abgibt Bei der dargestellten Ausführungsform wird die Steuerspannung von + 5 V für die Verknüpfung benutzt und die Speisespannung von +12V wird für den Betrieb der Relaissteuerschaltungen 310, 312, 320 und 322 benutzt

Wie im Zuge der Beschreibung der bevorzugten Ausführungsform ausgeführt, können bei der verwendeten Schaltungsanordnung verschiedene Modifikationen vorgenommen werden, um die verschiedenen Parameter bzw. Größen und Zustände hervorzurufen, die beim Betrieb des Moduls 120 verwendet sind, der gemäß der vorliegenden Erfindung aufgebaut ist

Gemäß der dargestellten Ausführungsform der vorliegenden Erfindung verwendet das System eine automatische Datenverbindung zwischen den Analog-Digital-Umsetzschaltungen und den Analog-Eingangskreisen über die Leitungen ADCund »Rückstellen«, um die Anzahl der programmierten Befehle herabzusetzen, die erforderlich sind, um von dem analogen Eingangssignal eine dititale Darstellung an den Anschlüssen DB 0 - DB11 zu erhalten.

Das System verwendet außerdem eine automatische Datenverbindung zwischen den Analog-Digital-Umsetzschaltungen und der Analog-Eingangsrückstellschaltung, um den jeweils ausgewählten Analogeingang auf den nicht ausgewählten Zustand automatisch zurückzuführen, und zwar unabhängig von programmierten Befehlen. Dadurch wird die Häufigkeit gesteigert, in der zu einem gegebenen Eingang ein Zugriff

25

40 erhalten werden kann, während eine gewünschte Umsetzgenauigkeit beibehalten wird.

Abschließend sei zusammenfassend festgestellt, daß durch die vorliegende Erfindung ein System geschaffen ist, durch welches digitale Daten, die kennzeichnend sind für ein ausgewähltes Analog-Signal, auf Datenleitungen einer programmierbaren. Steuereinrichtung bereitgestellt werden, in der eine Zentraleinheit verwendet ist, die Ausgabe-Adressenleitungen, eine ausgewählte Anzahl von bidirektionalen Eingabe/Ausgabe-Datenleitungen, eine Einrichtung zur Erzeugung eines Schreibsignals auf einer Schreibleitung und Einrichtungen umfaßt, die auf das Schreibsignal hin Daten von den Datenleitungen her in ausgewählte Adressenspeicherplätze einschreiben. Das System umfaßt eine Umsetzschaltung, durch die das Analog-Eingangssignal in ein Digital-Datensignal umgesetzt wird, welches an Ausgabe-Datenanschlüssen auftritt und zwar mit der Aufnahme eines Umsetzsignals und der gleichzeitigen Aufnahme eines Analog-Signals.'Außerdem sind Einrichtungen vorgesehen, die ein AbschluQ-signal dann erzeugen, wenn die Umsetzung abgeschlossen ist Darüber hinaus sind zumindest zwei Eingabe-Analogsignalmoduln vorgesehen, deren jeder Einrichtungen zur Au. lahme von zumindest zwei Analog-Zuständen umfaßt Ferner sind Einrichtungen vorgesehen, die einen ausgewählten Zustand der Analog-Zustände in ein Analog-Signal umsetzen. Überdies sind Auswahleinrichtungen vorgesehen, die einen der Zustände auf die Erzeugung des Schreibsignals hin auswählen. Darüber hinaus sind Einrichtungen vorgesehen, die einen der Eingabemoduln ansteuern bzw. betätigen. Außerdem sind Signalleiteinrichtungen vorgesehen, die auf die Ansteuerung bzw. Betätigung eines Moduls hin das ausgewählte Analog-Signal zu der Umsetzschaltung hin leiten. Durch Verriegelungseinrichtungen werden die Auswahleinrichtungen so lange verriegelt, bis das Abschlußsignal erzeugt ist Schließlich sind Steuereinrichtungen vorgesehen, die die Betätigungseinrichtungen lediglich eines der Eingabemoduln zu einem bestimmten Zeitpunkt zu betätigen gestatten.

Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. System zur Abgabe von Analogsignalen entsprechenden Digitaldaten über Datenleitungen einer programmierbaren Steuereinrichtung, die eine insbesondere durch einen Mikroprozessor gebildete Zentraleinheit mit Adreßleitungen, mit bidirektional betriebenen Datenleitungen und mit Steuerleitungen zur Abgabe eines Schreibsignals umfaßt, auf dessen Auftreten hin auf den Datenleitungcn auftretende Digitaldaten zu ausgewählten adressierten Datenaufnahmeeinrichtungen hinleitbar sind, dadurch gekennzeichnet,

daß mit der Zentraleinheit (10) ein gesondertes 'S Analog-Digital-Umsetzmodul (100) verbunden ist, welches ein ihm eingangsseitig zugeführtes Analogsignal in ein Digitaldatensignai für die Abgabe an die Datenleitungen erst auf die Aufnahme eines gesonderten Umsetzsignals (ADC) umsetzt und welches auf die Beendigung einer Analog-Digital-Umsetzung hin ein erst die Umsetzung eines weiteren Analogsignals in ein Digitaldatensignal ermöglichendes Abschlußsignal erzeugt,
und daß mit dem Analog-Digital-Umsetzmodul (100) eine Anzahl von Anaiog-Signal-Eingabemoduln (120,122,124) verbunden ist, die für die Abgabe von in Digitaldaten umzusetzenden Analogsignalen an das Analog-Digital-Umsetzmodul (100) durch Abgabe entsprechender Adressen von der Zentraleinheit (10) her freigebbar sind.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Anaiog-Signal-Eingabemoduln (120, 122,124) mit dem Analog-Signal-Umsetzmodul (100) über eine selektiv betätigbare Schalteranordnung (126,128) verbunden sind.

3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Umsetzsignal (ADC) aus dem Auftreten der das jeweilige Analog-Signal-Eingabemodul (120; 122; 124) bezeichnenden Adresse abgeleitet ist

4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein das jeweilige Analogsignal darstellendes Stromsignal vor einer Analog-Digital-Umsetzung in ein entsprechendes « Spannungssignal umgesetzt wird.

5. System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jedes Analog-Signal-Eingabemodul (120; 122; 124) einen adressierbaren Verriegelungsdecoder (210) enthält, der auf die so Abgabe eines Schreibsignals von der Zentraleinheit (10) her zum Festhalten von Analog-Signal-Abgabeeinrichtungen (TCO, TCl) festlegenden Verknüpfungssignalen wirksam gesteuert wird, nachdem ihm zuvor ein von dem betreffenden Schreibsignal abgeleitetes Löschsignal zugeführt ist