[go: up one dir, main page]

DE2740113A1 - Monolithisch integrierter halbleiterspeicher - Google Patents

Monolithisch integrierter halbleiterspeicher

Info

Publication number
DE2740113A1
DE2740113A1 DE19772740113 DE2740113A DE2740113A1 DE 2740113 A1 DE2740113 A1 DE 2740113A1 DE 19772740113 DE19772740113 DE 19772740113 DE 2740113 A DE2740113 A DE 2740113A DE 2740113 A1 DE2740113 A1 DE 2740113A1
Authority
DE
Germany
Prior art keywords
transfer gate
conductive coating
storage
electrically conductive
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772740113
Other languages
English (en)
Inventor
Guenther Dipl Ing Meusburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19772740113 priority Critical patent/DE2740113A1/de
Priority to US05/932,499 priority patent/US4168538A/en
Priority to FR7824788A priority patent/FR2402277A1/fr
Priority to IT27144/78A priority patent/IT1098717B/it
Priority to GB7835648A priority patent/GB2004691B/en
Priority to BE190303A priority patent/BE870261A/xx
Priority to JP10951878A priority patent/JPS5450281A/ja
Publication of DE2740113A1 publication Critical patent/DE2740113A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT ^ Unser Zeichen
Berlin und München "~ ' VPA 77 P 7 1 1 6 BRO
Monolithisch integrierter Halbleiterspeicher
Die Erfindung bezieht sich auf einen monolithisch integrierten Halbleiterspeicher nach dem Oberbegriff des Patentanspruches 1.
Ein derartiger Halbleiterspeicher ist beispielsweise aus den "Abstracts of the Second European Solid-state Circuits Conf., (ESSCIRC) 21. bis 24. Sept. 1976, Toulouse, Abschnitt 4.4, Seiten 40 und 41", bekannt.
Der Erfindung liegt die Aufgabe zugrunde, die für einen Halbleiterspeicher dieser Art benötigte Speicherfläche weiter zu verringern. Das wird erfindungsgemäß durch eine Ausbildung nach dem kennzeichnenden Teil des Patentanspruches 1 erreicht.
Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß bei einem Speicherfeld mit einer vorgegebenen Anzahl von Speicherelementen im Vergleich zu den herkömmlichen Speicherformen die Anzahl der erforderlichen Wortleitungen auf die Hälfte reduziert wird, wobei die Bitleitungen etwa auf die Hälfte ihrer Länge verkürzt werden. Damit ergibt sich die Möglichkeit, die Kapazität der Speicherkondensatoren bei gleicher Sicherheit in der Auswertung der gespeicherten Informationen wesentlich zu verringern, was zu einer bedeutsamen Verringerung der für das einzelne Speicherelement und dementsprechend der für den gesamten Speicher benötigten Halbleiterfläche führt.
26.08.77 / St 1 CKa AÄÄA.
909811/0399
77 P 7 1 16 BRD - S- 27A0 1 13
Die Erfindung wird nachfolgend in der Zeichnung näher erläutert.
Dabei zeigt:
Fig. 1 das Prinzipschaltbild eines nach der Erfindung ausgebildeten Speichers,
Fig. 2 einen Querschnitt durch zwei nach der Erfindung ausgebildete Speicherelemente und
Fig. 3 das Layout eines aus vier Speicherelementen bestehenden Speicherfeldes eines erfindungsgemäßen Speichers.
In Fig. 1 ist ein Speicherfeld eines nach der Erfindung ausgebildeten Halbleiterspeichers dargestellt, das β Speicherelemente umfaßt. Diese sind in zwei Zeilen und drei Spalten angeordnet, wobei die beiden Zeilen eine Bitleitung BL zwischen sich einschließen. Das am linken Ende der oberen Zeile angeordnete Speicherelement besitzt einen Speicherkondensator C1, der mit seiner Speicherelektrode an eine mit der Spannung VR beschaltete Speicherleitung SL angeschaltet ist, während seine Gegenelektrode, die innerhalb einer in einer dotierten Halbleiterschicht oberflächenseitig angeordneten Speicherzone liegt, über ein gestrichelt umrandetes Auswahlelement A mit der Bitleitung BL verbunden ist. Das Auswahlelement A enthält ein erstes Transfergate T1, das mit einer Wortleitung W1 beschaltet ist, und ein zweites Transfergate T2, das an einer ersten Auswahlleitung AL liegt. Die Leitungen W1 und AL sind an die Ausgänge eines Wortdekoders WD geführt. Am Ende der Bitleitung BL ist eine Bewerter- und Regenerierschaltung B angeschlossen.
Das am linken Ende der unteren Zeile befindliche Speicherelement mit dem Speicherkondensator C1' ist über das erste Transfergate T1' seines Auswahlelementes ebenfalls an die Wortleitung W1 geschaltet, während es über das zweite Transfergate T2T mit einer zweiten Auswahlleitung AL' verbunden ist, die an einen weiteren Ausgang des Wortdekoders WD geführt ist. Die übrigen Speicherelemente sind in analoger Weise mit den ihnen zugeordneten Ansteuerleitungen verbunden, wobei jeweils die in einer Spalte liegenden Speicherelemente über ihre Auswahlelemente an ein und derselben Wortleitung W2 bzw. W3, jedoch an verschiedenen Auswahl-
90981 1 /0399
77 P 7 1 16 BRD
leitungen AL und AL' liegen. Alle dargestellten Speicherelemente sind über ihre Auswahlelemente mit der dargestellten Bitleitung BL verbindbar.
Die Funktion eines Auswahlelements, z. B. A, sei im folgenden näher erläutert: Zunächst ist davon auszugehen, daß das erste Transfergate T1 entweder das Gate eines Feldeffekttransistors bildet oder das Gate eines Ladungsverschiebeelements. In jedem Fall bildet sich beim Auftreten eines Ansteuersignals auf der Wortleitung W1 in einer unterhalb des Transfergate T1 befindlichen und von diesem durch eine dünne Isolierschicht getrennten, dotierten Halbleiterschicht eine Raumladungszone mit einem solchen Oberflächenpotential aus, daß Ladungsverschiebungen zwischen dem Speicherkondensator C1 und der Bitleitung BL möglich sind. Dabei ist vorausgesetzt, daß ein weiteres Ansteuersignal, das über die Auswahlleitung AL zugeführt wird, unter dem zweiten Transfergate T2 in analoger Weise eine weitere Raumladungszone aufbaut. Beide Raumladungszonen verbinden dann ein den Anschluß zur Bitleitung BL herstellendes, in der Halbleiterschicht oberflächenseitig angeordnetes, zu dieser entgegengesetzt dotiertes Sourcegebiet mit der in der Halbleiterschicht vorgesehenen Speicherzone des Speicherkondensators, die in Abhängigkeit von einem gespeicherten binären Signal eine elektrische Ladung aufweist oder nicht.
Entsprechend den in Fig. 1 verwendeten Transistorsymbolen ist es denkbar, das Auswahlelement A außer dem mit der Bitleitung BL verbundenen Sourcegebiet mit zwei zu der Halbleiterschicht entgegengesetzt dotierten Draingebieten auszubilden, von denen das zu T2 gehörige zwischen den beiden Raumladungszonen liegt und gleichzeitig ein zu T1 gehöriges Sourcegebiet darstellt, während das andere Draingebiet zwischen der unterhalb von T1 aufgebauten Raumladungszone und der Speicherzone von C1 liegt. Andererseits ist es flächensparend, diese Draingebiete wegzulassen und die Speicherzone dem Sourcegebiet soweit anzunähern, daß sie mittels der unterhalb von T1 und T2 entstehenden Raumladungszonen direkt miteinander verbunden werden.
909811/0399
£ 77 P 7 Π 6 BRD
Im Betrieb wird nun bei einer die Speicherschaltung nach Fig. 1 aufnehmenden, p-dotierten Halbleiterschicht, ζ. Β. aus Silizium, das Speicherelement mit dem Speicherkondensator C1 in der Weise ausgewählt, daß über die Ausgänge des Wortdekoders WD sowohl an die Wortleitung W1 als auch an die erste Auswahlleitung AL ein Ansteuersignal von z. B. +5 Volt angelegt wird. Wird außer der Wortleitung W1 nicht die Leitung AL, sondern die Leitung AL' mit einem Ansteuersignal beaufschlagt, so führt das zu einer Auswahl des Speicherelementes mit dem Speicherkondensator C1'. Der jeweils ausgewählte Speicherkondensator wird dabei an die Bitleitung BL angeschaltet, wobei sich je nach seinem Ladungszustand, der von der gespeicherten binären Information abhängt, eine Umladung zwischen ihm und der Leitungskapazität der zuvor auf ein Referenzpotential gebrachten Bitleitung BL in der einen oder anderen Richtung ergibt. Das führt zu einer Potentialverschiebung auf der Bitleitung BL in Richtung auf positivere oder negativere Werte, die mittels der Bewerter- und Regenerierschaltung B nach der Verschiebungsrichtung getrennt ausgewertet wird. Andererseits baut sich an dem mit der Bitleitung BL verbundenen Anschluß von ein der ausgelesenen Information entsprechendes, regeneriertes binäres Signal auf, das in den zu diesem Zeitpunkt noch mit der Bitleitung verbundenen, ausgewählten Speicherkondensator wieder eingeschrieben wird.
Das in Fig. 1 dargestellte Speicherfeld kann durch Zufügung weiterer Speicherelemente, denen weitere Bitleitungen und Wortleitungen in der bereits beschriebenen Weise zugeordnet sind, beliebig erweitert werden.
Wesentlich ist, daß durch die gleichzeitige Ansteuerung über jeweils eine der Wortleitungen und eine von beiden Auswahlleitungen AL und AL1 eine wahlweise Verbindung einer einzigen Speicherzelle mit der ihr zugeordneten Bitleitung erfolgt, obwohl nur halb so viele Wortleitungen wie verbindbare Speicherzellen vorgesehen sind. Damit verkürzt sich die Bitleitung BL etwa auf die Hälfte der bei den herkömmlichen Halbleiterspeichern dieser Art erforderlichen Länge.
90981 1/0399
Fig. 2 zeigt einen Querschnitt durch eine bevorzugte Ausführungsform zweier Speicherelemente nach Fig. 1, die an gegenüberliegenden Seiten der Bitleitung BL angeordnet und über ein und dieselbe Wortleitung W1 ansteuerbar sind. Die Bitleitung BL ist dabei in einer p-dotierten Halbleiterschicht, ζ. B. aus Silizium, als oberflächenseitiges, n+-dotiertes streifenförmiges Gebiet vorgesehen, wobei ein Abschnitt derselben die Sourcegebiete der beiden dargestellten Speicherelemente bildet. Oberhalb der Halbleiterschicht 1 und durch eine dünne, z. B. aus SiO« bestehende Isolierschicht 2 von ihr getrennt sind die Transfergateelektroden T2 und T1 nebeneinander angeordnet, wobei sich rechtsseitig von T1 und oberhalb der Isolierschicht 2 eine Speicherelektrode E1 der Speicherkapazität C1 befindet.
In Fig. 2 verläuft die Bitleitung BL senkrecht zur Bildebene. Die Transfergateelektrode T2 und die Speicherelektrode E1 stellen Abschnitte eines ersten bzw. zweiten Streifens einer ersten elektrisch leitenden Beschichtung dar, die in derselben Richtung verlaufen. Dabei bestehen die einander entsprechenden Elektroden der in derselben Zeile liegenden Speicherelemente jeweils aus weiteren Abschnitten dieser Streifen, die somit die erste Auswahlleitung AL bzw. die Speicherleitung SL im Bereich des Speicherfeldes unmittelbar bilden. Am Ende dieser Streifen vorgesehene Anschlüsse sind dann mit einer die Bezugsspannung Vo liefernden Spannungsquelle bzw. mit einem Ausgang des Wortdekoders WD verbunden. Die erste Transfergateelektrode T1 besteht aus einem Teil einer zweiten elektrisch leitenden Beschichtung, die durch eine Isolierschicht 4 von der ersten leitenden Beschichtung getrennt ist. T1 verläuft im Bereich des Spaltes zwischen T2 und E1 in der Ebene der ersten leitenden Beschichtung, so daß sie in diesem Bereich nur durch die Isolierschicht 2 von der Halbleiterschicht 1 getrennt ist. T1 ist durch ein Kontaktloch, das in einer die zweite leitende Beschichtung abdeckenden Isolierschicht vorgesehen ist, mit der als Leiterbahn ausgebildeten, über dieser Isolierschicht verlaufenden Wortleitung ¥1 verbunden. Unter dem Einfluß der an E1 liegenden positiven Spannung VR bildet sich in dem unterhalb von E1 liegenden als Speicherzone bezeichneten Bereich der HaIb-
909811/0399
77 P 7 Π 6 BRO -3- 27Α0 1 13
leiterschicht 1 eine Inversionsschicht 3 aus. Steuert man nun das Speicherelement über T1 und T2 mit ζ B. jeweils +5 Volt an, so ermöglicht die sich unterhalb dieser Elektroden aufbauende, gemeinsame Raumladungszone eine Ladungsverschiebung zwischen der Inversionsschicht 3 und dem Sourcegebiet bzw. der Bitleitung BL, was einer leitenden Verbindung dieser Teile entspricht.
Fig. 2 zeigt links von der Bitleitung BL einen analogen Aufbau des den Speicherkondensator C1' enthaltenden Speicherelements, wobei die zweite Transfergateelektrode T21 und die Speicherelektrode E1' wieder Abschnitte von Streifen der ersten elektrisch leitenden Beschichtung bilden, die über endseitige Anschlüsse mit der die Bezugsspannung VR liefernden Spannungsquelle und mit einem weiteren Ausgang des Wortdekoders WD verbunden sind.
Die zwischen zwei benachbarten Bitleitungen angeordneten Speicherelemente können zu einer in Fig. 2 mit L bezeichneten, senkrecht zur Bildfläche verlaufenden Ebene symmetrisch aufgebaut sein, wie gestrichelt angedeutet ist. Dabei bestehen die Speicherelektroden E1, E2 einander benachbarter Speicherelemente sowie die entsprechenden Elektroden der weiteren Speicherelemente, die in denselben Zeilen liegen, aus Teilzonen eines Streifens der ersten leitenden Beschichtung. Zur Abgrenzung der einzelnen Speicherkondensatoren gegeneinander dienen Bereiche 5 der Isolierschicht 2, die eine größere Dicke aufweisen. Bei einer solchen Ausführungsform bestehen dann auch die ersten Transfergateelektroden T1 zweier benachbarter, zwischen zwei Bitleitungen liegender und über dieselbe Wortleitung ansteuerbarer Speicherelemente aus einem zusammenhängenden Teil der zweiten elektrisch leitenden Beschichtung.
In Abwandlung der bisher beschriebenen Ausführungsform nach Fig. können die Transfergateelektroden T1 und T2 noch miteinander vertauscht werden. Dabei wird dann die in Fig. 2 mit T2 bezeichnete Elektrode an die Wortleitung W1 angeschaltet, während die mit T1 bezeichnete Elektrode in diesem Fall einen Abschnitt eines für alle Speicherelemente einer Zeile gemeinsamen Streifens der zweiten elektrisch leitenden Beschichtung darstellt, der die erste
90981 1/0399
40 - 77 P 7 1 1 6 BRD
Auswahlleitung AL bildet. Weiterhin kann auch die Inversionsschicht 3 innerhalb der Speicherzone der einzelnen Speicherkondensatoren durch ein zu der Halbleiterschicht entgegengesetzt dotiertes Halbleitergebiet ersetzt sein. In diesem Fall sind die Speicherleitungen SL und SL' auf Massepotential gelegt.
Mit Vorteil besteht die erste und/oder zweite elektrisch leitende Beschichtung aus einem hochdotierten Halbleitermaterial, z. B. aus polykristallinem Silizium. Sie können aber auch als metallische Beschichtungen, ζ. B. aus Aluminium, ausgebildet sein.
Die genannten Halbleiterdotierungen können durch die entgegengesetzten Dotierungen ersetzt sein,, sofern die zugeführten Spannungen durch solche der entgegengesetzten Polarität ersetzt werden.
In Fig. 3 ist das Layout eines aus vier Speicherzellen der beschriebenen Art bestehenden, zwischen zwei benachbarten Bitleitungen liegenden Speicherfeldes zeigt. Die mit BL1 und BL2 bezeichneten Bitleitungen verlaufen hierbei horizontal, desgleichen die ihnen benachbarten Streifen 6, 7 der ersten leitenden Beschichtung, die bei den in Fig. 2 dargestellten Speicherelementen mit T2 und T2' bezeichnet sind. Die Speicherelektroden aller in Fig. 3 dargestellten Speicherelemente bestehen aus Teilzonen eines Streifens 8 der ersten leitenden Beschichtung. Die die Transfergateelektroden T1 gemäß Fig. 2 darstellenden, zusammenhängenden Teile der zweiten elektrisch leitenden Beschichtung sind in ihren Umrandungen jeweils mit äquidistanten Punkten versehen, während die rechteckförmigen Kontaktlöcher, durch die sie mit den als Aluminium-Leiterbahnen ausgebildeten, schraffierten Wortleitungen W1 und W2 verbunden sind, jeweils durch ihre Diagonalen gekennzeichnet sind. Die mit 9 und 10 bezeichneten, ausgezogenen Linien definieren den Bereich der dünnen Isolierschicht 2 für den Speicherkondensator des rechten unteren Speicherelements. Bei einem gemäß Fig. 3 ausgeführten Versuchsaufbau eines Speicherelements ergab sich unter Verwendung von 3,5/um-breiten Wort-, Bit- und
/ ό
Speicherleitungen eine Speicherfläche von nur 175 /um .
8 Patentansprüche
3 Figuren 909811/0399
Leerseite

Claims (8)

  1. 77 P 7 1 1 & BRO
    M./ Monolithisch integrierter Halbleiterspeicher, dessen Speicherelemente jeweils aus einem Speicherkondensator und einem Auswahlelement bestehen, wobei der Speicherkondensator eine über einer dotierten Halbleiterschicht angeordnete, durch eine dünne Isolierschicht von dieser getrennte Speicherelektrode und eine oberflächenseitig in der Halbleiterschicht angeordnete Speicherzone aufweist und das Auswahlelement ein mit einer Bitleitung verbundenes, oberflächenseitig in der Halbleiterschicht angeordnetes, entgegengesetzt dotiertes Sourcegebiet uid ein mit einer Wortleitung verbundenes, erstes Transfergate aufweist, das oberhalb des zwischen dem Sourcegebiet und der Speicherzone liegenden Halbleiterbereiches angeordnet und durch die dünne Isolierschicht von der Halbleiterschicht getrennt ist, dadurch gekennzeichnet, daß die ersten Transfergateelektroden (T1, T1') von jeweils zwei auf verschiedenen Seiten einer Bitleitung (BL) angeordneten, mit dieser verbindbaren Speicherelementen mit derselben Wortleitung (W1) verbunden sind, daß die Speicherelemente mit zweiten, jeweils neben den ersten angeordneten Transfergateelektroden (T2, T2r) versehen sind, und daß die zweiten Transfergateelektroden (T2) der auf der einen Seite der Bitleitung (BL) liegenden Speicherelemente über eine erste (AL) und die zweiten Transfergateelektroden (T2f) der auf der anderen Seite liegenden über eine zweite Auswahlleitung (AL1) mit einem Wortdekoder (WD) verbunden sind.
  2. 2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die ersten oder zweiten Transfergateelektroden (T1 oder T2) der auf einer Bitleitungsseite angeordneten Speicherelemente aus einzelnen Abschnitten eines ersten Streifens einer ersten elektrisch leitenden Beschichtung bestehen.
  3. 3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherelektroden (E1) der auf einer Bitleitungsseite angeordneten Speicherelemente aus einzelnen Abschnitten eines zweiten Streifens der ersten elektrisch leitenden Beschichtung bestehen.
    909311/0399
    ORIGINAL INSPECTED
    77 P 7 1 16 BRO ^- 2 7 Λ 01 13
  4. 4. Halbleiterspeicher nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die zweite oder erste Transfergateelektrode (T2 oder T1) jedes Speicherelements aus einem den Spalt zwischen den beiden Streifen der ersten leitenden Beschichtung im wesentlichen ausfüllenden Teil der zweiten elektrisch leitenden Beschichtung besteht, die über der ersten leitenden Beschichtung aufgebracht und durch eine Isolierschicht (4) von dieser getrennt ist.
  5. 5. Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß diejenigen Teile der zweiten elektrisch leitenden Beschichtung, die den auf einer Bitleitungsseite liegenden Speicherelementen zugeordnet sind und Transfergateelektroden bilden, aus Abschnitten eines diesen Speicherelementen gemeinsamen Streifens der zweiten elektrisch leitenden Beschichtung bestehen.
  6. 6. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherelektroden (E1, E2) der zwischen zwei benachbarten Bitleitungen angeordneten Speicherelemente aus Teilzonen <.ines Streifens der ersten leitenden Beschichtung bestehen, wobei die einzelnen Speicherelektroden durch Bereiche (5) größerer Dicke der unter diesem Streifen liegenden Isolierschicht (4) gegeneinander abgegrenzt sind.
  7. 7. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bitleitungen als streifenförmige, entgegengesetzt dotierte, oberflächenseitig in der Halbleiterschicht (1) angeordnete Gebiete ausgebildet sind, daß die aus der zweiten elektrisch leitenden Beschichtung gebildeten Transfergateelektroden die ersten Transfergateelektroden (T1) darstellen und daß die jeweils zwischen zwei benachbarten Bitleitungen angeordneten, über dieselbe Wortleitung ansteuerbaren ersten Transfergateelektroden (T1, T1f) aus einem zusammenhängenden Teil der zweiten elektrisch leitenden Beschichtung bestehen, das mit der als Leiterbahn über einer die leitenden Beschichtungen abdeckenden Isolierschicht verlaufenden Wortleitung (W1) kontaktiert ist.
    90981 1/0399
  8. 8. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und/oder zweite elektrisch leitende Beschichtung aus einem hochdotierten Halbleitermaterial, insbesondere aus polykristallinem Silizium, bestehen.
    909811/0399
DE19772740113 1977-09-06 1977-09-06 Monolithisch integrierter halbleiterspeicher Withdrawn DE2740113A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19772740113 DE2740113A1 (de) 1977-09-06 1977-09-06 Monolithisch integrierter halbleiterspeicher
US05/932,499 US4168538A (en) 1977-09-06 1978-08-10 Monolithically integrated semiconductor store
FR7824788A FR2402277A1 (fr) 1977-09-06 1978-08-28 Memoire a semiconducteurs integree monolithique
IT27144/78A IT1098717B (it) 1977-09-06 1978-08-30 Memoria a semiconduttori integrata in forma monolitica
GB7835648A GB2004691B (en) 1977-09-06 1978-09-05 Monolithically integrated semiconductor stores
BE190303A BE870261A (fr) 1977-09-06 1978-09-06 Memoire a semiconducteurs integree monolithique
JP10951878A JPS5450281A (en) 1977-09-06 1978-09-06 Monolithic integrated semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772740113 DE2740113A1 (de) 1977-09-06 1977-09-06 Monolithisch integrierter halbleiterspeicher

Publications (1)

Publication Number Publication Date
DE2740113A1 true DE2740113A1 (de) 1979-03-15

Family

ID=6018247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772740113 Withdrawn DE2740113A1 (de) 1977-09-06 1977-09-06 Monolithisch integrierter halbleiterspeicher

Country Status (7)

Country Link
US (1) US4168538A (de)
JP (1) JPS5450281A (de)
BE (1) BE870261A (de)
DE (1) DE2740113A1 (de)
FR (1) FR2402277A1 (de)
GB (1) GB2004691B (de)
IT (1) IT1098717B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392210A (en) * 1978-08-28 1983-07-05 Mostek Corporation One transistor-one capacitor memory cell
JPS5634179A (en) * 1979-08-24 1981-04-06 Mitsubishi Electric Corp Control circuit for memory unit
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
GB8303886D0 (en) * 1983-02-11 1983-03-16 Itt Ind Ltd Memory decoder circuit
GB2135822B (en) * 1983-02-11 1986-07-02 Standard Telephones Cables Ltd Memory decoder circuit
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
US4648073A (en) * 1984-12-31 1987-03-03 International Business Machines Corporation Sequential shared access lines memory cells
JPH0785356B2 (ja) * 1986-04-24 1995-09-13 ソニー株式会社 メモリ装置
EP0924766B1 (de) * 1997-12-17 2008-02-20 Qimonda AG Speicherzellenanordnung und Verfahren zu deren Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522640Y2 (de) * 1973-06-30 1980-05-29
US4041474A (en) * 1973-10-11 1977-08-09 U.S. Philips Corporation Memory matrix controller
DE2441385C3 (de) * 1974-08-29 1981-05-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
JPS5539073B2 (de) * 1974-12-25 1980-10-08
US4086662A (en) * 1975-11-07 1978-04-25 Hitachi, Ltd. Memory system with read/write control lines
US4056811A (en) * 1976-02-13 1977-11-01 Baker Roger T Circuit for the improvement of semiconductor memories
US4103342A (en) * 1976-06-17 1978-07-25 International Business Machines Corporation Two-device memory cell with single floating capacitor
US4125854A (en) * 1976-12-02 1978-11-14 Mostek Corporation Symmetrical cell layout for static RAM

Also Published As

Publication number Publication date
BE870261A (fr) 1979-01-02
US4168538A (en) 1979-09-18
FR2402277A1 (fr) 1979-03-30
GB2004691B (en) 1982-01-20
GB2004691A (en) 1979-04-04
JPS5450281A (en) 1979-04-20
IT7827144A0 (it) 1978-08-30
IT1098717B (it) 1985-09-07

Similar Documents

Publication Publication Date Title
DE4000429C2 (de) Dram
DE2619849C3 (de) Speicher in integrierter Schaltungstechnik
DE68909350T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einer quadratischen Gitterorganisation und mit einem verbesserten Kopplungsfaktor.
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE19625169A1 (de) Hierarchische Wortleitungsstruktur für Halbleiterspeichervorrichtung
DE2720533C2 (de)
EP0004557B1 (de) Kapazitiver, integrierter Halbleiterspeicher
EP1097458B1 (de) Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen
DE3687284T2 (de) Halbleiterspeicheranordnung.
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE69225298T2 (de) Halbleiterspeichervorrichtung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE69020237T2 (de) Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch.
DE3046376A1 (de) Halbleiter-speichervorrichtung
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2642615A1 (de) Halbleiterspeicher
DE2713479A1 (de) Verfahren zur herstellung von integrierten schaltkreisen
DE2711542A1 (de) Kapazitiver halbleiterspeicher
DE2760086C2 (de)
DE2743619A1 (de) Halbleiter-speicherelement und verfahren zu seiner herstellung
DE2943381A1 (de) Blindzelle fuer dynamische speicher mit direktem zugriff
DE3101101C2 (de) Leseschaltung für eine Halbleiterspeicherzelle
DE3643635A1 (de) Halbleiterspeichereinrichtung
DE2543628C2 (de) Halbleiterbauelement zum Speichern von Information in Form von elektrischen Ladungen, Verfahren zu seinem Betrieb und Informatiosspeicher mit solchen Halbleiterbauelementen
DE2344513C3 (de) Matrix mit Ein-Transistor-Speicherelementen

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8139 Disposal/non-payment of the annual fee