[go: up one dir, main page]

DE2639799C2 - Halbleiterverbundanordnung - Google Patents

Halbleiterverbundanordnung

Info

Publication number
DE2639799C2
DE2639799C2 DE2639799A DE2639799A DE2639799C2 DE 2639799 C2 DE2639799 C2 DE 2639799C2 DE 2639799 A DE2639799 A DE 2639799A DE 2639799 A DE2639799 A DE 2639799A DE 2639799 C2 DE2639799 C2 DE 2639799C2
Authority
DE
Germany
Prior art keywords
buried layer
collector
transistor
zone
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2639799A
Other languages
English (en)
Other versions
DE2639799A1 (de
Inventor
Gerald Dipl.-Ing. 8019 Glonn Mündel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2639799A priority Critical patent/DE2639799C2/de
Priority to US05/826,939 priority patent/US4178603A/en
Priority to FR7725818A priority patent/FR2363895A1/fr
Priority to IT27164/77A priority patent/IT1087375B/it
Priority to JP10576377A priority patent/JPS5331976A/ja
Publication of DE2639799A1 publication Critical patent/DE2639799A1/de
Application granted granted Critical
Publication of DE2639799C2 publication Critical patent/DE2639799C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617Combinations of vertical BJTs and only diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Gegenstand der Erfindung ist eine Halbleiterverburdanordnung mit einem Planartransistor und einer Schottkydiode in einem Halbleiterkristall, bei der im Bereich der Oberfläche der Basiszone und der Kollektorzone des Planartransistors eine zusammenhängende Metallisierung angebracht ist, die mit der Kollektorzone einen Schottkykontakt und mit der Basiszone des Planartransistors einen sperrfreien Kontakt bildet und bei der ferner unterhalb der Kollektorzone des Planartransistors und unterhalb der Schottkydiode eine stärker als die Kollektorzone dotierte vergrabene Schicht vom Leitungstyp der Kollektorzone vorgesehen ist
Halbleiterverbundanordnungen dieser Art sind in »Electronics«, Bd. 42, 21.7.1969, S. 74—80, bzw. in der US-PS 38 77 050 beschrieben. Sie zeigen eine Möglichkeit, bipolare integrierte Halbleiterschaltungen mit hohen Schaltgeschwindigkeiten herzustellen, weil durch die als K.lemm-Diode wirkende Schottkydiode die Sättigung des Planartransistors vermieden wird. Die Struktur der bekannten Anordnung ist in F i g. 1 im Schnitt und in Fig.2 das zugehörige Ersatzschaltbild dargestell', auf die zunächst eingegangen werden soll.
Auf einem aus einkristallinem Silicium bestehenden Substratkörper 1, z. B. vom ρ+-Typ, ist zunächst ein die Grundlage der vergrabenen Schicht 2 vom n++-Typ bildender Oberflächenbereich durch Diffusion und/oder Implantation erzeugt. Diese ist mit einer n-dotierten epitaktischen Siliciumschicht 3 bedeckt, deren Dotierungskonzentration so gewählt ist, daß sie die Grundlage des Kollektors 4 des Planartransistors T bildet. In üblicher Weise ist durch maskierte Diffusion und/oder Implantation an der Oberfläche der epitaktischen Siliciumschicht 3 die Basiszone 5 des Transistors T vom p-Typ und in dieser die Emitterzone 6 vom η+ -Typ
■»ο erzeugt. Außerdem ist ein η+-dotierter Kollektorkontaktierungskanal 7 bis zur vergrabenen Schicht 2 vorgetrieben, über den der Hauptteil des Kollektorstroms über die Kollektorelektrode 8 geführt wird. Zur Kontaktierung der Emitterzone 6 ist die Emitterelektro-
**> de 9, zur Kontaktierung der Basiszone 5 die Basiselektrode 10 vorgesehen. Diese erstreckt sich über den Basis-Kollektor-pn-Übergang hinweg und ist in ihrem sich an der Oberfläche zum η-dotierten Bereich der epitaktischen Schicht 4 bzw. 3 befindlichen Teil 11
5(i derart ausgestaltet, daß sie zusammen mit der epitaktischen Schicht 3 eine Schottkydiode D bildet. Die vergrabene Schicht 2 erstreckt sich bis unter die Schottkydiode D.
Beim Einschalten des Transistors rfließt zunächst der gesamte Ansteuerstrom in die Basis 5 des Transistors T und bewirkt eine rasche Betriebsbereitschaft. Vor dem Eintritt des Sättigungszustandes fließt der größte Teil des Ansteuerstromes über die Schottkydiode D zum Kollektor 4 des Transistors T. Durch diese Sättigungs-
bo verhinderung kann der Transistor Γ schnell ausgeschaltet werden.
In das Ersatzschaltbild gemäß F i g. 2 sind die Bezeichnungen aus Fig. 1 soweit wie erforderlich übernommen. Außerdem ist /» der Basisstrom des
h> Transistors T /» der Strom über die Schottkydiode und Ic der Kollektorstrom. Bei hinreichend großer Stromverstärkung des Transistors Γ ist nach dem Einschaltvorgang der Diodenstrom Id etwa gleich dem Ansteuer-
strom lg. Fur die Realisierung sehr kurzer Schaltzeiten wird der Transistor T in möglichst hohem Maße übersteuert. Das Verhältnis von Ic: Ib Hegt dann z. B. im Bereich von 4 :1 bis 1 :1. Es ist also Ic ~ Id-
Sowohl Id als auch /cbewirken einen Spannungsabfall am inneren Kollektorwiderstand Ra- Dadurch wird die äußere Restspannung U0 erhöht, was unerwünscht ist, da im allgemeinen U0 gegen die ßasis-Emitterstrecke eines nachgeschalteten Transistors arbeitet und ein ausreichender Pegelabstand gesichert sein muß. Ein weiterer Nachteil des Spannungsabfalls an Ra ist die Abschwächung der Klemmwirkung der Schottkydiode D, was ein Absinken der inneren Restspannung Vo und damit eine Arbeitspunktverschiebung zur Sättigung hin bewirkt
Deshalb sollte der Wert des Widerstands Ra und der Bahnwiderstand Rd= Rd ι + Rd2 der Schottkydiode D möglichst klein gemacht werden. Um dies zu erreichen, kann man z. B. die Dotierungskonzentration in der epitaktischen Schicht 3 und/oder in der vergrabenen Schicht 2 hoch einstellen bzw. die Dicke der epitaktischen Schicht klein einstellen. Beide Möglichkeiten führen jedoch zu einer nicht unbeträchtlichen Steigerung des Aufwandes bei der Herstellung solcher Anordnungen. Auch die Anwendung von Strukturen mit größerem Flächenbedarf, die ebenfalls in dem angestrebten Sinne wirken würde, führt jedoch — ebenso wie die Erhöhung der Dotierungskonzentration — zu einer Vergrößerung der Sperrschichtkapazitäten und damit wiederum zu einer Verlängerung der Schaltzeiten.
Es ist Aufgabe der Erfindung, eine Halbleiterverbundanordnung der eingangs genannten Art so weiterzubilden, daß noch kürzere Schaltzeiten und eine geringere Restspannung am Transistor zu erzielen sind und die Anordnung sich mit geringem technischen Aufwand realisieren läßt.
Hierzu wird bei einer Halbleiterverbundanordnung entsprechend der eingangs gegebenen Definition erfindungsgemäß vorgesehen, daß der unterhalb der Schottkydiode D liegende Teil der vergrabenen Schicht von dem über die Anschlußelektrode der Kollektorzone kontaktierten Teil der vergrabenen Schicht durch einen die normale, schwächere Dotierung der Kollektorzone aufweisenden Bereich getrennt ist.
Die Erfindung wird anhand der Fig.3 —10 näher erläutert.
Bei einer Halbleiterverbundanordnung gemäß der F i g. 3 ist die durch den Kollektorbahnwiderstand Ra bedingte Verkopplung zwischen der Schottkydiode und dem Kollektorstromkreis im Vergleich zu einer Realisierung gemäß F i g. 1 reduziert. Hierzu ist die vergrabene Schicht 2 in zwei Teile 2' und 2" unterteilt, wobei der eine dieser beiden Teile, der Teil 2', in unmittelbarem Zusammenhang mit dem Kollektorkontaktierungskanal 7 stehen kann, während der der Schottkydiode D näher liegende Teil 2" ohne Verbindung mit dem Kollektorkontaktierungskanal 7 gehalten ist. Bevorzugt ist dieser Teil 2" als eine sogenannte schwimmende, also kontaktlose Zone ausgebildet.
Die Anordnung der Unterbrechungsstelle zwischen den beiden Teilen der vergrabenen Schicht 2 ergibt sich aus der Überlegung, daß der größere Teil des Kollektorstroms te von dem mit der Kollektorelektrode 8 kontaktierten Teil 2' aufgefangen werden soll. Andererseits soll aber auch die Schottkydiode ihre Funktion ausüben können. Die Breite der Unterbre
chungsstelle zwischen den beiden Teilen 2' und 2" der vergrabenen Schicht 2 bestimmt u.a. die Größe des Kopplungswiderstandes Rt und soll derart eingestellt werden, daß Rk = ρ · (Rdz + Rc i), wobei der Faktor ρ etwa den Wert 1 bis 10 hat Der Teil 2" der vergrabenen Schicht hat die Aufgabe, den Wert des Bahnwiderstandes Rd2 für den Strom der Schottkydiode D kleinzuhalten.
Die im Vergleich zu der konventionellen Halbleiterverbundanordnung gemäß F i g. 1 stark verminderte Verkopplung der Stromkreise für Id und Ic ist durch die Breite der Unterbrechungsstelle bzw. den spezifischen Widerstand des Halbleitermaterials an der Unterbrechungsstelle bestimmt Da die epitaktische Schicht 3 und somit auch die Kollektorzone 4 des Transistors T wesentlich hochohmiger als die Teile 2' und 2" der vergrabenen Schicht 2 eingestellt ist, genügt schon eine schmale Unterbrechungsstelle etwa mit einer Breite von s bis 3 s, wobei s die Märke der vergrabenen Schicht bedeutet. Die Lage der Unterbrechungsstelle (z. B. näher zum Kollektorkontaktierungskanal 7 oder näher zur Schottky-Diode D hin) beeinflußt die Widerstände Ra bzw. Rjj und damit die Restspannung U0 bzw. die Schaltgeschwindigkeit des Transistors.
Bei schwacher Ansteuerung (I8 + h < Ic), d. h. bei kleinen Schaltgeschwindigkeiten, ist durch die Unterbrechungsstelle zwischen den beiden Teilen 2' und 2" der vergrabenen Schicht 2 der Wert des Widerstandes Ra etwas vergrößert, was sich in einem etwas erhöhten Wert der Restspannung U0 bemerkbar macht.
Hat man aber eine starke Übersteuerung (Ib + fo-k Ic), so liefert die Anordnung gemäß der Erfindung eine kleinere Restspannung als die sonst baulich und abmessungsmäßig äquivalente herkömmliche Ausführungsform gemäß Fig. 1, da der Strom Id fast keinen Beitrag zur Restspannung liefert. Der Transistor ist außerdem schneller, da der Strom Ic die Klemmwirkung der Schottkydiode D nicht so stark wie die konventionelle Anordnung abschwächt.
Die verringerte Restspannung der erfindungsgemäßen Anordnung erlaubt die Verwendung kleinerer Transistorstrukturen, was wiederum zu einer Erhöhung der Geschwindigkeit und zu höherer Packungsdichte führt.
Bei niedrigen Temperaturen, d. h. von etwa 0° —25° C, ist die ansteigende Restspannung UJ, bei höheren Temperaturen, d. h. von etwa 25° bis etwa 700C, die Neigung zur Sättigung die bestimmende Grenze für den Arbeitsbereich. Daher wird eine Anordnung mit kleiner Restspannung auch den Betrieb in einem größeren Temperaturbereich als die herkömmlichen Strukturen ermöglichen.
Anhand der F i g. 5, 5a, 5b und 5c wird die Anordnung der Unterbrechungsstelle in der vergrabenen Schicht 2 und deren Einfluß auf die Eigenschaften der Halbleiterverbundanordnung für sogenannte kleine Strukturen, d. h. also Anordnungen mit etwa 10—40 μη Emitterlänge a, kurz dargelegt. Die Figuren stellen die Anordnungen von oben, d. h. oberhalb der epitaktischen Schicht 3 aus gesehen, dar, wobei die in F i g. 5 gezeigte Anordnung der Kollektorelektrode 8, der Emitterelektrode 9, des kombinierten Basis-Schottkykontaktes 10, 11, der Basiszone 5, der Emitterzone 6 und des möglichen Kollektoranschlußkanals 7 für die drei speziellen Ausführungsformen gemäß Fig. 5a, 5b und 5c unter unverändertem Maßstab gilt.
Soll die Anordnung eine extrem niedrige Restspannung U0 aufweisen, so wird man die Unterbrechungsstel-
le zwischen den beiden Teilen 2' und 2" der vergrabenen Schicht etwa in der aus F i g. 5a ersichtlichen Weise zwischen der Projektion der Emitterzone 6 und der Projektion der kombinierten Basis-Schottkyelektrode 10/11 auf die Ebene der vergrabenen Schicht 2 anordnen. Sind die Anforderungen an niedriger Restspannung weniger scharf, so wird man die Unterbrechungsstelle zwischen den beiden Teilen 2' und 2" etwas weniger stark als im Falle der F i g. 5a gegen die Schottky-Diode D verschieben und etwa die aus F i g. 5b ersichtliche »Mittellage« verwenden, welche zu einer schnelleren Anordnung im Vergleich zu der bekannten Anordnung gemäß F i g. 1 mit kleiner Restspannung führt. Soll hingegen die Schaltgeschwindigkeit besonders stark erhöht sein, so wird man die Unterbrechungsstelle noch weiter von der Schottkydiode D wegrücken. Es wird darauf hingewiesen, daß die Außenkanten der beiden Teile 2' und 2" der vergrabenen Schicht 2 ihre Lage in den drei Fällen 5a, 5b und 5c unverändert beibehalten können.
Die Herstellung der Unterbrechungsstelle der vergrabenen Schicht ist auf verschiedene Weisen möglich. Eine Möglichkeit besteht darin, die vergrabene Schicht 2 bereits von vornherein zweiteilig durch maskiertes Eindiffundieren entsprechender Dotierungsstoffe an der Oberfläche des Substrats 1 zu erzeugen. An die Stelle der maskierten Diffusion kann auch maskierte Implantation, z. B. unter Verwendung von aus S13N4 bestehenden Implantationsmasken, treten. Danach erfolgt die Abscheidung der epitaktischen Schicht 3 sowie die Herstellung der Basiszone 5, der Emitterzone 6 und der Kontaktierungen in üblicher Technik.
Eine andere Möglichkeit sieht vor, die vergrabene Schicht 2 zunächst in zusammenhängender Form zu erzeugen, um sie dann später, d. h. nach der Abscheidung der epitaktischen Schicht 3, durch von der Rückseite des Substrats 1 auszuführende Maßnahmen ganz oder teilweise in die beiden Teile 2' und 2" aufzuteilen. Beispielsweise kann man durch Photolackätztechnik von der Rück- oder Unterseite des Substrats 1 aus eine Vertiefung bis zur vergrabenen Schicht vortreiben und auf diese Weise deren teilweise, vorzugsweise jedoch vollständige Aufteilung in die Teile 2' und 2" erreichen. Andere Möglichkeiten eröffnet die Ionenimplantation.
Hier wird man von der Rück- oder Unterseite (also der der epitaktischen Schicht 3 gegenüberliegenden Seite) des Substrats 1 aus entweder
a) eine bereits vorhandene vergrabene Schicht 2 durch auf die beabsichtigte Unterbrechungsstelle lokalisierte Implantation von den entgegengesetzten Leitungstyp zu dem der vergrabenen Schicht 2 erzeugenden dotierten Ionen eine hochohmige, insbesondere eigenleitende Unterbrechungsstelle erzeugen oder
b) die vergrabene Schicht 2 von vornherein in zwei getrennten Teilen 2' und 2" durch entsprechendes Einschießen von den Leitungstyp der vergrabenen Schicht bedingenden Ionen erzeugen.
Da die Eindringtiefe der Ionen in erster Linie durch deren kinetische Energie, also das beschleunigende elektrische Feld, festgelegt ist, lassen sich die unter a) und b) angegebenen Möglichkeiten ohne weiteres von der Unterseite der Substratscheibe 1 auch nach dem Aufbringen der epitaktischen Schicht 3 durchführen.
Dies eröffnet die Möglichkeit, die beiden Teile der vergrabenen Schicht ganz am Schluß des Herstellungsprozesses, also nach der Erzeugung der Zonen 5, 6, 7 und der Kontakte 8,9,10/11 vorzunehmen, da die in der epitaktischen Schicht 3 erzeugten Zonen des Transistors Γ von den von der Unterseite der Substratscheibe aus vorgenommenen Implantationsvorgängen nicht betroffen werden und eine thermische Behandlung zur Ausheilung der durch die Implantation im Substrat 1 bzw. in den Teilen 2' bzw. 2" der vergrabenen Schicht entstandenen Kristallfehler entweder überhaupt nicht erforderlich oder nur kurzdauernd ist, so daß die durch die Dotierung der Zonen 4,5 und 6 des Planartransistors T bedingten elektrischen Eigenschaften nachträglich durch diesen Implantationsvorgang keine Verschlechterung erfahren.
Bei größeren Strukturen hat man die Möglichkeit, zwei oder noch mehl Emitterzonen 6 mit der zugehörigen Kontaktierung anzubringen. Damit bringt die Unterbrechung der vergrabenen Schicht 2, also die Auftrennung in die beiden Teile 2' und 2" eine noch stärkere Entkopplung als es bei kleinen Strukturen möglich ist. In F i g. 6 ist eine erste Möglichkeit, in F i g. 7 eine zweite Möglichkeit dargestellt. Die Anordnungen sind wiederum von oben her in Richtung auf die epitaktische Schicht her gesehen dargestellt. Bei der Anordnung nach Fig.6, deren linke Hälfte die Anordnung der Zonen an der Oberseite der epitaktischen Schicht 3 und deren linke Hälfte die Anordnung der beiden Teile der vergrabenen Zone 2 in bezug auf die Zonen des Transistors Γ und die Schottky-Diode D erkennen läßt, befinden sich die beiden Emitterzonen des Transistors T sowie der Kollektoranschluß 8 auf derselben Seite der Schottkydiode D, bei der Anordnung gemäß Fig.7 sind die beiden Emitter 6 des Transistors Tbeiderseits der Schottkydiode angeordnet.
Weitere vorteilhafte Ausgestaltungen sind in Fig.8
und 9 dargestellt, bei denen ebenfalls die linke Hälfte die Anordnung der Emitterzonen und der Basiszone in bezug auf den kombinierten Schottky-Basiskontakt
to 10/11 zeigt, während die rechte Hälfte die Anordnung der beiden Teile der vergrabenen Schicht in bezug auf die linke Hälfte der jeweiligen Figur erkennen läßt.
Im folgenden wird kurz über Meßergebnisse an Versuchsstrukturen berichtet:
Verglichen wurden zwei auf der Linie der F i g. 1 und 3 hergestellte Halbleiterverbundanordnungen mit gleichen Abmessungen und Dotierungskonzentrationen, die wie folgt gewählt wurden:
Substrat 1: ρ+-leitend, spezifischer Widerstand 8 Ω - cm
Epi-Schicht 3 und Kollektor 4: η-leitend, spezifischer Widerstand 0,3 Ω · cm
Basiszone 5: p-leitend. Schichtwiderstand 230 Ω per Quadrat
Emitterzone 6: n+-Ieitend, Schichtwiderstand 7,5 Ω per Quadrat
Vergrabene Schichten 2', 2", Schichtwiderstand 30 Ω per Quadrat
Emitterlänge a (d. h. die Länge der dem Schottkykontakt zugewandten Kante der Emitterzone 6) 21 μιτι, Fläche des Kontaktteils 11 des kombinierten Schottky-Basiskontaktes 240 μπι2. Breite der Unterbrechung in der vergrabenen Schicht (Abstand der Teile 2' und 2") etwa 12μπι. Die Lage und Breite der Unterbrechung waren nicht optimiert Außerdem ist durch die mit der epitaktischen Erzeugung der Schicht 3, sowie die nachfolgenden Dotierungsprozesse bedingte Erwärmung verbundene Ausdiffusion von Dotierungsstoff aus
den beiden Teilen 2' und 2" die ursprünglich eingestellte Breite der Unterbrechung reduziert worden, so daß sich nur ein Kopplungswiderstand /?< von ungefähr 150 Ohm ergab, während er bei der zum Vergleich herangezogenen konventionellen Anordnung gemäß Fig. 1 zu vernachlässigen ist. Die Anordnung der Unterbrechungsstelle in der vergrabenen Schicht 2 war außerdem nach den Gesichtspunkten gemäß Fig. 5b gewählt. Es ergaben sich mit den soeben angegebenen Werten folgende wesentliche Eigenschaften: iu
Konventionelle Halbleiterverbundanordnung gemäß Fig.l:
Bei einem Verhältnis von Ansteuerstrom zu Kollektorstrom von
15
= 1,9 bis 0,78
beträgt die Restspannung Un 254 mV bis 340 mV. Die Messung der Flankenlaufzeit bei einem 3stufigen Inverter ergibt den Wert 14 ns.
Erfindungsgemäße Halbleiterverbundanordnung gemäß F ig. 3:
Unter den gleichen Bedingungen ist LO 167 mV bis 326 mV, die Flankenlaufzeit 11,3 ns.
Zu erwähnen ist, daß die Oberfläche der Transistoren abgesehen von den Kontaktstellen in üblicher Weise mit einer Schicht aus anorganischem elektrischem Isoliermaterial bedeckt ist. Sie ist jedoch in den Figuren nicht dargestellt. Die Kontakte 8 und 9 bestehen aus Aluminium u:id sind sperrfrei ausgebildet. Der kombinierte Basis-Schottkykontakt 10/11 kann ebenfalls aus Aluminium bestehen, wobei beim Aufbringen dafür Sorge zu tragen ist, daß zwischen der epitaktischen Schicht 3 bzw. Kollektorzone 4 und der Elektrode 11 eine gleichrichtende Verbindungs, also ein Schottkykontakt, entsteht. Hinsichtlich Einzelheiten der Herstellung kann auf den Stand der Technik verwiesen werden.
Zu bemerken ist ferner, daß auch die Ausgestaltung des Planartransistors Tals pnp-Transistor möglich ist. In to diesem Falle wird die vergrabene Zone ρ+ -leitend und der Schottkykontakt ist so zu wählen, daß er eine gleichrichtende Verbindung zu der p-leitenden Kollektorzone des Planartransistors T ergibt, während die η-leitende Basiszone sperrfrei zu kontaktieren wäre. Das Verlangte wird z. B. durch Aluminium als Material für den Schottky-Basiskontakt 10/11 geleistet. Schließlich ist auch noch die Anwendung anderer Halbleitermaterialien als Silicium, z. B. GaAs, möglich.
Die in Fig. 10 dargestellte Anordnung sieht zwei Schottkydioden D\ und Dj zur Beaufschlagung eines Planartransistors Γ vor, wobei die erste dieser Dioden D] in analoger Weise wie bei der Anordnung gemäß F i g. 3 den Planartransistor T zum Schottkytransistor ergänzt. Die zweite Schottkydiode Di hat die Aufgabe, den Kollektor 4 des Schottky-Transistors T zu kontaktieren. Aus diesem Grund ist der Kopplungsgrad zwischen dem Kollektorbahnwiderstand und der ersten Schottkydiode D\ vermindert, zwischen dem Kollektorbahnwiderstand und der zweiten Schottkydiode D2 hingegen vergrößert. Hierzu ist eine aus drei Teilen bestehende vergrabene Schicht 2 zwischen dem p-leitenden Substrat 1 und der η-leitenden epitaktischen Schicht 3 vorgesehen. Im Interesse der Entkopplung ist, wie bei Fig. 3, der unterhalb des kombinierten Schottky-Basiskontaktes 10/11 befindliche Teil 2" der vergrabenen Schicht 2 von den beiden anderen miteinander zusammenhängenden Teilen 2" und 2* dieser Schicht völlig abgesetzt, wobei die Breite der Unterbrechungsstelle nach den bereits oben dargelegten Gesichtspunkten zu bemessen ist. Die unterhalb der zweiten Schottkydiode D? angeordnete Verlängerung 2* der vergrabenen Schicht 2 ist hingegen von merklich besserer elektrischer Leitfähigkeit als die beiden Teile 2' und 2" der vergrabenen Schicht 2, also im Beispielsfall vom n++-Typ. Der Schottkykontakt 14 der zweiten Schottkydiode ist derart gewählt, daß er zugleich die Funktion der Kollektorelektrode 8 erfüllt. Der Vorteil einer solchen Anordnung ist die verkleinerte Restspannung und dadurch mögliche kleinere Struktur eines Schottkytransistors mit einer Auskopplung des Kollektors über eine Schottkydiode und eine größere Geschwindigkeit dieser Anordnung. Die Anwendung empfiehlt sich besonders für sehr schnelle Schaltungen der Schottkytechnik, wo zur Erzielung hoher Signalgeschwindigkeiten mit sehr geringen Pegelunterschieden gearbeitet wird, z. B. mit Basis-Emitter-Flußspannung eines Schottkytransistors für den High-Pegel und der Restspannung eines Schottkytransistors mit Kollektorauskopplung über eine Schottkydiode als Low-Pegel.
Die bereits erwähnte Implantationstechnik — insbesondere von der Unterseite des Substrats aus — läßt eine vorteilhafte Ausgestaltung der vergrabenen Schicht 2 dahingehend zu, daß diese unterhalb der Schottkykontakte näher an die Oberfläche der epitaktischen Schicht 3 herangeführt wird, als unterhalb des Transistors T. Dadurch werden die entsprechenden Bahnwiderstände verkleinert.
Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiterverbundanordnung mit einem Planartransistor und einer Schottkydiode in einem Halbleiterkristall, bei der im Bereich der Oberfläche der Basiszone und der Kollektorzone des Planartransistors eine zusammenhängende Metallisierung angebracht ist, die mit der Kollektorzone einen Schottkykontakt und mit der Basiszone des Planartransistors einen sperrfreien Kontakt bildet und bei der ferner unterhalb der Kollektorzone des Planartransistors und unterhalb der Schottkydiode eine stärker als die Kollektorzone dotierte vergrabene Schicht vom Leitnngstyp der Kollektorzone vorgesehen ist, dadurch gekennzeichnet, daß der unterhalb der Schottkydiode (D, D\) liegende Teil (2") der vergrabenen Schicht von dem Ober die Anschlußelektrode (8, 14) der Kollektorzone (4) kontaktierten Teil (2') der vergrabenen Schicht durch einen die normale, schwächere Dotierung der Kollektorzone (4) aufweisenden Bereich getrennt ist
2. Anordnung nach Anspruch 1, bei der die Zonen des Transistors in einer epitaktischen Halbleiterschicht angebracht sind, dadurch gekennzeichnet, daß sich die beiden getrennten Teile (T, 2") der vergrabenen Schicht an der Grenze zwischen der epitaktischen Halbleiterschicht (3) zum Substrat (1) befinden.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der sich unterhalb der Basiszone (5) des Transistors (T) befindende Teil (2') der vergrabenen Schicht an der von der Schottkydiode (D) abgewandten Seite der Basiszone (5) des Planartransistors (T) sich über die Basiszone (5) hinaus erstreckt, daß oberhalb der dadurch bedingten Verlängerung (2*) des Teiles (2') der vergrabenen Schicht (2) ein mit dem Material der epitaktischen Schicht (3) eine zweite Schottkydiode (Di) bildender Schottkykontakt vorgesehen und der elektrische Anschluß des Teiles (2') der vergrabenen Schicht (2) über diesen Schottkykontakt (14) vorgenommen ist.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der sich unterhalb der Basiszone (5) des Transistors (T) befindende Teil (2') der vergrabenen Schicht (2) derart ausgebildet ist, daß der Kopplängsgrad zwischen der zweiten Schottkydiode (D2) und dem Kollektor- bzw. dem Emitterbahnwiderstand vergrößert ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die sich unterhalb der zweiten Schottkydiode (Di) befindende Verlängerung (2*) der vergrabenen Schicht im Vergleich zu dem sich unterhalb der Basiszone (5) befindenden Rest des dem Transistor (T) zugeordneten Teiles (2') der vergrabenen Schicht eine erhöhte elektrische Leitfähigkeit aufweist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Abstand der Teile (2', 2*; 2") der vergrabenen Schicht von der die elektrischen Anschlüsse führenden Oberflächenseite unterhalb eines Schottkykontaktes (11,14) reduziert ist.
7. Verfahren zum Herstellen einer Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die beiden Teile (2', 2") der vergrabenen Schicht durch Implantation, insbesondere nach Beendigung der übrigen Dotierungsmaß
nahmen, hergestellt werden.
DE2639799A 1976-09-03 1976-09-03 Halbleiterverbundanordnung Expired DE2639799C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2639799A DE2639799C2 (de) 1976-09-03 1976-09-03 Halbleiterverbundanordnung
US05/826,939 US4178603A (en) 1976-09-03 1977-08-22 Schottky transistor with low residual voltage
FR7725818A FR2363895A1 (fr) 1976-09-03 1977-08-24 Dispositif composite a semi-conducteurs
IT27164/77A IT1087375B (it) 1976-09-03 1977-09-01 Dispositivo composito a semiconduttori
JP10576377A JPS5331976A (en) 1976-09-03 1977-09-02 Composite semiconductor device and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2639799A DE2639799C2 (de) 1976-09-03 1976-09-03 Halbleiterverbundanordnung

Publications (2)

Publication Number Publication Date
DE2639799A1 DE2639799A1 (de) 1978-03-09
DE2639799C2 true DE2639799C2 (de) 1984-04-12

Family

ID=5987116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2639799A Expired DE2639799C2 (de) 1976-09-03 1976-09-03 Halbleiterverbundanordnung

Country Status (5)

Country Link
US (1) US4178603A (de)
JP (1) JPS5331976A (de)
DE (1) DE2639799C2 (de)
FR (1) FR2363895A1 (de)
IT (1) IT1087375B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156356A (en) * 1979-05-11 1980-12-05 Mitsubishi Electric Corp Semiconductor ic and manufacture thereof
JPS55156357A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Ic device
JPS6281120A (ja) * 1985-10-03 1987-04-14 Fujitsu Ltd 半導体装置
US4814852A (en) * 1987-12-07 1989-03-21 Motorola, Inc. Controlled voltage drop diode
JP4646297B2 (ja) 2005-02-10 2011-03-09 不二精工株式会社 2重円筒によるコードで補強されたゴムシートの製造装置及び製造方法
CN112533538B (zh) * 2018-08-24 2024-04-16 株式会社岛津制作所 X射线摄影装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3463975A (en) * 1964-12-31 1969-08-26 Texas Instruments Inc Unitary semiconductor high speed switching device utilizing a barrier diode
US3506893A (en) * 1968-06-27 1970-04-14 Ibm Integrated circuits with surface barrier diodes
JPS555295B2 (de) * 1971-09-10 1980-02-05
US3967307A (en) * 1973-07-30 1976-06-29 Signetics Corporation Lateral bipolar transistor for integrated circuits and method for forming the same
US3943554A (en) * 1973-07-30 1976-03-09 Signetics Corporation Threshold switching integrated circuit and method for forming the same
US3877050A (en) * 1973-08-27 1975-04-08 Signetics Corp Integrated circuit having guard ring schottky barrier diode and method
US4054898A (en) * 1973-09-28 1977-10-18 Robert Bosch Gmbh Switching system to short-circuit a load with minimum residual voltage
US4032962A (en) * 1975-12-29 1977-06-28 Ibm Corporation High density semiconductor integrated circuit layout

Also Published As

Publication number Publication date
US4178603A (en) 1979-12-11
JPS5331976A (en) 1978-03-25
JPS63953B2 (de) 1988-01-09
DE2639799A1 (de) 1978-03-09
FR2363895A1 (fr) 1978-03-31
IT1087375B (it) 1985-06-04
FR2363895B1 (de) 1984-04-13

Similar Documents

Publication Publication Date Title
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3136682C2 (de)
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3806164C2 (de)
DE1564411B2 (de) Feldeffekt Transistor
DE1283399B (de) Feldeffekt-Transistor mit zwei ohmschen Elektroden und mit einer isolierten Steuerelektrode
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE112015006008B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2639799C2 (de) Halbleiterverbundanordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE3142644C2 (de) Halbleiteranordnung mit in einem Halbleiterkörper angeordneten Bipolartransistor und Diode
DE2702451B2 (de) Halbleiteranordnung
DE3002897A1 (de) Torgesteuerter halbleiterbaustein
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE2607194C2 (de) Halbleiteranordnung
DE2954286C2 (de) Halbleiterbauelement
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2012945C3 (de) Halbleiterbauelement
DE2909795C2 (de) Halbleiter-Schaltvorrichtung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee