DE1539090B1 - Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents
Integrierte Halbleiteranordnung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE1539090B1 DE1539090B1 DE19651539090 DE1539090A DE1539090B1 DE 1539090 B1 DE1539090 B1 DE 1539090B1 DE 19651539090 DE19651539090 DE 19651539090 DE 1539090 A DE1539090 A DE 1539090A DE 1539090 B1 DE1539090 B1 DE 1539090B1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- diode
- conductivity type
- surface layer
- extends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/617—Combinations of vertical BJTs and only diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/062—Gold diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/901—Capacitive junction
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
1 2
Die bekannten Kondensatoranordnungen in inte- Die Erfindung geht aus von einer integrierten
grierten Halbleiteranordnungen bestehen aus Dioden, Halbleiteranordnung, bestehend aus einer Halbleiterdie
im allgemeinen durch aufeinanderfolgende DifEu- scheibe mit einer Trägerschicht eines Leitfähigkeitssionen
von Verunreinigungen entgegengesetzten Lei- typs und einer darauf befindlichen Oberflächentungstyps
in eine in bekannter Weise isolierte Tasche 5 schicht des entgegengesetzten Leitfähigkeitstyps, die
des Halbleitermaterials ausgebildet werden. durch mindestens eine Trennwand des ersten Leit-
Die erste Diffusion für die Diodenanordnung wird fähigkeitstyps mit einer oberflächlichen Fremdstoffgleichzeitig
mit der Basisdiffusion für die Transistor- konzentration von wesentlich mehr als 1018 Atomen/
anordnungen durchgeführt und ergibt demzufolge cm3, die sich durch die Oberflächenschicht hindurch
eine verhältnismäßig geringe Oberflächenkonzentra- io von der Außenfläche derselben zur Trägerschicht
tion von der Größenordnung von etwa 1018 Atomen/ erstreckt, in mehrere isolierte Abschnitte zerlegt
cm3. Infolgedessen ist die entstehende Kapazität je wird, wobei die Halbleiteranordnung mindestens M-Flächeneinheit
recht klein, nämlich typisch etwa gende Teile aufweist:
800 pF/mirf. Um einen· Kondensator größerer Kapa- a) ein Diodenteil, dessen eine Zone mit dem ersten
zitat zu bilden müssen also unverhaltmsmaßig große 15 Leitfähigkeitstyp sich von der Außenfläche in
Flachen und Räume der mtegnerten Schaltung be- einen der Abschnitte der oberflächenschicht er-
reitgestellt werden , n ' " , . . , streckt und dessen andere Zone vom entgegen-
Ferner zeigt sich, daß die soeben beschriebenen,· gesetzten Leitfähigkeitstyp auf der ersten Zone
durch doppelte Diffusion entstandenen Kondensator- ausgebildet ist und mit dieser einen pn-Über-
anordnungen verteilte i?C-Effekte zeigen, offenbar 20 bildet*
wegen des verhältnismäßig hohen spezifischen Wider- , λ . ~ . ' ^ ., , , , . ... „ , ■
Standes der untersten, zuerst diffundierten Zone. Die b) em Transistorteil, bestehend aus einer Kollektor-Anordnung
wirkt deshalb als abgestimmtes Schal- zone vom zweiten Leitfahigkeitstyp, Je sich von |
tungselement, dessen Kapazität stork von der Fre- de* Außenfläche der^Halbleiterscheibe in einen
quenz abhängt und das Impulse erheblich verzerrt. *5 8^6Ff Abschnitt der Oberflächenschicht er-Mit
dem bekannten Diffusionsverfahren lassen f.^, emer Basiszone vom ersten Leitfahig-
sich auch träge Dioden schlecht herstellen. Unter Jei'st??' die sich von der Außenflache in die
einer trägen Diode wird eine solche verstanden, bei Kollektorzone erstreckt und einer auf der Basis-
welcher der Übergang vom Durchlaßzustand des fnff bfndüchen Emitterzone vom zweiten
pn-Überganges zum Sperrzustand nach einer Polari- 30 Leitfahigkeitstyp unter Bi dung von pn-Übertätsumkehr
der angelegten Spannung verhältnis- SanSen mischen den einzelnen Zonen,
mäßig lange Zeit benötigt. Eine träge Diode benötigt Die Erfindung besteht darin, daß die erste Zone
etwa 50 Nanosekunden für die Umschaltung, wäh- des Diodenteils etwa die gleiche oberflächliche
rend eine schnelle Diode etwa 3 Nanosekunden Fremdstoffkonzentration wie die Trennwand hat, die
braucht. 35 jedoch höher als diejenige der Basiszone des Tranin einem integrierten Schaltkreis, der für eine sistorteils ist, und daß die Emitterzone des letzteren
logische Aufgabe bestimmt ist, soll im allgemeinen eine oberflächliche Fremdstoffkonzentration hat, die
die gesamte Schaltfunktion so rasch wie möglich etwa gleich groß wie diejenige der anderen Diodenablaufen.
Es gibt jedoch Fälle, bei denen die rasche zone, aber höher als diejenige der Basiszone des
Arbeitsweise bestimmter Komponenten zu einer Ver- 40 Transistorteils ist.
zögerung der Schaltfunktion des gesamten Schalt- Mit dieser Anordnung lassen sich in einfacher
kreises führt. Dies gilt z.' B. für Dioden im Basiskreis Weise träge Dioden zusammen mit schnellen Dioden
eines Schalttransistors. und schnellen Transistoren in einer integrierten
Um die Schaltgeschwindigkeit bei den bekannten Halbleiteranordnung ausbilden. Die nach dem Ver- Λ
integrierten Schaltungen zu erhöhen, wird häufig die 45 fahren zur Herstellung der vorliegenden integrierten
ganze Anordnung einer Diffusion mit einem Metall Halbleiteranordnung hergestellten Dioden haben
unterworfen, das in die Zwischenräume des Halb- eine hohe Anfangsleitfähigkeit im Durchlaßbereich
leiter-Kristallgitters eindringt. Für diesen Zweck wird und geringe Temperaturempfindlichkeit,
häufig Gold verwendet, da es die Eigenschaft hat, Beide Zonen der Diodenanordnung sind stark
häufig Gold verwendet, da es die Eigenschaft hat, Beide Zonen der Diodenanordnung sind stark
die Lebensdauer der Träger in einem Halbleiter 50 dotiert. Im Gegensatz zu den bekannten Herstellungsherabzusetzen,
so daß Speichereffekte vermieden verfahren wird die erste Diodenzone gleichzeitig mit
werden. Die Anwendung einer solchen Golddiffusion der Ausbildung der Trennwände und nicht mit den
macht aber bei den bekannten Herstellungsverfahren Transistorbasiszonen gebildet. Infolgedessen erhält
die Ausbildung von Trägerdioden äußerst schwierig. die erste Diodenzone im wesentlichen die gleiche
Aktive Dioden sollen ferner eine hohe Durchlaß- 55 Leitfähigkeit wie die Trennwände. Es wurde geleitfähigkeit
haben, um- gegen Rauschen unempfind- funden, daß die Diodenanordnung eine höhere Kalich
zu sein und eine kurze Anstiegzeit des Durch- pazitat je Flächeneinheit als bei den bekannten Anlaßstromes
aufzuweisen. Auch sollen die Dioden- Ordnungen hat und daß sie als träge Diode arbeitet,
anordnungen weitgehend unempfindlich gegen Tem- auch wenn die integrierte Halbleiteranordnung im
peraturschwankungen sein. Die in bekannter Weise 30 ganzen einer Golddiffusion unterzogen wird, um die
hergestellten Diodenanordnungen lassen auch in Lebensdauer der Träger herabzusetzen,
dieser Hinsicht zu wünschen übrig. Einige Ausführungsbeispiele der Erfindung wer- .
dieser Hinsicht zu wünschen übrig. Einige Ausführungsbeispiele der Erfindung wer- .
Aufgabe der Erfindung ist es, eine integrierte den nachstehend an Hand der Zeichnung erläutert.
Halbleiteranordnung zu schaffen, deren- Diodenteile Hierin ist
eine hohe Kapazität je Flächeneinheit, gute Impuls- 65 Fig. 1 ein Teilschnitt einer integrierten Schaltung
Übertragung und geringe Frequenzabhängigkeit zeigen bekannter Art,
und deren Herstellung trotzdem nicht allzu schwie- Fig. 2 ein Teilschnitt einer integrierten HaIb-
rig ist. leiteranordnung nach der Erfindung,
3 4
Fig. 3A bis 3G entsprechende Schnitte in ver- Es wurde gefunden, daß die gemäß Fig. 2 hergeschiedenen
Verfahrensstufen der Herstellung einer stellten Dioden eine erhebliche Trägheit bei der UmAnordnung nach F i g. 2, schaltung aus der Durchlaßrichtung in die Sperrich-
F ig. 4 das Schaltbild eines typischen Schaltkreises, rung aufweisen, auch wenn eine Golddiffusion durchder
erfindungsgemäß als integrierte Schaltung aus- 5 geführt wurde. Dieser unerwartete Vorteil gestattet
gebildet werden kann, und eine zusätzliche Anpassungsfähigkeit im Entwurf
F i g. 5 ein Teilschnitt einer integrierten Halb- integrierter Schaltungen. Dies gilt insbesondere für
leiteranordnung mit abgeänderter Diodenanordnung. bestimmte integrierte Schaltungen, die schnelle
Fig. 1 zeigt eine Halbleiteranordnung bekannten Schalttransistoren und träge Dioden enthalten sollen.
Aufbaus mit einem Transistorteil T und einem io Die vorliegende Anordnung kann leicht nach
Diodenteil D, die elektrisch voneinander getrennt, Verfahren hergestellt werden, die mit den bei der
aber baulich vereinigt sind. Ein p-leitendes Substrat Herstellung integrierter Schaltungen üblicherweise
10 dient als Träger für die einzelnen Zonen, welche angewandten Techniken vereinbar sind. Die Dioden-
die aktiven Teile der Anordnungen bilden, und anordnungen können also gleichzeitig mit den anunterstützt die elektrische Trennung derselben. Der 15 deren Bauelementen der integrierten Schaltung auf-
Transistorteil besteht aus den Zonen 12, 14 und 16 gebaut werden.
von abwechselndem Leitungstyp, zwischen denen Fig. 3 A bis 3 G zeigen den Herstellungsgang einer
sich die pn-Übergänge 13 und 15 befinden, welche Anordnung nach Fig. 2. Gemäß Fig. 3A befindet
die Emittergrenzschicht und die Kollektorgrenz- sich auf einer der Hauptoberflächenseiten des n-leischicht
darstellen. 20 tenden Trägers 50 eine Diffusionsmaske 51a mit
Der an die Kollektorzone 16 anschließende Be- Fenstern für die Diffusion einer η-Leitung bewirkenreich
36 mit stärker dotiertem η-leitendem Material den Verunreinigung in die Oberfläche des Trägers,
bildet einen Teil des Kollektors und unterstützt die Durch die Diffusion werden die Bereiche 86 und 88
Erzielung eines geringen Sättigungswiderstandes des gebildet, die später durch eine epitakisch aufgewach-Kollektors.
An den Zonen 12, 14 und 36 sind Kon- 25 sene Schicht überdeckt werden,
takte 22, 24 und 26 für Emitter, Basis und Kollektor F i g. 3 B zeigt die Anordnung nach der Bildung angebracht. einer η-leitenden Schicht 90 durch epitaktisches
takte 22, 24 und 26 für Emitter, Basis und Kollektor F i g. 3 B zeigt die Anordnung nach der Bildung angebracht. einer η-leitenden Schicht 90 durch epitaktisches
Der Diodenteil besteht aus den Zonen 18 und 20 Wachstum auf der Oberfläche des Trägers 50. Hierentgegengesetzten
Leitungstyps, zwischen denen sich bei bildet sich eine Grenzschicht 91 zwischen epitakder
pn-übergang 19 befindet. Die Zonen 18 und 20 30 tischer Schicht und Träger.
sind mit Kontakten 28 und 30 versehen. Vom Träger F i g. 3 C zeigt die Anordnung nach Durchführung
10 zur Außenfläche der Anordnung erstreckt sich einer selektiven Diffusion durch eine Diffusionseine p+-Wand39, welche die elektrische Trennung maske 51 b zur Bildung von p+-leitenden Zonen 79
des Transistorteils und des Diodenteils bewirkt. Die und 60, wobei die Zonen 79 zur Trennung der ein-Wand39
bildet einen pn-übergang 40 mit getrennten 35 zelnen Abschnitte der η-leitenden Schicht 90 dienen
n-Bereichen 16 und 37, in welche die aktiven Teile und die Zone 60 die Anode der Diodenanordnung
eingebettet sind. Im Diodenteil ist der Bereich 37 bildet.
ebenso wie die n+-Zone38 passiv. Eine passivie- Fig. 3D zeigt die Anordnung nach einer weiteren
rende Oberflächenschicht 11 erstreckt sich über die Diffusion eines Donators durch die Diffusionsmaske
Außenfläche der Anordnung und schützt die Stirn- 40 51c zur Bildung der Bereiche 96 und 98, die jeweils
flächen der pn-Übergänge. einen Ring darstellen, der sich durch die n-leitende
F i g. 2 zeigt ein Ausführungsbeispiel der verbes- Schicht 90 hindurch erstreckt.
serten Anordnung nach der Erfindung. Die Teile der In Fig. 3E wurde eine weitere Diffusion eines
Fig. 2 sind mit Bezugsziffern versehen, welche die- Akzeptors durch eine Oxydmaske 51 d durchgeführt,
jenigen entsprechender Teile in Fig. 1 um 40 über- 45 um die Zone 54 in demjenigen Abschnitt der n-lei-
steigen. Der Transistorteil der Fig. 2 ist weitgehend tenden Schicht 90 zu bilden, der von dern+-leitenden
identisch mit demjenigen der Fig. 1, abgesehen Wand96 umschlossen wird und so die Zone56 in
davon, daß der untere Teil des Bereichs 76 nunmehr F i g. 2 darstellt. Die n+-leitenden Zonen 86 und 96
in die Oberfläche des Substrats 50 eingebettet und bilden zusammen die Zone 76 in Fig. 3E und 2.
nicht auf demselben ausgebildet ist. 50 Fig. 3F zeigt die Anordnung nach einer weiteren
Der Diodenteil weicht insofern von F i g. 1 ab, als selektiven Diffusion durch eine Maske 51 e mit einem
die Kathode 58 eine Zone darstellt, welche die Donator, der die Zonen 52 und 108 bildet. Diese
Anode 60, abgesehen von einem kleinen Oberflächen- Diffusion beendet die Bildung der Bereiche gemäß
teil, der für die Kontaktierung vorgesehen ist, voll- Fig. 2, wobei die Bereiche88, 98 und 108 gemeinständig umhüllt. Ferner ist die Anode 60 eine 55 sam die Zone 58, welche die Kathode der Diode
ρ+-Zone, also ungefähr ebenso stark dotiert wie die darstellt, bilden.
Kathode 58. Infolgedessen besitzt die Diodensperr- Fig. 3G schließlich zeigt die Anordnung nach
schicht 59 eine erheblich höhere Kapazität je Flächen- Aufbringung einer Oxydschicht 51/ auf der ganzen
einheit des Trägers 50 als bei einer Anordnung nach Oberfläche, an der die Diffusionsvorgänge durch-F
i g. 1, weil beiderseits der Sperrschicht 59 höhere 60 geführt wurden, und einer Schicht 110 aus mindestens
Verunreinigungskonzentrationen vorhanden sind. Die einem der Metalle Gold, Kupfer, Eisen und Mangan
starke Dotierung beiderseits der Sperrschicht 59 ergibt auf der entgegengesetzten Hauptoberflächenseite,
auch eine hohe Durchlaßleitfähigkeit mit den damit Beispieslweise kann zu diesem Zweck eine Goldverbundenen,
in der Einleitung erwähnten Vorteilen. schicht im Vakuum aufgedampft werden. Die Anord-
Die Anordnung der F i g. 2 ergab bei der Verwen- 65 nung wird dann erhitzt, um eine Diffusion des Metalls
dung in integrierten Schaltungen überraschender- durch den ganzen Halbleiter hervorzurufen, so daß
weise weitere Vorteile, die nicht allein durch eine es alle Teile desselben durchdringt. ' ·'■
Kapazitätsvergrößerung im Diodenteil erklärlich sind. Fig. 4 zeigt das Sehaltbild einer naöh-der-Erfin-
dung integrierten Schaltung. Es handelt sich um einen aus Dioden und einem Transistor bestehenden
logischen Schaltkreis, der die logische Verknüpfung NAND (negiertes UND) ausführt. Die Dioden D1,
D2 und D3 stehen beispielsweise für eine Mehrzahl 5
von schnellen Eingangsdioden, die hierbei verwendet werden können. Die Dioden D4, D3 und D8 sind träge
Dioden im Basiskreis des schnell schaltenden Transistors T. Die schnellen Dioden können in bekannter
Weise gemäß Fig. 1 hergestellt werden.
Der Schaltkreis nach F i g. 4 wurde, wie oben beschrieben,
integriert, wobei der Träger aus p-leitendem Silizium eine Dicke von etwa 0,2 mm und einen
spezifischen Widerstand von etwa 20 Ohm-cm hatte. Die epitaktische Schicht 90 wurde durch thermische
Reduktion von Süiziumtetrachlorid durch Wasserstoff gebildet, wobei eine Phosphorverunreinigung in
den Reagenzien vorhanden war, um einen spezifischen Widerstand von etwa 0,4 Ohm · cm in einer Schicht
mit einer Dicke von etwa 10 Mikrometer zu erzeugen. Die ohne Anschluß bleibenden Kollektorbereiche 86
und 88 wurden mit Phosphor erzeugt, wobei der Flächenwiderstand eines Quadrats nach der Diffusion
etwa 50 Ohm betrug und die Schichtdicke etwa 3 Mikrometer betrug.
Die Zonen 79 und 60 wurden durch Diffusion von
Bor gebildet, die fortgesetzt wurde, bis sich eine Oberflächenkonzentration von etwa XO20 Atomen/cms
und ein quadratischer Flächenwiderstand von etwa 5 OhrnQ ergab. Dies reicht aus, um zu gewährleisten,
daß die Diffusionsfront die diffundierten Bereiche 88 und 86 erreicht. In ähnlicher Weise wurde Phosphor
zur Ausbildung der Bereiche 96 und 98 verwendet, wobei die Oberflächenkonzentration etwa 1021 Atome/
cm3 betrug. Für die Transistorbasis 54 wurde Bor eindiffundiert, bis eine Oberflächenkonzentration von
etwa 1018 Atomen/cm3 erreicht war, während für die
Bereiche 52 und 108 eine Diffusion von Phosphor bis zu einer Oberflächenkonzentration von etwa
1021 Atomen/cm3 verwendet wurde. In jedem Falle
waren die Diffusionsmasken aus Siliziumdioxyd und wurden in bekannter Weise durch Photographieren
und Ätzen erzeugt.
Mit der vorliegenden Anordnung wurden die folgenden
Verbesserungen im Vergleich zu den bekannten Dioden nach Fi g. 1 erzielt. Die Einschaltzeit
wurde von 13 auf 7 Nanosekunden herabgesetzt. Die Abschaltzeit wurde von 40 auf 11 Nanosekunden
verkürzt. Die neuen Diodenanordnungen hatten eine Kapazität von etwa 2400pF/mm2, während die bekannten
Dioden etwa eine Kapazität von 800 pF/mm2 aufweisen.
Fig. 5 zeigt ein anderes Ausführungsbeispiel der Erfindung. Entsprechende Teile tragen Bezugszahlen,
deren zwei letzte Ziffern mit denjenigen in Fig. 2 überemstimmen. In diesem Falle wird die Diodensperrschicht
159 nur zwischen den Zonen 208 und gebildet. Wegen der Abnahme der Diffusionskonzentration in der Zone 160 befindet sich der am
stärksten dotierte Teil in der Nähe der Zone 208. Die geringe Kapazitätsverringerung bei dieser Anordnung
ist nicht erheblich. Es wurde jedoch gefunden, daß diese Anordnung eine steilere Durchlaßkennlinie
zeigt, so daß sie unempfindlicher gegen Rauschen ist.
Claims (5)
1. Integrierte Halbleiteranordnung, bestehend aus einer Halbleiterscheibe mit einer Trägerschicht
eines Leitfähigkeitstyps und einer darauf befindlichen Oberflächenschicht des entgegengesetzten
Leitfähigkeitstyps, die durch mindestens eine Trennwand des ersten Leitfähigkeitstyps mit
einer oberflächlichen Fremdstoffkonzentration von wesentlich mehr als 1O18 Atomen/cm3, die sich
durch die Oberflächenschicht hindurch von der Außenfläche derselben zur Trägerschicht erstreckt,
in mehrere isolierte Abschnitte zerlegt wird, wobei die Halbleiteranordnung mindestens
folgende Teile aufweist:
a) ein Diodenteil, dessen eine Zone mit dem ersten Leitfähigkeitstyp sich von der Außenfläche
in einen der Abschnitte der Oberflächenschicht erstreckt und dessen andere Zone vom entgegengesetzten Leitfähigkeitstyp auf der ersten Zone ausgebildet ist und
mit dieser einen pn-übergang bildet;
b) ein Transistorteil, bestehend aus einer Kollektorzone
vom zweiten Leitfähigkeitstyp, die sich von der Außenfläche der Halbleiterscheibe
in einen anderen Abschnitt der (| Oberflächenschicht erstreckt, einer Basiszone
vom ersten Leitfähigkeitstyp, die sich von der Außenfläche in die Kollektorzone
erstreckt, und einer auf der Basiszone befindlichen Emitterzone vom zweiten Leitfähigkeitstyp
unter Bildung von pn-Übergängen zwischen den einzelnen Zonen;
dadurch gekennzeichnet, daß die erste Zone (60, 160) des Diodenteils etwa die gleiche
oberflächliche Fremdstoffkonzentration wie die Trennwand (79, 179) hat, die jedoch höher als
diejenige der Basiszone (54) des Transistorteils ist, und daß die Emitterzone (52) des letzteren
eine oberflächliche Fremdstoffkonzentration hat, die etwa gleich groß wie diejenige der anderen
Diodenzone (58, 208), aber höher als diejenige der Basiszone (54) des Transistorteils ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Diodenzone
(60, 160) einen pn-übergang (59) mit einer ver- A
deckten Zone (88, 188) vom zweiten Leitfähig- ™
keitstyp bildet, welche unter dem betreffenden Abschnitt der Oberflächenschicht in der inneren
Grenzfläche (91) zu der Trägerschicht (50) liegt.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß eine weitere Zone (98)
vom zweiten Leitfähigkeitstyp sich im Diodenteil von der Außenfläche durch den Abschnitt der
Oberflächenschicht hindurch zu der verdeckten Zone (88) erstreckt und die erste Diodenzone (60)
unter Bildung eines pn-Überganges umgibt sowie die verdeckte Zone mit der zweiten Diodenzone
(58) verbindet, so daß ein einziger zusammenhängender pn-übergang (59) zwischen der ersten
Diodenzone einerseits und der zweiten Diodenzone, der weiteren Zone und der verdeckten Zone
andererseits vorhanden ist.
4. Verfahren zur Herstellung einer integrierten Halbleiteranordnung nach einem der Ansprüche 1
bis 3, gekennzeichnet durch die folgenden Schritte:
a) Epitaktische Bildung der Oberflächenschicht (90) auf der Trägerschicht (50);
b) Eindiffusion dotierender Verunreinigungen an bestimmten Stellen der Oberflächenschicht
derart, daß einerseits die Trennwände (79) zur Unterteilung der Oberflächenschicht
in isolierte Abschnitte und andererseits die erste Diodenzone (60) gebildet werden;
c) Bildung der Transistorbasiszone durch Eindiffusion dotierender Verunreinigungen in
einen anderen getrennten Abschnitt zur BiI-dung eines Kollektorübergangs mit der Oberflächenschicht;
d) Bildung der Emitterzone des Transistorteils und der zweiten Diodenzone mittels eines
weiteren Diffusionsvorganges.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor der epitaktischen Bildung
der Oberflächenschicht eine oder mehrere später verdeckte Zonen (88) ausgebildet werden, indem
entsprechende dotierende Verunreinigungen vom zweiten Leitfähigkeitstyp an einer oder mehreren
ausgewählten Stellen in die Trägerschicht (50) eindiffundiert werden.
Hierzu 1 Blatt Zeichnungen COPY
009517/Π8
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37996164A | 1964-07-02 | 1964-07-02 | |
| US57941866A | 1966-09-14 | 1966-09-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1539090B1 true DE1539090B1 (de) | 1970-04-23 |
Family
ID=27008838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19651539090 Pending DE1539090B1 (de) | 1964-07-02 | 1965-06-30 | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3441815A (de) |
| DE (1) | DE1539090B1 (de) |
| FR (1) | FR1442703A (de) |
| GB (1) | GB1073551A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0171597A1 (de) * | 1984-08-13 | 1986-02-19 | International Business Machines Corporation | Ladungspumpanordnung |
| FR2707060A1 (de) * | 1993-06-26 | 1994-12-30 | Bosch Gmbh Robert |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3639814A (en) * | 1967-05-24 | 1972-02-01 | Telefunken Patent | Integrated semiconductor circuit having increased barrier layer capacitance |
| US3525911A (en) * | 1968-06-06 | 1970-08-25 | Westinghouse Electric Corp | Semiconductor integrated circuit including improved diode structure |
| BE754677A (fr) * | 1969-08-11 | 1971-01-18 | Rca Corp | Circuits integres fonctionnant sur courant |
| US3713908A (en) * | 1970-05-15 | 1973-01-30 | Ibm | Method of fabricating lateral transistors and complementary transistors |
| US3770519A (en) * | 1970-08-05 | 1973-11-06 | Ibm | Isolation diffusion method for making reduced beta transistor or diodes |
| US3969750A (en) * | 1974-02-12 | 1976-07-13 | International Business Machines Corporation | Diffused junction capacitor and process for producing the same |
| US4130827A (en) * | 1976-12-03 | 1978-12-19 | Bell Telephone Laboratories, Incorporated | Integrated circuit switching network using low substrate leakage current thyristor construction |
| DE3004680A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten schaltungsanordnung |
| DE3004681A1 (de) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Integrierte schaltungsanordnung mit einer diode |
| DE3029553A1 (de) * | 1980-08-04 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung |
| US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
| GB2179494B (en) * | 1985-08-09 | 1989-07-26 | Plessey Co Plc | Protection structures for integrated circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3094633A (en) * | 1960-09-29 | 1963-06-18 | Itt | Semiconductor multiplanar rectifying junction diode |
| NL282779A (de) * | 1961-09-08 | |||
| NL297820A (de) * | 1962-10-05 | |||
| US3320485A (en) * | 1964-03-30 | 1967-05-16 | Trw Inc | Dielectric isolation for monolithic circuit |
| GB1050805A (de) * | 1964-06-23 | 1900-01-01 | ||
| US3312882A (en) * | 1964-06-25 | 1967-04-04 | Westinghouse Electric Corp | Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response |
-
1965
- 1965-05-28 GB GB22769/65A patent/GB1073551A/en not_active Expired
- 1965-06-30 DE DE19651539090 patent/DE1539090B1/de active Pending
- 1965-07-02 FR FR23364A patent/FR1442703A/fr not_active Expired
-
1966
- 1966-09-14 US US579418A patent/US3441815A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| None * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0171597A1 (de) * | 1984-08-13 | 1986-02-19 | International Business Machines Corporation | Ladungspumpanordnung |
| FR2707060A1 (de) * | 1993-06-26 | 1994-12-30 | Bosch Gmbh Robert |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1073551A (en) | 1967-06-28 |
| FR1442703A (fr) | 1966-06-17 |
| US3441815A (en) | 1969-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
| DE4223272C2 (de) | Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung | |
| DE1789206C3 (de) | Feldeffekt-Transistor | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2823967C2 (de) | ||
| DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
| DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3020609C2 (de) | Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element | |
| DE1589687A1 (de) | Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung | |
| DE1903870B2 (de) | Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung | |
| DE2556668B2 (de) | Halbleiter-Speichervorrichtung | |
| DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2141695A1 (de) | Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE1539090C (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3129487C2 (de) | ||
| DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3142618C2 (de) | Halbleiteranordnung mit Transistor und Widerstandszone | |
| DE2011630C3 (de) | Integrierte Halbleiterschaltung | |
| DE2053776A1 (de) | Integrierte Halbleiteranordnung | |
| DE1287218C2 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |