DE2623002A1 - Konverter - Google Patents

Description

Die Erfindung betrifft einen Konverter zur Umsetzung der Taktfrequenz digitaler Signale, wie er im Oberbegriff des Patentanspruchs 1 beschrieben ist.

Derartige Konverter sind bekannt (vgl. V.l. Johannes und R.H. McCullough, "Multiplexing of Asynchronous Digital Signals Using Pulse S tuff ing with Added - Bit Signaling¹¹, IEEE Transactions on Communication Technology, Bd. COM-14, Nr. 5 (Oktober 1966), S. 562 bis 568, insbes. S. 563). Ihm wird eine Folge von Eingangstaktimpulsen zugeführt, die jeweils erste Zeitschlitze definieren; ferner wird ihm während des Auftretens der ersten Zeitschlitze eine Folge digitaler Eingangssignale zugeführt. Daraus wird eine

609849/0787

OfHGINAL INSPECTED

Folge von Ausgangstaktsignalen abgeleitet, die zweite Zeitschlitze, einschließlich "überschüssiger" Zeitschlitze, definieren. Ferner gibt der Konverter eine Folge digitaler Ausgangssignale an, die während der zweiten Zeitschlitze, abzüglich der "überschüssigen" Zeitschlitze, auftreten. Die digitalen Eingangssignale stellen die zu übertragende Information dar. Innerhalb eines bestimmten Zeitraums, z.B. während der Dauer eines Impulsrahmens, ergibt sich jeweils eine ganz bestimmte Anzahl "überschüssiger" Zeitschlitze; diese Zahl ist z.B. gleich 1. Die Anzahl der zweiten Zeitschlitze weniger der Anzahl der überschüssigen Zeitschlitze ist gleich der Anzahl der ersten Zeitschlitze, stets bezogen auf einen bestimmten Zeitraum bzw. Impulsrahmen. Die digitalen Ausgangssignale enthalten dieselbe Information, die in den digitalen EingangsSignalen enthalten war. Während der überschüssigen Zeitschlitze können also Füllimpulse (stuffing pulses) gesendet bzw. vom Konverter abgegeben werden, so daß die Folge von Ausgangssignalen zusätzlich zu denjenigen Signalen, die die am Eingang zugeführte Information enthalten, noch weitere Impulse, die sog. Füllimpulse, enthält. Eine derartige Schaltung ist in der oben angegebenen Literaturstelle beschrieben.

609849/078?

Wie weiter unten noch im einzelnen beschrieben werden wird (Fig. 1), weist ein herkömmlicher Konverter dieser Art einen Speicher auf, dessen Kapazität größer als die oben erwähnte vorbestimmte Zahl ist; er weist ferner einen ersten Frequenzteiler auf, der bei Zuführung der Eingangstaktimpulse Einschreibimpulse abgibt, mit denen die Eingangssignale im Speicher gespeichert werden. Ferner ist ein zweiter Frequenzteiler vorgesehen, der bei Auftreten einer Folge von Einstellimpulsen Ausleseimpulse abgibt, durch die die Ausgangssignale aus dem Speicher ausgelesen werden. Die Ausgangstaktimpulse werden zunächst als Ausgangsimpulsevon einem spannungsgesteuerten Oszillator erzeugt, dessen freilaufende Frequenz ungefähr gleich der Zahl der zweiten Zeitschlitze pro Zeiteinheit ist. Aus diesen Ausgangsimpulsen leitet ein Zähler, z.B. ein Impulsrahmen-Zähler, eine Folge von Impulsen (Einstellimpulsen) ab, die die Lage der überschüssigen Impulse angeben; diese verhindern dann die Abgabe der Ausgangsimpulse des Oszillators an den zweiten Frequenzteiler. Ferner ist eine Phasenfangschaltung zur Festlegung der Phasenlage vorgesehen. Sie steuert den spannungsgesteuerten Oszillator in Abhängigkeit der Phasendifferenz zwischen den Einschreibund Ausleseimpulsfolgen derart, daß die Phasendifferenz

609849/0767

ungefähr gleich Null wird. Diese Phasenfangschaltung wird durch eine Rückkopplungsschleife vom Ausgang des Oszillators zu dessen Eingang gebildet.

Derartige Konverter verwendet man in digitalen Übertragungssystemen mit mehreren Übertragungskanälen, deren gesamte Anzahl m + η ist. Dabei ist m größer als n. m Kanäle werden als stets im Betrieb befindlich bzw. als "live"-Kanäle benützt, wohingegen η Kanäle als "standby"-Kanäle eingesetzt werden, um insgesamt die größere Anzahl von m + η Kanälen zur Verfügung zu haben« Ein derartiges Übertragungssystem enthält dann ferner Überwachungseinrichtungen zur Überwachung der Übertragungsqualität jedes "live^ll-Kanals sowie damit gekoppelte weitere Schalteinrichtungen, die einen live-Kanal auf einen Standby-Kanal umschalten, wenn sich die Übertragungsqualität des live-Kanals entweder durch eine Störung oder aus anderen Gründen verschlechtert. Die Überwachungseinrichtungen enthalten die genannten Konverter in den Übertragungs-Endstationen oder auf der Sendeseite einer Zwischenverstärker-(repeater)-Station. Zu jedem Konverter der oben genannten Art gehören dann ferner noch Einrichtungen, mit denen Pilotimpulse oder Impulse, die Parity-Check-Bits sind, in die erwähnten überschüssigen Zeitschlitze eingesetzt werden. Das sind

- 5 609849/0767

dann die o.g. "Füllimpulse¹¹, die in den digitalen Ausgangssignalen mit enthalten sind. Bei Empfänger-Endstationen oder auf der Empfangsseite einer Zwischenverstärker-Station enthalten die Überwachungseinrichtungen noch weitere Einrichtungen, die diese Füllimpulse feststellen und aus der in ihnen enthaltenen Information die Häufigkeit von Codefehlern in jedem live- oder Standby-Kanal ermitteln.

Die Überwachungseinrichtungen eines solchen Kanals enthalten ferner, sofern sie in der Empfänger-Endstation vorgesehen sind, Einrichtungen, die, wenn die Leistungsfähigkeit der live-Kanäle zufriedenstellend ist, die mit der höheren Frequenz eingehenden Signale nunmehr in Signale mit der ursprünglichen Frequenz, die diese am Eingang des Konverters hatten, zurückverwandeln. Auf der Empfängerseite von Zwischenverstärker-Stationen sind ähnliche Einrichtungen vorgesehen. Sie bewirken, daß der Sender dieser Station die mit Füllimpulsen angereicherte Impulsfolge an eine weitere Zwischenverstärker-Station sendet, sofern die Leistung dieses Kanals zufriedenstellend war. In dem Augenblick, in dem die Leistungsfähigkeit eines live-Kanals nicht mehr zufriedenstellend ist, wird dieser auf einen Standby-Kanal umgeschaltet. Dem Konverter für den Standby-

609849/0787

Kanal werden dann die Eingangstaktimpulse und die digitalen Eingangssignale von diesem Augenblick an neu zugeführt. Der spannungsgesteuerte Oszillator, der bis zu diesem Moment mit seiner freilaufenden Frequenz betrieben wurde, wird dann von der Phasenfangschaltung derart gesteuert, daß die Phasenlage der Ausgangstaktimpulse gleich der Phasenlage der Eingangstaktimpulse ist (pull-in). Die Phasenbeziehung zwischen Einschreibund Ausleseimpulsen verändert sich jedoch während dieses pull-in, so daß die Phasendifferenz häufig einen vorbestimmten Bereich, in dem sie zulässigerweise sein darf, überschreitet. Dann werden die in den Speicher von den Einschreibimpulsen eingelesenen Signale von den Ausleseimpulsen irrtümlicherweise als Ausgangssignale ausgelesen; es entstehen unerwünschte Codefehler in den Ausgangs-Signalen. Es ist daher notwendig, daß das pull-in in möglichst kurzer Zeit stattfindet. Jede Zwischenverstärker-Station enthält auch einen Taktimpulsregenerator mit einer Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phase. Wenn die Frequenz oder die Phase der Ausgangstaktimpulse, die vom Konverter der vorhergehenden Station abgegeben worden ist, sich besonders schnell ändert, was sich als schnelle Reaktion des Konverters auf eine neue

609849/0767

Folge von Eingangstaktimpulsen darstellt, dann kann die Rückkopplungsschleife des Taktinipulsregenerators dieser schnellen Veränderung nicht folgen. Daraus ergeben sich wieder unerwünscht große Phasenfehler in der regenerierten Taktimpulsfolge und demgemäß Codefehlder in den Ausgangssignalen der Zwischenverstärker-Station, die entweder an eine weitere Zwischenverstärker-Station oder an eine Empfangs-Endstation abgegeben werden. Insbesondere wenn die Phasenlage der Ausgangstaktimpulse deshalb sich stark ändert, weil die Phasenbeziehung einen bestimmten Bereich verläßt und nunmehr in einem anderen Bereich ist, in dem die Rückkopplungsschleife des Konverters eine positive Rückkopplung bewirkt, ergibt sich ein sehr großer Phasenfehler in den regenerierten Taktimpulsen. Andererseits ist es bei einem Übertragungssystem mit einer beachtlichen Anzahl aufeinanderfolgender Zwischenverstärker im allgemeinen notwendig, eine übermäßige Anhäufung von Zitter- und Wackelfehlern (jitter) zu vermeiden und daher die Rausch-Bandbreite des Systems eng zu machen. Deshalb muß der Dämpfungskoeffizient der Rückkopplungsschleife des Taktimpulsgenerators groß sein, so daß sich nur eine langsame Anpassung an Veränderungen ergibt. Die Rückkopplungsschleife des Konverters sollte also auf Veränderungen nur

609849/0767

entsprechend langsam reagieren. Diese Forderung steht aber im Gegensatz zu der obengenannten Forderung nach einem schnellen pull-in.

Es ist daher Aufgabe der vorliegenden Erfindung, einen Konverter der eingangs beschriebenen Art zu schaffen, der ohne die beim Stande der Technik gegebenen Nachteile ein schnelles pull-in ermöglicht.

Erfindtingsgemäß wird diese Aufgabe durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Die Erfindung sieht demnach eine Steuerungsschaltung vor, die mit dem ersten und dem zweiten Frequenzteiler gekoppelt ist. An sie gelangen die Eingangstaktimpulse und Ausgangstaktimpulse, welch letztere von dem spannungsgesteuerten Oszillator erzeugt werden. Ferner gelangen an die Steuerschaltung Einstellimpulse, die die Lage der überschüssigen Zeitschlitze bezeichnen. Derart wird die Phasendifferenz zwischen dem Einschreib- und dem Ausleseimpuls stets in einem bestimmten Bereich gehalten, in dem die Rückkopplungsschleife stets eine negative Rückkopplung an den spannungsgesteuerten Oszillator bewirkt. Daraus ergibt

- 9 609849/0767

- a

sich neben der Vermeidung der eingangs geschilderten Nachteile bekannter Schaltungen, daß die Ausgangssignale stets mit sehr viel weniger Codefehlern behaftet sind als beim Stande der Technik, sobald Eingangstaktimpulse und Eingangssignale von neuem an den Eingang gelangen. Es ergibt sich ferner ein hinreichend langsames Übergangsverhalten der die Phasenfangschaltung bildenden Rückkopplungsschleife. Weder in der Frequenz noch in der Phasenlage der Ausgangstaktimpulse kann eine plötzliche Veränderung eintreten.

Ein Ausführungsbeispiel der Erfindung und ihrer vorteilhaften Weiterbildungen wird im folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es stellen dar:

Figur 1 ein Blockschaltbild eines bekannten Konverters;

Figur 2 verschiedene Impulsfolgen beim Konverter nach Fig. 1 und beim Ausführungsbeispiel nach Fig. 4;

Figur 3 die Kennlinie des Phasenvergleichers in Fig. 1;

- 10 609849/0767

Figur 4 ein Blockschaltbild eines Ausführungsbeispiels;

Figur 5 die Darstellung verschiedener Impulsfolgen in Fig. 4;

Figur 6 ein Blockschaltbild einer Steuerschaltung in Fig. 4.

Die Fig. 1 und 2 zeigen einen herkömmlichen Konverter der eingangs genannten Art, um das Verständnis der Erfindung zu erleichtern. An die Eingangsklemme 11 gelangt eine Folge von Eingangstaktimpulsen 12 mit der Taktfrequenz f.. An die Eingangsklemme 13 gelangt eine Folge digitaler Eingangssignale 14. An der Ausgangsklemme 16 wird eine Folge von Ausgangstaktimpulsen 17 abgegeben mit der Taktfrequenz f ; diese ist höher als die Taktfrequenz f.. An der Ausgangsklemme 18 wird eine Folge von digitalen Ausgangssignalen 19 abgegeben. Die Impulse bzw. Signale 12, 14, 17 und 19 haben einen gemeinsamen Impulsrahmen gleicher Periodendauer. Die Eingangstaktimpulse 12 definieren erste Zeitschlitze; während jedes Impulsrahmens treten ρ Taktschlitze auf; die Dauer eines Taktschlitzes ist also 1/f.. Die Eingangssignale 14 stellen die eigent-

- 11 609849/0767

ÖOPY

zur Übertragung gelangende Information dar und gelangen während dieser ersten Zeitschlitze an die Eingangsklemme Die Ausgangstaktimpulse 17 definieren zweite Zeitschlitze; die Anzahl dieser zweiten Zeitschlitze während eines Impulsrahmens ist ρ + q. Diese Anzahl der zweiten Zeitschlitze enthält während eines Impulsrahmens q sogenannte "überschüssige¹¹ Zeitschlitze. Die Aus gangs signale 19 an der Ausgangsklemme 18 treten jeweils während der zweiten Zeitschlitze, jedoch vermindert um die 9 überschüssigen Zeitschlitze auf. Die Ausgangssignale 19 repräsentieren die zu übertragende Information am Ausgang des Konverters.

Von der Eingangsklemme 11 gelangen die Eingangstaktimpulse 12 an einen ersten Frequenzteiler 20. Durch Frequenzteilung bildet er drei Folgen 21, 22 und 23 von Eingangstaktimpulsen. Diese dienen als Einschreibeimpulse und gelangen an einen Speicher 26, der die Eingangssignale 14 speichert. Der Einfachheit halber sei nun angenommen, daß die Anzahl q der überschüssigen Zeitschlitze während eines Impulsrahmens gleich 1 sei, und daß ferner der Speicher 26 ein 3-Bit-Speicher, d.h. ein Speicher mit einer Speicherkapazität von M » 3 sei. Dann ist die Anzahl der Einschreibeimpulsfolgen 21 ·-' 23 ebenfalls gleich 3. Es sind also 3 zueinander phasen verschobene ImpulsfojLgeji_ge_geben; ihre

- 12 6 0 9 8 4 9/0767

copy

Frequenz ist ein Drittel der Frequenz der Eingangstaktimpulse 12, also 1^/3. Sie haben zyklisch gegeneinander einen Phasenunterschied, der gleich der Dauer eines ersten Zeitschlitzes ist, also von 1/f-. Die Ausgangstaktiapulse 17 werden durch die von einem spannungsgesteuerten Oszillator 27 erzeugten Ausgangsimpulse 17¹ gebildet. Seine Frequenz läuft frei; sie ist ungefähr gleich der Taktfrequenz f der Ausgangstaktiapulse. Der Oszillator ist Teil einer Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phasenlage (Phasenfangschaltung), die weiter unten noch beschrieben wird. Die Ausgangsimpulse 17¹ des Oszillators 27 gelangen ferner an einen Zähler 28. Er gibt in bestimmter zeitlicher Lage Einstellimpulse 29 ab; sie zeigen die Lage der überschüssigen Zeitschlitze an. Ist, wie im vorliegenden Beispiel, die Anzahl q der überschüssigen Zeitschlitze während jedes Impulsrahmens gleich 1, so kann der Zähler 28 als Impulsrahmenzähler ausgebildet sein, der während der Dauer eines Impulsrahmens lediglich einen Rahmenimpuls abgibt, der etwa die Dauer eines ersten Zeitschlitzes, also 1/f-, hat. Die Einstellimpulse 29 gelangen an ein Inhibitionsglied 31. Sobald sie auftreten, wird die Weitergabe der gleichzeitig auftretenden Ausgangsimpulse 17* inhibiert bzw. unterdrückt. Es entsteht

- 13 -

609849/0767

derart am Ausgang des Inhibitionsgliedes 31 eine Folge modifizierter Ausgangs- bzw. Ausgangstaktimpulse (im folgenden: Zeiteinstellimpulse) 32*; sie treten, mit Ausnahme der überschüssigen Zeitschlitze, während der zweiten Zeitschlitze auf. Diese Zeiteinste11impulse 32* gelangen an den Eingang des zweiten Frequenzteilers 35. Durch Frequenzteilung bildet er mehrere Folgen 36, 37 und 38 von Zeiteinste11impulsen; deren Anzahl ist im dargestellten Beispiel gleich 3, entsprechend der Anzahl der Folgen 21 bis 23 der Einschreibimpulse (siehe oben). Wie aus Fig. 2 zu ersehen, wird eine der Folgen von Einschreibimpulsen, z.B. die Folge 23, durch Einschreibimpulse P.., P2, P₃, P4, Pg, ... gebildet. Gleichermaßen wird eine Folge der frequenzgeteilten Zeiteinstellimpulse, z.B. die Folge 38, durch Zeiteins teil impulse P-j', P₂ ¹» P₃ ¹, P₄ ¹, ... gebildet.

Nun wird von folgendem ausgegangen: Der überschüssige Zeitschlitz soll in der Folge 17 der Ausgangstaktimpulse zwischen die frequenzgeteilten Zeiteinsteilimpulse zwischen P,¹ und P₃ ¹ eingesetzt werden, so daß die Impulse P₂ ¹ und P₃ ¹ voneinander den Abstand von vier zweiten Zeitschlitzen haben.

- 14 -

609849/0767

Die Folgen 36 - 38 der frequenzgeteilten Zeiteinstellimpulse gelangen als Ausleseimpulse an den Speicher 26. Daraufhin werden die Ausgangssignale 19 ausgelesen. Dies erfolgt mit einer Geschwindigkeit, die höher ist als die der Eingangssignale 14. Ein Phasenschieber 41 ist, wie weiter unten noch beschrieben wird, so eingestellt, daß er die Phase der Folgen von Einschreibimpulsen, z.B. der Folge 23, derart verschiebt, daß sich daraus eine phasenverschobene Folge 43 von Einschreibimpulsen ergibt.

Die Rückkopplungsschleife zur Festlegung bzw. Verriegelung der Phase weist u.a. einen Phasenvergleicher 45 auf, der die Phasenlage der phasenverschobenen Einschreibimpulse mit der Phasenlage einer Folge von Ausleseimpulsen, z.B. der Folge 38, vergleicht. Der Phasenvergleicher 45 gibt ein Ausgangs signal Vd ab, das vpn der Phasendifferenz φ zwischen den Impulsfolgen 43 und 38 abhängt. Wie weiter unten noch erläutert wird (vgl. Fig. 4), wird der Phasenvergleicher 45 vorzugsweise durch ein D-Flip-Flop gebildet, an dessen Setz- und Takteingänge S bzw. C diese Folgen als Eingangssignale gelangen. Das Signal am Ausgang Q wird an den Dateneingang D zurückgeführt. Am Ausgang Q entsteht das Ausgangssignal Vd als Ausgangssignal des

- 15 -

609849/0787

Vergleichers. Es hängt in der aus Fig. 3 ersichtlichen Weise, bezogen auf die Winkelfrequenz der Eingangstaktimpulse 12, von der Phasendifferenz /6 ab. Da die drei Folgen 21-23 der Einschreibimpulse durch Frequenzteilung der Eingangtaktimpulse 12 erzeugt werden, ergibt sich für die Kennlinie des Vergleichers 45 eine Periode von 6 ff . Die Phasenfangsehaltung weist ferner ein bekanntes Filter 47 auf. Dieses Filter leitet aus den Ausgangssignal Vd des Phasenvergleichers 45 eine Spannung ab, die als Steuerspannung an den spannungsgesteuerten Oszillator 27 gelangt. Wie aus Fig. 2 zu ersehen, nacht der Phasenschieber 41 die Phasendifferenz fi zwischen einen Punkt H und dem Einschreibimpuls P, so klein wie möglich. Der Punkt N unterteilt den Abstand zwischen den beiden Ausleseinpulsen P₂* und P3¹» zwischen die ja der überschüssige Zeitschlitz eingesetzt ist (s. oben). Der Einschreibimpuls P-, bezüglich dem die Phasendifferenz f> zum Punkt N bestimmt ist, ist in der phasenverschobenen Folge 43 von Einschreib impuls en einer derjenigen Einschreibimpulse, die den Ausleseimpulsen P₂ ¹ bzw. P₃ ¹ entsprechen. Derart bewirkt die Phasenfangschaltung, deren Bestandteil der Phasenvergleicher 45 ist, für eine Festlegung der Taktfrequenz f der Ausgangstaktimpulse 17 und damit der Ausgangssignale 19 auf eine Frequenz (1 + q/p)f^. Ferner

- 16 -

609849/0767

wird dadurch auch die Phasendifferenz j6 zwischen den Eingangstaktimpulsen 12 und den modifizierten Zeiteinstellimpulsen 32' auf einen bestimmten Wert festgelegt. Dieser Wert wird in einem Bereich zwischen -Tf und +TT durch eine Frequenzdifferenz Af und durch die Gleichspannungsverstärkung in der die Phasenfangsehaltung bildenden Rückkopplungsschleife bestimmt, ^f ist die Differenz zwischen der freilaufenden Frequenz des spannungsgesteuerten Oszillators 27 und der oben erwähnten Frequenz (1 + q/p)f..

Nun ist in diesem Zusammenhang darauf hinzuweisen, daß der Konverter so lange nicht die richtige Folge digitaler Ausgangssignale 19 abgeben wird, solange nicht die Phasendifferenz fi_t die an Hand von Fig. 2 beschrieben worden ist, innerhalb eines vorbestimmten Bereichs von - (2 7Γ -Θ) und (2 ff -Θ) liegt; dabei ist θ eine Toleranzgröße, die der nur begrenzten Betriebsgeschwindigkeit des Speichers 26, der möglichen Abweichungen der einzelnen Schaltungskonstanten von ihrem Sollwert, der unvermeidbaren Änderung der Umgebungstemperatur u.a. Rechnung trägt. Die Parameter der Phasenfangschaltung sollen derart gewählt werden, daß die Phasendifferenz j6 innerhalb des vorbestimmten Bereichs gleich ist, solange die Eingangstaktfrequenz f^ sich nicht sehr stark ändert.

- 17 -

809849/0767

Ein derartiger herkömmlicher Konverter hat, wie das bereits eingangs dargelegt wurde, eine Reihe von Nachteilen. Z.B. liegt die Phasendifferenz j6 dann unvermeidlich außerhalb des vorbestimmten Bereichs, wenn die Zufuhr von Eingangstaktimpulsen 12 an die Eingangsklemme 11 von Neuem beginnt oder wenn z.B. in einer Zwischenverstärker-Station die als Phasenfangschaltung vorgesehene Rückkopplungsschleife eines Taktimpuls-Regenerators einer schnellen Veränderung der Frequenz der Ausgangstaktimpulse der vorhergehenden Station nicht schnell genug folgen kann.

Fig. 4 zeigt nun ein bevorzugtes Ausführungsbeispiel. Sofern die gleichen Bezugszeichen verwendet werden wie in Fig. 1, handelt es sich un dieselben Schaltungsbestandteile. Es ist nun eine Steuerschaltung 50 vorgesehen, an die die Eingangstaktimpulse 12 und die Ausgangsimpulse 17' gelangen; ferner gelangen an diese Steuerschaltung 50 die Einsteilimpulse 29. Aus diesem Impulsen können nur Steuerimpulse abgeleitet werden, mit denen die Phasendifferenz j6 derart festgelegt werden kann, daß sie stets in einem vorgewählten Bereich bleibt, in dem die die Phasenfangschaltung bildende Rückkopplungsschleife stets eine negative Spannung an den spannungsgesteuerten Oszillator 27 rückkoppelt.

- 18 609849/0767

Um dies zu erreichen, erzeugt die Steuerschaltung 50 erste und zweite Folgen 51 bzw. 52 von Steuerimpulsen, die an die Vorbereitungsanschlüsse 55 bzw. 66 des ersten Frequenzteilers 20 bzw. des zweiten Frequenzteilers gelangen. Die ersten und zweiten Steuerimpulse 51 und bereiten die beiden Frequenzteiler 20 bzw. 35 derart vor bzw. stellen sie derart ein, daß die Phasendifferenz φ in dem oben erwähnten vorgewählten Bereich verbleibt.

Im Ausführungsbeispiel nach Fig. 4 besteht der erste Frequenzteiler 20 aus ersten Flip-Flops 61, 62 und Sie sind den Speicherstellen des Speichers 26 zugeordnet. Es handelt sich dabei um sog. D-Flip-Flops. Sie sind, wie dargestellt, mit einem UND-Glied 64 verbunden, so daß sie zyklisch von einem bestimmten Punkt gesetzt werden, z.B. von der Anstiegsflanke der Eingangstaktimpulse 12, so daß auf diese Weise nacheinander Einschreibeimpulse 21 bis 23 an die zugeordneten Speicherste11en des Speichers 26 gelangen. Der zweite Frequenzteiler 35 ist gleich aufgebaut. Er enthält zweite Flip-Flops 66, 67 und 68 (ebenfalls D-Flip-Flops), die ebenfalls jeweils einer Speicherstelle zugeordnet sind. Sie sind, wie dargestellt, mit einen zweiten UND-Glied 69 verbunden, so daß auch sie

- 19 -

609849/0767

zyklisch, und zwar durch die ZeiteinsteIXimpulse 32*, gesetzt werden; Es sind dies die modifizierten Ausgangsbzw· Ausgangstaktimpulse (s. oben). Derart gelangen entsprechende Ausleseimpulse 36 bis 38 nacheinander an die zugeordneten Speicherstellen. Die ersten Flip-Flops 61 bis 63 (im ersten Frequenzteiler 20) sind mit dem ersten Vorbereitungsanschluß 55 verbunden. Sie werden also von den ersten Steuerimpulsen 51 in einer bestimmten Weise vorbereitet; dies erfolgt z.B. derart, daß ein bestimmtes der Flip-Flops, z.B. 63, einen Einschreibimpuls abgibt, die Zweiten Flip-Flops 66 bis 68 sind an den zweiten Vorbereitungsanschluß 60 angeschlossen. Sie werden von den Steuerimpulsen 52 derart vorbereitet, daß ein bestimmtes der Flip-Flops, z.B. 67, einen Ausleseimpuls 37 erzeugt. Dieser steht zu dem erwähnten Einschreibimpuls, den das Flip-Flop 63 abgibt, in einer ganz bestimmten Beziehung. Diese Beziehung wird so gewählt bzw. durch die beiden Steuerimpulse 51 bzw. 51' derart voreingestellt, daß die Phasendifferenz φ in einem vorgewählten Bereich verbleibt. Aus den Aus gangs impuls en 17' und den Einstellirapulsen 29 leitet die Steuerschaltung 50 ferner Inhibitionsimpulse 32 ab, was im folgenden noch dargelegt wird.

- 20 -

09849/0767

Verschiedene Impulsverläufe sind in Fig. 5 dargestellt. Es sei angenommen, daß ein q « 1 und M » 3 sei. Es sei ferner möglich, die Periodendauer ρ eines Impulsrahmens, die als Funktion der ersten Zeitschlitze als die Anzahl M der Speicherplätze des Speichers 26 ausgedrückt wird, derart durch eine ganze Zahl zu teilen, daß die Einstellimpulse 29 oder die Inhibitionsimpulse 32 sowohl zu den Einschreibimpulsen 21 bis 23 als auch zu den Ausleseimpulsen 36 bis 38 eine definierte Beziehung haben.

Die Steuerschaltung 50 erzeugt die ersten Steuerimpulse dadurch, daß, stellt man die Eingangstaktimpulse 12 als

Folge der Impulse ..., ^Ρ _Ό_2» ^Pd-1» ^Pt>» ^P1» ^P2» ^P3» '** ^^ar» diejenigen Impulse P die Steuerschaltung passieren, deren Anstiegsflanken während der Dauer der EinsteIlimpulse auftreten. Stellt man die Folge 17 der Ausgangstaktimpulse als Folge von Impulsen ..., P_p_₂'» ^p _p-i'' ^p _p'» ^p _q» V» V» P₃ ¹, ... dar, dann sollen unter diesen die Impulse P die überschüssigen Zeitschlitze bezeichnen.

Die zweiten Steuerimpulse 52 werden dadurch gebildet, daß die Impulse P ' der Ausgangstaktimpulse 17 die Steuerschaltung 50 passieren, die während der Dauer der Einstellimpulse 29 auftreten.

- 21 609849/0767

Die Inhibitionsimpulse 32 werden dadurch gebildet, daß die Einstellimpulse 29 um einen zweiten Zeitschlitz verzögert werden. Obwohl als Teil der Steuerschaltung 50 beschrieben, dient dieser Teil, der die Inhibitionsimpulse erzeugt, tatsächlich dazu, die Einstellimpulse 29 als Inhibitionsimpulse 32 an das Inhibitionsglied 31 abzugeben.

Wie oben bereits angedeutet, ist der Vorbereitungsanschluß 55 mit den R-(Rückstell-)Eingängen eines ersten und eines zweiten der ersten Flip-Flops, und zwar der Flip-Flops 61 und 62, sowie mit dem S-(Setz-)Eingang des dritten dieser ersten Flip-Flops, nämlich des Flip-Flops 63, verbunden. Der zweite Vorbereitungsanschluß 60 ist mit den R-Eingängen des ersten und des dritten dieser zweiten Gruppe von Flip-Flops, also der Flip-Flops 66 und 68, verbunden. Er ist ferner mit dem S-Eingang des Flip-Flops 67 verbunden. Daraus folgt, daß der erste Steuerimpuls 51 dazu führt, daß die Einschreib impulse 21 bis 23 die logischen Werte "0", "0» " bzw. "1" annehmen. Die Einschreibimpulse 23 werden daher durch Impulse ·.·, W , W₃, W^, ... gebildet, die "1" sind. Ihre Indizes zeigen die Eingangstaktimpulse an, die gleichzeitig an die Takteingänge C der ersten Flip-Flops 61 bis 63 gelangen.

- 22 609849/0787

Ferner: Ein zweiter Steuerimpuls 52 führt also dazu, daß die Ausleseimpulse 36 bis 38 die Werte "0", "1" bzw. "O" annehmen. Während des darauffolgenden nächsten zweiten Zeitschlitzes, wenn der Inhibitionsimpuls 32 verhindert, daß gleichzeitig ein Ausgangstaktimpuls P an die Takteingänge C der zweiten Flip-Flops 66 bis 68 gelangt, behalten die Ausleseimpulse 38 die Werte "0" bei. Sie nehmen den Wert "1" zum Zeitpunkt des nächsten folgenden Ausgangs takt-Impuls es P..' an. Die Ausleseimpulse 38 lassen sich also darstellen als Folge von Impulsen ..., ^R _D_2» ^Ri» ^R4 ··· · Zwischen den Impulsen R-? ^un<* R₁ sind nunmehr einschließlich des überschüssigen Zeitschlitzes, vier anstatt drei zweite Zeitschlitze eingesetzt.

Aus den Fig. 4 und 5 sowie aus Fig. 3 ergibt sich, daß die Doppeldeutigkeit der Phasenlage der vom spannungsgesteuerten Oszillator 27 abgegebenen Ausgangsimpulse 17· bzw. der Ausgangstaktimpulse 17, gemessen in Bezug auf die Eingangstaktimpulse und ausgedrückt in deren Winkelfrequenz 12, höchstens -If oder TT ist.

Dies gilt selbst, bevor die Aus gangs impulse 17* des Oszillators 27 derart auf die Phase der Eingangstaktimpulse 12 festgelegt sind, daß die Ausgangsimpulse 17 die Ausgangs*

- 23 609849/0767

taktimpulse 17 werden. Da die Phasenbeziehung der Einschreibimpulse 21 bis 23 zu den Ausleseimpulsen 36 bis 38 durch die ersten und zweiten Steuerimpulse 51 und 52 gesteuert wird, die ihrerseits von den Eins te 11 impulsen (bzw. Rahmenimpulsen) 29 abgeleitet werden, ist die Phasendifferenz φ selbst vor dem Erreichen des endgültigen Zustandes, in dem die Frequenz festgelegt ist (pull-in), höchstens -IT oder If · Dies ist eine bedeutende Verbesserung gegenüber der Mehrdeutigkeit zwischen -3 Jf und 3 If, die die Phasendifferenz zwischen Einschreib impulsen 23 und Ausleseimpulsen 38 im Beispiel nach Fig. 1 (Stand der Technik) annehmen kann. Die Phasenfangschaltung sichert gemäß der Erfindung stets eine negative Rückkopplung zum spannungsgesteuerten Oszillator 27, wobei der Phasenschieber 41 von vornherein derart eingestellt ist, daß die Phasendifferenz zwischen den phasenverschobenen Einschreibimpulsen 43 und den Ausleseimpulsen 38 am Eingang des Phasenvergleichers 45 zwischen -Tf und 77~ liegt.

Fig. 6 zeigt ein Ausführungsbeispiel der Steuerschaltung Es sei angenommen, daß die Anzahl ρ der ersten Zeitschlitze in einem Impulsrahmen groß genug ist, daß die Zahl der ersten Zeitschlitze ungefähr gleich der Zahl der zweiten Zeitschlitze ist, Die Steuerschaltung 50 weist u.a. eine

- 24 -609849/0767

Kombination eines UND-NAND-Gliedes, der UND-Glieder 72, 73 und 74, der Kapazitäten 75 und 76, der Widerstände und 78 sowie eines D-Flip-Flops 79 auf, die in der in Fig. 6 gezeigten Weise miteinander verbunden sind. An der Anschlußklemme BIAS der aus den Kapazitäten und Widerständen 75 bis 78 gebildeten Differenzierschaltung liegt eine Vorspannung. Dieses Netzwerk liefert bei Auftreten der Eingangstaktimpulse 12 und der Einstellimpulse 29 in der oben beschriebenen Weise die Steuerimpulse 51.

Die Steuerschaltung 50 weist ferner die UND-Glieder 81 und 82 auf. Bei Auftreten der Ausgangsimpulse 17· und der Einstellimpulse 29 werden die zweiten Steuerimpulse 52 abgegeben. Um die Darstellung zu vereinfachen, sind auch die Schalteinrichtungen, die die Rahmen- oder Zeiteinstellimpulse 29 als Inhibitionsimpulse 32 an das Inhibitionsglied 31 weitergeben, in die Steuerschaltung 50 mit einbezogen; sie werden durch die Flip-Flops 86 und 87 gebildet. Durch sie erleidet jeder Einste11impuls 29 eine Verzögerung um einen zweiten Zeitschlitz; derart entstehen die Inhibitionsimpulse 32. Selbst wenn man nicht davon ausgehen kann, daß der erste Zeitschlitz ungefähr gleich dem zweiten Zeitschlitz ist, so kann man mit dem Zähler 28 doch gewährleisten, daß Einstell- oder Rahmenimpulse

- 25 609849/0767

erzeugt werden, deren Dauer im wesentlichen gleich der Dauer eines ersten Zeitschlitzes ist.

Es ergibt sich, daß die Erfindung auch bei einem Konverter für digitale Signale geeignet ist, bei dem die Anzahl q der überschüssigen Zeitschlitze in jedem Impulsrahmen größer als "1" ist. Jedenfalls sollte die Anzahl M der Speicherplätze des Speichers 26 größer als q sein. Die Steuerimpulse 51 und 52 können aus einem ganz speziellen der Einstellimpulse 29 abgeleitet werden, die ihrerseits vom Zähler 28, und zwar jeweils einer während eines Impulsrahmens, mit der Dauer von im wesentlichen einem ersten Zeitschlitz und im Abstand eines Impulsrahmens vom speziellen Einstellimpuls im benachbarten Impulsrahmen erzeugt werden. Selbst wenn die Anzahl M der Speicherplätze nicht ein ganzzahliges Vielfaches der Anzahl ρ der ersten Zeitschlitze innerhalb eines Impulsrahmens ist, sind die Zahlen ρ und M ganze Zahlen und haben daher zumindest ein kleinstes geraeinsames Vielfaches. Die Steuerschaltung 50 kann dann derart modifiziert werden, daß er die Phasenfangschaltung einmal innerhalb einer Vielzahl von ersten Zeitschlitzen, deren Zahl gleich dem kleinsten gemeinsamen Vielfachen ist, ansteuert. Alternativ

- 26 609849/0767

hierzu kanu die Steuerschaltung SO derart modifiziert werden, daß sie Steuerimpulse Sl und 52 lediglich dann abgibt, wen» eiue Folgo 12 von Eingangstaktinpulsen von Neuöiu au die Eingangsklönuae 11 gelangt, uad danach keine Jteuer impulse Sl und 52 aelir abgibt. Pornor können die digitalea Eingangssignale 14 aus einer Vielzahl von unabhängig voneinander sich ändernden digitalen Signalfolgen bestehen. Forner ist abschließend darauf hinzuweisen, daß die die Phasenfangschaltung bildende llückkopplungsschleife im Bereich zwischen If und S iT der Paasendifferenz i> eine negative Ilückkopplung zun spannungsgo s teuer ten Oszillator 27 bewirkt, wmi der Vor gleich er 30 ausgelegt wird, daß seine Kennlinie umgekehrt als nach Fig. 3 verläuft»

BAD
6098A9/0767

Claims (4)

1. Patentansprüche

   l.y Konverter zur Umsetzung der Taktfrequenz digitaler Signale, an den Eingangstaktimpulse (12), die erste Zeitschlitze definieren, und digitale Eingangssignale (14), die die zu übertragende Information enthalten und deren Auftreten zeitlich den ersten Zeitschlitzen zugeordnet ist, gelangen, und der Ausgangstaktimpulse (17), die zweite Zeitschlitze einschließlich überschüssiger Zeitschlitze definieren, und digitale Ausgangssignale (19), die die übertragene Information enthalten und deren Auftreten zeitlich den zweiten Zeitschlitzen abzüglich der überschüssigen Zeitschlitze zugeordnet ist, abgibt derart, daß innerhalb eines vorbestimmten Zeitraumes (Impulsrahmen) eine vorbestimmte Anzahl (q) überschüssiger Zeitschlitze, die

   609849/0767

   SP

   mindestens gleich 1 ist, vorliegt und während des Impulsrahmens die Anzahl (p) der zweiten Zeitschlitze minus der Anzahl der überschüssigen Zeitschlitze (q) gleich der Anzahl der ersten Zeitschlitze ist, und bei dem ein Speicher (26) vorgesehen ist, dessen Anzahl (M) von Speicherplätzen größer ist als die Anzahl der überschüssigen Zeitschlitze, und bei dem ferner ein erster Frequenzteiler (20), an den die Eingangstaktimpulse (12) gelangen, durch Frequenzteilung gebildete Folgen (21 bis 23) von Eingangstaktimpulsen, deren Anzahl gleich der Anzahl der Speicherplätze des Speichers ist, als Einschreibimpulse, die eine Speicherung der Eingangssignale (14) bewirken, an den Speicher (26) abgibt, und bei dem ferner ein zweiter Frequenzteiler (35), an den Zeiteinstellimpulse (32^f) gelangen, durch Frequenzteilung gebildete Folgen (36 bis 38) von Zeiteins te 11 impuls en, deren Anzahl gleich der Anzahl der Speicherplätze des Speichers ist, als Ausleseimpulse, die eine Abgabe der Ausgangssignale (19) bewirken, an den Speicher abgibt, und bei dem ferner ein spannungsgesteuerter Oszillator (27) eine Folge von Aus gangs impuls en (17¹), deren Auftreten zeitlich ungefähr dem Auftreten der zweiten Zeitschlitze entspricht, an einen Zähler (28) abgibt,

   609849/0767

   der daraus eine Folge von Einstellimpulsen (29) ableitet, durch die die überschüssigen Zeitschlitze bezeichnet werden, und bei dem ferner ein Inhibitions glied (31) vorgesehen ist, an dessen Eingänge die vom Oszillator (27) abgegebenen Ausgangsimpulse (17¹) und aus den vom Zähler (28) abgegebenen Einstellimpulse (29) abgeleitete Inhibitionsimpulse (32) gelangen und das die genannten Zeiteinsteilimpulse (32^f) an den zweiten Frequenzteiler (35) abgibt, und bei dem ferner zur Festlegung der Phasenlage des Oszillators eine Rückkopplungsschleife vorgesehen ist, die diesen in Abhängigkeit von der Phasendifferenz (0) zwischen den Einschreibimpulsen (21 - 23) und den Ausleseimpulsen (36 - 38) derart steuert, daß dieser als seine Ausgangsimpulse (17¹) die Aus gangs taktimpuls e (17) abgibt, dadurch gekennzeichnet , daß eine Steuerschaltung (50) aus den Eingangstaktimpulsen (12), den vom Oszillator (2 7) abgegebenen Aus gangs impuls en (17¹) und aus den vom Zähler (28) abgegebenen Einstellimpulsen (29) Steuersignale (51, 52) ableitet und an den ersten (20) bzw. den zweiten (35) Frequenzteiler abgibt, die die Phasendifferenz (0) innerhalb eines vorbestimmten Bereiches halten derart, daß die Rückkopplungsschleife stets eine negative Spannung an den Osizllator (27) zurückkoppelt.

   - 4 809849/876?

   ID
2. 2. Konverter nach Anspruch 1, bei dem der Zähler (28) während jeder vorbestimmten Dauer des Auftretens der Einstellimpulse (29) jeweils einen speziellen Einstellimpuls, dessen Dauer etwa gleich der Dauer eines der ersten Zeitschlitze ist und der von einem benachbarten speziellen Einsteilimpuls den Abstand der genannten vorbestimmten Dauer hat, erzeugt und bei dem jedem der Eingangstaktimpulse ein spezieller Punkt zugeordnet ist, dadurch gekennzeichnet , daß ein Teil (27 - 29) der Steuerchaltung (50), an den die Eingangstaktimpulse (12) und die speziellen Einstellimpulse (29) gelangen, an den ersten Frequenzteiler (20) die ersten Steuersignale (51) abgibt und diese derart ableitet, daß sie jeweils dem speziellen Punkt während der Dauer des speziellen Einste11impulses zugeordnet sind, und daß ein zweiter Teil (81, 82) der Steuerschaltung, an den die Aus gangs impulse (17*) des Oszillators (2 7) und die speziellen EinsteIlimpulse gelangen, diejenigen Ausgangsimpulse (17¹) des Oszillators als zweite Steuerimpulse (5 2) an den zweiten Frequenzteiler (35) abgibt, die im wesentlichen koinzident mit den speziellen Einstellimpulsen sind, und daß ferner der erste (20) und der zweite (35) Frequenzteiler

   609849/0767

   jeweils voreinstellbare Schalteinheiten (61 - 63, 66 - 68) aufweisen, die durch die ersten (51) bzw. zweiten (52) Steuersignale derart voreinstellbar sind, daß die Phasendifferenz (0) zwischen den Einschreibund Ausleseimpulsen in dem vorbestimmten Bereich bleibt.
3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Frequenzteiler (20) erste bistabile Schalteinheiten (61 - 63) aufweist, die den einzelnen Speicherstellen zugeordnet sind und die zyklisch durch die speziellen Punkte der Eingangstaktiapulse derart einstellbar sind, daß sie an die Speicherstellen des Speichers die Einschreibimpulse zur Speicherung der digitalen Eingangsdaten abgeben, und daß der zweite Frequenzteiler (35) zweite bistabile Schalteinheiten (66 - 68) aufweist, die zyklisch von den Zeiteinstellimpulsen (32*) derart einstellbar sind, daß sie die Ausleseimpulse (36 - 38) zum Auslesen der Auslesesignale (19) an die Speicherstellen abgeben, und daß eine Schalteinrichtung (64), die mit den erstgenannten bistabilen Schalteinheiten (61 - 63) gekoppelt ist, bei Auftreten der ersten Steuersignale (51) eine vorbestimmte dieser bistabilen Schalteinheiten vor-

   - 6 609849/0767

   IS

   einstellt und daß eine zweite Schalteinrichtung (69), die mit den zweiten bistabilen Schalteinheiten (66-68) gekoppelt ist, bei Auftreten der zweiten Steuersignale (5 2) eine der zweiten bistabilen Schalteinheiten voreinstellt, wobei die voreinge stell te der ersten bistabilen Schalteinheiten in Bezug auf die voreingestellte der zweiten bistabilen Schaltungen derart ausgewählt ist, daß die Phasendifferenz (j6) in dem vorbestimmten Bereich bleibt·
4. 4. Konverter nach Anspruch 3, dadurch gekennzeich net, daß die Ableitung der Inhibitionsimpulse (32) aus den vom Zähler (28) abgegebenen Einstellimpulsen (29) durch Schalteinheiten (86, 87) erfolgt, die die Einstellimpulse um die Dauer eines zweiten Zeitschlitzes verzögern.

   609849/0767