[go: up one dir, main page]

DE2642303A1 - Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung - Google Patents

Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung

Info

Publication number
DE2642303A1
DE2642303A1 DE19762642303 DE2642303A DE2642303A1 DE 2642303 A1 DE2642303 A1 DE 2642303A1 DE 19762642303 DE19762642303 DE 19762642303 DE 2642303 A DE2642303 A DE 2642303A DE 2642303 A1 DE2642303 A1 DE 2642303A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
layer
lines
field effect
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762642303
Other languages
English (en)
Inventor
Anatol Furman
Howard Leo Kalter
Johann Werner Nagel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2642303A1 publication Critical patent/DE2642303A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Description

Verfahren zur Herstellung eines FET-Speicherelements und hiernach gebildetes Speicherelement einer Speicheranordnung
Die Erfindung betrifft ein Verfahren, wie es dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist sowie ein hiernach gebildetes Speicherelement.
Monolithisch integrierte Halbleiterschaltungen, speziell aber solche, die FET-Bauelernente enthalten, weisen heutzutage sehr hohe Packungsdichten aktiver und passiver Komponenten auf. Um derartig hohe Dichten zu erzielen, sind verschiedenste Herstellungsverfahren entwickelt worden mit dem Ziele, die Abmessung jedes Schaltkreises herabzusetzen und die jeweils für die Isolation zwischen den Schaltkreisen im Substrat benötigten Bereiche zu reduzieren. Um darüberhinaus die Packungsdichten weiter zu erhöhen, sind z.B. in der Speichertechnik sehr einfache Schaltkreise entwickelt worden, die jeweils lediglich nur einen geringen Anteil des Oberflächenbereichs des Halbleitersubstrats beanspruchen. Einer der einfachsten Schaltkreise zur Bereitstellung eines derartigen Speicherelements ist in der USA-Patentschrift 3 387 286 beschrieben. Dieses Speicherelement bedient sich eines einzigen Feldeffekttransistors als Schalter zur Ankopplung einer Kapazität an eine Bit-Abfühlleitung. Weiterhin ist in den USA-Patentschriften 3 811 076 und 3 841 926 ein Feldeffekttransistorspeicherelement ähnlich wie im zuerst genannten Patent beschrieben, bei dem eine Schicht polykristallinen SiIi-
7098H/0S87
(ο
ciums als Feldabschirmung dient und gleichzeitig als Belag für eine Speicherkapazität, um so die Packungsdichte zu erhöhen. Zwei weiter verbesserte Schaltkreise lassen sich den USA-Patentschriften 3 811 076 und 3 841 926 entnehmen, wobei zur Herstellung! der dort beschriebenen Speicherelemente eine Doppelisolationsschicht bestehend aus Siliciumnitrid und Siliciumdioxid unter Verwendung polykristalliner Siliciumleitungsschichten bzw. Leitungszügen vorgesehen wird.
In der USA-Patentschrift 3 771 147 ist ein Speicherelement auf der Grundlage eines einzelnen Feldeffekttransistors beschrieben, bei dem eine erste Metallebene, bestehend aus Wolfram zur selbstausrichtenden Gate-Herstellung dient, wobei ein einziger Kontakt an der Drainelektrode gleichzeitig für zwei Speicherelemente vorgesehen ist und eine metallische Schicht f die auf Bezugspotential gehalten wird, als einer der Beläge für die Speicherkapazität vorgesehen ist.
In der USA-Patentschrift 3 648 125 wird ein Herstellungsverfahren für monolithisch integrierte Halbleiterschaltungen beschrieben, wobei dank eines in das Siliciummaterial eingelassenen Maschengitters, bestehend aus Siliciumoxid, elektrisch isolierende Taschen eingelassen sind; mit anderen Worten, Oxidisolationsverfahren werden herangezogen, um einzelne, voneinander isolierte Transistorspeicherelemente bereit zu stellen.
Außerdem sind in der USA-Patentschrift 3 736 193 elektrische Isolationsverfahren beschrieben, bei denen ein polykristallines Si- j liciumgitter dazu dient, Einkristall-Siliciuminseln anzulegen. i
7098U/0S87
BU 975 009
26A2303
Feldeffekttransistoren mit Siliciumgates oberhalb eines Nitrid-Oxid-Gate-Dielektrikums sind schließlich der USA-Patentschrift j3 699 646 zu entnehmen ebenso wie der Zeitschrift "Electronics" vom 2. August 1971, Seite 74 ff.
Durch Anwenden dieser gemäß der oben aufgeführten Druckschriften bekannten Verfahren lassen sich Halbleiterschaltkreise oder Speicherelemente produzieren, bei denen tausende von Schaltkreisen bzw. Speicherelementen auf jeweils kleinen Halbleitersubtraten oder Chips untergebracht sind, wobei im allgemeinen Silicium als Ausgangsmaterial dient.
Bei dieser Sachlage besteht zur weiteren Erhöhung der Packungsdichte in Halbleiterchips unter Anwenden von selbstausrichtenden Maskenverfahren zur Transistorbereitstellung auf Halbleiterchips die Aufgabe der Erfindung darin, integrierte Halbleiterschaltungen mit sowohl aktiven als auch passiven Komponenten in die Chips einzubringen, um derartige Packungsdichten zu erhalten, die sonst nur bei alleinigem Auftreten von Feldeffekttransistoren zu erzielen sind, so daß also der benötigte Substratbereich nicht über den eines jeweils nur für einen einzigen Feldeffekttransistor benö- ; ;tigten Bereichs hinausgeht, wobei außerdem die einzelnen Transistoren innerhalb des Substrats gegenseitig voneinander isoliert sind, so daß die erzielte Packungsdichte bei der erfindungsgemäß hergestellten monolithisch integrierten Halbleiterschaltung trotz gegenseitiger Isolation der FETs dreimal so groß ist, als es bei
üblichen Schaltungen dieser Art der Fall ist.
Gemäß der Erfindung wird die Aufgabe gelöst, wie es im Kennzeichen des Patentanspruchs 1 angegeben ist. Gemäß der Erfindung ist also !ein Verfahren zur Herstellung von Feldeffekttransistoren in einem Halbleitersubstrat vorgesehen, bei dem zunächst eine Anzahl von voneinander getrennt auftretenden Isolationsmedien an der Substratoberfläche gebildet werden, sowie eine Anzahl von Leitungszügen, die sich jeweils zwischen einem benachbarten Paar von Iso-
7098U/0687
BU 975 009
lationsmedien unter gleichzeitiger Isolation vom Substrat erstrecken. Die Oberflächenbereiche des Substrats, die jeweils durch diese Isolationsmedien und durch die Leitungszüge zusammengefaßt sind, definieren Source- und Drainelektroden des jeweiligen Feldeffekttransistors, wobei die Leitungszüge jeweils zwischen einer Source- und einer Drainelektrode verlaufen, um so außerdem jeweils die Gateelektrode der Feldeffekttransistoren bilden. Die Isolation auf der Substratoberfläche unterhalb der Leitungszüge besteht aus einer Doppelisolationsschicht, bei der die erste Schicht aus Siliciumdioxid und die zweite Schicht aus Siliciumnitrid besteht, durch die dann hindurch Source- und Drainzonen mittels an sich bekannter Ionenimplantationsverfahren gebildet werden.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung läßt sich ein äußerst kleines Speicherelement durch Niederschlagen leitenden Materials oberhalb des Doppelisolationsschichtbereichs unter Oberdecken der Sourceelektrode des jeweiligen Feldeffekttransistors bereitstellen, so daß sich eine Speicherkapazität zwischen der Sourceelektrode und der leitenden Materialschicht auszubilden : vermag. Der jeweilige Bereich der Doppelisolationsschicht oberhalb der Drainelektrode läßt sich derart ätzen, daß sich in geeigneter Weise an diese Elektrode ein Anschluß anbringen läßt. Nach Fertigstellen der jeweiligen Speicherzelle werden Wortimpulse an die Gateelektrode und Bitimpulse an die Drainelektrode und eine Bezugsspannung an das leitende Medium angelegt, so daß sich ein Speicherelement mit äußerst kleinen Abmessungen ergibt. Darüberhinaus ist zu ersehen, daß durch Anlegen einer geeigneten Bezugs- bzw. Vorspannung das jeweilige Speicherelement in Richtung einer Dimension längs der Substratoberfläche von den benachbarten Leitungszügen isoliert wird, die als Feldabschirmungen dienen, und in der anderen Dimensionsrichtung durch die Isolations* medien.
7098H/0687
BU 975 009
Diese Isolationsmedien können als im Halbleitersubstrat versenkte Oxidstreifen oder auch als Leitungszüge ausgebildet sein, die eine Feldabschirmung orthogonal zur Feldabschirmung, hervorgerufen durch benachbarte Leitungszüge, bilden. Das Herstellungsverfahren für ein erfindungsgemäßes Speicherelement läßt sich weiterhin vereinfachen, indem die Leitungszüge aus solchem Material gebildet werden, das sich thermisch, chemisch oder elektrisch unter Anwenden entsprechender Verfahrensschritte in Isoliermaterial umsetzen läßt.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen, ebenso wie nach dem erfindungsgemäßen Verfahren hergestellte Produkte.
Nachfolgend wird die Erfindung anhand einer Ausführungsbeispielsbeschreibung mit Hilfe der unten aufgeführten Zeichnungen näher erläutert.
Es zeigen:
Fig. 1A einen Ausschnitt einer Speichermatrix in einem
Halbleitersubstrat, das erfindungsgemäß zur Be-
; reitstellung der Feldeffekttransistoren behan-
; delt ist,
Fig. 1B einen Querschnitt durch den Ausschnitt in Fig.
1A längs der Linien 1B,
;Fig. 1C einen Querschnitt durch den Ausschnitt gemäß
Fig. 1A längs der Linien 1C,
709814/0687
BU 975 009
Fig. 2Α einen Ausschnitt aus der erfindungsgemäßen '
Anordnung samt den erforderlichen Steuer- und Adressiermaßnahmen,
Fig. 2B einen Querschnitt durch den in Fig. 2A gezeigten
Ausschnitt längs der Linie 2B.
Fig. 2C einen Querschnitt durch den Ausschnitt längs
der Linien 2C in Fig. 2A,
Fig. 3 einen Querschnitt ähnlich dem nach Fig. 2B,
jedoch für ein abgewandeltes Ausführungsbeispiel.
In den Fign. 1A, 1B und 1C liegt ein Halbleitersubstrat 10 vor, das im Substrat versenkte Oxidstreifen 12 und 14 aufweist, wobei deren Tiefe ausreicht, Hochspannungserhöhungen abzuhalten. Diese eingelassenen Oxidstreifen 12 und 14 lassen sich mit Hilfe bekannter Verfahren in das Substrat einbringen. Auf die Oberfläche ι des Halbleitersubstrats 10 ist eine Doppelisolierschicht 16 auf- ; getragen, deren erste Schicht 18 aus Siliciumdioxid und deren zweite Schicht 20 aus Siliciumnitrid besteht. Senkrecht zu den Isolationsstreifen 12 und 14 verlaufen eine Reihe von Leitungszügen 22, 24 26, 28, 30 und 32, die auf die Doppelisolierschicht 16 aufgetragen sind. Source- und Drainelektroden 34, 36, 38, 40, 42, 44 und 46 befinden sich im P-leitenden Halbeitersubstrat 10, das vorzugsweise aus Silicium besteht, indem hierzu geeignete Donator-Fremdatome an den dafür vorgesehenen Stellen eingebracht werden. Die Source- und Drainelektroden 34 bis 46 lassen sich im Halbleitersubstrat 10 durch Anwenden an sich bekannter Ionen- !implantationsverfahren einbringen, indem die Ionen das Siliciumdioxid 18 und das Siliciumnitrid 20 durchdringen, um in vorgesehene Tiefen des Halbleitersubstrats 10 zu gelangen. Falls erforderlich, läßt sich eine Isolationsschicht 48, wie Fign. 1B und 1C zu entnehmen, auf die Leitungszüge 22 bis 32 in vorgegebener Dicke anbringen. 7098U/0687
EN 975 009
Es zeigt sich, daß die in den Fign. 1A, 1B und 1C dargestellte Struktur mehrere Feldeffekttransistoren aufweist, die in geeigneter Weise untereinander verbunden sein können. So läßt sich z.B. die Elektrode 34 als Drain-Elektrode und die Elektrode 36 als Source-Elektrode verwenden, um einen N-Kanal-Feldeffekttransistor bereitzustellen, bei dem der Leitungszug 22 als Gateelektrode wirksam ist, wenn geeignete Anschlüsse an die Elektroden 34 und 36 durch die Doppelisolationsschicht 16 und durch die Isolationsschicht 48 zum Leitungszug 22 angebracht sind. Andere Elektroden wie 38 und 40 lassen sich als auswählbare Drain- und Sourceelektroden verwenden, wenn bei einem jeweiligen Feldeffekt-transistor der Leitungszug 26 als Gateelektrode dient.
Weiterhin läßt sich ersehen, daß durch Anlegen einer geeigneten Vorspannung z.B. an Leitungszug 24r der Feldeffekttransistor ( der den Leitungszug 22 als Gateelektrode verwendet; von dem Feldeffektt transistor isoliert ist, der sich des Leitungszugs 26 als Gateelektrode bedient. Andere Leitungszüge und Source-· sowie Drainelektroden können verwendet werden, um weitere Feldeffekttransistoren zu bilden, wobei dann die jeweilig anderen Leitungszüge
;zur Feldabschirmung für die Isolation der Feldeffekttransisto- |ren untereinander herangezogen werden können, indem einfach ge- !
eignete Vorspannungen angelegt werden, wie es an sich bekannt list. Außerdem kann man sehen, daß die Source- und Drainelektroden z.B. Elektrode 42 in Fig. 1B jeweils eine Dimensionsrichtung [besitzen, die durch die Isolationsstreifen 12 und 14 festgelegt i ist und eine andere Dimensionsrichtung, die durch die Leitungszüge; 28 und 30 festgelegt sind, wie es noch deutlicher aus Fig. 1C her-\
vorgeht. |
,Es wird darauf hingewiesen, daß das Gebiet der Elektrode nicht ; (durch irgendeine Maskenausrichtung zur Herstellung der Isolationsistreifen 12 und 14 oder der Leitungszüge 28 und 30 festgelegt wird, sondern vielmehr durch die durch die jeweilige Maske vorgegebene Geometrie vorgegeben oder durch den so gebildeten Abstand festgelegt sind. Dementsprechend werden also Source- und Drainelektroden
709814/0687 ι
BU 975 009
λζ
unbeeinflußt von irgendwelchen Maskenausrichtungen festgelegt und es sind deshalb auch keine Anstalten dafür zu treffen, um wie sonst üblich, mögliche Fehlausrichtungen der Masken durch entsprechend vergrößerte Transistorabmessungen auszugleichen.
Ein spezielles Verfahren das dazu dient, die in den Fign. 1A, 1B und 1C dargestellte Struktur zu erstellen, enthält folgende Folge > von Verfahrensschritten. Zunächst werden die eingelassenen Oxidstreifen 12 und 14 innerhalb des Halbleitersubstrats in ausreichender Tiefe zum Fernhalten auftretender Hochspannungsextremwerte gebildet. Auf der gereinigten Oberfläche wird dann das dünne Gateoxid 18 in einer Dicke von etwa 300 bis 400 8 thermisch aufgewachsen, indem anschließend eine Schicht 20 Siliciumnitrids in einer Dicke von etwa 200 bis 300 8 niedergeschlagen wird, um so die Doppelisolierschicht 16 zu bilden. Dann wird eine dotierte polykristalline Siliciumschicht, z.B. durch Zersetzung von Silan unter Einwirken eines Bor enthaltenden Gases wie z.B. Diboran, bei einer Temperatur von etwa 900° C aufgetragen. Durch Anwenden bekannter Masken- und Ätzverfahren wird polykristallines Silicium für die Leitungszüge 22 bis 32 gebildet, die orthogonal zu den eingelassenen Oxidstreifen verlaufen. Um diese Leitungszüge zu bilden, wird ein Photolack aufgetragen, der über eine Maske exponiert und anschließend, wie üblich, entwickelt wird. Ein geeignetes Ätzmittel für das polykristalline Silicium besteht aus Fluorsäure und Salpetersäure in Wasser oder aus Flußsäure und Essigsäure in geeigneter Mischung.
Source- und Drainelektroden 34 bis 46 werden dann mit Hilfe von Ionenimplantation durch die Siliciumnitridschicht hindurch gebildet, wobei gleichzeitig das polykristalline Silicium so dotiert wird, daß die Leitungszüge 22 bis 32 eine relativ niedrige Impedanz erhalten. Die polykristallinen Siliciumleitungszüge 22 bis 32 werden unter Anwenden eines an sich bekannten thermischen Verfahrens stark oxidiert, um hierüber eine Isolationsschicht von etwa 1500 R Dicke bereit zu stellen. Dieser thermische Oxidationsschritt heizt außerdem den implantierten übergang auf und gestattet darauffolgend LeitungsZugsniederschläge, ohne daß die
7030 14/0687
BU 975 009
Notwendigkeit besteht, eine weitere Isolationsschicht auf die Leitungszüge 22 bis 32 aufzutragen. Außerdem wird darauf hingewiesen, daß die Übergänge zwischen den Elektroden 34 bis 46 und dem P~leitenden Halbleitersubstrat 10 vollständig von der Oxid-Nitrid-Doppelisolationsschicht 16 während des gesamten Prozesses bedeckt sind. Zur Freilegung entsprechender Bereiche der Source- und Drainelektroden 34 bis 46 zum Anbringen der Anschlußkontakte wird die Oxid-Nitrid-Doppelisolierschicht 16 an den entsprechenden Stellen der Source- und Drainelektroden unter Anwenden unmaskierter Tiefätzprozesse mit Hilfe von Flußsäure entfernt,- wobei alle exponierten Oxid-Nitrid-Doppelisolationsbereiche der Source· und Drainelektroden weggeätzt werden und jedoch aufgrund der Dicke der Isolationsschicht 48 lediglich ein unbedeutender Anteil hiervon weggeätzt wird. Eine Metallage, z.B. Aluminium f wird dann so niedergeschlagen f daß sich ein Anschlußkontakt an die Source- und Drainelektroden ausbildet, um anschließend dann diese Metallage so auszuätzen, daß sich die gewünschten Verbindungsleitungen oder Leitungszüge ergeben.
Es sei betont, daß die Gebiete der Source-, Gate- und Drainelektroden durch die orthogonal zueinander angelegten eingelassenen Oxidstreifen 12 bis 14 und die polykristallinen Siliciumleitungszüge 22 bis 32 festgelegt sind. Ein Ausrichten der Leitungszüge gegenüber den eingelassenen Oxidstreifen vermag nicht die Source-, Gate- und Draingebiete oder die Breiten-zu~Längen-Verhältnisse der Gategebiete unterhalb der Gateelektroden abzuändern. Die Transistorbreite und -Länge wird in jedem Fall mit Hilfe einer einzigen Maske festgelegt und sind abhängig allein von nur einem Ätzvorgang. Um die Source- und Drainelektroden 22 bis 32 kontaktieren zu können, wird ein einfacher Tief-ätzvorgang auf den Dünnschichtgate-Isolator 16 angewendet. Hierzu ist kein maskiertes Kontaktloch erforderlich. Das Source- und Drain-Elektrodenkontaktmetall kann eine Gateelektrode oder eine Feldabschirmung überlappen, ohne dabei einen Kurzschluß herbeizuführen, da die polykristallinen Siliciumleitungszüge 22 bis thermisch oxidiert worden sind, um die erforderliche Isolation
BU 975 009 7098U/0S87
bereitzustellen. Um eine solche Struktur zu erhalten, sind drei Masken erforderlich. Eine vierte Maske wird benötigt, um die polykristallinen Siliciumleitungszüge zu kontaktieren, wobei ein Block oder Segment der vierten Maske dazu dient, das Halbleitersubstrat 10 selbst zu kontaktieren, falls dies überhaupt erforderlich ist, und zwar an den jeweils vorgesehenen Stellen. Die Gateelektrodenanschlüsse der Feldeffekttransistoren können aus irgendwelchen der Leitungszüge 22 bis 32 bestehen, die ja aus polykristallinen Siliciumstreifen hergestellt sind. Als Alternative können sich auch die polykristallinen Siliciumgebiete auf das Gategebiet beschränken und ein Metallstreifen oder Leitungszug kann dann das polykristalline Siliciumgebiet im Gatebereich kontaktieren, so daß sich ein zusätzlicher Freiheitsgrad in den Verbindungsmöglichkeiten ergibt.
Die in den Fign. 1A, 1B und 1C dargestellte Struktur ist ein Ausschnitt aus einer regelmäßigen Feldeffekttransistoranordnung und kann dazu dienen, verschiedene Schaltkreise herzustellen, die dabei nicht nur aktive Komponenten sondern auch passive Komponenten, wie z.B. Kapazitäten, enthalten. In den Fign. 2A, 2B und 2C ist eine Speicheranordnung gezeigt, die aus Speicherelementen besteht, die ihrerseits jeweils ein aktives Bauelement aufweisen, wie es ja an sich auch aus den eingangs genannten Patenten bekannt ist. In den Fign. 2A und 2B und 2C werden im wesentlichen die gleichen Bezugszeichen wie in den Fign. 1A, 1B und 1C verwendet. Zur Ausbildung einer Speicheranordnung mit derartigen Speicherelementen werden Bezugs- oder Festpotentialflächen 50 und 52 auf j die isolierten Leitungszüge 22 bis 32 aufgebracht. Wie sich noch j klarer aus Fig. 2C ergibt, ist die Festpotentialfläche 50 von den Leitungszügen 22, 24 und 26 durch die Isolationsschicht 48 isoliert! Außerdem wird darauf hingewiesen, daß diese Festpotential- oder ·. Bezugsfläche 50 in Kontakt mit der Oberfläche der Siliciumnitridschicht zwischen den Leitungszügen 22 und 24 und zwischen den Lei- ! tungszügen 24 und 26 steht, um mit einer stromführenden Elektrode 36, vorzugsweise einer Sourceelektrode, eine Speicherkapazität 54
975 009 7 088 U/0687
zu bilden und mit Elektrode 38, ebenfalls vorzugsweise eine Sourceelektrode, eine Speicherkapazität 56. Die Festpotential- oder Bezugsfläche 52 liegt gleicherweise oberhalb der Leitungszüge 28, 30 und 32, um so mit der Elektrode 42 eine Speicherkapazität 58 und mit der Elektrode 44 eine Speicherkapazität 60 zu bilden. Die Festpotential- oder Bezugsflächen 50 und 52 lassen sich an die Spannungsquellen 61 bzw. 63 anschließen. Eine Isolierschicht 62 wird oberhalb der Festpotentia]flächen 50 und 52 aufgebracht.
Ein Worttreiber und eine Vorspannungsquelle 64 besitzen die Ausgänge 66, 68, 70 und 72, die mit den Leitungszügen 22, 26, 28 und ;32 entsprechend'verbunden sind. Diese Leitungszüge 22, 26, 28 und 32 dienen als Wortleitungen für das jeweilige Speicherelement. Die 'Leitungszüge 24 und 30 werden als Feldabschirmungen verwendet, inidem eine geeignete Bezugsspannung seitens der Spannungsquellen 74 bzw. 76 hieran angelegt wird, Durch Vorsehen geeigneter Kontaktlöcher in der Doppelisolationsschicht 16 an den Stellen der Elektroden 34, 40 und 46, die als Drainelektroden ausgebildet sind, •läßt sich eine Bitleitung 78 ohmisch an diese Drainelektroden anschließen.
;Ein Bittreiber und ein Abfühlverstärker 80 ist mit seinem Ausgang i82 an die Bitleitung 78 angeschlossen. Aus dem in den Fign. 2A, 2B und 2C gezeigten Speicherausschnitt läßt sich entnehmen, daß die Speicherelemente an die Bitleitung 78 angeschlossen sind und |über ihre Gateelektroden 22, 26, 28 und 32 angesteuert werden. Die ilsolation zwischen den Speicherelementen erfolgt unter Wirkung der ; tLeitungszüge 24 und 30. Im einzelnen enthält der gezeigte Speicher aus schnitt ein erstes Speicherelement mit der Speicherkapa- ; jzität 54 und mit einem Feldeffekttransistor, der durch die Gateelektrode 22, die Drainelektrode 34 und die Sourcelektrode 36 definiert ist, ein zweites Speicherelement mit der Speicherkapaizität 56 und einem zweiten Feldeffekttransistor, der durch die Gatelektorde 26, die Drainelektrode 40 und die Sourcelektrode j 38 definiert ist, ein drittes Speicherelement mit der Speicher- ' kapazität 58 und einem dritten Feldeffekttransistor, der durch die Gateelektrode 28, durch die Drainelektrode 40 und durch die
BU 975 009 709814/0687 '
Sourceelektrode 42 definiert ist, und ein viertes Speicherelement, das durch die Speicherkapazität 60 und durch einen vierten Transistor mit der Gateelektrode 32, der Drainelektrode 46 und der Sourceelektrode 44 definiert ist. Wie an sich bekannt, wird bei angelegter Vorspannung an die Festpotentialflächen 50 und 52 keine Dotierung mittels Ionenimplantation für die Sourceelektroden 36, 38, 42 und 44 erforderlich. Obgleich in den vorliegenden Zeichnungen aus einer Speicheranordnung lediglich eine Zeile mit Speicherelementen ausschnittsweise gezeigt ist, die mit der Bitleitung 78 in Verbindung stehen, versteht es sich von selbst, daß ohne weiteres zusätzliche Zeilen von Speicherelementen vorgesehen werden können, deren Bitleitungen dann parallel zur Bitleitung liegen.
Bei bekannter Betriebsweise einer Speicheranordnung dieser Art wird zum Einschreiben einer Information in ein Speicherelement, z.B. in die Speicherkapazität 56, ein Impuls der Gateelektrode 26 vom Worttreiber und der Vorspannungsquelle 64 über Ausgangsleitung 68 zugeführt, um den Feldeffekttransistor mit den Elektroden 26, 38 und 40 in den leitenden Zustand zu versetzen. Soll nun ein Eins-Bit in der Speicherkapazität 56 gespeichert werden, wird ebenfalls ein Impuls an die Bitleitung 78 vom Bittreiber und Abfühlverstärker 80 her über die Ausgangsleitung 82 zugeführt, so daß eine Ladung der Kapazität 56 erfolgt. Wird ein Null-Bit in der Speicherkapazität 56 gespeichert, dann wird kein Impuls über Bitleitung 78 zugeführt und deshalb bleibt dann auch die Kapazität 56 ungeladen. Um die in der Kapazität 56 gespeicherte Information auszulesen, wird ein Impuls vom Worttreiber und der Vorspannungsquelle 64 über Ausgangsleitung •68 der Gateelektrode 26 zugeführt, so daß wiederum der Transistor mit den Elektroden 26, 38 und 40 in den Ein-Zustand gelangt. Ist eine "1" in der Kapazität 56 gespeichert, dann besitzt die Kapazität eine Ladung, die über die Gatezone des Transistors zwischen den Elektroden 38 und 40 auf die Bitleitung 78 entladen wird. Diese Ladung wird im Abfühlverstärker 80 erfaßt.
975 009 7098U/0687
Ist ein Null-Bit in der Kapazität 56 vorhanden, dann ist eine Entladung dieser Kapazität natürlich gegenstandslos und deshalb läßt sich dann auch keine Ladung mit Hilfe des Abfühlverstärkers 80 erfassen. Es ist zu ersehen, daß zum Einschreiben von Information in die Kapazität 58 oder zum Lesen hierin gespeicherter Information der Feldeffekttransistor mit der Gateelektrode 28, der Drainelektrode 40 und der Sourceelektrode 42 zum Zuge kommt, indem ein Impuls vom Worttreiber und der Vorspannungsquelle 64 der Gateelektrode 28 über Ausgangsleitung 70 zugeführt wird und, falls erforderlich, ein Bitimpuls über Bitleitung 78 in gleicher Weise, wie oben beschrieben, an die Bitleitung 78 angelegt wird. Der Abfühlverstärker 80 dient außerdem zum Lesen der Information aus der Speicherkapazität 58. Gleicherweise bedienen sich die Speicherkapazitäten 54 und 60 der gemeinsamen Bitleitung 78; sie werden andererseits durch den Worttreiber und die Vorspannungsquelle 64 über Ausgangsleitungen 66 und 72 beaufschlagt.
Obgleich lediglich vier Speicherelemente als mit der Bitleitung 78 gekoppelt dargestellt sind, versteht es sich von selbst, daß viele derartige Speicherelemente, gleicher Weise angeordnet, mit dieser Bitleitung 78 gekoppelt sein können. Es sei außerdem darauf hingewiesen, daß die Drainelektrode 40 als gemeinsame Drainelektro*- de zum Zugriff auf die Speicherkapazität 56 und die Speicherka- : pazität 58 dient. Weiterhin wird bemerkt, daß, wenn z.B. Speicherkapazität 58 unter Steuerung der Gateelektrode 28 angesprochen wird, eine Vorspannung vom Worttreiber und der Vorspannungsquelle 64 über Ausgangsleitung 68 zugeführt wird, um den Leitungszug 26 zu erregen, der als Feldabschirmung zur Isolation des Speicherelements mit der Speicherkapazität 58 gegen Hochspannungserhöhungen dient, die im Halbleitersubstrat 10 zur Linken, wie in Fig. 2C gezeigt, auftreten können, während der an die Vorspannungsquelle 76 angeschlossene Leitungszug 30 als Feldabschirmung für das Speicherelement mit der Speicher-
BU 975 009 7 098 U/0687
kapazität 58 gegen alle Hochspannungserhohungen isoliert, die im Halbleitersubstrat 10 zur Rechten auftreten können. Es ist weiter zu entnehmen, daß mit jeweils zu beiden Seiten der Gateelektrode vorhandenen Leitungszügen zur Feldabschirmung um das betreffende Speicherelement in einer Dimensionsrichtung und mit den einge- ' lassenen Oxidstreifen 12 und 14 in anderer Dimensionsrichtung zu isolieren, jedes der Speicherelemente vollständig gegenüber Hochspannungserhohungen geschützt ist, die im Halbleitersubstrat 10 außerhalb des Bereichs des adressierten Speicherelements auftreten können. Da so jedes der Speicherelemente vollständig gegenüber den anderen Speicherelementen isoliert ist und dank dem Aufbau der Speicheranordnung Maskenausrichtungen bei Herstellung gegenstandslos sind, läßt sich also bei Einsatz der erfindungsgemäßen Anordnung ein Speicher hoher Packungsdichte bereitstellen.
Ein spezieller Herstellungsprozeß zur Herstellung einer Speicheranordnung mit den Speicherelementen, wie in Fign. 2A, 2B und 2C gezeigt, können die Verfahrensschritte zum Herstellen der in Fig. 1A, 1B und 1C gezeigten Struktur einschließen. Jedoch wird der Tiefätzungsverfahrensschritt nicht angewendet, bis die Bezugs- oder Festpotentialflächen aufgebracht sind. Der Prozeß zum Aufbringen der Bezugs- und Festpotentialflächen 50 und 52 einer Isolationsschicht 62 und der Bitleitung 78 für eine derartige Speicheranordnung erfordert folgende zusätzliche Verfahrensschrit-, te: Eine Schicht leitenden Materials, vorzugsweise dotiertes poly~j kristallines Silicium, wird oberhalb der isolierten Leitungszüge ' 22 bis 32 niedergeschlagen. Diese polykristalline Siliciumschicht ■ wird dann zum Erstellen der Bezugs- und Festpotentialfläche 50 [ über Sourceelektroden 36 und 38 und der Bezugs- und Festpotentialfläche 52 oberhalb der Sourceelektroden 42 und 44, die als Konden-i satorbeläge wirken sollen, entsprechend ausgeätzt. Die polykristalh linen- Silicium-Bezugs- und Festpotentialflächen 50 und 52 werden anschließend oxidiert, um so eine dicke Isolationsschicht von angenähert 3000 A* zu erhalten. Der Tiefätzungsprozeß wird dann angewendet, um eine öffnung in der Oxid-Nitrid-Dünnschichtisolation 16
ι zu erhalten, so daß die Drainelektroden 34, 40 und 46 kontaktiert
ευ 975 009 709814/0887
!werden können. Eine Metallschicht, vorzugsweise bestehend aus Aluminium, wird unter Kontaktgabe mit den Drainelektroden 34, 40 und 46 niedergeschlagen, um anschließend in geeigneter Weise zur Bildung der Bitleitung 78 ausgeätzt zu werden.
;es sei darauf hingewiesen, daß zur Ausbildung der Speicheranordnung die Speicherkondensatorbeläge oder Bezugs-- und Festpotential flächen 50 und 52 keine kritischen Ausrichtungsmaßnahmen erfordern, da die Überlappung bei den oxidierten polykristallinen Siliciumleitungszügen 22 bis 32 ausgenützt wird. Die einzige Ausrichtungsmaßnahme, die für die Kondensatorbeläge 50 und 52 erforderlich ist, besteht darin, daß die Kanten hiervon die Gateelektroden 22 und 26 bzw. 28 und 32 überragen. Da in dem so gebildeten Speicherkondensator keine Lücke auftritt, ist auch die Kondensatorabmessung weitgehend von Ausrichtungsmaßnahmen unabhängig. Falls > erforderlich, läßt sich durch Anwenden einer zusätzlichen Maske :das Siliciumnitrid im Bereich des Speicherkondensators entfernen, [ um so die Speicherkapazität ohne herabgesetzte Gateoxiddicke zu ! jerhöhen, die ja die Gatezuverlässigkeit herabsetzen würde. Die ι Zuverlässigkeit der dielektrischen Dünnschicht des Speicherkondensators läßt sich, falls erforderlich, verbessern, indem die ι Bezugs- und Festpotentialflächen 50 und 52 in geeigneter Weise vorgespannt werden. Es sei ferner darauf hingewiesen, daß anstelle' des polykristallinen Siliciums für die Gateelektroden Feldabschir-Imungen und für die Kondensatorbeläge ein widerstandsfähigeres Me-'tall, wie z.B. Tantal, Anwendung finden kann, wobei dann eloxiertes j Tantal jeweils eine Isolationsschwelle zwischen leitenden Berei- ; chen der Speicheranordnung bereit zu stellen vermag. Wird Tantal j verwendet, dann ist die Anwendung von Siliciumnitrid nicht erfor- ' derlich, um das Aufwachsen einer dicken Oxidschicht über Source- ΐ und Drainelektrodenbereichen zu verhindern; der Drainelektrodenbereich in der Siliciumdioxidisolationsschicht läßt sich dann ebenfalls mit Hilfe eines unmaskierten Tiefätzungsverfahrens mit einer öffnung versehen. Es lassen sich ohne weiteres auch andere
7098U/0687
BU 975 009
ZO
Materialien als polykristallines Silicium oder Tantal für die Leitungszüge 22 bis 32 und die Bezugs- und Festpotentialflächen 50 und 52 anwenden;jedoch ist es vorzuziehen, daß das leitende Material derartig beschaffen sein sollte, daß es sich in einem unmaskierten Verfahrensschritt bei Serienherstellung thermisch, chemisch oder durch Eloxieren selbsttätig mit einer Isolationsschicht überziehen läßt.
Es hat sich gezeigt, daß die Speicherelemente eines Speichers gemäß der Erfindung in einem Halbleiterchip zwei- bis dreimal dichter gepackt sein können als Speicherelemente bekannter Speicheranordnungen, da die erfindungsgemäßen Speicherelemente bei Herstellung selbstausrichtend gebildet werden und somit immun gegenüber Maskenverschiebungen sind. Dank dieser Selbstausrichtungseigenschaft sind parasitäre und sonstige Streukapazitäten bei Serienfertigung konstant; und deshalb besteht auch keine Notwendigkeit, die räumlichen Abmessungen des einzelnen Speicherelements so zu erhöhen, daß mit Sicherheit der schlimmste Fall mit Bezug auf Übertragungsverhältnisse für Signale erfaßt wird. Es gibt keine Leerfläche auf der Chipoberfläche aufgrund des Leitungszugsabs tands und außerdem ist keine Diffusionsausweitung erforderlich, um die jeweilige Sourceelektrode mit dem zuständigen Speicherkondensator zu verbinden, da sie ja gleichzeitig einen Speicherkondensatorbelag bildet. Kontaktöffnungen zu den Drainelektroden durch die Doppelisolierschicht 16 hindurch lassen sich ohne Anwenden einer Maske bei Ätzverfahren einbringen, sondern werden erstellt, indem lediglich ein unmaskiertes Tiefätzverfahren Anwendung findet. Schließlich ist keine von Ebenezu-Ebene-Abbildungs-Größen-Grundlage erforderlich, um der Ebenezu-Ebenen-Anpassung hinsichtlicher kritischer Dimension Rechnung zu tragen, da alle kritischen Dimensionen selbstausrichtend oder selbstmaskierend sind.
BU 975 009 7098U/0687
Eine Alternativmöglichkeit der Erfindung läßt sich anhand der Fig. 3 erläutern, die einen Ausschnittsquerschnitt einer Speicheranordnung ähnlich wie in Fig. 2B zeigt. Der wesentliche Unterschied in der Speicheranordnung nach Fig. 3 gegenüber der nach Fig. 2A, 2B und 2C besteht darin, daß die angelassenen Oxidstreifen 12 und 14, die zur Isolation in einer Dimensionsrichtung dienen, durch Leitungszüge 12' und 14' mit den Isolatoren 12'' und 14'' ersetzt sind, welche ihrerseits auf die Doppelisolierschicht 16 aufgebracht sind. Durch Anlegen geeigneter Vorspannungen an die Leitungszüge 12' und 14' lassen sich diese als Feldabschirmungen in gleicher Weise verwenden wie die Feldabschirmungen in den Anordnungen nach den Fign. 2A und 2C, nämlich bei den Leitungszügen 24 und 30. Demgemäß ist beim Ausführungsbeispiel der Erfindung nach Fig. 3 jedes Speicherelement dank der Feldabschirmungen innerhalb des Halbleitersubstrats 10 vollständig in beiden Dimensionsrichtungen isoliert. Die Speicheranordnung nach dem erfindungsgemäßen Ausführungsbeispiel in Fig. 3 wirkt in gleicher Weise wie die Speicheranordnung nach den Fign. 2A, 2B und 2C. Die Leitungszüge 12' und 14' bestehen vorzugsweise aus polykristallinen Siliciumstreifen, die bei Verwendung gemäß Fig. 3 drei Schichten von selbstisolierenden polykristallinen Silicium zwischen der Halbleitersubstratoberfläche und der Bitleitung 78 darstellen.
Obgleich die Isolationsmedium-Streifen als eingelassene Oxidstreifen 12 und 14 oder als Leitungszüge 12' und 14' z.B. Feldabschirmungen bildende polykristalline Siliciumstreifen dargestellt sind, versteht es sich, daß auch andere Isolationsmedium-Streifen angewendet werden können, die je nach Bedarf, als dicke Oxidschichten, Aluminiumoxid, Tantaloxid oder hochdotierte Halbleitersubstratstreifen vorgesehen sein können.
BU 975 009 7 098 U/0687
Die Bitleitung 78 ist zwar als aus Metall bestehend angegeben, kann jedoch in beiden Speicheranordnungen falls erforderlich, aus polykristallinem Silicium bestehen, so daß sich eine Speicheranordnung ergibt, bei der alle Leitungszüge ausnahmslos aus leitenden polykristallinen Siliciumstreifen bestehen, die sehr leicht durch geeignete Oxidationsverfahren selbstisolierend ausgebildet werden können. Ein Vorteil in der Verwendung derartiger oxidierter polykristalliner Siliciumstreifen besteht darin, daß das Auftreten von Kurzschlüssen zwischen solchen Leitungszügen nahezu vollständig ausgeschlossen ist. Falls erforderlich, kann jedoch vorgesehen sein, daß die Leitungszüge in der erfindungsgemäßen Speicheranordnung aus oxidationsfähigem, widerstands fähigerem Metall bestehen, um so dünnere Leitungszüge mit sehr viel geringerem spezifischem Widerstand anwenden zu können, ohne daß die beabsichtigten Verbesserungen in der Oberflächentopologie und/oder Betriebsweise eine Beeinträchtigung erfahren.
B0975OO9 709814/0687

Claims (1)

  1. PATENTANSPRÜCHE
    (Jy Verfahren zur Herstellung monolithisch integrierter Halbleiterschaltungen, die jeweils einen Feldeffekttransistor in einer Isolationswanne des Halbleitersubstrats enthalten, wobei dieser Feldeffekttransistor seinerseits eine Steuerelektrode und zumindest eine stromführende Elektrode aufweist, dadurch gekennzeichnet, daß ein Paar voneinander getrennt verlaufender Isolationsstreifen an der Halbleitersubstratoberfläche gebildet wird, daß zwischen diesen Isolationsstreifen eine Anzahl von voneinander getrennten Leitungszügen aufgebracht wird, die gegenüber dem Halbleitermaterial isoliert sind, wobei die Leitungszüge aus einem Material bestehen f das als Sperre für in das Halbleitersubstrat einzubringende Fremdatome wirkt,
    daß zumindest eine Fremdatomzone in das Halbleitersubstrat eingebracht wird, die durch die oben genannten Isolationsstreifen und Leitungszüge begrenzt ist, wobei die eingebrachten Fremdatome zumindest eine stromführende Elektrode des Feldeffekttransistors ausbilden, daß an einen der Leitungszüge in vorgegebener Auswahl ein Spannungssignal anlegbar ist, so daß dieser ausge-
    : wählte Leitungszug die Steuerelektrode des besagten Feldeffekttransistors darstellt und
    daß eine Bezugsspannung an einen der Leitungszüge, der
    : dem ausgewählten Leitungszug benachbart ist, anlegbar ist, so daß sich hiermit eine Feldabschirmung für den besagten Feldeffekttransistor bildet.
    7098U/0687
    BU 975 009 ORIGINAL !MSPECTED
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungszüge im wesentlichen senkrecht zu den besagten Isolationsstreifen verlaufend aufgebracht werden.
    3. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet, daß den dem ausgewählten Leitungszug andererseits benachbarte Leitungszug ebenfalls eine Bezugsspannung zugeführt wird, so daß sich auch zur anderen Seite des ausgewählten Leitungszuges eine Feldabschirmung des besagten Feldeffekttransistors ausbildet.
    4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Leitungszüge auf eine oberhalb des Halbleitersubstrats aufgebrachte Doppelisolierschicht aufgetragen werden.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß diese Doppelisolationsschicht in Form einer Siliciumdi und einer Siliciumnitridlage aufgetragen wird.
    6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß zumindest eine mit Fremdatomen dotierte Zone im Halbleitersubstrat mit Hilfe der Ionenimplantation durch die Siliciumnitridschicht hindurch eingebracht wird.
    I7. Verfahren nach den Ansprüchen 2 bis 7, dadurch gekennzeichnet, daß die Isolationsstreifen parallel zueinan- ! der verlaufend aufgetragen werden.
    i
    i
    !8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Isolationsstreifen im Halbleitersubstrat in entsprechende Oberflächenbereiche als Oxidstreifen eingelassen werden.
    7098U/0Ö87 !
    BU 975 009
    ι 3
    !9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
    ; die Isolationsstreifen in Form zusätzlicher Leitungszü-
    ϊ ge in entsprechenden Oberflächenbereichen des Halbleiter-
    ' Substrats ausgebildet werden.
    10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die als Isolationsstreifen wirkenden Leitungszüge aus selbstisolierendem Material in einem unmaskierten Verfahr ens schritt bei Serienherstellung aufgetragen werden.
    11. Verfahren mindestens nach Anspruch 1, dadurch gekenn-
    ' zeichnet, daß an die stromführenden und steuerbaren Elek-
    I troden der Feldeffekttransistoren entsprechende Spannungen
    ; angelegt werden.
    j 12. Verfahren mindestens nach Anspruch 1f dadurch gekenn-
    ι zeichnet, daß ein Kondensator auf dem Halbleitersubstrat
    j in einem Bereich gebildet wird, der durch das besagte ' Isolationsstreifenpaar und dem besagten ausgewählten Leij tungszug sowie einen der anderen Leitungszüge definiert ist.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Beläge des Kondensators durch den Halbleitersubstrat-Oberflächenbereich und durch die leitende Materialschicht gebildet werden, die isoliert vom Halbleitersubstrat aufgetragen wird.
    14. Verfahren nach Anspruch 13f dadurch gekennzeichnet, daß eine Vorspannung an den Belag aus leitendem Material angelegt wird und ein elektrisches Signal zumindest einer der stromführenden Elektroden der Feldeffekttransistoren zugeführt wird.
    7098U/06Ö7
    BU 975 009
    15. Anordnung hergestellt nach dem Verfahren der Ansprüche
    1 bis 14, dadurch gekennzeichnet, daß die Speicherelemen- , te einer Speicheranordnung mit jeweils einer der strom- ; führenden Elektroden an eine gemeinsame Steuerleitung gekoppelt sind.
    16. Anordnung hergestellt nach dem Verfahren der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Leitungszüge aus polykristallinem Silicium bestehen.
    17. Anordnung hergestellt nach dem Verfahren der Ansprüche 1 bis 14 und nach Anspruch 15 und 16, dadurch gekennzeichnet, daß der erste Belag des in jeden Speicherelement vorgesehenen Kondensators aus einem jeweiligen Oberflächenbereich des Halbleitersubstrats, hierdurch benachbarte Isolationsstreifenpaare, einen der ausgewählten Lei* tungszüge und den Feldabschirmungsleitungszügen definiert ist und daß der zweite Belag dieses Kondensators aus ei- | nem leitenden Schichtbereich auf dem besagten Isolationsmedium im genannten Halbleitersubstratoberflächenbereich besteht.
    18. Anordnung nach Anspruch 17, dadurch gekennzeichnet, daß j bei Anordnung in einem Speicher jede der stromführenden [ Elektroden zwischen einem benachbarten Paar von zuerst ' ausgewählten Leitungszügen und die jeweils den einen Kondensatorbelag bildende elektrische Schicht der Kon- ] densatoren, die auf gegenüberliegenden Seiten eines an- j schließend ausgewählten Leitungszuges angeordnet sind, I mit besagter elektrisch leitender Schicht verbunden ist.
    7098U/0687
    BU 975 009
DE19762642303 1975-09-29 1976-09-21 Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung Withdrawn DE2642303A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/617,462 US4021789A (en) 1975-09-29 1975-09-29 Self-aligned integrated circuits

Publications (1)

Publication Number Publication Date
DE2642303A1 true DE2642303A1 (de) 1977-04-07

Family

ID=24473746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762642303 Withdrawn DE2642303A1 (de) 1975-09-29 1976-09-21 Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung

Country Status (8)

Country Link
US (1) US4021789A (de)
JP (1) JPS5242382A (de)
CA (1) CA1043467A (de)
DE (1) DE2642303A1 (de)
FR (1) FR2326038A1 (de)
GB (1) GB1496119A (de)
IT (1) IT1070004B (de)
NL (1) NL7609377A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832388A1 (de) * 1978-07-24 1980-02-14 Siemens Ag Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
US4183040A (en) * 1976-02-09 1980-01-08 International Business Machines Corporation MOS RAM with implant forming peripheral depletion MOSFET channels and capacitor bottom electrodes
US4398207A (en) * 1976-08-24 1983-08-09 Intel Corporation MOS Digital-to-analog converter with resistor chain using compensating "dummy" metal contacts
JPS5447488A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Production of silicon gate type mis semiconductor device
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4587711A (en) * 1978-05-26 1986-05-13 Rockwell International Corporation Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4230954A (en) * 1978-12-29 1980-10-28 International Business Machines Corporation Permanent or semipermanent charge transfer storage systems
JPS5598852A (en) * 1979-01-23 1980-07-28 Nec Corp Memory device
JPS55153368A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor memory device
US4287571A (en) * 1979-09-11 1981-09-01 International Business Machines Corporation High density transistor arrays
US4240845A (en) * 1980-02-04 1980-12-23 International Business Machines Corporation Method of fabricating random access memory device
JPS57134963A (en) * 1981-02-16 1982-08-20 Fujitsu Ltd Semiconductor memory
US4456888A (en) * 1981-03-26 1984-06-26 Raytheon Company Radio frequency network having plural electrically interconnected field effect transistor cells
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
US4652898A (en) * 1984-07-19 1987-03-24 International Business Machines Corporation High speed merged charge memory
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US4679302A (en) * 1986-05-12 1987-07-14 Northern Telecom Limited Double polysilicon integrated circuit process
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5204545A (en) * 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH05114615A (ja) * 1991-10-21 1993-05-07 Rohm Co Ltd 化合物半導体装置及びその製造方法
KR950034754A (ko) * 1994-05-06 1995-12-28 윌리엄 이. 힐러 폴리실리콘 저항을 형성하는 방법 및 이 방법으로부터 제조된 저항
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US7239219B2 (en) * 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US7259640B2 (en) 2001-12-03 2007-08-21 Microfabrica Miniature RF and microwave components and methods for fabricating such components
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
KR101476438B1 (ko) 2006-12-30 2014-12-24 누보트로닉스, 엘.엘.씨 3차원 미세구조 및 그 형성방법
US7898356B2 (en) 2007-03-20 2011-03-01 Nuvotronics, Llc Coaxial transmission line microstructures and methods of formation thereof
EP3104450A3 (de) 2007-03-20 2016-12-28 Nuvotronics, LLC Integrierte elektronische komponenten und herstellungsverfahren dafür
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
KR101796098B1 (ko) * 2010-01-22 2017-11-10 누보트로닉스, 인크. 열관리
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
KR20160133422A (ko) 2014-01-17 2016-11-22 누보트로닉스, 인크. 웨이퍼 규모 테스트 인터페이스 유닛 및 컨택터
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
WO2016094129A1 (en) 2014-12-03 2016-06-16 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA974657A (en) * 1971-12-28 1975-09-16 Matsushita Electric Industrial Co., Ltd. Switching device equipped with a semiconductor memory element
US3893152A (en) * 1973-07-25 1975-07-01 Hung Chang Lin Metal nitride oxide semiconductor integrated circuit structure
US3889287A (en) * 1973-12-06 1975-06-10 Motorola Inc Mnos memory matrix
US3836894A (en) * 1974-01-22 1974-09-17 Westinghouse Electric Corp Mnos/sos random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2832388A1 (de) * 1978-07-24 1980-02-14 Siemens Ag Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt

Also Published As

Publication number Publication date
IT1070004B (it) 1985-03-25
CA1043467A (en) 1978-11-28
GB1496119A (en) 1977-12-30
FR2326038B1 (de) 1979-07-06
JPS5242382A (en) 1977-04-01
FR2326038A1 (fr) 1977-04-22
NL7609377A (nl) 1977-03-31
JPS5617830B2 (de) 1981-04-24
US4021789A (en) 1977-05-03

Similar Documents

Publication Publication Date Title
DE2642303A1 (de) Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung
DE3816358C2 (de)
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE4041271C2 (de) Halbleitervorrichtung mit einem ferroelektrischen Kondensator
DE19727466C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE2741152A1 (de) Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE10046945C2 (de) Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung mit selbstjustierter schwebender Gateelektrode unter Verwendung einer Grabenisolationsstruktur
EP0744771A1 (de) DRAM-Speicherzelle mit vertikalem Transistor
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE4215708A1 (de) Sram und verfahren zu dessen herstellung
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4447266A1 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE19701003C2 (de) DRAM-Zelle, DRAM und Verfahren zu deren Herstellung
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE19720193C2 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE3840559C2 (de)
EP0317934A1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
DE10351030B4 (de) Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: H01L 27/10

8126 Change of the secondary classification

Ipc: G11C 11/40

8130 Withdrawal