DE2538144A1

DE2538144A1 - Belichtungssteuereinrichtung fuer eine kamera

Info

Publication number: DE2538144A1
Application number: DE19752538144
Authority: DE
Inventors: Fumio Ito; Tadashi Ito; Yukio Mashimo; Nobuaki Sakurada; Nobuhiko Shinoda; Kanagawa Yokohama
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1974-08-27
Filing date: 1975-08-27
Publication date: 1976-03-11
Also published as: DE2538144B2; US4267437A; JPS5126031A; US4037233A; DE2538144C3

Description

Die Erfindung bezieht sich auf eine Zeitintervall-Steuervorrichtung und insbesondere auf eine Zeitintervall-Steuervcrrichtung die zur Verwendung bei der Belichtungssteuerung einer photographischen Kamera geeignet ist und die mit mit einer sehr hohen Genauigkeit arbeitet, so daß der Belichtungszeitfehler innerhalb eines 1/8 der Stufung bleibt.

Es ist eine Belichtungssteuereinrichtung zum Steuern der Verschlußgeschwindigkeit einer Kamera in Übereinstimmung mit dem Helligkeitspegel eines aufzunehmenden Objekts bekannt, bei der die den Objekthelligkeitspegel darstellende Information mittels eines Analog-Digital-Umsetzers in einen digitalen Code umgesetzt wird, der, nach dem er einmal gespeichert worden ist, mittels einer digitalen Schaltung auf digitale Weise zur

609811/0697

dner Bank (München) Kto. 393Ϊ844

Deutsche Bank (München) Kto. 51/61070 Dresdner

Postscheck (München) Kto. 670-43-804

2 δ SHU 4

Steuerung der Betätigungsdauer des Verschlusses ausgelesen wird, was beispielsweise in der US-PS 3 824 608 offenbart ist.

Die herkömmliche Belichtungssteuereinrichtung steuert jedoch die Belichtungszeit in einstufigem Fortschreiten, so daß der Belichtungszeitfehler bis zu + 1/2 Stufen ansteigt und dementsprechend ein Nachteil dadurch entsteht, daß die Betätigungsdauer des Verschlusses nicht mit hoher Genauigkeit gesteuert werden kann. Der hier benützte Ausdruck "eine Stufe" bezieht sich auf eine einzelne Einheit der durch den Apex-Wert ausgedrückten Belichtungszeit. (Apex: = Additives System für photographische Belichtung). "

(Die Bezeichnung "Apex-Wert" bezieht sich auf Belichtungsgrößen, die gemäß dem Apex-System umgesetzt sind, bei dem anstelle numerischer Werte die Logarithmen zur Basis zwei für die Belichtungsberechnung verwendet werden.)

Aufgabe der Erfindung ist es, eine Zeitintervall-Steuereinrichtung zu schaffen, die das Umsetzen einer digital codierten Zeitinformation in ein tatsächliches Zeitintervall mit einer hohen Genauigkeit und damit die Steuerung der Belichtungszeit mit außerordentlich hoher Genauigkeit ermöglicht.

Dabei soll erfindungsgemäß der Fehlerbereich bei der Belichtungszeit innerhalb von 1/8 Stufen liegen, wobei trotz

. 6-Ö9Ö 1 1 /0697

ORIGINAL INSPECTED

extrem hoher Belichtungssteuergenauigkeit der Schaltungsaufbau sehr einfach sein soll.

Dazu wird erfindungsgemäß eine Beiichtungssteuereinrichtung geschaffen, die in 1/8-stufigen Belichtungszeitschritten arbeitet und die eine Ausleseschaltung für einen in 1/8-Stufeneinheiten gespeicherten Belichtungszeitwert in Anwendung bringt, die sehr einfach aufgebaut ist.

Erfindungsgemäß wird die Aufgabe durch eine Belichtungssteuereinrichtung gelöst, die einen Frequenzteiler aufweist,

je der zum Teilen der Frequenz eines Bezugsimpulszugs durch 2 (wobei k eine ganze Zahl ist) geeignet ist, und bei der der Frequenzteiler zum Auslesen eines in 1/8-stufigen Einheiten gespeicherten Belichtungszeitwert dient.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert,

Fig. 1 ist eine Tabelle numerischer Werte unterschiedlicher BeiichtungsSteuerparameter, die jeweils in herkömmlichen Einheiten und Apex-Einheiten ausgedrückt sind.

98 11/06 9

2538U4

Fig. 2 ist eine Tabelle numerischer Werte der Belichtungszeit in Sekunden, sowie binären und oktalen Codierungen.

Fig. 3 ist eine Tabelle numerischer Werte, die zeigt, wie große Fehler sich ergeben, wenn z/8 durch (1 + z/8) angenähert wird.

Fig. 4 ist ein Blockschaltbild einer Belichtungssteuerung gemäß einer Ausführungsform der Erfindung.

Fig. 5 ist ein schematisches elektrisches Schaltbild des Systems nach Fig. 4.

Fig. 6 ist ein Impulszeitablaufdiagramm zur Darstellung der Verwendungsweise des Frequenzteilers nach Fig. 5. ' .

Fig. 7 ist ein Impulszeitablaufdiagramm zur Darstellung der Anwendung der Schaltung nach Fig. 5.

Fig. 8 ist ein elektrisches Schaltbild eines Zeitdauersteuersystems nach einer weiteren Ausführungsform der Erfindung.

60 Sä 11/0697

2538H4

Fig. 9 ist ein Beispiel einer Subtraktionsschaltung, die bei einem der Blöcke S₁ bis S₁₁ in Fig. 8 verwendet werden kann.

Fig. 10 ist ein teilweises schematisches elektrisches Schaltbild einer weiteren Ausführungsform der Erfindung.

Fig. 11 ist eine perspektivische Ansicht einer mit dem Codier-Abschnitt der Schaltung nach Fig. TO verbindbaren Verschlußgeschwindigkeits-Einstelleinrichtung.

Das mathematische Prinzip, auf dem die Erfindung beruht, wird zunächst unter Bezugnahme auf die Fig. 1,2 und 3 beschrieben. Die Beziehung zwischen den Apex-Werten und der entsprechenden Zeitintervallen in Sekunden ist in Fig. 1 dargestellt. Beispielsweise entspricht der Apex-Wert "0" einer Sekunde, der Apex -wert "1" einer 1/2 Sekunde, und der Apex-Wert "1/8" 0,917 Sekunden. Bei der Ableitung eines Belichtungswerts aus . vorgewählten numerischen Werten in herkömmlichen Einheiten für unterschiedliche Belichtungssteuerparameter wie die Verschlußzeit in Sekunden, die Blendenöffnung in F-Werten, der Filmempfindlichkeit in ASA-Werten und der Objekthelligkeit in Fuß-Lambert ist es notwendig, diese Parameter in einer gemeinsamen Einheit darzustellen. Als diese Einheit wird erfindungsgemäß eine besondere Apex-Einheit verwendet. Ein Beispiel der

609811/0697

2538U4

Darstellung numerischer Werte der Belichtungssteuerparameter,
in Apex-Einheiten zusammen mit der Darstellung in herkömmlichen Einheiten ist in Fig. 1 gezeigti Während beispielsweise im Falle der Belichtungszeit die numerischen Werte T in Sekunden eine geometrische Reihe mit einem Faktor 1/2 ergeben, bilden die numerischen Werte Tv in Apex-Einheiten eine arithmetische Folge. Zur Steuerung der Belichtungszeit in Schritten von 1/8-Apex-Einheitsstufen gibt die Fig. 2 jeweils einen Satz binärer Codes mit 6 Binärziffern zusammen mit einem entsprechenden Satz oktaler Codes an. In Fig. 2 ist festzustellen, daß
1/8 der Apex-Einheit einem Faktor von 1/1,09 bei der Reihe der Belichtungszeitwerte in Sekunden entspricht, weil 8/T= 1,09
ist. Jeder der binären Codes hat untere drei Binärstelüerv die
mit den Bezugszeichen 1/2, 1/4 und 1/8 bezeichnet sind und
einen Dezimalbruch eines Apex-Werts bestimmen, und drei höhere Binärstellen, die durch die Bezugszeichen 4, 2 und 1 bezeichnet sind und eine der ganzen Zahlen von 0 bis einschließlich 7 des gleichen Apex-Werts bestimmen.

Unter der Annahme, daß das Bezugszeitintervall 1/256
Sekunden ist, was einem Apex-Wert von "8" entspricht und daß
ein Belichtungssteuersystem auf den Objekthelligkeitspegel durch Abgabe eines Belichtungswerts von beispielsweise einer Belichtungszeit Tv in Apex-Ei|£ieiten anspricht, unterscheidet sich
die Belichtungszeit von dem Bezugszeitintervall durch eine Anzahl von Stufen, die gleich 8 - Tv ist. Durch Ausdrücken des
Apex-Werts 8-Tv im oktalen System als m + n/8, wobei m und

■609811/0697

_₇_ ■ 25381U

η ganze Zahlen von 0 bis einschließlich 7 sind, erhält man die Gleichung zur Ableitung eines tatsächlichen Belichtungszeitintervalls in Sekunden aus diesem Apex-Wert durch 1/250 χ 2 — .

Die digitale Errechnung des Faktors 2ⁿ' ist ein sehr komplizierter Vorgang. Daher wird erfindungsgemäß der Faktor 2ⁿ* durch einen Faktor 1 + n/8 angenähert. Die numerischen Werte der Abweichung von den wahren Werten bei Verwendung dieser Annäherung ist in Fig. 3 angegeben. Aus Fig. 3 ist ersichtlich, daß der durch die Apex-Einheitsstufe bewertete Fehler maximal 0,085 Stufen ist, wenn η = 4 ist, so daß folglich dieser Fehler im Vergleich zu der 1/8 -Einheitsstufen-Genauigkeit der Belichtungszeitsteuerung vernachlässigbar ist. Als Schlußfolgerung kann die aus dem Belichtungssteuersystem in Apex-Einheiten abgeleitete Belichtungszeit auf ein tatsächliches Zeitintervall T in Sekunden durch eine auf der folgenden Gleichung beruhende Berechnung reduziert werden'.

-1- χ 2^m χ (1 + "Τ') - — ^λ-- x 2^m χ (8 + η) 256 ^b ■ 20*8

In Fig. 4 ist eine Ausfuhrungsform eines Zeitintervall-Steuersystems mit der Funktion der Durchführung der vorstehend definierten Berechnung gemäß der Erfindung im Zusammenhang init einem automatischen Belichtungssteuersystem für eine photographische Kamera gezeigt. Das automatische Belichtungssteuer-

"60 9011/0697

2538U4

system kann herkömmlicher Art sein? es ist mit einer Belichtungssteuerparametereinstellschaltung EF, die auf Einstellung von vorgewählten Werten der Blendenöffnung und der Filmempfindlichkeit in herkömmlichen Einheiten jeweils den gewählten Werten dieser Parameter proportionale elektrische Signale in Apex-Einheiten erzeugen kann, und mit einer auf dem Helligkeitspegel eines aufzunehmenden Objekts durch Erzeugung eines dem Objekthelligkeitspegel in Apex-Einheiten proportionalen elektrischen Signals ansprechenden Lichtmeßschaltung LM dargestellt. Bei der dargestellten Ausführungsform enthält das Zeitintervall-Steuersystem einen Analog-Digital-Umsetzer , der die beiden Ausgangssignale aus den Schaltungen EF und LM des Belichtungssteuersystems zum Umsetzen eines daraus kombinierten Ausgangssignals in eine binär codierte 6-Bit-Information als Funktion von (8 - Tv) aufnimmt, ein Speicherregister 2 mit 6 Binärstufen, die mit den Bezugszeichen 2* bis 2, bezeichnet und

mit den jeweiligen Ausgangsstufen des Analog-Digital-Umsetzers 1 zur Speicherung der binär codierten Information in der Form von 2^mx n:8 verbunden sind, wobei die Zahl "m" in den ersten drei Binärstufen 2,, 2_ und 2. und die Zahl "n" in den zweiten drei Binärstufen 2^, 2₂ und 2^ gespeichert ist, ein 1-2-4-binär codiertes Ganzzahl-Steuerregister 4 mit drei Binärstellen, die mit den mit Index versehenen Bezugszeichen A-, 4₂ und 4.. bezeichnet sind und mit den jeweiligen Ausgängen AR-, AR₅ und AR, der ersten drei Binärstellen 2,, 2- bzw. 2. verbunden sind, und ein

60981 1/0697

-9- 2538U4

1-2-4-8-binär codiertes Bruchteil-Steuerregister 6 mit vier Binärstellen,von denen drei mit den Bezugszeichen 6* _# 6_ und 6₃ versehene jeweils mit den entsprechenden Ausgängen AR*, bzw. AR- verbunden sind und die weitere mit dem Bezugszeichen 6. bezeichnete mit einer nicht dargestellten Anlaufeinrichtung verbunden ist. Die Binärstelle 6- ist mit 8 bewertet und wird bei Betätigung der Anlaufeinrichtung in den Binärzustand "1" gesetzt. Daraus ergibt sich, daß zum Zeitpunkt der Einschaltung der Anlaufeinrichtung das. binär codierte Bruchteil-Steuerregister 6 eine die Zahl (8 + n) darstellende Information abgibt.

Erfindungsgemäß ist ein binärer Frequenzteiler 1O zur Teilung <=i_er impulsfrequenz fst von beispielsweise fst = 2048 Hz eines an diesen über ein UND-Glied A₃ angelegten Taktimpulszugs Tst durch einen Satz binärer Brüche 1/2, 1/4, 1/8, 1/16, 1/32, 1/64 und 1/128 vorgesehen, so daß gemäß der Darstellung im Impulszeitablaufdiagramm nach Fig. 6 acht Impulszüge unterschiedlicher Frequenz erzeugt werden, wobei der erste Impulszug mit der Frequenz fst *= 2o48 Impulse/Sekunden an dem ersten Ausgangsanschluß T₁ des Frequenzteilers 10 auftritt, ein zweiter Impulszug mit fst/₂

arö zweiten Ausgangsanschiuß T-, ein dritter Impulszug mit fst/4 am dritten Ausgangsanschluß T₃, ein vierter Impulszug mit fst/8 am vierten Ausgangsanschluß T., ein fünfter Impulszug mit fst/16 am fünften Ausgangsanschluß T₅, ein sechster Impulszug mit fst/32 am sechsten Ausgangsanschluß Tg, ein siebenter

609811/0697

2538U4

Impulszug mit fst/64 am siebenten Ausgangsanschluß T- sowie ein achter Impulszug mit fst/128 am achten Ausgangsanschluß T₈ auftritt. Alle diese acht Impulszüge T₁ bis Tg werden an einen Impulsfrequenzwähler 12 angelegt, der durch das Ausgangssighal des 1-2-4-binär codierten Ganzzahl-Steuerregisters 4 zur Auswahl darüber gesteuert wird, welcher der Impulszüge T₁ bis T« zu einem Subtrahierer 14 durchgelassen wird, wodurch die Zeitdauer bestimmt wird, während der ein Herunterzählvorgang, des Subtrahierers 14 synchron mit einem Impuls des durchgelassenen bzw. gewählten Impulszugs für den Abzug einer "1" aus der Anzahl (8 + n) auftritt, die vorher in dem 1-2-4-8-binär docierten Bruchteil-Steuerregister 6 gespeichert ist. Zu dem Zeitpunkt, an dem die Zahl (8 + n) vollständig heruntergezählt wurde oder alle der vier Binärstellen in dem Register 6 auf den binären "O"-Zustand rückgesetzt wurden,erzeugt ein O-Detektor 8 ein Ausgangssignal mit niedrigem Pegel (das nachstehend als binärer "Ö"-Pegel bezeichnet wird). Solange eine der vier Binärstellen des Registers 6 in dem binären "1" Zustand verbleibt, erzeugt der O-Detektor 8 ein Ausgangssignal mit hohem Pegel (der nachstehend als binärer "1"-Pegel,bezeichnet wird). Das Ausgangssignal des O-Detektors 8 liegt an dem Torsteuereingang des UND-Glieds A₃ an und ist auch mit einer nicht dargestellten Verschlußsteuerschaltung des Belichtungssteuersystems verbunden.

11/0697

-11- 2538Ui

In Fig. 5 ist ein Ausführungsbeispiel einer bei .dem Zeitintervall-Steuersystem nach Fig. 4 verwendbaren eltektrisehen Schaltungsanordnung gezeigt. In Fig. 5 besteht das binär codierte Ganzzahl-Steuerregister 4 aus drei Flipflops F₄, F₅ und Fg, die mit ihren Direktsetzanschlüssen SD jeweils mit den Ausgangsanschlüssen AR₄, AR₅ und AR_ß des Speicherregisters 2 verbunden sind/ damit sie durch Anlegen der Signale aus den Ausgangsanschlüssen AR₄, AR₅ und AR- an die Direktsetzanschlüsse SD entweder in den binären "1"- Zustand oder in den binaren "0"-Zustand gesetzt werden. Das binär codierte Bruchteil-Steuerregister 6 enthält vier Flipflops F^, F₂, F₃ und FD, die mit ihren Direktsetzanschlüssen SD an die jeweiligen Ausgangs-. anschlüsse AR. , AR₃ und AR₃ des Speicherregisters 2 bzw. an den Startsignaleingangsanschluß START angeschlossen sind. Zum Zeitpunkt des Setzens des Flipflops FD in den "1"-Zustand im Ansprechen auf das seinem Direktsetzanschluß SD zugeführten Startsignal werden den Flipflops F., F„ und F₃ die jeweiligen AusgangssignaIe aus den unteren drei Binärstellen 2*, 2_ und 2_ des Speicherregisters 2 zugeführt. Der 0-Detektor 8 besteht aus einer ODER-Glied OR.., das mit allen ersten Ausgangsanschlüssen Q der vier Flipflops F₁, F_, F₃ und FD verbunden ist und dessen einziger Ausgang mit dem Torsteuereingang des UND-Glieds Ä_ verbunden ist. Der Frequenzteiler 10 weist sieben T-Flpflops FT₁ bis FT- auf, wobei ein Eingangsanschluß T des ersten Flipflops FT₁ mit dem Ausgang des UND-Glieds A₃ verbunden ist, ein Eingangsanschluß T des zweiten Flipflops FT- mit

609811/0697

. ₁₂... 25381U

einem Ausgangsanschluß Q des ersten Flipflops FT₁,verbunden ist, ein Eingangsanschluß T des dritten Flipflops FT-. mit einem Ausgangsanschluß Q des zweiten Flipflops FT₂ verbunden ist usw..

Der Impulsfrequenzwähler 12 enthält eine Anordnung aus zweiunddreißig Schaltelementen a_ bis a₃₁ an sieben Leitern 1_Q bis 1_ sowie ein an alle diese Leiter angeschlossenes ODER-Glied OR₂. Das Schaltelement a_ ist zum Durchlassen des ersten Impulszugs T₁ nach Fig. 6 zu dem ODER-Glied OR₂ geöffnet, wenn alle drei Flipflops F₄, F_ und F, in ihrem binären "O"-Zustand sind, bei dem ein Ausgangssignal hervorgerufen wird, das durch die über jeweilige Inverter IN₆, IN₅, IN₄ mit den Ausgängen Q_, Q₆ und Q_ der Flipflops. F,, Fj. bzw. F. verbundenen Schaltelemente

a_o, a_n und a«_, an dem Leiter 1_. auftritt. Das Schaltelement ο y .1 υ υ

a₁ wird zum Durchlaß des zweiten Irapulszugs T₂ geöffnet, wenn die Flipflops Fg, F₅ und F₄ jeweils im Zustand ¹¹O"', "0" und "1" sind, wobei über die an die Inverter INg und IN₅ bzw. den Ausgang Q_x. angeschlossenen Schaltelemente ^₁₁ r ^₁₇ und a« -5 an dem Leiter I₁ ein Ausgangssignal erscheint. Das Schaltelement a_ wird zum Durchlassen des dritten Impulszugs T_ geöffnet, wenn sich die Flipflops F_g, F₅, F. in de* binären Zustand "0", "1" bzw. "0" befinden, wobei über die an den Inverter INg, den Ausgang Q_g bzw. den Inverter IN₄ angeschlossenen Schaltelemente a., ., a₁₅ und a.g ein Ausgangs signal an dem Leiter I₂ auftritt. Das Schaltelement a₃ wird zum Durchlassen des vierten Impulszugs T₄ geöffnet, wenn sich die Flipflops Fg,

60 9 811/0697

F₅ und F₄ in dem binären Zustand "0", "1" bzw. "1" befinden, wobei über die mit dem Inverter IN, bzw. den Ausgängen Q, und Q₅ verbunden Schaltelemente a..-, a... und a,- ein Ausgangssignal an dem Leiter 1_ auftritt. Das Schaltelement a. wird zum Durchlaß des fünften Impulszugs T₅ geöffnet, wenn sich die Flipflops F,, F_c und F- in dem binären Zustand "1", "0" bzw. ¹¹O" befin-

D D 4 -

den, wobei über die mit dem Ausgang Q- bzw. den Invertern IN,.

IN. verbundenen Schaltelemente ^a ₂₀» ^a21 ^un(* ^a22 ^e"*"^{n Aus}9^an9^s"" signal an dem Leiter 1- erscheint. Das Schaltelement a₅ wird zum Durchlassen des sechsten Impulszugs Tg geöffnet, wenn sich die Flipflops F,, F₅ und F₄ in dem binären Zustand "1", "0" bzw. "1" befinden, wobei über die mit dem Ausgang Q_, dem Inverter IN₅ bzw. dem Ausgang Q₅ verbundene^ Schaltelemente ^a ₂₃/ ^a24 und a₂₅ ein Ausgangsssignal an dem Leiter I₅ auftritt. Das Schaltelement a_ß wird zum Durchlassen des siebenten Impulszugs T_ geöffnet, wenn sich die Flipflops Fg, F₅ und F₄ in dem binären Zustand "1", "1" bzw. "0" befinden, wobei über die mit den Ausgängen Q- und Q₆ bzw. dem Inverter IN₄ verbundenen Schaltelemente a₂g, a₂₇ und a₂₈ ein Ausgangssignal an dem Leiter l_g auftritt. Das Schaltelement a_ wird zum Durchlassen des achten Impulszugs T_g geöffnet, wenn sich alle Flipflöps F₄, F₅ und F_fi in ihrem binären Zustand "1" befinden, wobei über die jeweils mit den Ausgängen Q-, Q_c bzw. Q₁. verbundenen Schaltelemente

/OD

^a29' ^a30 ^{und a}31 ^{ein Aus}9^an9^ssi9^{nal an dem} Leiter l-_ auftritt. Es ist ersichtlich, daß der Impulsfrequenzwähler 12 einen Impulszug mit einer Impulsperiodendauer abgibt, die 2^m χ Tst entspricht.

609811/0697

Der Subtrahierer 14 enthält drei Exklusiv-ODER-Glieder E₁, E₂ und E₃ sowie zwei UND-Glieder A₁ und A₂ , die untereinander und mit den Flipflops F₁, F₂, F- und FD des binär codierten Bruchteil-Steuerregisters 6 so verbunden sind,, wie nachstehend beschrieben wird. Jedes der vier Flipflops F₁, F_, F₃ und FD besitzt einen ersten bzw. Steuerimpuls-Eingangsanschluß CP (Taktimpulseingang) der mit dem Ausgangsanschluß SB des Impulsfrequenzwählers 12 so verbunden ist, daß beim Anliegen eines Impulses des gewählten Impulszugs an dem Eingangsanschluß CP das Flipflop von einem binären Zustand in den anderen umgesetzt wird; ferner besitzt jedes der vier Flipflops einen ersten Ausgangsanschluß Q und einen zweiten Ausgangsanschluß Q,an denen ein Ausgangssignal erscheint, wenn sich da· Flipflop in dem binären Zustand "1" bzw. "0" befindet. Der erste Ausgangsanschluß Q des Flipflops F₁ ist mit dem ODER-Glied OR₁ des O-Detektors 8 verbunden, während sein zweiter Ausgangsanschluß Q mit seinem eigenen weiteren Eingangsanschluß D so verbunden ist, daß durch Anlegen eines Impulses an den ersten Eingangsanschluß CP das Flipflop F₁ umgesetzt wird. Das Flipflop F₂ ist mit dem ersten Ausgangsanschluß Q an das ODER-Glied OR₁ und mit einem zweiten Eingangsanschluß D an den Ausgangsanschluß des ersten Exklusiv-ODER-Glied E₁ mit zwei Eingängen angeschlossen, von denen der eine mit dem ersten Ausgangsanschluß Q des Flipflops F₂ und der zweite mit dem zweiten Ausgangsanschluß Q des Flipflops F₁ verbunden ist, so daß das Flipflop F- durch Anlegen eines Impulses an seinen ersten Eingang CP nur umgesetzt wird, wenn sich das Flipflop F₁ in

609811/0697

25381U

dem binären Zustand "O" befindet. Das Flipflop F₃ ist mit dem ersten Ausgangsanschluß Q mit dem ODER-Glied OR₁ und mit dem zweiten Eingangsanschluß D mit dem Ausgangsanschluß des zweiten Exklusiv-ODER-Glieds E₃ verbunden, welches zwei Eingangsanschlüsse besitzt,von denen der eine an den ersten Ausgangsanschluß Q des Flipflops F₃ und der zweite über das erste UND-Glied A₁ an die zweiten Ausgangsanschlüsse Q der Flipflops F₁ und F₇ angeschlossen ist, so daß das Flipflop F- durch Anlegen eines Impulses an seinen ersten Eingangsanschluß CP nur umgesetzt wird, wenn die Flipflops F₁ und F₂ gleichzeitig in dem binären Zustand "0" sind. Das Flipflop FD ist mit dem ersten Ausgangsanschluß Q an das ODER-Glied OR₁ und mit dem zweiten EingangsanSchluß D an den Ausgang des dritten Exklusiv-ODER-Glied E₃ angeschlossen, das zwei Eingänge besitzt, von denen der eine mit dem ersten Ausgangsanschluß Q des Flipflops FD und der andere über die UND-Glieder A₁ und A₂ mit den zweiten Ausgangsänschlüssen Q der Flipflops F₁, F_ und F₃ so verbunden. ist, daß das Flipflop FD durch Anlegen eines Impulses an dessen ersten Eingangsanschluß CP nur umgesetzt wird, wenn sich die Flipflops F₁, F₃ und F₃ gleichzeitig in dem binären Zustand "0" befinden.

Die Funktion der elektrischen Schaltung des Zeitintervall-Steuersystems gemäß den Fig. 4 und 5 wird nachstehend in Verbindung mit den Fig. 6 und 7 beschrieben.

60 981 1 /06 9-7

25381U

Unter der Annahme, daß ein aus der Belichtungssteuerfaktoreinstellschaltung EF und der Lichtmeßschaltung LM abgeleiteter Apex-Wert der Belichtungszeit in dem oktalen System 5.3 ist/Was 5.375 in dem dezimal-binären System, 101011 in dem binären System und 1/39,0 Sekunden entspricht, was aus der Fig. 2 ersichtlich ist, wandelt der Analog-Digital-Umsetzer

1 diese Belichtungszeit in Apex-Einheiten in einen binären Code aufgrund der Gleichung (8 - Tv) = 8.0 - 5.3 = 2.5(oktal) um. Hinsichtlich der Gleichung 2^m χ (8 +η) ist anzumerken, daß m = 2 und η = 5 ist. Der der oktalen ' Zahl 2.5 entsprechende binäre Code ist 010101, der im Voraus in dem Speicherregister

2 gespeichert wird.

Wenn ein nicht dargestellter Verschlußauslöseknopf der Kamera gedrückt wird, wird ein Startimpuls mit der. in der Fig. gezeigten Kurvenform an den Direktsetzanschluß SD angelegt, wobei die Anstiegsflanke des Startimpulses mit der Abfallflanke eines Impulses des Taktimpulszugs Tst synchron ist, so daß dadurch das Fiipflop FD in den binären Zustand "1" gesetzt wird. Synchron mit dem Setzen des Flipflops FD werden mittels einer nicht dargestellten bekannten Einrichtung die Flipflops Fg, F₅ und F. in dem binären Ganzzahl-Steuerregister 4 und die Flipflops F₃, F₂ und F₁ in dem binären Bruchteil-Steuerregister 6 alle auf ihre mit den Ausgangssignalen des Speicherregisters

609811/0697

2538U4

übereinstimmende binäre Zustände gesetzt, nämlich auf die binären Zustände "0", "1", ¹¹O", 7.V¹., "0" und "1". Im Ansprechen auf das-an der Ausgangsleitung Q₇ des Flipflops F_g auftretende binäre Ausgahgssignal "0" schaltet der Inverter INg die Schaltelemente a«, a-.., a^. und a..- ein. Sobald das binäre Ausgangssignal "1" an dem AusgangsanSchluß Q₆ des Flipflops F₅ erscheint, werden die Schaltelemente a-c# ^aig# ^ao7 und a__Q direkt durch, das binäre Ausgangssignal "1" geschaltet. Im Ansprechen auf das an dem Ausgangsanschluß Q₅ auftretende binäre Ausgangssignal "0" schaltet der Inverter IN₄ die Schaltelemente ^a1o' ^ai6^{f a}22 ^un<^ ^a28* ^A^^{s Er}9^e^ⁿ^-^S tritt an dem gemeinsamen Leiter I₂ der Schaltelemente ^₁₄, a₁₅ und a_1g ein Ausgangssignal auf, so daß das Schaltglied a_ zum Durchlassen des dritten Impulszugs T₃ mit einer Frequenz :
der Parameter "m" gleich 2 ist.

pulszugs T₃ mit einer Frequenz 2048 χ (1/2) geöffnet wird, da

Wie in Fig. 7 dargestellt, erzeugen die Flipflops F₁, F₂, F_ und FD in dem binär codierten Bruchteil-Steuerregister 6 an den jeweiligen Ausgangsanschlüssen Q>, Q₂, Q₃ bzw. Q. synchron mit dem Auftreten des Startimpulses Ausgangssignale, die bewirken, daß der O-Detektor 8 ein Ausgangssignal erzeugt, das wiederum bewirkt, daß der Kameraverschluß über eine Verschlußsteuerschaltung 50 geöffnet wird und daß auch das dritte UND-Glied A- zum Durchlassen des Taktimpulszugs Tst zu dem Frequenzteiler 10 geöffnet wird. Da das Schaltelement a, durch das binär codierte Ganzzahl-Steuerregister 4 zur Auswahl des

609811/0697

dritten Impulszugs T_ geöffnet ist, wird der erste Eingangsimpuls des Impulszugs T₃ an den Steuerimpulseingangsanschluß eines jeden der Flipflops F-, F₂, F₃ und FD angelegt, worauf nur das erste Flipflop F. in den binären Zustand "0" umgesetzt wird, was zur Polge hat, daß das binäre Ausgangssignal "0" an dem Ausgangsanschluß Q₁ des Flipflops F₁ auftritt. Bei Eintreffen des zweiten Eingangsimpulses aus dem Impulszug T_ an dem Register 6 werden die Flipflops F. und F₂ aus ihren binären Zuständen "0" in die Zustände "1" umgesetzt, wobei das Flipflop F₃ von seinem binären Zustand "1" in den Zustand "0" umgesetzt wird, da sich die Flipflops F₁ und F_ vor dem Eintreffen des' zweiten Eingangsimpulses aus dem Impulszug T₃ in dem binären Zustand "0" befinden; während dessen verbleibt das Flipflop FD unverändert. Nach Eintreffen des dritten Eingangsimpulses aus dem Impulszug T- an dem Register 6 wird nur das erste Flipflop F₁ von dem binären Zustand "1" in den binären Zustand "0" umgesetzt, während die anderen Flipflops F~, F₃ und FD unverändert bleiben. Ein solcher Rüc^T.wärtszählyorgang wiederholt sich jedesmal, wenn ein Eingangsimpuls an das Register 6 angelegt wird, bis der dreizehnte Eingangsimpuls des Impulszugs T₃ an das Register 6 angelegt wird, wie in der Fig. 7 zu ersehen ist. Nach dem Setzen des ersten Flipflops F₁ in den binären Zustand "0" durch das Anlegen des dreizehnten Eingangsimpulses an denselben erzeugt der O-Detektor 8 ein Ausgangssignal 0, wodurch der Kameraverschluß geschlossen wird und die Eingabe des Taktimpulszugs Tst in den Frequenzteiler 10 mittels des UND-Glieds A₃ gesperrt wird. Die Wirkungsdauer des Kameraverschlusses ist

609811/069 7

folglich mit 2^m x( 8 + η) χ Tst festgelegt, also mit 4 χ (1/2048) x(8 + 5) - 1/39,4 Sekunden, wobei Tst das Zeitintervall zwischen zwei aufeinanderfolgenden Taktimpulsen ist. Der als Unterschied zwischen diesem Wert 1/39,4 und dem richtigen Wert 1/39,0 angenommene Fehler beträgt ungefähr 1 %. Es ist daher verständlich, daß die Genauigkeit der Belichtungszeitsteuerung in der Größenordnung von weniger als einem 1/8 einer Apex-Einheitsstufe liegt.

In Fig. 8 ist eine weitere Ausführungsform des erfindungsgemäßen Zeitintervall-Steuersystems bei der Anwendung als Belichtungssteuersystems für die Steuerung der Wirkungsdauer des elektronischen Verschlusses einer Kamera gezeigt. Während die erste Ausführungsform der Erfindung zum Zählen der als . (8 + n) definierten Anzahl von Impulsen unter Veränderung der Taktimpulsfrequenz 2048 Impulse/Sekunde durch Division durch 2^m ausgebildet ist, soll die zweite Ausführungsform die durch 2^m(8 + n) bestimmte Impulsanzahl bei derselben Taktimpulsfrequenz ohne Rücksicht auf Veränderungen des Parameters "m" zählen, vorausgesetzt, daß der Wert des Bezugszeitintervalls wie beispielsweise 1/256 Sekunden unverändert bleibt.

Bei der zweiten Ausführungsform sind vierzehn Flipflops FF₁ bis FF₁₄ vorgesehen, wobei die Flipflops FF₁- bis FF₁₄ ein binär codiertes Ganzzahl-Steuerregister bilden und über je-

609811/0697

25381U

weilige Signalübertragungsleitungen AR-, AR₅ und AR, mit. den ersten drei Binärstufen 2., 2^ bzw. 2_g eines Speicherregisters 2 verbunden sind, während die Flipflops FFg, FF_g und FF. ein binär codiertes Bruchteil-Steuerregister bilden und über jeweilige Signalübertragungsleitungen AR₁, AR_ und AR₃ an ihren Direktsetzanschlüssen mit den zweiten drei Binärstellen 2-, 2₂ bzw. 2_ des Speicherregisters 2 verbunden sind und das Flipflop FF₁₁ mit seinem Direktsetzanschluß an einen nicht gezeigten Startsignalgenerator angeschlossen ist. Mit dieser Anordnung der Flipflops FF₈ bis FF₁₄ ist es möglich, eine die Zahlen m und (8 + n) dargestellende binär codierte Information auf gleiche Weise zu speichern wie sie beim ersten Ausführungsbeispiel der Erfindung gezeigt ist. Für die Verbindung mit den Flipflops FF₁ bis FF₁₁ sind elf Subtrahierelemente S. bis S₁₁ so vorgesehen, daß identisch zu demjenigen bei der Schaltung nach Fig. jedesmal ein Herunterzählvorgang ausgeführt wird, wenn an die Taktimpulseingangsanschlüsse CP der Flipflops FF₁ bis FF₁₁ ein Taktimpuls angelegt wird. Gemäß der Darstellung in Fig. 9 besteht jedes der Subtrahierelemente S₁ bis S₁₁ wie beispielsweise das Subtrahierelement S, aus einem Exklusiv-Oder-Glied

Es mit zwei Eingangsanschlüssen IN und Cin, wobei der Eingangsanschluß IN mit einem Ausgangsanschluß Q des Flipflops FF _g und der Eingangsanschluß Cin mit dem Ausgangsanschluß eines ODER-Glieds ORg verbunden ist, während an einen Ausgangsanschluß OUT ein Eingangsa nschluß D des Flipflops FF_g angeschlossen ist, und ein UND-Glied As mit zwei Eingangsanschlüssen, von denen einer

609811/069 7

2538U4

über einen Inverter INs mit dem Ausgangsanschluß Q des Flipflops FF, und der andere mit dem Anschluß Cin verbunden ist, und mit einem Ausgangsanschluß Cout, der über ein ODER-Glied ORg an den Anschluß Cin des Subtrahierelements S₇ angeschlossen ist.

Zum Zusammenwirken mit den drei Flipflops FF₁₂ bis FF₁₄ sind acht UND-Glieder A₅ bis A₁_ in Verbindung mit drei Invertern IN. bis IN, so angeordnet, daß ein Ausgangssignal mit hohem Pegel bzw. einem binären Pegel "1" an dem .Ausgangsanschluß eines der UND-Glieder A₁₂ bis A₅ auftritt, wenn m = 0,1,2,3,4,5,6 bzw. 7 ist. Zu diesem Zweck besitzt das UND-Glied A₅ drei Eingangsanschlüsse, die jeweils mit den Ausgangsanschlüssen Q der Flipflops FF₁₂, FF₁₃ und FF₁₄ verbunden sind. Das UND-Glied A_g besitzt drei Eingangsänschlüsse, von denen einer über den Inverter IN₄ mit dem Ausgangsanschluß Q des Flipflops FF₁_ verbunden ist und die anderen beiden jeweils mit den Ausgangsanschlüssen Q der Flipflops FF₁₃ und FF₁₄ verbunden sind. Das UND-Glied A₇ besitzt drei Anschlüsse, von denen einer über den Inverter

dem Ausgangsanschluß Q des Flipflops FF₁₃ und die anderen beiden mit den Ausgangsanschlüssen Q der Flipflops FF_1? und FF₁₄ verbunden sind. Von den drei Eingangsanschlüssen des UND-Glieds Ag sind zwei über die Inverter IN₄ und IN_g mit den Ausgangsanschlüssen Q der Flipflops FF..₂ und FF₁₃ verbunden, während der dritte mit dem Ausgangsanschluß Q des Flipflops FF₁₄ verbunden ist. Von den drei Eingangsanschlüssen des UND-Glieds

9811/0697

-22- 2533U4

Aq ist einer über den Inverter IN_g mit dem Ausgangsanschluß Q des Flipflops FF₁₄ verbunden, während die anderen beiden mit den Ausgangsanschlüssen Q der Flipflops FF₁_ und FF₁_ verbunden sind. Von den drei Eingangsanschlüssen des UND-Glieds A_1n sind zwei über die Inverter IN. und IN, mit den Ausgangsanschlüssen Q der Flipflops FF^₂ und FF₁- verbunden, während der dritte mit dem Ausgangsanschluß Q des Flipflops FF₁₃ verbunden ist. Das UND-Glied A₁₁ besitzt drei Eingangsanschlüsse, von denen zwei über die Inverter IN₁- und IN_fi mit den Ausgangsanschlüssen Q der Flipflöps FF..., und FF₁- verbunden sind, während der dritte an den Ausgangsanschluß Q des Flipflops FF₁₂ angeschlossen ist. Das UND-Glied A₁_ besitzt drei Eingangsanschlüsse_/die alle über die Inverter IN₄, INj. und IN_fi jeweils mit den Ausgangsanschlüssen Q der Flipflops FF₁₃,FF₁₃ und FF₁₄ verbunden sind.

Der Ausgangsanschluß des UND-Glieds A₅ ist mit dem Eingangsanschluß Cin des Subtrahierelements S₁ verbunden. Die Ausgangsanschlüsse der UND-Glieder A_ bis A₁₂ sind über die ODER-Glieder OR. bis OR₁₀ jeweils mit den Subtrahierelementen S₃ bis

5₀ verbunden. Der Ausgangsanschluß Cout des Subtrahierelements

5₁ ist über das ODER-Glied OR₄ mit dem Eingangsanschluß Cin des Subtrahierelements S₃ verbunden, der Ausgangsanschluß Cout des Subtrahierelements S₂ ist über das ODER-Glied OR₅ mit dem.Eingangsanschluß Cin des Subtrahierelements S₃ verbunden usw. Der Ausgangsanschluß Cout des Subtrahierelements Sg ist mit dem Ein-

609811/0897

ORIQWAL INSPECTED

2538U4

gangsanschluß Cin des Subtrahierelements S_g verbunden, der Ausgangsanschluß Cout des Subtrahierelements S_ ist mit dem Eingangsanschluß Cin des Subtrahierelements S. verbunden und der Ausgangsanschluß Cout des Subtrahierelements S₁₀ ist mit dem Eingangsanschluß Cin des Subtrahierelements S₁₁ verbunden. Alle Ausgangsanschlüsse Q der Flipflops FF₁ bis FF₁₁ sind an das ODER-Glied OR₃ angeschlossen, dessen Ausgangsanschluß mit einer Verschlußsteuerschaltung 50 und einem der beiden Eingangsanschlüsse eines UND-Glieds A. verbunden ist, dessen anderer Eingarigsanschluß mit dem Taktimpulszüg Tst gespeist ist. Der Ausgangsanschluß des UND-Glieds A₄ ist an alle Taktimpulseingangsanschlüsse CP der Flipflops FF₁ bis FF₁₁ angeschlossen.

Im Betrieb wird ein Apex-Wert der in ein tatsächliches Zeitintervall umzusetzenden Belichtungszeit Tv als 5.3 im oktalen Maßstab in den Analog-Digital-Umsetzer 1 eingegeben, in dem er in einen binären Code "010101" umgesetzt wird, und zwar nach der Gleichung: Anzahl der Stufen in Apex-Einheiten in der Abweichung von dem Bezugs-Zeitintervall, das in diesem Fall 1/256 Sekunden = 8.0 ist, also 8.0 - Tv =2.5 im oktalen Maßstab. Der binäre Code "010101" wird in den jeweiligen Binärstellen des Speicherregisters 2 gespeichert. Synchron mit dem Auftreten eines Impulses an dem Direktsetzanschluß des Flipflops FF₁ . wird die binär codierte Information jeweils über die Ubertragungsleitungen AR, bis AR₁ an die Flipflops FF₁₄ bis FFg angelegt,

09811/0697

ORIGINAL !NSPEGTED

" ²⁴ " -2538H4

wodurch auf zu der in den Fig. 5_r 6 und 7 gezeigten gleichartige Welse die Flipflops FF₁₄, FF₁₃ ^un^ FF.« jeweils in den binären Zustand ¹¹O", "1" und "0" gesetzt werden, während die Flipflops FF₁₁, FF₁₀, FF_g und FF_g jeweils in den binären Zustand "1", "1", "0" und "1" gesetzt werden. Die Flipflops FF₁₃, bis FF₁^ weodai mittels der UND-Glieder A₅ bis A₁- dekodiert, was zur Folge hat, daß nur ein UND-Glied, nämlich das UND-Glied A₁₀ ein Ausgangssignal mit hohem Pegel erzeugt, während die anderen UND-Glieder gesperrt sind, so daß sie Ausgangssignale mit niedrigem Pegel erzeugen. Das Ausgangssignal des UND-Glieds A₁₀ wird über das ODER-Glied 0R_g an den Eingangsanschluß Cin des Subtrahierelements S_g angelegt, wodurch die Flipflops FF_g bis FF₁₁ für das Herunterzählen betriebsbereit gemacht werden, während die Flipflops FF₁ bis FF₅ während des Herunterzählens unwirksam bleiben. D.h.., bei dem Herunterzählen wird mit der Zählung der Anzahl der Taktimpulse fortgefahren, die dem ursprünglich in den Flipflöps FF₁₁ bis FF _g gespeicherten binären Code "110100" entspricht und die gleich der dezimalen Zahl 2^mx(8 + n) * 4(8 + 5> = 52 ist.

Nachdem das UND-Glied A. synchron mit dem Auftreten der hochpegligen Ausgangssignale an den Ausgangsanschlüssen Q₁, Q- und QD der Flipflops FFg, FF₁₀ und FF₁₁ geöffnet ist_r wird der erste durch das so geöffnete UND-Glied A. gelangende Eingabeimpuls des Taktimpulszugs an den Eingangsanschluß CP eines jeden Flipflops FF _g bis FF₁₁ angelegt, wodurch die Flip-

609811/0697

2538H4

flops PFg, FF- und FFg umgesetzt werden, während die Flipflops FFq, ^ffio ^{und FF}ii unverändert bleiben. Das geschieht deshalb, weil das Subtrahierelement S_g das Ausgangssignal des UND-Glieds · A.Q an den Eing.angsanschlüß D des Flipflops FF₆ durchläßt, wodurch das Flipflop FFg jedesmal umgesetzt wird, wenn an seinen Eingangsanschluß CP ein Eingabeimpuls angelegt wird, und, weil das von dem Flipflops FF _ß an den Eingangsanschluß IN des Subtrahierelements Sg angelegte Ausgangssignal mit dem binären Pegel "0" durch den Inverter INs des Subtrahierelements in ein. Signal mit dem binären Pegel "1" invertiert und dann an das UND-glied Äs desselben angelegt wird, wodurch das UND-Glied As ein Ausgangssignal erzeugt, das dann an den Eingangsanschluß Cin des nächsten Subtrahierelements S- angelegt wird. Ferner wird auf gleiche Weise wie vorstehend von dem Ausgangsanschluß Cout des Subtrahierelements S- ein Ausgangssignal an den Eingangsanschluß Cin des nächsten Subtrahierelements S_Q angelegt, von dem Ausgangsanschluß Cout des Subtrahierelements Sg aber kein Ausgangssignal an den Eingangsanschluß Cin des nächsten Subtrahierelements Sg angelegt, weil das Flipflop FFg mit dem binären Zustand "1" das UND-Glied As des Subtrahierelements Sg gegen ein Einschalten durch das Ausgangssignal von dem Subtrahierelement S- sperrt. Ein solcher binärer Herunterzählvorgang um eine Einheit wiederholt sich, bis der zweiundfünfzigste Taktimpuls auftritt. Sobald die Rückflanke des zweiundfünfzigsten Taktimpulses das UND-Glied A₄ durchläuft, endet die Einschalt-

609811/0697

dauer des ODER-Glieds OR-, so daß das UND-Glied A₄ sperrt und der Kameraverschluß über die Verschlußsteuerschaltung 50 geschlossen wird. Damit ist die Wirkungsdauer des Kameraverschlusses mit 52 χ 1/2048 = 1/39,4 Sekunden bestimmt, vorausgesetzt, daß die Impulsfrequenz des Taktimpulszugs gleich 2Ο48 Impulse/ Sekunden ist. .

Die Erfindung wurde vorstehend anhand von zwei besonderen Beispielen beschrieben,, bei denen eine Information in Form eines Apex-Werts einer Belichtungszeit als aus einem automatischen Belichtungssteuersystem abgeleiteter Belichtungswert durch den Analog-Digital-Umsetzer 1 automatisch in eine entsprechende binär codierte Information umgesetzt wird. Diese Beispiele können auf, vielerlei Weise abgeändert werden, wie beispielsweise durch Anpassung an eine manuelle Einstellung des Speicherregisters 2 auf einen von einer vorgewählten Belichtungszeit abhängigen besonder ·η binären Zustand. Ein Beispiel eines manuell betätigten Zeitintervall-Steuersystems ist bruchstückhaft in den Fig. 10 und 11 dargestellt.

Die Fig. 10 zeigt einen Codierer 100 für das funktioneile Zusammenwirken mit einem in Fig. 11 dargestellten Verschlußgeschwindigkeitswähler. Der Codierer 100 besitzt eine Batterie TO1, einen Hauptschalter 102, sechs Schaltelemente 103 bis 1O8, die mit einer über den Hauptschalter 102

609811/0897

mit dem positiven Anschluß der Batterie 101 verbundenen gemeinsamen positiven Sammelleitung 118a und über erste Leitungsdrähte 103a bis 1O8a und zweite Leitungsdrähte 109a bis 114a jeweils mit den entsprechenden Binärstellen des Speicherregisters 2 verbunden sind, sowie sechs Widerstände 109 bis 114, die zwischen eine gemeinsame negative Sammelleitung und entsprechende Verbindungspunkte zwischen den jeweiligen ersten Leitungsdrähten 103 a bis 108 a und den zweiten Leitungsdrähten 109a bis 114a geschaltet sind. Ein Beispiel des Aufbaus und der Anordnung der sechs Schaltelemente 103 bis 108 ist in der Fig. 11 gezeigt, in der 116 eine Verschlußgeschwindigkeitswählscheibe ist, in die Skalenmarken eingeprägt sind, die eine Reihe von Verschlußgeschwindigkeiten in Sekunden darstellen und die mit einer an einem nicht dargestellten Kameragehäuse angebrachten ortsfesten Marke 117 zusammenwirken. Die Verschlußwählscheibe 116 ist an einem. Ende einer Achswelle 115 befestigt, an deren anderem Ende eine Code-Scheibe 118 befestigt ist, die aus einem leitfähigen Material hergestellt ist und die an einer Umfangsseite mit einem Leitungsdraht 118a in gleitender Verbindung steht, der mit der positiven Sammelleitung der Schaltung nach Fig. 10 verbunden ist. Die Scheibe 118 ist mit sechs konzentrischen Widerstandsbahnen A bis F versehen, die mit jeweiligen Schaltkontakten 108 bis 103 zusammenwirken, die bei Drehung der Wählscheibe 116 auf den entsprechenden Bahnen A bis F gleiten, wobei jede Bahn in vierundsechzig Teilabschnitt eingeteilt ist,

609811/0697

" ²⁸ " 2538

r- obgleich wegen der Deutlichkeit weitaus weniger Teile dargestellt sind - von denen einige elektrisch leitend und die ande-, ren elektrisch isolierend sind. Diese Teilabschnitte aller Bahnen A bis F sind so angeordnet, daß beim Einstellen einer, eine gewünschte Verschlußgeschwindigkeit von beispielsweise 1/39 Sekunden darstellenden Skalenmarke auf die ortsfeste Marke 117 die Schaltelemente 103, 105 und 107 geschlossen sind, während die Schaltelemente 104, 106 und 108 offen bleiben, so daß. die Binärstellen 2,, 2,., 2-, 2-, 2₂ und 2^ des Speicherregisters 2 auf den jeweiligen binären Zustand "0","1", ¹¹O", "1", "0" und "1" gesetzt werden. Der nachfolgende Betriebsvorgang verläuft auf gleiche Weise wie der im Zusammenhang mit den Fig. 6 und 8 gezeigt.

Aus der vorstehenden, Beschreibung ist ersichtlich, daß erfindungsgemäß der Belichtungszeitfehler auf weniger als i/8 der Stufung eingeschränkt werden kann. Ferner ist erfindungsgemäß die Verwendung eines Frequenzteilers einfachsten Aufbaus wie beispielsweise eines Frequenzteilers mit einer Mehrzahl in Kaskade geschalteter Flipflops vorgesehen, der in der Zeitintervall-Steuerschaltung zur Teilung der Impulsfrequenz eines Taktimpulszuges durch einen Faktor 1/2^m angebracht ist, wobei m eine ganze Zahl ist, die gleich der Dezimalzahl eines in den höheren Binärstellen des Speicherregisters 2 gespeicherten binären Codes ist; anstelle des erfindungsgemäßen Frequenztei-

60 9 811/0697

25381U

lers wäre ansonsten ein "Verhältnismultiplizierer" notwendig, durch den die Komplexität der Schaltung zusammen mit einem Anstieg ihrer Herstellungskosten ansteigen würde.

Die beschriebene Belichtungssteuereinrichtung arbeitet mit einer im Vergleich zu bekannten Einrichtungen extrem hohen Genauigkeit, wobei der Fehlerbereich innerhalb eines 1/8 einer S.tufung liegt. Für eine derart hochpräzise Steuerung der. Belichtungszeit wird ein Wert der festzulegenden Belichtungszeit in einen binären Code mit η Binärstellen umgesetzt, von denen die niedrigste Binärstelle zu einem 1/8 der Stufung bewertet ist. Aufgrund der den oberen m Binärstellen des binären Codes entsprechenden Dezimalzahl wird die Frequenz des Steuersignals eingestellt und zum Auslesen der unteren (n - m) Binärstellen des gleichen Binärcodes verwendet, wodurch die Wirkungsdauer des Verschlusses festgelegt wird.

609811/0697

Claims

Patentanspruch

Einrichtung zur Erzeugung eines Zeitintervall, das einem in einem Register mit η Binärstellen gespeicherten digitalen Wert entspricht, gekennzeichnet durch einen Frequenzteiler

(10) zur Bildung einer Mehrzahl von Steuersignalen (T₁ bis T„,

k Fig. 6) mit von einander durch einen Faktor 1/2 verschiedenen Frequenzen, wobei k eine ganze Zahl ist, eine auf das Ausgangssignal aus dem Register (4,6) an den ersten m Binärstellen ansprechende Wählschaltung (12) zum Anwählen eines der Steuersignale aus dem Frequenzteiler, wobei m eine ganze Zahl ist, eine auf das durch die Wählschaltung (12) angewählte Steuersignal ansprechende Subtrahierschaltung (14) zum aufeinanderfolgenden Subtrahieren des Inhalts der niedrigeren (n - m) Binärstellen (6) des Registers (4> 6) und eine an das Register (4, 6) angeschlossene Detektorschaltung (8) zum Ermitteln des . Inhalts der niedrigeren (n - m) Binärstellen des- Registers (4, 6), um ein zweites Steuersignal zu erzeugen, wenn der Inhalt der niedrigeren (n - m) Binärstellen des Registers (4, 6) einen vorbestimmten Wert erreicht hat.

609811/0697