DE2525690A1 - Logische verknuepfungsschaltung in komplemenr-feldeffekttransistor-technologie - Google Patents
Logische verknuepfungsschaltung in komplemenr-feldeffekttransistor-technologieInfo
- Publication number
- DE2525690A1 DE2525690A1 DE19752525690 DE2525690A DE2525690A1 DE 2525690 A1 DE2525690 A1 DE 2525690A1 DE 19752525690 DE19752525690 DE 19752525690 DE 2525690 A DE2525690 A DE 2525690A DE 2525690 A1 DE2525690 A1 DE 2525690A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- potential
- transistors
- output
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 238000005516 engineering process Methods 0.000 title claims description 11
- 230000000295 complement effect Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 241000188250 Idas Species 0.000 description 1
- 101150057104 MCIDAS gene Proteins 0.000 description 1
- 101100136648 Mus musculus Pign gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Logische Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technolog
ie
Die Erfindung betrifft eine logische Verknüpfungsschaltung, insbesondere eine
logische ODER-Schaltung bzw. UND-Verknüpfungsschaltung, in Komplementär-Feldeffekttransistor-Technologie
mit einer Treiberschaltung, die aus einem schaltbaren Eingangstransistor eines ersten Kanal-Leitungstyps zwischen dem Ausgang
und einem ersten Potential und einem Lastelelment zwischen Ausgang und einem zweiten Potential besteht.
Zur Durchführung logischer Verknüpfungen sind eine Vielzahl von logischen
Grundschaltungen, beispielsweise NOR-Schaltungen bekannt. Eine typische NOR-Schaltung
in Feldeffekttransistor-Technologie besteht aus einer Mehrzahl von Eingangstransistoren,
die in Parallelschaltung zwischen dem Ausgang und einem ersten, festen Potential angeordnet sind. Jedem Transistor wird in dieser Schaltung
ein gesondertes logisches Signal zugeführt, das den leitenden oder den gesperrten
Zustand der Feldeffekttransistoren bewirkt. Zur Vervollständigung der logischen Schaltung ist zwischen dem Ausgang und einem zweiten Potential ein
Lastelement in Form eines Feldeffekttransistors angeordnet, das mit den Eingangstransistoren eine Reihenschaltung zwischen den beiden genannten Potentialen
bildet.
Das Lastelement als Feldeffekttransistor oder als normaler Widerstand sollte
einen sehr hohen Wert aufweisen, um eine niedrige Verlustleistung zu erzielen, wenn einer der Eingangstransistoren
509882/0897
leitend ist. Dann wäre auch gewährleistet, daß der Ausgang nahezu das erste Potential annehmen könnte. Ein zu hoher Lastwiderstand
bedingt aber eine hohe Zeitkonstante, so daß nach der Sperrung sämtlicher Eingangstransistoren der Ausgang das zweite Potential
nur relativ langsam erreichen kann. Außerdem ist der Aus- !gangsstrom in so einem Fall begrenzt. Verwendet man andererseits
niederohmige Lastwiderstände, so ist der Ausgangsstrom relativ hoch und das Umladen des Ausgangs auf das zweite Potential kann
!aufgrund der niedrigen Zeitkonstante wesentlich schneller erfol-
!gen. Ein solcher niederohmiger Lastwiderstand hat jedoch den Nachiteil,
daß eine hohe Verlustleistung auftritt. Außerdem kann der Ausgang infolge der Spannungsteilung zwischen dem niederohmigen
S Lastwiderstand und dem Eingangstransistor nicht annähernd auf
Idas erste Potential gebracht werden.
Es ist nun allgemein bekannt, daß durch die Verwendung von komple- |
mentären Feldeffekttransistoren die Verlustleistung einer Schaltung auf ein Minimum gebracht werden kann. Schon aus diesem Grunde
nimmt man die bei dieser Technologie erforderlichen komplexeren Strukturen und Herstellungsverfahren im Vergleich zur nichtkomplementären
Technik in Kauf. Leider verliert dieser fundamentale Vorteil bei zu niedrigen Lastwiderständen an Bedeutung.
!Außerdem ist bei zu hohen Lastwiderständen in den meisten Fällen die Schaltzeit zu groß. Ein einfacher Inverter in Komplementär-Itechnologie
besteht aus einem P- und einem N-Kanal-Feldeffekttransistor,
die beide in Serie zwischen einem ersten und einem zweiten Potential angeordnet sind. An die Gate-Elektroden der
beiden Transistoren wird jeweils ein Eingangssignal gelegt. Das
oedeutet, daß die beiden Transistoren abwechselnd als Last- und Eingangstransistor arbeiten. Man erhält auf diese Weise variable
astwiderstände, deren Werte durch den gesperrten und den leitenden Zustand der Feldeffekttransistoren bestimmt sind. Der am
gemeinsamen Verbindungspunkt der beiden Transistoren liegende Ausgang wird im Gegentakt angesteuert; die Verlustleistung ist
dabei außerordentlich gering und die Schaltgeschwindigkeit re-
FI 973 077
6098S2/0697
lativ hoch. Allerdings hat eine derartige Schaltung den großen
!Nachteil, daß es nicht möglich ist, am Ausgang eine DOT-ODER-Verknüpfung
durchzuführen. Schaltbare Lastelemente in einer ;D0T-0DER-Schaltung machen es erforderlich, daß für jeden paral-
;len Eingangstransistor ein serielles Lastelement vorgesehen weriden
muß. Andere DOT-Verknüpfungen, wie beispielsweise DOT-UND- ! Verknüpfungen, weisen entsprechende Nachteile auf. Es sei hier
nur beispielsweise eine NOR-Schaltung mit zwei Eingängen, die aus zwei parallel geschalteten Transistoren zwischen dem Ausgang
;und einem ersten Potential besteht, betrachtet. Zwischen dem jAusgang und dem zweiten Potential liegen zwei in Serie geschaltete
Lastelemente. Ein Eingangssignal wird an die Torelektrode 'eines der Eingangstransistoren und an eine Torelektrode eines
;der in Serie geschalteten Lastelemente gelegt. Es ist Offensicht- ! lieh, daß mehrere in Serie geschaltete Lastelemente eine wesent- j
liehe Herabsetzung der Schaltgeschwindigkeit zur Folge haben. ;
!Außerdem wurde festgestellt, daß die häufige Forderung, eine !
•DOT-Verknüpfung zwischen auf unterschiedlichen Halbleiterchips ι
angeordneten Eingangstransistoren herbeizuführen, praktisch nur ! durchführbar ist, wenn ungeschältete Lastelemente vorgesehen
werden. i
ι I
Um diese Probleme zu lösen, wurde bereits vorgeschlagen, die Last-j
widerstände als diskrete Elemente außerhalb des Halbleiterchips anzuordnen. Auf diese Weise lassen sich niederohmige Lastwider-I
stände verwenden, ohne daß die in Folge der hohen Verlustleistung
auftretende Wärme das Halbleiterchip belastet. Jedoch ist eine
derartige Lösung für hochintegrierte Strukturen nicht diskutabel, weil sie einer hochintegrierten Struktur direkt entgegenhielt.
Außerdem ist ein hoher Leistungsbedarf bei den meisten modernen Anwendungen nicht tragbar; es wird vielmehr darauf Wert gelegt,
für die Gesamtanlage einen möglichst geringen Leistungsbedarf zu erzielen.
FI 973 077
609882/0697
mm Q -m
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine logische Schaltung in Komplementär-Feldeffekttransistor-Technologie zu
schaffen, mit der es möglich ist, bei geringem Schaltungsaufwand,
hoher Integrationsdichte, kleiner Verlustleistung und hoher j Schaltzeit DOT-Verknüpfungen, insbesondere DOT-ODER-Verknüpfungen
j und DOT-UND-Verknüpfungen zu realisieren.
Die erfindungsgemäße Lösung der Aufgabe besteht im Kennzeichen des Patentanspruchs 1.
j Der Vorteil der angegebenen Lösung besteht darin, daß die an sich
!widersprechenden Bedingungen bei DOT-Verknüpfungen mittels Komjplementär-Feldeffekttransistor-Technologie
miteinander in Einklang gebracht worden sind.
|Die Erfindung wird nun anhand eines in den Zeichnungen dargestellten
Ausführungsbeispiels näher erklärt. ι
'Es zeigen:
'Es zeigen:
1 eine Schaltungsanordnung zur Durchführung ei
ner DOT-Verknüpfung;
Pig· 2 eine weitere Schaltung zur Durchführung ei-
! ner DOT-Verknüpfung;
jpig· 3 eine detaillierte Schaltung eines Teils der
Schaltung nach Fig. 1;
^ eine weitere Schaltung zur Durchführung einer
DOT-Verknüpfung;
pig· 5 eine komplexere Schaltung zur Durchführung
einer DOT-Verknüpfung und
pig· 6 eine weitere Schaltung zur Durchführung der
logischen DOT-Verknüpfung.
FI 973 077
509882/0697
In Pig. 1 ist ein Schaltkreis mit Komplementär-Feldeffekttransistor-Technologie
dargestellt, der eine DOT-ODER Verknüpfung durchführen kann. Das Ergebnis der DOT-ODER Punktion wird am Ausgang
B abgenommen. Eine Anzahl N-Kanal-Transistoren T20, T22 und T24
!liegen parallel zwischen einem ersten Potential (Masse) und dem jAusgang B. Eine Schaltung 10 und ein Lastwiderstand RL liegen
parallel zueinander zwischen einem zweiten Potential (+V), so daß der Lastwiderstand mit den untereinander parallel geschalteten
!Transistoren T20, T22 und T24 eine Serienschaltung zwischen
jden beiden genannten Potentialen bildet. Der bisher beschriebene iSchaltungsteil entspricht einer bekannten Schaltung. Im vorliegenden
Falle wird diese Schaltung um einen schaltbaren Lastkreis
10 erweitert. Am Ausgang der Schaltung tritt das Komplement der Eingangsgrößen Il oder 12 oder IN auf. Wie nun gezeigt wird, ist
es durch die vorliegende Erfindung möglich, den Lastwiderstand
RL zu beseitigen. Außerdem ist in der Schaltungsanordnung nach
Pig. 1 ein Kondensator CL vorhanden, der mit dem Ausgangspunkt
und Massepotential verbunden ist. Es soll erwähnt sein, daß die-'se
dargestellte Kapazität CL nicht eine diskrete Kapazität ist, !sondern eine in der Schaltung auftretende Kapazität.
In Fig. 2 ist nun eine Schaltungsanordnung dargestellt, mit der
es möglich ist, eine DOT-NAND-Punktion auszuführen. Dazu sind die P-Kanal-Transistoren T30, T32 und T34 parallel zwischen einem
zweiten Potential (+V) und dem Ausgang B angeordnet. Der 'Ladewiderstand RL ist zwischen dem Ausgang B und einem ersten
Potential, hier Masse, angeordnet. Außerdem liegt zwischen dem Ausgangspunkt B und Masse parallel zum Ladewiderstand RL eine
Schaltung 30. Die Punktion der Schaltung 30 ist entgegengesetzt zu der der Schaltung 10 in Fig. 1, da ihre Funktion darin besteht,
daß Potential am Ausgang B auf Masse herunterzuziehen. Im vorliegenden Falle werden also die Eingangssignale, die an den Eingangselektroden
der verschiedenen Transistoren empfangen werden (Il bis IN) geundet und erscheinen am Ausgang als Komplement von
11 und 12 und IN.
PI 973 077
509882/0697
In Pig. 3 ist nun die s chaltungs technische Ausgestaltung der Schal+-
tung 10 nach Fig. 1 dargestellt. Es soll erwähnt sein, daß glei- '
ehe Bauteile in den Schaltungen, insofern möglich, mit gleichen ! :Bezugszeichen versehen worden sind.
:Parallel zu einem P-Kanaltransistor TlO liegt der Widerstand RL,
die beide mit ihrem einen Punkt an dem Potential +V und mit dem anderen Punkt auf dem Potential des Ausgangs B liegen. Außerdem
ist ein Widerstand R2 und ein N-Kanaltransistor T12, die einander in Serie liegen, zwischen einem ersten und einem zweiten
Potential angeordnet. Die Steuerelektrode des Transistors T12 ist mit dem Ausgangspunkt B verbunden, während dem die Steuerelektrode
des Transistors TlO mit dem gemeinsamen Punkt zwischen dem Transistor T12 und dem Widerstand R2 verbunden ist. Durch
die serielle Verbindung des Widerstands R2 mit dem Transistor T12 wurde ein Inverter gebildet.
In Fig. 4 ist nun ein weiteres Ausführungsbeispiel der vorlie .-.genden
Erfindung dargestellt. Die Signaltransistoren Τ4θ, T42, |T44 und T46 liegen parallel zwischen dem Ausgangspunkt und Masse-■
potential, um eine NOR-Verknüpfung durchzuführen. Die Ladefunktion
wird durch einen Transistor T48 bewirkt, der zwischen dem zweiten Potential (+V) und dem Ausgangspunkt angeordnet ist. Die
|P-Kanaltransistoren T4l, T43, T45 und T47 liegen in Serie zwischen
Masse und dem Potential +V sowie der Steuerelektrode des Transistors T48. Jede der Steuerelektroden der Transistoren T4l,
|T43, T45 und T47 empfängt das gleiche Eingangssignal, weil sie
|mit der Steuerelektrode eines jeden der Sxgnaltransistoren T40, |t42, T44 und T46 entsprechend verbunden sind.
Das in Fig. 5 dargestellte Schaltungsbeispiel besteht aus den
Signaltransistoren T50, T52, T54 und T56, die parallel zwischen
dem Ausgangspunkt und Massepotential liegen. Jeder der Signaljtransistoren empfängt ein Eingangssignal an seiner Steuerelek-
trode, das außerdem auf die Steuerelektroden jedes entsprechenden
FI 973 077
509882/0697
P-Kanaltransistors (T51, T53, T55 und T57) gelangt. Diese zuletzt
genannten P-Kanaltransistoren sind in Serie miteinander verbunden ;und liegen zwischen Masse und der Steuerelektrode des Transistors
T58. Der Transistor T58 liegt mit der Quellenelektrode am Aus-Igangspunkt
und mit der Anode am Potential +V. Der P-Kanaltransistor T60 liegt zwischen dem Potential +V und einem gemeinsamen
Punkt zwischen den Transistoren T51 und T53. Der Transistor T60
!empfängt an seiner Steuerelektrode das Komplement des Eingangs-
signals, das auf den Transistor T50 gelangt. Zwischen dem Poten-
jtial +V und einem gemeinsamen Punkt zwischen den Transistoren
JT53 und T55 ist ein weiterer P-Kanaltransistor T62 angeordnet.
An seiner Steuerelektrode liegt das Komplement des Eingangssignals
der Steuerelektrode des Transistors T52. Zwischen dem Potential +V und einem gemeinsamen Punkt zwischen den Transistoren T55 und
IT57 ist ebenfalls ein Transistor, nämlich T6M , angeordnet, an
!dessen Steuerelektrode das Komplement des Signals von der Steuerelektrode
des Transistors T54 anliegt. Außerdem liegt zwischen
jdem Potential +V und einem gemeinsamen Punkt zwischen dem Transistor
T57 und der Steuerelektrode des Transistors T58 ein weiterer Transistor T66, dessen Steuerelektrode das Komplement des
Eingangssignals erhält, das an der Steuerelektrode des Transistors T56 anliegt. Jedes dieser Eingangesignale ist wie aus Fig. 5 zu
!ersehen istj auch an eine korrospondierende Steuerelektrode der
Transistoren T51, T53, T55 und T57 geführt. Die soeben beschriebene Schaltung nach Fig. 5 kann dadurch modifiziert werden, daß
z. B. die Transistoren wie z. B. dargestellt durch den Transistor T60 durch eine Schaltungersetzt werden, wie sie in Fig. 6 dargestellt
ist.
Der primäre Unterschied zwischen der Schaltung nach Fig. 6 und Fig. 5 besteht darin, daß das Komplement des Eingangs 13 nicht
separat für die Steuerelektrode des Transistors T64 zu bilden ist. Das Eingangssignal 13 ist durch die serielle Verbindung
des P-Kanaltransistors 72 und des N-Kanaltransistors 76 invertiert.
Diese zuletzt genannten Transistoren liegen in Serie zwi-
FI 973 077
509882/0697
sehen einem ersten und einem zweiten Potential und haben die gleiche
Verbindung mit der Steuerelektrode eines P-Kanaltransistors T64, der für die erforderliche Inverter-Punktion benötigt wird.
i Im nachfolgenden wird nun die Wirkungsweise der Schaltungsanordnung
nach den Pign. 1 bis 6 beschrieben.
Wie bereits gesagt, führt die Schaltung nach Fig. 1 eine DOT-Funktion
aus, in dem am Ausgang die negierte ODER-Verknüpfung der j Eingänge Il bis IN erzeugt wird. Wenn irgendein Eingang Il bis
IN sich auf seinem oberen Potentialzustand befindet (+V wird als binäre Eins angenommen), dann wird der entsprechende Signaltransistor
T2O bis T24 eingeschaltet. Immer wenn nun einer der Signaltransistoren
eingeschaltet ist, muß die Parallelimpedanz, bestehend aus der Schaltung 10 und dem Widerstand RL relativ hoch
sein und der Ausgang B wird auf dem unteren Potentiallevel gehalten
(entspricht der binären Null). In Fig. 3 ist nun eine spezielle Ausführungsform der Schaltung 10 in Fig. 1 zu sehen, die
j anschließend beschrieben wird. Es soll hier noch erwähnt sein, I daß der Ausgang B außerdem mit Steuerelektrode des N-Kanaltransistors
T12 verbunden ist, so daß der Ausgang B ebenfalls unterhalb der Schwellspannung des Transistors T12 (in etwa +2V) gehallten
werden muß. Dadurch wird bewirkt, daß der Transistor T12 im I
gesperrten Zustand ist, wodurch die Steuerelektrode des Transistors
TlO über den Widerstand R2 auf den oberen Zustand gelangt, wodurch der Transistor TlO ebenfalls gesperrt wird. Die Schaltung
10 soll eine nach unendlich gehende Impedanz darstellen, wenn der Ausgangspunkt B sich auf dem unteren Zustand befindet, so
daß nur der Widerstand RL als Ladeimpedanz in diesem Falle wirkt.
Wenn alle Signaltransistoren T20, T22 und T24 sich im ausgeschalteten
Zustand befinden, weil die Eingangssignale sich auf dem
unteren Zustand befinden, dann beginnt das Potential am Ausgang B anzusteigen und zwar im Verhältnis zum Strom von +V über den
Widerstand RL. Wenn der Ausgangspunkt B auf die Schwellspannung
FI 973 077
509882/0697
des Transistors T12 geladen ist, dann beginnt der N-Kanaltranansistor
leitend zu werden und bringt die Steuerelektrode des Tran- ι sistors TlO auf den unteren Zustand, wodurch der Transistor TlO |
eingeschaltet wird, so daß der Ausgangspunkt über den Transistor ί
TlO wesentlich schneller geladen wird. Wenn der Ausgangspunkt B j voll auf seinen oberen Zustand geladen ist, dann befinden sich
die Quellen- und die Ausgangselektrode des Transistors TlO annähernd auf dem gleichen Potential, so daß dieser P-Kanaltransistor
nicht länger Strom führt. Da der Transistor T12 weiter eingeschaltet ist, ist der in Serie liegende Widerstand R2 erforderlich,
um den Strom, der zwischen den beiden Potentialzuständen fließt, zu limitieren. Ein Nachteil des eben beschriebenen Schaltkreises
besteht jedoch noch darin, daß er noch zuviel Leistung auf-f·
nimmt, bedingt durch das Vorhandensein der Widerstände IiL und R2. Eine DOT-UND Punktion kann wie bereits beschrieben, mit der
Schaltung nach Fig. 2 durchgeführt werden. In Fig. 2 sind die
parallel geschalteten Signaltransistoren T30 bis T34 P-Kanaltransistoren.
Die Schaltung 30 ist entsprechend zu modifizieren,
j um eine identische Funktion, wie die Schaltung 10 in Fig. 3 zu
ί
erhalten. Die Schaltung nach Fig. 3 weist dieselben Vorteile wie die Schaltung nach Fig. 1 auf, jedoch auch die gleiche noch zu hohe Leistungsaufnahme.
erhalten. Die Schaltung nach Fig. 3 weist dieselben Vorteile wie die Schaltung nach Fig. 1 auf, jedoch auch die gleiche noch zu hohe Leistungsaufnahme.
!Um die Leistungsaufnahme noch weiter zu verringern und zwar bei
:der Durchführung einer DOT-NOR-Funktion ist eine Schaltung nach
Fig. 4 geschaffen worden. Wenn einer der Eingänge der Signaljtransistoren
T40, T42, T44 oder Τ46 auf den oberen Zustand gebracht
wird, wodurch der entsprechende Transistor eingeschaltet wird, dann geht der Ausgangspunkt auf den unteren Potentialzustand.
Ein solches Eingangssignal, das sich auf dem oberen Zustand befindet,
gelangt ebenfalls auf die entsprechenden P-Kanaltransistoren T4l, T43, T45 und T47, wodurch diese in den gesperrten
Zustand gehen. Der Widerstand R3 führt keinen Strom, so daß die
509882/0697
Steuerelektrode des P-Kanaltransistors T48 auf den unteren Potentialzustand
gesetzt wird. Wenn alle Eingänge Il bis IN auf den unteren Potentiallevel gebracht wurden, dann sind alle P-Kanal-
! transistoren T4l, T*»3, Τ45 und T47 eingeschaltet, wodurch die
Torelektrode des Transistors T48 auf den unteren Potentialzustand gebracht wird, was ein Leitendmachen des Transistors T48 bewirkt
und den Ausgang auf den oberen Potentialzustand bringt. Wenn sich der Ausgangspunkt auf den oberen Potentialzustand befindet, dann
wird die verbrauchte Leistung durch den seriellen Weg zwischen ; +V und Masse über den Widerstand R3 und die P-Kanaltransistoren
' T4l, T43, T45 und T47 bestimmt. Dadurch, daß diese Serienschaltung
eine relativ hohe Impedanz darstellt, verbraucht ein derartiger Schaltkreis eine äußerst kleine Leistung. Die Schaltungen
', nach Fig. 5 und 6 benötigen hingegen keine Leistung, sie haben
jedoch zusätzliche aktive Schaltelemente. In Fig. 5 befindet
sich der Ausgang auf dem unteren Potentialzustand, wenn irgendeiner der Signaltransistoren T50, T52, T54 oder T56 eingeschaltet
ist. Ein solches Eins-Eingangssignal bewirkt, daß der entsprechende
P-Kanaltransistor T51, T53, T55 oder T57 sich im Auszustand
befindet. Das Komplement des Eingangssignals schaltet
einen der entsprechenden Transistoren T60, T62, T64 oder T66 ein.
Die Steuerelektrode des Transistors 58 wird sich auf den oberen
Potentialzustand befinden. Wenn alle Signaltransistoren T50, T52, T54 und T56 durch Null-Eingangssignale ausgeschaltet sind, dann
befinden sich alle P-Kanaltransistoren T5I, T53, T55 und T57 im
S eingeschalteten Zustand, wodurch die Steuerelektrode des Transistors T58 auf den unteren Potentialzustand gebracht wird. Um den
für die Schaltung nach Fig. 5 erforderlichen komplementierenden Eingang zu beseitigen, wurde die Schaltung nach Fig. 6 geschaffen.
Das komplementierte Eingangssignal wird auf dem Speicherplättchen durch einen Inverter, der aus zwei in Serie geschalteten
Transistoren 72 und 76 besteht, erzeugt. Wenn die Steuerelektroden
dieser Invertertransistoren ein Eins-Signal erhalten, dann wird der N-Kanaltransistor 76 eingeschaltet. Wenn hingegen
die Steuerelektroden ein Null-Signal erhalten, dann wird der
FI 973 077
509882/0697
P-Kanaltransistor 52 eingeschaltet. Dies bedeutet, daß kein Strom
fließen kann, ausgenommen während der Zeit, während der einer der beiden Transistoren beginnt, in den Einsehaltzustand überzugehen,
bevor der andere voll in den Auszustand übergegangen ist. Dies zeigt, daß bedingt durch die beiden Transistoren T72
und T76 die Leistungsaufnahme des Schaltkreises auf ein absolutes Minimum herabgedrückt werden konnte bei gleichzeitiger Reduzierung
des Platzes auf dem Halbleiterchip.
PI 973 077
509882/0697
Claims (6)
1. Logische Verknüpfungsschaltung, insbesondere logische ODER-bzw. UND-Verknüpfungsschaltung,
in Komplementär-Feldeffekttransistor-Technologie mit einer Treiberschaltung, die aus einem schaltbaren Eingangstransistor
eines ersten Kanal-Leitungstyps zwischen dem Ausgang und einem ersten Potential und einem Lastelement zwischen Ausgang und einem zweiten
Potential besteht, dadurch gekennzeichnet, daß ein schaltbarer Lastkreis (10) vorhanden ist, der zwischen dem Ausgang und einer Klemme der
Speisespannung (+V) angeordnet ist und aus zwei komplementären Feldeffekttransistoren
(T10 und T12) besteht.
2. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß zur Durchführung einer logischen NAND-Funktion eine Schaltung (30) angeordnet ist, die das Potential am Ausgang (B) auf Masse herunterzieht.
3. Logische Verknüpfungsschaltung nach Ansprüchen 1 und 2, dadurch gekennzeichnet,
daß die zwischen Ausgang (B) und einem Potential (Masse bzw. +V) angeordnete Schaltung (30 bzw. 10) aus zwei zueinander komplementären
Feldeffekttransistoren (T12, T10) besteht, daß zwischen Ausgang (B) und
dem jeweiligen Potential (Masse oder +V) eine Kapazität (CL) liegt.
509882/0697
Neue Patentansprüche 08.08.75
J525690
4. Logische Verknüpfungsschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß zu dem P-Kanaltransistor (T10) ein Widerstand (RL) liegt, daß beide mit
dem Speisepotential (+V) verbunden sind und auf der anderen Seite mit dem Ausgang (B), daß der N-Kanaltransistor (T12) mit einem Widerstand (R2)
in Serie geschaltet ist und zwischen den beiden genannten Potentialen (+V und Masse) angeordnet ist, und daß die Steuerelektrode des Transistors (TlO) mit
dem gemeinsamen Punkt zwischen dem Transistor (T12) und dem Widerstand (R2) verbunden ist, während die Steuerelektrode des Transistors (T12) mit
der Quellenelektrode des Transistors (T10) und mit dem Ausgang (B) verbunden ist.
5. Logische Verknüpfungsschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet,
daß zur Durchführung einer logischen NOR-Verknüpfung die Ladefunktion durch einen Transistor (T48) bewirkt wird, der zwischen
dem zweiten Potential (+V) und dem Ausgang (B) angeordnet ist, wobei P-Kanaltransistoren (T41, T43, T45 und T47) in Serie zwischen den beiden
genannten Potentialen (Masse und +V) und der Steuerelektrode des genannten Transistors (T48) angeordnet sind.
6. Logische Verknüpfungsschaltung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet,
daß die Signaltransistoren (T50, 52, 54 und 56) an ihren Steuerelektroden ein Eingangssignal empfangen, das außerdem auf Steuerelektroden
eines jeden entsprechenden P-Kanaltransistors (T51, 53, 55 und 57 gegeben wird, wobei die genannten P-Kanaltransistoren in Serie miteinander
verbunden sind und zwischen Masse und der Steuerelektrode eines Transistors (T58) angeordnet sind, dessen Quellenelektrode mit dem Ausgang
und dessen Drain-Elektrode mit dem Speisepotential (+V) verbunden ist, daß ein P-Kanaltransistor (T60) zwischen dem Speisepotential (+V) und einem
gemeinsamen Punkt zwischen den Transistoren (T51 und T53) angeordnet ist, der an seiner Steuerelektrode das Komplement des Eingangssignals empfängt,
und daß zwischen dem Speisepotential (+V) und einem gemeinsamen Punkt zwischen den Transistoren (T53 und T55) ein weiterer P-Kanaltransistor
P 25 25 690.0 Fl 973 077
509882/0697
Neue Patentansprüche 08.08.75
j NACHGEREICHT
(T62) angeordnet ist, an dessen Steuerelektrode ebenfalls das Komplement
des Eingangssignals liegt, daß zwischen dem Speisepotential (+V) und einem gemeinsamen Punkt zwischen den beiden Transistoren (T55 und T57) ein
weiterer Transistor (T64) angeordnet ist, an dessen Steuerelektrode ebenfalls das Komplement des Eingangssignals anliegt, und daß zwischen dem Speisepotential
(+V) und einem gemeinsamen Punkt zwischen dem Transistor (T57) und der Steuerelektrode des Transistors (T58) ein weiterer Transistor (T66)
angeordnet ist, dessen Steuerelektrode ebenfalls das Komplement des Eingang signals erhält.
P 25 25 690.0 Fl 973 077
5 0 9 8 8 2/0697 ^ |ΝβρκΤΗ)_
Leerseite
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US48351074A | 1974-06-27 | 1974-06-27 | |
| US05/483,507 US4053792A (en) | 1974-06-27 | 1974-06-27 | Low power complementary field effect transistor (cfet) logic circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2525690A1 true DE2525690A1 (de) | 1976-01-08 |
| DE2525690B2 DE2525690B2 (de) | 1979-06-28 |
| DE2525690C3 DE2525690C3 (de) | 1980-03-06 |
Family
ID=27047673
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752522588 Pending DE2522588A1 (de) | 1974-06-27 | 1975-05-22 | Treiberschaltung in komplementaer- feldeffekttransistor-technologie |
| DE2525690A Expired DE2525690C3 (de) | 1974-06-27 | 1975-06-10 | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752522588 Pending DE2522588A1 (de) | 1974-06-27 | 1975-05-22 | Treiberschaltung in komplementaer- feldeffekttransistor-technologie |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4053792A (de) |
| DE (2) | DE2522588A1 (de) |
| FR (2) | FR2276737A1 (de) |
| GB (1) | GB1506234A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3203913A1 (de) * | 1981-02-06 | 1982-08-26 | RCA Corp., 10020 New York, N.Y. | Impulsgenerator |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4123669A (en) * | 1977-09-08 | 1978-10-31 | International Business Machines Corporation | Logical OR circuit for programmed logic arrays |
| US4287435A (en) * | 1979-10-05 | 1981-09-01 | International Business Machines Corp. | Complementary transistor inverting emitter follower circuit |
| US4289978A (en) * | 1979-10-05 | 1981-09-15 | International Business Machines Corp. | Complementary transistor inverting emitter follower circuit |
| US4728827A (en) * | 1986-12-03 | 1988-03-01 | Advanced Micro Devices, Inc. | Static PLA or ROM circuit with self-generated precharge |
| US5001367A (en) * | 1989-04-14 | 1991-03-19 | Thunderbird Technologies, Inc. | High speed complementary field effect transistor logic circuits |
| US5247212A (en) * | 1991-01-31 | 1993-09-21 | Thunderbird Technologies, Inc. | Complementary logic input parallel (clip) logic circuit family |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3233117A (en) * | 1959-08-25 | 1966-02-01 | Ibm | High speed logical circuits employing a negative resistance device |
| US3479523A (en) * | 1966-09-26 | 1969-11-18 | Ibm | Integrated nor logic circuit |
| US3562559A (en) * | 1967-11-29 | 1971-02-09 | Rca Corp | P-mos multivibrator |
| US3651342A (en) * | 1971-03-15 | 1972-03-21 | Rca Corp | Apparatus for increasing the speed of series connected transistors |
| DE2131939C3 (de) * | 1971-06-26 | 1975-11-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Logisch gesteuerte Inverterstufe |
| US3755690A (en) * | 1972-06-06 | 1973-08-28 | Standard Microsyst Smc | M.o.s. input circuit with t. t. l. compatability |
| US3911289A (en) * | 1972-08-18 | 1975-10-07 | Matsushita Electric Industrial Co Ltd | MOS type semiconductor IC device |
-
1974
- 1974-06-27 US US05/483,507 patent/US4053792A/en not_active Expired - Lifetime
-
1975
- 1975-05-09 FR FR7515549A patent/FR2276737A1/fr active Granted
- 1975-05-09 FR FR7515548A patent/FR2276736A1/fr active Granted
- 1975-05-21 GB GB21851/75A patent/GB1506234A/en not_active Expired
- 1975-05-22 DE DE19752522588 patent/DE2522588A1/de active Pending
- 1975-06-10 DE DE2525690A patent/DE2525690C3/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3203913A1 (de) * | 1981-02-06 | 1982-08-26 | RCA Corp., 10020 New York, N.Y. | Impulsgenerator |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2276736A1 (fr) | 1976-01-23 |
| DE2525690B2 (de) | 1979-06-28 |
| FR2276737B1 (de) | 1977-04-15 |
| GB1506234A (en) | 1978-04-05 |
| US4053792A (en) | 1977-10-11 |
| FR2276736B1 (de) | 1977-04-15 |
| FR2276737A1 (fr) | 1976-01-23 |
| DE2522588A1 (de) | 1976-01-15 |
| DE2525690C3 (de) | 1980-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
| DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
| DE2623507C3 (de) | Schaltungsanordnung für binäre Schaltvariable | |
| DE3689466T2 (de) | Quellenfolger-CMOS-Eingangspuffer. | |
| DE2752473A1 (de) | Gegentakt-treiberschaltung | |
| DE2917599C2 (de) | Integrierte monolithische komplementäre Metalloxyd-Halbleiterschaltung | |
| EP0044066A2 (de) | Treiberstufe in integrierter MOS-Schaltkreistechnik mit grossem Ausgangssignalverhältnis | |
| DE2853204A1 (de) | Transistorschaltung | |
| DE2946025C2 (de) | ||
| DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
| DE69128500T2 (de) | Emittergekoppelte logische Schaltung | |
| DE3882742T2 (de) | Halbleiter - Pufferschaltung. | |
| DE2139170A1 (de) | Binares Addier und Subtrahierwerk | |
| DE2364103A1 (de) | Als negator ausgebildeter logischer schaltkreis | |
| DE2410205B2 (de) | Hystereseschaltung | |
| DE1537972B2 (de) | Schaltanordnung zur Verbesserung der An- und Abschalteigenschaften eines Schalttransistors einer binären Schaltung | |
| EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
| DE2525690A1 (de) | Logische verknuepfungsschaltung in komplemenr-feldeffekttransistor-technologie | |
| DE3741913C2 (de) | CMOS-Logikschaltung | |
| DE2165162B2 (de) | CMOS-Halbleiteranordnung als exklusive NOR-Schaltung | |
| DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
| DE2552849C3 (de) | Logische Schaltung | |
| DE2359150C2 (de) | Echt-Komplement-Generator | |
| DE3884713T2 (de) | Logische Schaltung. | |
| DE69630018T2 (de) | Logische schaltung für niedrige spannungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |