DE2517565B2 - - Google Patents
Info
- Publication number
- DE2517565B2 DE2517565B2 DE2517565A DE2517565A DE2517565B2 DE 2517565 B2 DE2517565 B2 DE 2517565B2 DE 2517565 A DE2517565 A DE 2517565A DE 2517565 A DE2517565 A DE 2517565A DE 2517565 B2 DE2517565 B2 DE 2517565B2
- Authority
- DE
- Germany
- Prior art keywords
- data
- control
- memory
- output
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
- G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
- Dram (AREA)
Description
Es ist bereits bekannt, in Halbleitertechnik integrierte Baueinheiten mit jeweils einem Speicher und mit
Eingabe-Ausgabe-Toren für periphere Einheiten als Bausteine von Datenverarbeitungssystemen zu benutzen
(siehe z.B. Elektronik 1974, Seiten 379 bis 395, insbesondere Seite 381 und Seiten 393 bis 394).
Vergleichbare Baueinheiten mit z. B. vier Eingabe-Ausgabe-Toren und zugehörigen Einrichtungen zur Auswertung
von Adressen für diese Tore sind bereits lieferbar (siehe Rockwell International Corporation
MOS/LSI Parallel Processing System Rev. Mai 1973, Seiten 2-13 bis 2-17 und Data Sheet Parallel Processing
System (PPS-4) Rev. I1 Juni 1974, Seiten 2-1 und 8-1 bis
8-3). Bei einer derartigen Baueinheit fehlt jedoch ein Speicher. Ferner ist z. B. bereits eine Zentral-Grundeinheit
für eine Datenverarbeitungsanlage bekannt, welche außer Eingangs- und Ausgangstorschaltungen auch
einen Datenspeicher aufweist (siehe DT-OS 21 36 210).
Darüber hinaus ist hier jedoch u. a. auch noch das Rechenwerk in diese Zentral-Grundeinheit einbezogen.
Damit dürfte zusammenhängen, daß es sich hier nicht um eine in Halbleitertechnik integrierte Baueinheit
handelt Die nachfolgend im einzelnen beschriebene Erfindung ist aber gerade darauf abgestellt, eine in
zweckmäßiger Weise ausgestaltete und in Halbleitertechnik integrierte Kombinationseinheii anzugeben, die
außer Eingabe-Ausgabe-Toren auch jeweils einen Speicher enthält.
so Bekanntlich empfiehlt es sich, Datenverarbeitungssysteme aus mehreren Baueinheiten zusammenzuschalten,
bei denen es sich um monolithisch integrierte Halbleiterbaueinheiten handelt, die insbesondere in MOS-Technik
hergestellt sind (siehe z. B. DT-OS 22 35 430, 23 36 333, 22 47 704). Diese Technik ist auch für die
nachfolgend angegebene Erfindung besonders geeignet. Bei dieser Erfindung wird dabei von einer an sich
bekannten Schaltungsanordnung (siehe DT-OS 23 17 687; IBM Technical Disclosure Bulletin, Volume 2,
Nr. 5, Februar 1960) ausgegangen, die Eingabe-Ausgabe-Tore für Daten und einen mehrere Speicherzellen
enthaltenen Speicher aufweist, der mit einem Eingabezähler und einem Ausgabezähler ausgerüstet ist, bei
dem die Zähler jeweils als Adressengeneratoren für Speicherzellenadressen dienen, bei der der Eingabezähler
jeweils diejenige Speicherzelle bestimmt, die fallweise Nutzdaten vorübergehend aufzunehmen hat,
und der Ausgabezähler jeweils die Nutzdaten abgeben-
de Speicherzelle bestimmt. Diese Schaltungsanordnung ist gemäß der Erfindung dadurch gekennzeichnet, daß
sie mit einem Betriebsregister ausgerüstet ist, in dem von einer Steuereinheit des Datenverarbeitungssystems
gelieferte Steuerdaten für verschiedene Betriebsweisen der Zähler speicherbar sind, daß das Betriebsregister
mehrere Steuerklemmen hat, über die sich die Steuerdaten auswirken und die mit den Zählern
verbunden sind, daß über eine dieser Steuerklemwen die Zähler für ein mehrfaches Weiterschalten um jeweils
eine Zielstellung, die jeweils eine Speicherzelle adressiert, während ein und derselben Zusammenschaltung
zweier Einheiten des Datenverarbeitungssystems entsperrt werden, daß die Zähler über Adressen
übertragende Leitungen an mindestens eine andere Einheit des Datenverarbeitungssystems angeschlossen
sind, daß über eine andere Steuerklemme des Betriebsregisters die Zähler derart sperrbar sind, daß sie für
wahlfreien Betrieb durch über diese Leitungen übertragbare Adressen einstellbar sind, und daß die
Anordnung als in Halbleitertechnik monolithisch integrierte Baueinheit ausgebildet ist.
Es ist zwar bereits bekannt, eine Schaltungsanordnung,
von der bei der Erfindung ausgegangen wird, auch mit einer Einrichtung auszurüsten, die die Differenz
zwischen den von den Zählern gelieferten Adressen feststellt Damit kann z. B. auch festgestellt werden, ob
in dem Speicher noch Platz zum Einspeichern weiterer Daten vorhanden ist Wenn es sich aber um eine
Anordnung handelt, die Teil eines Datenverarbeitungssystems ist zu dem demgemäß noch weitere Baueinheiten
gehören, so kann diese Feststellung auch in einer anderen Baueinheit des Datenverarbeitungssystems
gemacht werden, beispielsweise in der zugehörigen Steuereinheit Es ist daher nicht erforderlich, daß bei der
erfindungsgemäßen Schaltungsanordnung eine derartige Einrichtung vorgesehen ist, jedoch kann es sich als
zweckmäßig erweisen, dort beispielsweise einen Vergleicher für Adressen mit einzubauen.
Gemäß der Erfindung können während ein und derselben Zusammenschaltung zweier Einheiten des
Datenverarbeitungssystems die Zähler derart entsperrt werden, daß sie nicht nur während dieser Zusammenschaltung
um eine Zählstellung, sondern um jeweils mehrere Zählstellungen weiterschalten. Bekanntlich
wird die Zusammenarbeit zwischen den Einheiten eines Datenverarbeitungssystems vor allem durch Befehle
reguliert die von der zugehörigen Steuereinheit ausgewertet werden. So bewirkt jeweils ein derartiger
Befehl beispielsweise, daß Daten zwischen zwei derartigen Einheiten ausgetauscht werden, wofür sie
vorübergehend zusammengeschaltet werden. Durch die Erfindung wird in vorteilhafter Weise ermöglicht, daß
während einer derartigen Zusammenschaltung nicht nur Nutzdaten für eine Speicherzelle, sondern auch
Nutzdaten für mehrere Speicherzellen von einer Einheit des Datenverarbeitungssystems zu einer anderen
Einheit des Datenverarbeitungssystems übertragen werden. Dies kann dann also auch mit Hilfe ein und
desselben Befehls bewirkt werden. Dadurch kann die Anzahl von Befehlen verringert werden und auch eine
schnellere Datenübertragung als sonst erreicht werden. Außerdem wird durch weitere Maßnahmen auch ein
wahlfreier Zugriff zu den Speicherzellen erreicht
Die vorgesehenen Eingabe-Ausgabe-Tore können zur Zusammenschaltung der verschiedenen Baueinheiten
ausgenutzt werden, und damit kann der vorgesehene Speicher als Pufferspeicher in den jeweils hergestellten
Datenweg eingefügt werden, über den die aufzunehmenden bzw. abzugebenden Nutzdaten übertragen
werden. Der Speicher kann dabei unterschiedliche Betriebsgeschwindigkeiten für die Dateneingabe und
Datenausgabe bei diesen verschiedenen Baueinheiten mit Hilfe seiner Zwischenspeicherfähigkeit ausgleichen.
Der Speicher kann auch zeitweise als Datenspeicher für eine fest zugeordnete Steuereinheit des Datensystems
benutzt werden. Die erfindungsgemäße Schaltungsan-Ordnung kann daher vorteilhafterweise auch in dieser
Hinsicht in verschiedenen Betriebsarten ausgenutzt werden.
Es ist zwar bereits bekannt, Daten in Speichern vorübergehend aufzunehmen, die mit Adressengeneratoren
ausgerüstet sind (siehe DT-OS 23 62 245, 20 02 369, 23 17 687). Hierbei handelt es sich jedoch
nicht um Speicher, die zu einer in Halbleitertechnik monolithisch integrierten Baueinheit gehören, die
ihrerseits noch mit weiteren Teileinrichtungen ausgerüstet sind.
Die erfindungsgemäße Schaltungsanordnung wird im folgenden der Kürze halber als Kombinationseinheit
bezeichnet.
Zweckmäßigerweise haben die Eingabe-Ausgabe-Tore einer Kombinationseinheit jeweils ein Ausgabe-Flip-Flop und einen Eingabeverstärker, die mit elektronischen Kopplern verbunden sind, die durch Steuerdaten steuerbar sind, wodurch die Eingabefunktion oder die Ausgabefunktion jeweils festlegbar ist. Die Funktion der Eingabe-Ausgabe-Tore ist also nicht schaltungstechnisch festgelegt, sondern kann jeweils nach Art des jeweiligen Betriebsfalles eingestellt werden. An ein Eingabe-Ausgabe-Tor kann daher sowohl eine Daten liefernde als auch eine Daten empfangende andere Baueinheit, insbesondere periphere Einheit angeschlossen werden. Es kann dort aber auch eine zum Datenverarbeitungssystem gehörende Steuereinheit angeschlossen werden. Solche Steuereinheiten können die erwähnten Steuerdaten für die Eingabe-Ausgabe-Tore liefern. Die zu einem Eingabe-Ausgabe-Tor gehörenden Teileinrichtungen können derartig ausgebildet sein, daß sie jeweils Nutzdaten weitergeben können, die aus mehreren parallel zu übertragenden Binärdaten bestehen.
Zweckmäßigerweise haben die Eingabe-Ausgabe-Tore einer Kombinationseinheit jeweils ein Ausgabe-Flip-Flop und einen Eingabeverstärker, die mit elektronischen Kopplern verbunden sind, die durch Steuerdaten steuerbar sind, wodurch die Eingabefunktion oder die Ausgabefunktion jeweils festlegbar ist. Die Funktion der Eingabe-Ausgabe-Tore ist also nicht schaltungstechnisch festgelegt, sondern kann jeweils nach Art des jeweiligen Betriebsfalles eingestellt werden. An ein Eingabe-Ausgabe-Tor kann daher sowohl eine Daten liefernde als auch eine Daten empfangende andere Baueinheit, insbesondere periphere Einheit angeschlossen werden. Es kann dort aber auch eine zum Datenverarbeitungssystem gehörende Steuereinheit angeschlossen werden. Solche Steuereinheiten können die erwähnten Steuerdaten für die Eingabe-Ausgabe-Tore liefern. Die zu einem Eingabe-Ausgabe-Tor gehörenden Teileinrichtungen können derartig ausgebildet sein, daß sie jeweils Nutzdaten weitergeben können, die aus mehreren parallel zu übertragenden Binärdaten bestehen.
Ein Beispiel für die erfindungsgemäße Kombinationseinheit und ein Beispiel für ein Datenverarbeitungssystem,
zu dem solche Kombinationseinheiten gehören, sind im einzelnen anhand der Figuren gezeigt. Davon
zeigt F i g. 1 das Beispiel für den Aufbau einer
so Kombinationseinheit und F i g. 2 das Beispiel dafür, wie mehrere Kombinationseinheiten und mehrere Steuereinheiten
eines Datenverarbeitungssystems über Sammelschienen zusammenschaltbar sind.
Die erfindungsgemäße Kombinationseinheit und ihre Benutzung in einem Datenverarbeitungssystem werden im folgenden anhand der F i g. 1 und 2 erläutert In der Fig. 1 sind die Kombinationseinheit BH sowie die zugehörigen Teileinrichtungen gezeigt. Diese Teileinrichtungen sind zum Teil über Datenwege für Nutzdaten und zum Teil über Datenwege für Steuerdaten verbunden, durch die die Teileinrichtungen gesteuert werden. Die Datenwege für Steuerdaten sind zum Teil rur angedeutet. Die Kombinationseinheit weist unter anderem als Teileinrichtungen die Eingabe-Ausgabe-
Die erfindungsgemäße Kombinationseinheit und ihre Benutzung in einem Datenverarbeitungssystem werden im folgenden anhand der F i g. 1 und 2 erläutert In der Fig. 1 sind die Kombinationseinheit BH sowie die zugehörigen Teileinrichtungen gezeigt. Diese Teileinrichtungen sind zum Teil über Datenwege für Nutzdaten und zum Teil über Datenwege für Steuerdaten verbunden, durch die die Teileinrichtungen gesteuert werden. Die Datenwege für Steuerdaten sind zum Teil rur angedeutet. Die Kombinationseinheit weist unter anderem als Teileinrichtungen die Eingabe-Ausgabe-
b-, Tore FK VX ... FK V 5 und den Pufferspeicher QS auf.
An die Eingabe-Ausgabe-Tore FKVX...FKVA sind die peripheren Einheiten YXX ... V14 angeschlossen. An
das Eingabe-Ausgabe-Tor FKV5 ist die Leitung P 5
angeschlossen, die zum Leitungsbündel Pll gehört, das
zu der Steuereinheit CPU2 führt, siehe auch Fig.2.
Innerhalb der Kombinationseinheit ßll sind die Eingabe-Ausgabe-Tore FKVi ... FK V 5 an die
Sammelschiene SS angeschlossen, die über den Zweirichtungsverstärker S/E an die Leitung DC
angeschlossen ist, die zum Leitungsbündel CIl gehört. Dieses Leitungsbündel führt zur Steuereinheit CPUX,
siehe Fig.2. Der Pufferspeicher QS enthält mehrere Speicherzellen. Er ist mit dem Eingabezähler EZ und ι ο
dem Ausgabezähler /IZausgerüstet, von denen jeder als
Adressengenerator für Speicherzellenadressen dient. Der Eingabezähler bestimmt jeweils die Nutzdaten
aufnehmende Speicherzelle und der Ausgabezähler jeweils die Nutzdaten abgebende Speicherzelle. Zur
Decodierung der von den Zählern gelieferten Speicherzellenadressen dienen die Adressendecoder DE und
DA.
Über ihre Eingänge sind die Zähler EZ und AZ zur Änderung ihrer Betriebsweise beeinflußbar. Daher
können während einer Zusammenschaltung zweier Einheiten des Datenverarbeitungssystems, z. B. der
Steuereinheiten CPU 1 und CPU 2 über die Kombinationseinheit BH, entweder jeweils nur Nutzdaten für
eine Speicherzelle aufgenommen bzw. abgegeben werden, oder es kann ein mehrere Speicherzellen
beanspruchender Nutzdatenblock aufgenommen bzw. abgegeben werden. Wenn ein Nutzdatenblock aufgenommen
wird, so ist dementsprechend der Eingabezähler über mehrere Zählstellen nacheinander weiterzuschalten.
Dabei ist die jeweils gelieferte Speicherzellenadresse zu dekodieren, damit der zugehörigen Speicherzelle
jeweils anstehende Nutzdaten zugeführt werden können. Dies wiederholt sich, bis alle zum Nutzdatenblock
gehörenden Nutzdaten nacheinander während derselben Zusammenschaltung in mehrere Speicherzellen
aufgenommen sind. In entsprechender Weise wickelt sich die Abgabe der zu diesem Nutzdatenblock
gehörenden Nutzdaten ab, und zwar ebenfalls während derselben Zusammenschaltung von beispielsweise zwei
Steuereinheiten. Das Ende eines Nutzdatenblocks kann zum Beispiel durch eine vorgegebene Kombination von
Datenelementen innerhalb des Nutzdatenblocks festgelegt sein. Diese Kombination von Datenelementen kann
über eine besondere Auswerteschaltung auch für die Einstellung der Zählweise der Zähler EZ und AZ
ausgenutzt werden.
An die Zählerausgänge ist noch der Vergleicher VG
angeschlossen, der die Zählereinstellungen vergleicht und als Vergleichsergebnis den Belegungszustand der
Speicherzellen des Pufferspeichers QS meldet. Diese Meldungen werden hier an die angeschlossenen
Steuereinheiten CPU 1 und CPU2 abgegeben, und zwar über die Melde-Flip-Flops FC und FP. Die vom
Melde-Flip-Flop FC abgehende Leitung SC führt zur Steuereinheit CPUi, und die vom Meldc-Flip-FIop FP
abgehende Leitung führt zur Steuereinheit CPU2, siehe auch Fig. 2. Die Melde-Flip-Flops können derart
ausgebildet sein, daß sie parallel mehrere Binärdaten aufnehmen und weitergeben können. Die Meldung des wi
Belegungszustandes der Speicherzellen des Pufferspeichers wird beim Abholen und Zuliefern von Nutzdaten
durch die Steuereinheiten CPLM und CPU2 berücksichtigt.
Dadurch kann z. B. vermieden werden, daß einem Pufferspeicher, der bereits voll belegt ist, <>'·
Nutzdaten zugeführt werden, die er nicht mehr aufnehmen kann. Bei der bisher beschriebenen Betriebsweise
werden die jeweils zuerst aufgenommenen Nutzdaten auch wieder zuerst ausgegeben.
Wie bereits angegeben, kann der Pufferspeicher QS jeweils in den Datenweg eingefügt sein, der zwischen
den Steuereinheiten des Datenverarbeitungssystems zusammengeschaltet ist. Bei dieser Zusammenschaltung
ist hier z. B. das Eingabe-Ausgabe-Tor FKV5 durch
Steuerdaten zu betätigen, die von einer Steuereinheit geliefert werden. Hierzu werden die zugehörigen
elektronischen Koppler K5i und K 52 gesteuert, die in
an sich bekannter Weise aufgebaut sein können (siehe z. B. DT-AS 24 09 791). Durch Steuerung der elektronischen
Koppler K Sl und K 52 kann hier ein Datenweg
zustande gebracht werden, der von der Steuereinheit CPUi zum Leitungsbündel CIl der Kombinationseinheit
ß 11 führt und von deren Leitung DC über die dort angeschlossene Sammelschiene SS zum Pufferspeicher
QS führt. Von diesem Pufferspeicher aus können sie dann über eine zum elektronischen Koppler K5i
hinführende direkte Leitung zur Leitung P5 des Leitungsbündels Pll weitergegeben werden. Die
Leitung P5 führt zur Steuereinheit CPU 2. Es können auch Nutzdaten in umgekehrter Übertragungsrichtung
von der Steuereinheit CPU 2 zur Steuereinheit CPU I über die Kombinationseinheit BH und dem zugehörigen
Pufferspeicher QS übertragen werden. In diesem Falle werden über die Leitung P5 eintreffende
Nutzdateri über den elektronischen Koppler K 51 dem Eingabeverstärker V 5 zugeführt und von dort über eine
direkte Leitung zum Pufferspeicher QS weitergegeben. Von dort werden sie über die Sammelschiene SS und
über den Zweirichtungsverstärker S/E zur Leitung DC weitergegeben, die zur Steuereinheit CPU I führt Das
Ausgaberegister Mildes Pufferspeichers <?Sist hier als
Multiplexer ausgebildet und kann daher die abzugebenden Daten wahlweise über einen von zwei weiterführenden
Datenwegen abgeben, von denen der eine über die Sammelschiene SS und der andere über den elektronischen
Koppler K 51 führt.
Ein durch Steuerdaten zusammengeschalteter Datenweg kann auch zu einer peripheren Einheit führen. So
kann z. B. ein Datenweg für Nutzdaten von der Steuereinheit CPU 1 in der bereits beschriebenen Weise
zur Sammelschiene SS der Kombinationseinheit BH und damit zum Pufferspeicher QS führen. Über den
Multiplexer MU kann er dann z. B. über die Sammelschiene SS zur peripheren Einheit yil weiterführen,
wozu die elektronischen Koppler KH und K12 des
Eingabe-Ausgabe-Tores FATVl durch Steuerdaten entsprechend zu steuern sind. Durch entsprechende
Steuerung dieser elektronischen Koppler kann der Datenweg für eine Eingabefunktion über den Eingabeverstärker
V1 oder für eine Ausgabefunktion über ein Ausgabe-Flip-Flop Fl geführt werden. Durch geeignete
Betätigung der Eingabe-Ausgabe-Tore FKVi ... FKV5 können auch andere Datenwege zusammengeschaltet
werden.
Der Umstand, daß die Kombinationseinheit BU
einen als Pufferspeicher ausnutzbaren Speicher hat, ermöglicht weitere günstige Betriebsmöglichkeiten. Bei
einer dieser Betriebsmöglichkeiten wird der Pufferspeicher QS fallweise als Kellerspeicher für eine Steuereinheit
benutzt, insbesondere für die Steuereinheit CPUi,
die an die Sammelschiene SS über den Zweirichtungsverstärker S/E angeschlossen ist und damit der
Kombinationseinheit 011 fest zugeordnet ist. Bekanntlich
besteht ein Kellerspeicher aus einer Folge gleichartiger Speicherzellen, von denen jeweils nur die
erste ein Datenwort aufnimmt. Bei der Eingabe dieses
Datcnworles in den Kellerspeicher wird der Inhalt jeder
Speicherzelle in die nächstfolgende übertragen. Bei der Ausgabe wird der Inhalt der betreffenden Speicherzelle
gelesen und der Inhalt der übrigen Speicherzellen an die jeweils vorhergehenden übertragen. Hierbei wird
demgemäß das jeweils zuerst eingegebene Datenwort auch wieder zuerst ausgegeben. Ist der Pufferspeicher
QS Kellerspeicher für die zugeordnete Steuereinheit CPU 1, so kann er bei der Abwicklung von Programmen
in dieser Steuereinheit mitwirken und z. H. bei der (o
Abwicklung von Unterprogrammen Sprungadressen vorübergehend aufnehmen. Die Arbeitsweise als Kellerspeicher
wird mit Hilfe der Zähler FZund -AZzustande
gebracht. Der Pufferspeicher (?.S'kann auch fallweise als
Zwischenspeicher für Datenverarbeitungsergebnisse einer Steuereinheit, insbesondere der zugeordneten
Steuereinheit CPU \ benut/t werden. Damit hierbei seine Speicherzellen wahlfrei benutzbar sind, werden
die Zähler FZ und /4/Tüber ihre Steucrklcmmcn cdurch
Sieuerdaten derart entsperrt, daß sie von der betreffenden
Steuereinheit gelieferte Speichcrzcllenadressen wie Adressenregister aufnehmen. Auf diese Weise kann
jeweils jede beliebige der Speicherzellen aufgerufen werden, damit sie ein Datenwort aufnimmt oder über
den Multiplexer MU abgibt. Die Inanspruchnahme des Pufferspeichers einer Kombinationseinheit durch die
zugeordnete Steuereinheit ist dann besonders zweckmäßig, wenn an diese Kombinationseinheit keine oder
besonders wenig periphere [Einheiten angeschlossen sind und wenn dort auch beispielsweise keine weitere
Steuereinheit angeschlossen ist.
Die Kombinationseinheit öl I, die mit dem Pufferspeicher
QS ausgerüstet ist, kann für mehrere Betriebsarten ausgenutzt werden. Diese unterscheiden
sich insbesondere durch unterschiedliche Betriebsweise 3*·
des Pufferspeichers. Um die Kombinationseinheit ßll
jeweils auf eine dieser verschiedenen Betriebsarten durch Steuerdaten umschalten zu können, ist sie mit
dem Betriebsregister MR ausgerüstet, das von der zugeordneten Steuereinheit CPU I gelieferte Steucrdaten
speichert. Dieses Betriebsregister MR ist an die Sammelschiene SS mit angeschlossen. Das jeweils
aufgenommene Datenwort wirkt sich auf eine der Steucrklcmmcn a, b, c, c/und an die dort angeschlossenen
gleich bezeichneten Steuerklcmmen anderer Tcilcinrichtungcn in der Kombinationseinheit öll aus.
Über die Stcucrklemme (/wird z. B. eine Umschaltung der Zähler F.Z und AZ für den Betrieb mit
Nutzdalcnblocks zustande gebracht. Über die Steucrklcmmcn r wird z. B. die Entspcrrung der Zähler FZund
AZAw die bereits erwähnte Betriebsart, bei der wahlfrei einzelne Datenwörter aufgenommen und abgegeben
werden, zustande gebracht. Über die Sleiierklemmen ;i
wird z. I). bewirkt, daß der Pufferspeicher C>.S" allein mit
der zugeordneten Steuereinheit CPU 1 zusammenarbei- γ,
tct. Hierbei wird die Aufnahme von Daten von anderen Datenquellen gesperrt, Falls erforderlich, werden die
dabei benutzten Steuerdatei! noch an weitere bei den
betreffenden Betriebsarten mitwirkenden Teileinrich-Hingen der Kombinationseinheit H 11 abgegeben. mi
Das Betriebsregister MR kann auch von der zugeordneten Steuereinheit CPU \ gelieferte Steuerdalen
speichern und abgeben, durch die Teileinrichtungen der Kombinationseinheit /ill zur Abgabe von l'rüfdaten
veranlaß! werden, die den jeweiligen Betriebszu- ^ stand dieser Teileinnchiungen zwecks Überprüfung
ihrer Funktion an die zugeordnete Steuereinheit CPlI \ melden Diese Betriebsart wird durch Slctimliticn
bewirkt, die über die Steucrklemmen b weitergegeben werden. Dabei kann übrigens auch das Abholen von
Mcldedaten vom Melde-F:lip-Flop /Tüber das UND-Glied
U zustande gebracht werden. Ferner können z. B. die jeweils in den Ausgabe-Flip-Flops Fi ... F5 der
Eingabe-Ausgabe-Tore FKV1 ... /-XV5 enthaltenen
Daten ausgegeben werden und durch geeignete Steuerung der elektronischen Koppler KIi, K 12 ...
A.'51 und K 52 über die Sammelschiene SS zur
Steuereinheit CPUi weitergcleitet werden. In der
Steuereinheit CPU i kann dann überprüft werden, ob sie so sind, wie 7.11 erwarten ist. Daten, die z. B. in dem
Ausgabe-Flip-Flop /'2 enthalten sind, werden dabei über den elektronischen Koppler K 21, über den
Eingabeverstärker V2, über den elektronischen Koppler K 22, über die Sammelschiene .S'.V, über den
Zweilichtungsverstärker S/E und über die Leitung DC
zur Steuereinheit CPUX weitcrgelcitel.
Der Kombinationseinheit ßll sind nicht nur
Steuerdaten für die Umschaltung auf verschiedene Betriebsarten, sondern auch Steuerdaten zuzuführen,
durch die bei einer bereits festgelegten Betriebsart zu benutzende Teileinrichtungen, wie Eingabe-Ausgabe-Tore
zu betätigen sind. Zur Aufnahme, Decodierung und Weitergabe derartiger Steuerdaten sind bei der
Kombinationseinheit ßll die beiden Decoder DCund
DP vorgesehen. Dem Decoder DC werden Steuerdaten von der zugehörigen Steuereinheit CPU 1 über die zum
l.citungsbündel CH gehörende Leitung ACzugeführt.
Dem Decoder DP werden Steuerdaten von der Steuereinheit CPU2 über die zum Leitungsbündel PH
gehörende Leitung AP zugeführt. Über diese beiden Leitungen werden auch Spcicherzellenadressen den
Zählern EZ und AZ jeweils direkt zugeführt. Die Decoder DC und DP haben Steuerklcmmen, an welche
gleich bezeichnete Steuerklemmen anderer Tcileinrichtungen, z. B. von elektronischen Kopplern der Eingabe-Ausgabe-Tore
angeschlossen sind. Dadurch können z. B. über die Steuerklemmen 1, 2 ... des Decoders DCdie
elektronischen Koppler K 11, K 12 ... K41 und K42
der Eingabe-Ausgabe-Tore FKVi ... FKV4 gesteuert
werden. Es sind der Übersichtlichkeit halber nicht alle in Frage kommenden Steuerungsmöglichkeiten durch
derartige Steuerklemmcn im einzelnen angegeben. F.s ist jedoch noch angegeben, daß über die Decoder DC
und DP auch Steuerdatei! zur Rückstellung von Teileinrichtung, wie der Flip-Flops Fl ... F5 der
Eingabe-Ausgabe-Tore FKVl ... FKV5 und wie der
Zähler FZund AZweitergebbar sind. Dabei handelt es
sich um die Steuerklcmmen r dieser Decoder, die mit den gleich bezeichneten Steuerklcmmen rder betreffenden
anderen Einrichtungen verbunden sind. Diese anderen Einrichtungen sind hier außerdem noch über
den besonderen Rückstclleingarig RC der Eingangsschaltung R rückslellbar. Eine Rückstellung der
betreffenden Teileinrichtungen kann daher programmgesteuert von einer der beiden Steuereinheiten CPUt
und CPU2 oder auch über den besonderen Rückstell eingang WC bewirkt werden.
Die Kombinatioiiseinheil /ill hut noch weitere Anschlüsse, über die gesondert bestimmte Steuerdaten
zugeführt werden können. So kann ihre Inanspruchnahme durch die Steuereinheit CPU I über die Leitung Cl:
und die Anschalleeinrichtuii); ('eingeleitet werden. Die
Inanspruchnahme durch die Steuereinheit CPU2 kann
in entsprechender Weise über die Leitung ZFund die Ansehaltecinrichtuiig Z eingeleitet werden. Eine Inbetriebnahme
der Koinbinationsemhcil /JlI erfolgt
B03 510/374
jeweils durch Einschalten der Versorgungsspannungen über die Leitung /C und über die daran angeschlossene
Einschalteeinrichtung /, die dafür sorgt, daß die Versorgungsspannungen in geeigneter Weise an die
verschiedenen Teileinrichtungen angelegt werden (siehe auch deutsche Palentanmeldung P 24 60 671.1 = VPA
74/1210). Über die Leitung LSdes Leitungsbündels FH
kann die Steuereinheit CPU 2 Steuerdaten zu den Zählern EZ und AZ schicken, durch welche die
Ausnutzung des Pufferspeichers QS zur Aufnahme oder zur Abgabe von Nutzdaten gesteuert wird. Außerdem
kann dabei auch die Richtung jeweils festgelegt werden, in der die Daten durch den Speicher bei Ausnutzung als
Kellerspeicher von Speicherzelle zu Speicherzelle weitergegeben werden. Dabei kann auch die Zählrichtung
der Zähler umgeschaltet werden. Die entsprechenden Steuerdaten können von der zugeordneten
Steuereinheit CPUX über die Leitung RW des
Leitungsbündels CII zugeführt werden. Im Zusammenhang
mit der Aufnahme und Abgabe von Daten werden über die Leitung LS noch die elektronischen Koppler
K5X und K 52 in der erforderlichen Weise gesteuert,
wie durch die Hinweiszeichen /5 angedeutet ist. Auch
das UND-Glied i/kann dabei mitgesteuert werden.
Wie bereits angegeben, wird die Kombinationseinheit B 11 als Baueinheit innerhalb eines Datenverarbeitiingssystems
mit mehreren Baueinheiten benutzt, zu denen beispielsweise auch mehrere Steuereinheiten gehören,
wie es in der F i g. 2 gezeigt ist. Zu diesem Datenverarbeitungssystem
gehören außer den Steuereinheiten CPU I und CPU2 noch die Kombinationseinheiten
B II, B 12... B 21 und B 22. An die Steuereinheit CPU I
ist noch der Festwertspeicher QI und an die Steuereinheit CPU 2 ist der Festwertspeicher Q 2
angeschlossen. Diese Festwertspeicher enthalten insbesondere die zu benutzenden Programmbefehle. Die
Kombinationseinheiten sind jeweils an beide zu den Steuereinheiten CPUX und CPU2 führende Leitungsbündel CCX und CC2 angeschlossen. Dementsprechend
sind die Kumbinationseinheiten flll und 5 12
dort über ihre Leitungsbündel CXX, PXX, C i2 und P 12
angeschlossen. An alle Kombinationseinheiten sind auch periphere Einheiten angeschlossen, bei der Kombiruitionseinheit
B 12 sind dies z. B. die peripheren Einheiten V21... V24.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Schaltungsanordnung, die für ein aus mehreren Baueinheiten bestehendes Datenverarbeitungssystem
vorgesehen ist und die Eingabe-Ausgabe-Tore für Daten und einen mehrere Speicherzellen
enthaltenden Speicher hat, der mit einem Eingabezähler und einem Ausgabezähler ausgerüstet ist, bei
der die Zähler jeweils als Adressengeneratoren für Speicherzellenadressen dienen, bei der der Eingabezähler
jeweils diejenige Speicherzelle bestimmt, die fallweise Nutzdaten vorübergehend aufzunehmen
hat und der Ausgabezähler jeweils die Nutzdaten abgebende Speicherzelle bestimmt, dadurch
gekennzeichnet, daß sie mit einem Betriebsregister (MR) ausgerüstet ist, in dem von einer
Steuereinheit (CPLJi) des Datenverarbeitungssystems gelieferte Steuerdaten für verschiedene
Betriebsweisen der Zähler (EZ, AZ) speicherbar sind, daß das Betriebsregister (MR) mehrere
Steuerklemmen (c, d) hat, über die sich die Steuerdaten auswirken und die mit den Zählern (EZ,
AZ) verbunden sind, daß über eine dieser Steuerklemmen (d) die Zähler (EZ, AZ) für ein mehrfaches
Weiterschalten um jeweils eine Zählstellung, die jeweils eine Speicherzelle adressiert, während ein
und derselben Zusammenschaltung zweier Einheiten (z.B. CPUi, BH) des Datenverarbeitungssystems
entsperrt werden, daß die Zähler (EZ, AZ) über Adressen übertragende Leitungen (AP, AC) an
mindestens eine andere Einheit (CPUi, CPU2) des
Datenverarbeitungssystems angeschlossen sind, daß über eine andere Steuerklemme (c)dts Betriebsregisters
(MR) die Zähler (EZ, AZ) derart entsperrbar sind, daß sie für wahlfreien Betrieb durch über diese
Leitungen (AP, AC) übertragbare Adressen einstellbar sind, und daß die Anordnung als in Halbleitertechnik
monolithisch integrierte Baueinheit ausgebildet ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingabe-Ausgabe-Tore
(z. B. FKVl) jeweils ein Ausgabe-Flip-Flop (Fl)und
einen Eingabeverstärker (Vi) haben, daß diese Einrichtungen mit elektronischen Kopplern (KIl,
K12) verbunden sind, die durch Steuerdaten steuerbar sind, die von einer Steuereinheit des
Datenverarbeitungssystems geliefert werden und durch die die Eingabefunktion oder die Ausgabefunktion
jeweils festlegbar ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Speicher (QS) jeweils in
den Datenweg eingefügt ist, der zwischen Steuereinheiten (CPUi, CPU2) des Datenverarbeitungssystems
durch Steuerdaten zusammengeschaltet ist, durch die mindestens ein Eingabe-Ausgabe-Tor
(z. B. FKV5) betätigt ist, an das eine Steuereinheit (CPU2) wie eine periphere Einheit angeschlossen
ist.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der Speicher (QS) fallweise als Kellerspeicher für eine fest zugeordnete Steuereinheit (CPUl) des
Datenverarbeitungssystems benutzbar ist.
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der Speicher (QS) fallweise als Zwischenspeicher für Datenverarbeitungsergebnisse einer fest zugeordne-
ten Steuereinheit (CPUl) des Datenverarbeitungssystems benutzbar ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an
die Zählerausgänge ein Vergleicher angeschlossen ist, der die Zählereinstellungen vergleicht und als
Vergleichsergebnis den Belegungszustand der Speicherzellen des Speichers ^5^ meldet.
7. Schaltungsanordnung nach Anspruch 6, dadurch
gekennzeichnet, daß Betriebsregister (MR) von der zugeordneten Steuereinheit (CPUl) gelieferte
Steuerdaten speichert und abgibt, durch die andere Teileinrichtungen zur Abgabe von Prüfdaten veranlaßt
werden, die den jeweiligen Betriebszustand dieser Teileinrichtungen zwecks Überprüfung ihrer
Funktion an die zugeordnete Steuereinheit (CPUl) melden.
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2517565A DE2517565C3 (de) | 1975-04-21 | 1975-04-21 | Schaltungsanordnung für ein Datenverarbeitungssystem |
| CH109476A CH601894A5 (de) | 1975-04-21 | 1976-01-29 | |
| AT0143776A AT371607B (de) | 1975-04-21 | 1976-02-26 | Schaltungsanordnung fuer ein mehrere baueinheiten enthaltendes datenverarbeitungssystem |
| SE7602905A SE418780B (sv) | 1975-04-21 | 1976-02-27 | Kopplingsanordning vid ett av flera kombinationsenheter sammansatt databehandlingssystem |
| GB769902A GB1542134A (en) | 1975-04-21 | 1976-03-12 | Integrated-circuit combination units for data processing systems |
| ZA761805A ZA761805B (en) | 1975-04-21 | 1976-03-24 | Improvements in or relating to integrated combination units for data processing systems |
| AU12408/76A AU498781B2 (en) | 1975-04-21 | 1976-03-26 | Integrated combination units for data processing systems |
| FR7611395A FR2309011A1 (fr) | 1975-04-21 | 1976-04-16 | Ensemble combine integre pour un systeme de traitement des donnees |
| IT22398/76A IT1059165B (it) | 1975-04-21 | 1976-04-16 | Unita di combinazione integrata per u sistema eleb ratore di dati |
| JP4438676A JPS51130130A (en) | 1975-04-21 | 1976-04-19 | Integrated unit for data processing system |
| NL7604151A NL7604151A (nl) | 1975-04-21 | 1976-04-20 | Geintegreerde combinatie-eenheid voor een informatieverwerkingsstelsel. |
| US05/678,622 US4096565A (en) | 1975-04-21 | 1976-04-20 | Integrated circuit data handling apparatus for a data processing system, having a plurality of modes of operation |
| BE166331A BE840958A (fr) | 1975-04-21 | 1976-04-21 | Ensemble combine integre pour un systeme de traitement des donnes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2517565A DE2517565C3 (de) | 1975-04-21 | 1975-04-21 | Schaltungsanordnung für ein Datenverarbeitungssystem |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2517565A1 DE2517565A1 (de) | 1976-11-04 |
| DE2517565B2 true DE2517565B2 (de) | 1978-03-09 |
| DE2517565C3 DE2517565C3 (de) | 1978-10-26 |
Family
ID=5944551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2517565A Expired DE2517565C3 (de) | 1975-04-21 | 1975-04-21 | Schaltungsanordnung für ein Datenverarbeitungssystem |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4096565A (de) |
| JP (1) | JPS51130130A (de) |
| AT (1) | AT371607B (de) |
| AU (1) | AU498781B2 (de) |
| BE (1) | BE840958A (de) |
| CH (1) | CH601894A5 (de) |
| DE (1) | DE2517565C3 (de) |
| FR (1) | FR2309011A1 (de) |
| GB (1) | GB1542134A (de) |
| IT (1) | IT1059165B (de) |
| NL (1) | NL7604151A (de) |
| SE (1) | SE418780B (de) |
| ZA (1) | ZA761805B (de) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270185A (en) * | 1977-06-20 | 1981-05-26 | Motorola Israel Limited | Memory control circuitry for a supervisory control system |
| US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
| WO1980002755A1 (en) * | 1979-06-05 | 1980-12-11 | Burroughs Corp | General purpose data buffer |
| US4307447A (en) * | 1979-06-19 | 1981-12-22 | Gould Inc. | Programmable controller |
| CA1143856A (en) * | 1979-09-26 | 1983-03-29 | Anthony K. Fung | Circular-queue structure |
| US4347582A (en) * | 1980-04-23 | 1982-08-31 | Siemens Corporation | Central timer unit for buffering control data in a telecommunications system |
| US4509113A (en) * | 1982-02-02 | 1985-04-02 | International Business Machines Corporation | Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation |
| DE3374256D1 (en) * | 1983-07-28 | 1987-12-03 | Ibm | Shift register arrangement and data transmission system comprising such an arrangement |
| US4764868A (en) * | 1984-06-04 | 1988-08-16 | General Electric Co. | Distributed input/output system |
| GB2159987B (en) * | 1984-06-04 | 1987-10-28 | Gen Electric | Distributed input/output systems |
| US4870564A (en) * | 1984-06-04 | 1989-09-26 | Ge Fanuc Automation North America, Inc. | Distributed input/output system |
| CA1260233A (en) * | 1985-01-29 | 1989-09-26 | Shigeo Yoshida | Glazed cement product and method for manufacturing thereof |
| US5548744A (en) * | 1985-05-20 | 1996-08-20 | Hitachi, Ltd. | Memory circuit and method for setting an operation mode |
| US4835733A (en) * | 1985-09-30 | 1989-05-30 | Sgs-Thomson Microelectronics, Inc. | Programmable access memory |
| US4847812A (en) * | 1986-09-18 | 1989-07-11 | Advanced Micro Devices | FIFO memory device including circuit for generating flag signals |
| DE3711812A1 (de) * | 1987-04-08 | 1988-10-27 | Bosch Gmbh Robert | Variable parallelschnittstelle, insbesondere fuer einen schrauber |
| US4875196A (en) * | 1987-09-08 | 1989-10-17 | Sharp Microelectronic Technology, Inc. | Method of operating data buffer apparatus |
| FR2636448B1 (fr) * | 1988-09-15 | 1994-07-22 | Finger Ulrich | Dispositif d'acquisition de donnees pour processeur |
| FR2674648B1 (fr) * | 1991-03-29 | 1993-05-28 | Majos Jacques | Circuit de gestion de nombres d'acces a des ressources logiques. |
| WO1997003444A1 (en) * | 1995-07-10 | 1997-01-30 | Xilinx, Inc. | System comprising field programmable gate array and intelligent memory |
| US6799290B1 (en) | 2000-02-25 | 2004-09-28 | Infineon Technologies North America Corp | Data path calibration and testing mode using a data bus for semiconductor memories |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3302185A (en) * | 1964-01-20 | 1967-01-31 | Jr Andrew P Cox | Flexible logic circuits for buffer memory |
| US3614751A (en) * | 1968-09-20 | 1971-10-19 | Hitachi Ltd | Memory circuit |
| US3601809A (en) * | 1968-11-04 | 1971-08-24 | Univ Pennsylvania | Addressable list memory systems |
| CH515557A (it) * | 1969-06-21 | 1971-11-15 | Olivetti & Co Spa | Calcolatore elettronico |
| US3638204A (en) * | 1969-12-19 | 1972-01-25 | Ibm | Semiconductive cell for a storage having a plurality of simultaneously accessible locations |
| NL7007615A (de) * | 1970-05-27 | 1971-11-30 | ||
| US3665426A (en) * | 1970-10-07 | 1972-05-23 | Singer Co | Alterable read only memory organization |
| US3676861A (en) * | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
| US3689897A (en) * | 1971-01-13 | 1972-09-05 | Burroughs Corp | Switching maxtrix control circuit for handling requests on a first-come first-serve priority basis |
| US3748652A (en) * | 1972-04-10 | 1973-07-24 | Litton Systems Inc | Display buffer |
| US3787817A (en) * | 1972-06-21 | 1974-01-22 | Us Navy | Memory and logic module |
-
1975
- 1975-04-21 DE DE2517565A patent/DE2517565C3/de not_active Expired
-
1976
- 1976-01-29 CH CH109476A patent/CH601894A5/xx not_active IP Right Cessation
- 1976-02-26 AT AT0143776A patent/AT371607B/de not_active IP Right Cessation
- 1976-02-27 SE SE7602905A patent/SE418780B/xx not_active IP Right Cessation
- 1976-03-12 GB GB769902A patent/GB1542134A/en not_active Expired
- 1976-03-24 ZA ZA761805A patent/ZA761805B/xx unknown
- 1976-03-26 AU AU12408/76A patent/AU498781B2/en not_active Expired
- 1976-04-16 FR FR7611395A patent/FR2309011A1/fr active Granted
- 1976-04-16 IT IT22398/76A patent/IT1059165B/it active
- 1976-04-19 JP JP4438676A patent/JPS51130130A/ja active Pending
- 1976-04-20 NL NL7604151A patent/NL7604151A/xx not_active Application Discontinuation
- 1976-04-20 US US05/678,622 patent/US4096565A/en not_active Expired - Lifetime
- 1976-04-21 BE BE166331A patent/BE840958A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATA143776A (de) | 1982-11-15 |
| SE418780B (sv) | 1981-06-22 |
| BE840958A (fr) | 1976-10-21 |
| AU1240876A (en) | 1977-09-29 |
| GB1542134A (en) | 1979-03-14 |
| FR2309011A1 (fr) | 1976-11-19 |
| IT1059165B (it) | 1982-05-31 |
| JPS51130130A (en) | 1976-11-12 |
| AT371607B (de) | 1983-07-11 |
| AU498781B2 (en) | 1979-03-22 |
| FR2309011B1 (de) | 1981-05-29 |
| US4096565A (en) | 1978-06-20 |
| DE2517565C3 (de) | 1978-10-26 |
| NL7604151A (nl) | 1976-10-25 |
| CH601894A5 (de) | 1978-07-14 |
| DE2517565A1 (de) | 1976-11-04 |
| ZA761805B (en) | 1977-03-30 |
| SE7602905L (sv) | 1976-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2517565B2 (de) | ||
| DE2646163C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
| DE2523372B2 (de) | Eingabe-ZAusgabe-Anschlußsteuereinrichtung | |
| DE3137627C1 (de) | Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern | |
| DE2844357A1 (de) | Speichererweiterung | |
| DE2054830B2 (de) | Informationsverarbeitungsanlage mit mitteln zum zugriff zu speicher-datenfeldern variabler laenge | |
| CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
| DE3048414A1 (de) | "schaltungsanordnung fuer eine datenverarbeitungsanlage" | |
| DE1524127B2 (de) | Mehrfachrechenanlage mit internen verbindungsleitungen zwischen den datenverarbeitungsgeraeten | |
| DE1170682B (de) | Speicheranordnung mit suchendem Aufruf | |
| DE1193550B (de) | Binaeres Speicherelement mit zwei Transfluxoren | |
| DE1808678B2 (de) | Verfahren und schaltungsanordnung fuer elektronische daten waehlvermittlungsanlagen mit einem zentralen speicher | |
| DE1549431A1 (de) | Datenverarbeitendes System mit verbesserter Verbindung fuer Untersysteme | |
| DE2517553C3 (de) | Datenverarbeitungssystem aus mehreren Teilsystemen | |
| DE2719282C3 (de) | Datenverarbeitungssystem | |
| DE1512855C3 (de) | Dezimaler Rufnummern-Positionsnummernumwerter | |
| DE1941265C3 (de) | Speicherprogrammierte Sonderdienst- Zusatzeinrichtung für eine Fernmeldevermittlungsanlage, insbesondere Fernsprechvermittlungsanlage | |
| DE2517630A1 (de) | In halbleitertechnik integrierter baustein, der ein teil eines datenverarbeitungssystems ist | |
| EP1191453A2 (de) | Vorrichtung zur Auswahl und Weiterleitung von empfangenen Unterbrechungsanfragen gemäss konfigurierbaren Konditionen | |
| CH665320A5 (de) | Anordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit zentralen und/oder teilzentralen programmgesteuerten schaltwerken und ihnen zugeordneten speichern. | |
| DE2555329C3 (de) | Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung | |
| DE2517553B2 (de) | Datenverarbeitungssystem aus mehreren teilsystemen | |
| DE1914576C3 (de) | Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung | |
| DE2524957C3 (de) | Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen | |
| DE3023024A1 (de) | Einrichtung zur erfassung und vorbehandlung von informationen fuer die ueberwachung von rechnern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |