DE2505285C3 - Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Festwertspeicher, bei dem zwischen den Zeilen- und Spaltenleitungen die aus einem Schaltelement und einem unterbrechbaren Widerstand bestehenden Speicherelemente angeordnet sind, bei dem die Unterbrechung der Widerstände durch einen von außen vorgegebenen Strom erfolgt, und bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten, parallelgeschalteten Steuertransistoren und einem Referenztransistor und aus einem an die Kollektoren der Steuertransistoren und an eine Zeilenleitung angeschlossener Emitterfolger vorgesehen ist.

Bei programmierbaren Festwertspeichern in ECL-Technik sind Speicherelemente zwischen Zeilenleitungen und Spaltenleitungen rnaxtrixförmig angeordnet. Die Speicherelemente bestehen aus einem Schaltelement und einem unterbrechbaren Widerstand. Das Schaltelement kann z. B. ein Transistor oder eine Diode sein. Der unterbrechbare Widerstand besteht z. B. aus NiCr. Soll der programmierbare Festwertspeieher eingestellt werden, dann müssen die Widerstände (Speicherwiderstände) entsprechend der einzuspeichernden Information unterbrochen werden. Zum Beispiel entspricht einem unterbrochenen Widerstand eine binäre »1«, einem nicht unterbrochenen Widerstand eine binäre »0«. Die Unterbrechung der Widerstände erfolgt dadurch, daß durch sie ein entsprechend großer, von außen vorgegebener Strom

4i' geschickt wird. Dies wird dadurch ermöglicht, daß an die Speicherelemente eine entsprechend große Spannung angelegt wird und die Schaltelemente durchgeschaltet werden.

Zur Einstellung des programmierbaren Festwertspei-

■i^r> chers ist darum eine besondere Schaltungsanordnung erforderlich. Sind die Speicherelemente zum Beispiel durch einen Transistor (Speichertransistor) und einem in dem Emitterzweig liegenden Speicherwiderstand realisiert, dann wird mit Hiife der Schaltungsanordnung zum

w Einstellen der Information an die Basis des Speichertransistors eine solche Spannung angelegt, daß über die Koliektor-Emitter-Strecke der zum Unterbrechen des Speicherwiderstandes erforderliche Strom fließen kann. Nachdem der programmierbare Festwertspeicher ein-

v> gestellt ist, ist die Aufgabe dieser Schaltungsanordnung beendet. Sie muß also so ausgeführt sein, daß der Aufwand an zusätzlich erforderlichen Bauelementen gering ist und daß durch ihr Vorhandensein der Betrieb des Festwertspeichers nicht beeinträchtigt wird.

w) Die der Erfindung zugrunde liegende Aufgabe liegt darum darin, eine Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL-Feütwertspeicher anzugeben, die mit wenigen zusätzlichen Bauelementen auskommt und die den Betrieb des

h'i einmal eingestellten Festwertspeichers nicht mehr beeinträchtigt. Diese Aufgabe wird bei einer Schaltungsanordnung der oben angegebenen Art dadurch gelöst, daß ein zweiter Zeilenschalter vorgesehen ist.

dessen Steuereingang mit dem Referenztransistor verbunden ist, dessen gesteuerte Strecke zwischen einer umschaltbaren Betriebsspannungsquelle und der Zeilenleitung angeordnet ist, daß die umschaltbare Betriebsspannungsquelle beim Lesevorgang einen ersten Wert hat, bei dem die Zeilenleitung von dem Schalter nicht beeinflußt wird, und daß die umschaltbare Betriebsspannungsquelle beim Einstellen der Information einen zweiten Wert hat. der den zur Unterbrechung der Widerstände der Speicherelemente erforderlichen Strom ermöglicht

Bei der Schaltungsanordnung wird also der beim Lesen sowieso notwendige Zeilenschalter mit herangezogen. Der Zeilenschalter «euert nämlich die Schaltungsanordung, und zwar mit dem beim normalen Lesen nicht benutzten Zweig des Differenzverstärkers.

Weiterbildungen der Erfindung ergeben sich aus den Unterarisprüchen.

Anhand eines Ausföhrungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigt

Fig. I ein Blockschaltbild des programmierbarer Festwertspeichers,

F i g. 2 eine Speichermatrix,

F i g. 3 einen Zeilenschalter zusammen mit der erfindungsgemäßen Schaltungsanordnung zur Einstellung der Informationen,

F i g. 4 einen Leseverstärker,

Fig.5 eine Schaltungsanordnung zum Vorbereiten des Leseverstärkers,

Fig.6 eine schaltbare Schaltungsanordnung zur Erzeugung des zur Unterbrechung der Speicherwiderstände erforderlichen Stromes,

F i g. 7 eine umschaltbare Betriebsspannung,

F i g. 8 eine schaltbare Auswahlspannung,

Fig.9 eine Schaltungsanordnung zur Erzeugung einer Referenzspannung,

Fig. 10 eine Schaltungsanordnung zur Erzeugung einer weiteren Referenzspannung.

In F i g. 1 ist die Speichermatrix mit SMA bezeichnet. Die Speichermatrix besteht aus zwischen Zeilenleitungen und Spaltenleitungen angeordneten Speicherelementen SE Die Zeilenleitungen sind mit ZL bezeichnet, die Spaltenleitungen mit SL An den Kreuzungspunkten zwischen den Zeilenleitungen ZL und den Spaltenleitungen SL sind die Speicherelemente angeordnet. Diese bestehen im Ausführungsbeispiel aus einem Speichertransistor ST und einem in den Emitterzweig eingeschalteten Speicherwiderstand RS. Der Speicherwiderstand RS'ist z. B. ein NiCr-Widerstand. Zur Auswahl der Zeilenleitungen bzw. Spaltenleitungen werden dem Festwertspeicher Adressens'gnale AO bis -4 7 zugeführt. Die Adressensignale für die Zeilenleitungen werden in einem Adressenverstärker ADVi verstärkt. Die verstärkten Ad»essensignale werden dann den Zeilenschaltern ZS zugeführt. In diesen werden die Adressensignale auch decodiert. Entsprechend werden die Adressensignale für die Spaltenleitungen in einem Adressenverstärker ADV2 verstärkt und dann einer Decodierschaltung DS zugeleitet. Mit der Decodiersehaltung DS sind vier Spaltenschaltergruppen SS verbunden. Die Speichermatrix ist nämlich so aufgebaut, daß jeweils eine bestimmte Anzahl von Spaltenleitungen zu einer Bank zusammengefaßt sind. Je eine Gruppe von Spaltenschaltern bedient eine Bank von Spaltenleitungen. An die Spdltenleitungen sind auch die Leseverstärker LV angeschlossen, wobei jeder Bank von Spaltenleitungen ein Leseverstärker zugeordnet ist.

Am Ausgang der Leseverstärker LV erscheinen die verstärkten Lesesjgnale. Dem Speicherbaustein wird noch ein Signal CE zugeleitet, durch das der Baustein ausgewählt wird. Das Signal CE wird über eine

ί Vorbereitungsschaltung KS den Leseverstärkern zugeführt. Schließlich ist noch die Schaltungsanordnung zur Einstellung der Information FS vorgesehen, an der die umschaltbare Betriebsspannungsquelle VCP angelegt wird.

in Eine genauere Ausführung der Speichermatrix mit den unmittelbar mit den Zeilen- und Spaltenleitungen verbundenen Schaltkreisen ist in Fig.2 gezeigt. Die Speichermatrix des programmierbaren ECL-Speicherbausteins besteht im Ausführungsbeispiel aus zwei

η Zeilenleitungen ZLX und ZL2 und zwei Bänken mit jeweils zwei Spaltenleitungen SLIl und SL12 bzw. SL 21 und SL 22. Die Speicherelemente, die aus einem Speichertransistor ST und einem Speicherwiderstand RS bestehen, sind jeweils zwischen Zeilenleitungen ZL

>n und Spaltenleitungen SL angeordnet Die Basis des Speichertransistors 57" ist mit einer '.idlenleitung ZL verbunden. Der unterbrechbare Speicherwiderstand RS liegt zwischen dem Emitter des Speichertransistors ST und einer Spaltenleitung SL Der Kollektor des

>> Transistors STist mit der umschaltbaren Betriebsspannungsque^!ie VCPverbundeni.

Die Zeilenleitungen ZL sind an der einen Seite mit einem Zeilenschalter ZS und der Schaltungsanordnung zum Einstellen der Information FS verbunden. Das

κι heißt, mit der Zeilenleitung: ZL 1 ist der Zellenschalter ZSl und eine Schaltungsanordnung FSi, mit der Zeilenleitung ZL 2 der Zeilenschalter ZS2 und eine Schaltungsanordnung FS2! verbunden.

Die einen Enden der Spdltenleitungen SL sind über

r> Spaltenschaltertransistoren TR 5, TO 6 bzw. TR 7, TRS mit einer weiteren Konsta.ntstromquelle S3 bzw. SA verbunden. Die SpaltenscSialter TO 5, TO 6 bzw. TO 7, TO 8 sind weiterhin an die Decodierschaltung DSl und DS2 angeschlossen. Je zwei Spaltenleitungen sind über die Spaltenschalteremitter :üu einer Bank B zusammengefaßt, z. B. sind die Spaltenleitungen SL 11 und SL 12 zu der Bank B 1 und die Spaltenleitungen SL 21 und SL 22 zu der Bank B 2 zusammengefaßt. Die Emitter der Spaltenschaltertransistoren jeder Bank sind miteinander verbunden und führen für die Bank B\ zu dem Kollktor eines Transistors TR 9 bzw. für die Bank S 2 zu dem Kollektor eines Transistors TOJO, deren Emitter mit dem Bausteinauswahleingang CE verbunden sind. Die Basisanschlüsse der Transistoren TO 9 und TOlO

in werden mit Hilfe eines Widerstandes und eines Transistors ZD angesteuert, der so geschaltet ist, daß er bei Erreichen einer bestim nuten Sperrspannung öffnet.

An die Spaltenleitungen SL sind auch Leseverstärker LVl u.-id LV2 angeschlossen, und zwar wird an einer

v, Bank von Spaltenleitungen jeweils ein Leseverstärker angeschlossen. Die Ankopplung eines Leseverstärker LV an eine Spaltenleitiing SL erfolgt über einen Lesetransistor LT. Zum Beispiel ist der Leseverstärker LVl über den Leyetransistor LTI mit der Spaltenlei-

H) tung SL 11 und über den Lesetransistor LT2 mit der Spaltenleitung SL12 verbunden. Entsprechend ist der Leseverstärker LV2 über den Lesetransistor LT3 mit der Spaltenieitung SL 2 und über den Lesetransistor L 7" 4 mit der Spaltenleitung SL22 verbunden. Im

hi Kollektorzweig der einer Bank von Spaltenleitungen zugeordneten Transistoren LTist jeweils ein Lastwiderstand RL eingefügt. Die Bsisisanschlüsse der Lesetransistoren LTIiegen an einer Referenzspannung VÖ4. Den

Leseverstärkern LVwird das Auswahlsignal Pübereinc Vorbereitungsschaltung KS (F ig. 5) zugeführt. Außerdem sind die Leseverstärker LVi bzw. LV2 mit den Punkten DA 1 bzw. DA 2 der Transistoren ZD verbunden. Dies ist erforderlich, um beim Einsteilen der Information die Transistoren 77? 9 bzw. 77? 10 über die Ausgänge Di bzw. D 2 der Leseverstärker LVi bzw. LV2 ansteuern zu können.

Die Konstantstromquellen 5 sind alle gleichartig und in bekannter Weise aufgebaut. Sie werden von einer Spannung VB 2 gesteuert. VSS ist eine weitere Betriebsspannung.

Aus F" ig. 3 ergibt sieh der Aufbau eines Zeilcnschalters und der Schaltungsanordnung F'S zur Einstellung der Informationen.

Der Zellenschalter besteht aus einem Differenzverstärker und aus einem an den Differenzverstärker angeschlossenen Emitterfolger. Der Differenzverstärker ist aus paraiiei arigeuiuiicicn, von AuiC-vtC-iiSigriäicri 7*4. T5, TS gesteuerten Steuertransistoren TR 1, TR 2, TR 3 und einem Referenztransistor RT. einer Konstantstromqucllc 51 und einem Kollektorwiderstand RC\ aufgebaut. Dem Referenztransistor wird an der Basis die Referenzspannung VB 1 zugeführt. An die Kollektoren der Steuertransistoren TR 1, TR 2 und TR 3 ist die Basis des Emitterfolgertransistors 7"El angeschlossen. Sein Emitter führt zu der Zeilenleitung ZL. Er ist außerdem mit einer weiteren Konstantstromquelle 52 verbunden. Beide Konstantstromquellen werden durch die Spannung VB 2 eingestellt. Da der Aufbau des Zeilenschalters bekannt ist, braucht auf ihn nicht weiter eingegangen zu werden. Die Decodierung der Adressensignale erfolgt mit Hilfe des Differenzverstärkers. Der Zellenschalter kann für mehr als zwei Zeilenleitungen verwendet werden.

Die Schaltungsanordnung zur Einstellung der Information im Festwertspeicher besteht aus einem Schalttransistor 77? 4 und drei in Kette geschalteten Emitterfolgerstufen TE2. TE3, TE4. Der Kollektor des Referenztransistors /?7~des Differenzverstärkers ist mit der Basis des Schalttransistors TR 4 verbunden, außerdem mit einem zu der umschaltbaren Betriebsspannungsquelle VCP führenden Widerstand R 1 und einem als Diode geschalteten Transistor Di. Der Schalttransistor TR 4 hat in seinem Kollektorzweig einen Widerstand RC2. der außerdem mit der umschaltbaren Betriebsspannungsquelle VCP verbunden ist. Der Transistor der ersten Emitterfolgerstufe 77Γ2 ist mit dem Kollektor des Schalttransistors 77? 4 verbunden. Die folgenden Emitterstufen sind jeweils an den Emitter der EmiUerfolgertransistoren der vorhergehenden Emitterstufe angeschlossen. Der Emitter des Emitterfolgertransistors der letzten Stufe ist mit der Zeilenleitung ZL verbunden.

Beim Einstellen der Information wird wie beim normalen Lesevorgang die Zeilenleitung ZL mit Hilfe des Zeilenschalters ausgewählt. Sind die den Steuertransistoren TRi, TR 2, TR 3 des Differenzverstärkers zugeführten Adressensignale TA, T5 und Γ6 derart, daß die Steuertransistoren TRi, TR 2 und TR 3 gesperrt sind, dann gilt die zugeordnete Zeilenleitung ZL als ausgewählt. In diesem Falle wird die Kollektorspannung der gesteuerten Transistoren 77? 1, TR 2 und 77? 3 über den Emitterfolger TE i auf die Zeilenleitung ZL übertragen. Da nur ein sehr geringer Strom durch den Kollektorwiderstand RCi fließt, ist diese Spannung ungefähr 0 Volt, und auf der Zeilenleitung ZL stellt sich dann ungefähr eine Spannung von 0,8 Volt ein. Diese Spannung ist durch die Basis-Emittcrspannung des Emitterfolgertransistors 77Γ1 bedingt.

Hat dagegen zumindest ein Adressensignal T4, 7"5. Tb einen derartigen Wert, daß einer der Steuertransistoren TRi, TR2, TR3 im leitenden Zustand ist, so fließt der Strom der Konstantstromquelle Sl über diesen Steuertransistor und den Kollektorwiderstand RCi. Der dadurch bedingte größere Spannungsabfall über den Widerstand Rd bedingt eine negativere Kollektorspannung der Steuertransistoren TRi. 77? 2, TR 3, die über den Emitterfolger TEi auf die Zeilenleitung ZL übertragen wird. Dort stellt sich dann z.B. eine Spannung von -1,6 Volt ein. Eine solche Zeilenlciliing ist nicht ausgewählt.

Der eben geschilderte Betrieb des Zcilenschalters wird sowohl beim l.csevorgang als auch bei der Einstellung der Speichermatrix benutzt.

Solange Informationen aus der Speichermatrix ausgelesen weidc-ii, wird die üiTiächälibärC Bciricbsspannungsquelle VCP auf 0 Volt gelegt. Dann ist die Spannung auf der ausgewählten Zeilenleitung ZL so. daß die an die Zeilenleitung ZL angeschlossenen Speichertransisnren ST leitend gesteuert sind. Wird auch eine Spaltenleitung SL angesteuert, so kann über die Spaltenleitung die gespeicherte Information aus einem Speicherelement ausgelesen werden. Ist dagegen die Zeilenleitung ZL nicht ausgewählt, dann ist die auf der Zeilenlülung liegende Spannung so, daß die Speichertransistoren S7" gesperrt bleiben. Die gespeicherte Information kann nicht ausgelesen werden.

Beim Einstellen der Informationen in der Speichermatrix wird die umschaltbare Betriebsspannungsquelle VCP auf einen positiven Wert z. B. 6 V gelegt. Die Auswahl einer Zeilenleitung ZL erfolgt aber wieder über den Zellenschalter. Bei einer nicht ausgewählten Zeilenleitung ist zumindest einer der Steuertransistoren TRi. TR2. TR3 des zugeordneten Zeilenschalters leitend gesteuert. Dann aber ist der Referenztransistor RT des Zeilenschalters gesperrt. Der Schalttransistoi TR 4 der Schaltungsanordnung zum Einstellen dei Information ist dagegen im leitenden Zustand. In dieserr Falle liegt aber an der Basis des Transistors des erster Emitterfolgers TE2 eine solche Spannung, die dieser sperrt. Ebenso sind die übrigen Emitterfolgerstufer 77Γ3 und TE4 gesperrt. Das heißt, die positive Betriebsspannung VCP kann nicht über die Emitterfolgerstufen zu der Zeilenleitung ZL gelangen. Vielmehl wird die Spannung auf der Zeilenleitung ZL wie beirr Lesevorgang durch den Emitterfolger TEi de: Zeilenschalters festgelegt. Dieser Wert ist aber nicht se groß, daß die an die Zeilenleitung ZL angeschlossene. Speichertransistoren ST so aufgesteuert werden, daC ein zum Unterbrechen der Speicherwiderstände Ri erforderlicher Strom fließen könnte.

Wird dagegen eine Zeilenleitung ZL ausgewählt, sine also alle Steuertransistoren 77? 1, TR 2, TR 3 de; Differenzverstärkers gesperrt, dann ist der Referenz transistor RTim leitenden Zustand. Dann wird aber dei Schalttransistor TR 4 der Schaltungsanordnung zurr Einstellen der Information in den Sperrzustanc überführt. Die Folge ist, daß positives Potential an die Basis des Emitterfolgertransistors 7752 gelangt. Diese: wird über die folgenden Emitterfolgerstufen TE3 unc TE4 auf die Zeilenleitung ZL übertragen. Dort stell sich eine positive Spannung von z.B. +3,5 Volt ein Diese Spannung auf der Zeilenleitung ZLgenügt, um di< an diese Zeilenleitung angeschlossenen Speichertransi stören ST so aufzusteuern, daß ein genügend großei

Strom zur Unterbrechung der Speichertransistoren RS durch diese fließen kann.

Um aber ein bestimmtes Speicherelement auswählen zu können, muß zusätzlich noch die zugeordnete Spaltenleitung angesteuert werden. Dies geschieht mit Hilfe der Decoderschaltungen DS1, DS2. Die Auswahl der Spaltenleitungsbank erfolgt über die Signale an den Punkte, DA i bzw. DA 2, die von den Datenausgängen D1 bzw. D 2 her angesteuert werden. Über den Eingang für das Bausteinauswahlsignal CT kann dann der vorgegebene Strom zur Unterbrechung einer Speicherwiderstandes fließen (F i g. 6).

Wird z. B. in das Speicherelement SE eine Information eingeschrieben, also der Widerstand RS 1 unterbrochen, dann wird durch den Zeilenschalter ZSi die Zeilenleitung ZL1 ausgewählt und durch die Schaltungsanordnung FS eine positive Spannung von ca. + 3,5 Volt auf die Zeilenleitung ZLl gelegt. Zudem steuert der Spaltendecoder DSi den Spaltenschaltertransistor 77? 5 auf. Ebenso wird über den Ausgang Dl des Leseverstärkers LV\ an den Punkt DA 1 eine Spannung angelegt, die den Transistor TR 9 aufsteuert. Somit ist ein Stromweg von der umschaltbaren Betriebsspannungsquelle VCP über das Speicherelement SE, den Spaltenschaltertransistor TR 5, den Transistor 77? 9 zum Eingang des Auswahlsignals ÜE gegeben. Es kann somit der zum Unterbrechen des Speicherwiderstandes RS1 erforderliche Strom von der umschaltbaren Betriebsspannungsquelle VCP zum Eingang des Auswahlsignals C~E fließen. Durch diesen Strom 'vird der Speicherwiderstand ÄS unterbrochen und damit die gewünschte Information in das Speicherelement SE eingespeichert. Auf die geschilderte Weise kann jedes Speicherelement ausgewählt und eingestellt werden.

In der Schaltungsanordnung zur Einstellung der Information in der Speichermatrix FS ist noch eine Diode Dl eingefügt. Diese ist notwendig, um beim Lesevorgang eine definierte Kollektorspannung an den Referenztransistor RT des Differenzverstärkers zu legen. Sonst würde nämlich für den Fall, daß der Referenztransistor RT im leitenden Zustand ist, über den Widerstand Ä 1, der einen verhältnismäßig großen Wert hat, ein Strom fließen, der einen Spannungsabfall an diesem Widerstand erzeugt, durch den der Betrieb des Zeilenschalters gestört wird.

Die Ausführung des Leseverstärkers LV ergibt sich aus Fig.4. Dessen Aufbau ist darum interessant, weil der Ausgang D des Leseverstärkers zur Auswahl der Spaltenleitungsbank B verwendet wird. Dazu wird an so den Ausgang D eine entsprechende Spannung angelegt, die über den Widerstand RA zu dem Punkt DA des Basiszweiges des Transistors TR 9 bzw. TR10 führt. Auf diese Weise wird der Basis des Transistors TR 9 bzw. 77? 10 ein Potential zugeleitet, durch das diese Transistoren in den leitenden Zustand gebracht werden. Die übrigen Bauelemente des Leseverstärkers sind für die Einstellung der Information in der Speichermatrix nicht erforderlich und brauchen darum nicht ausführlich erläutert zu werden. Der Leseverstärker besteht aus einem Emitterfolger TE6, einem Differenzverstärker DV2 und einem weiteren Emitterfolger TE7. Mit Hilfe des Transistors 7"3 wird der Leseverstärker eingeschaltet VB 3 ist eine Referenzspannung.

Aus F i g. 5 ergibt sich eine Schaltungsanordnung KS zur Vorbereitung des Leseverstärkers. Durch sie wird das Bausteinauswahlsignal (3? in eine Form gebracht, die zur Ansteuerung des Leseverstärkers L V geeignet ist. Die Schaltungsanordnung besteht aus einem Differenzverstärker DV3 und einem Emitterfolger TES. Vflist eine Referenzspannung.

Die Decoderschaltungen DS können prinzipiell entsprechend dem Zeilenschalter (Fig.3) aufgebaut sein, wobei allerdings die Ausgangspotentiale der Decoderschaltungen sich von den Ausgangspotentialen des Zeilenschalters unterscheiden.

F i g. 6 zeigt die schaltbare Schaltungsanordnung zur Erzeugung des vorgegebenen Stromes zur Unterbrechung der Speicherwiderstände. Diese Schaltungsanordnung ist nicht auf dem Speicherbaustein angeordnet. Der Strom wird also dem Speicherbaustein von außen zugeführt, Utld zwar am Eingang für das Bausteinauswahlsignal f?E Die Schaltungsanordnung enthält einen Generator GR !,der zwei Spannungen U\ und (72des im Generator GR 1 dargestellten Verlaufs erzeugt. Der Ausgang des Generators GR 1 ist mit der Basis eines Schalttransistors Γ5 verbunden. Der Schalttransistor 7"5 ist über einen Widerstand RE5 an die Spannung U2 angeschlossen. Am Kollektor liegt eine Diode D5, die außerdem mit einer Abfangsspannung VCL verbunden ist. Der Kollektor des Schalttransistori ist an den Eingang für das Bausteinauswahlsignal CE angeschlossen. Die Diode D 5 verhindert, daß die Kollektorspannung zu stark absinkt.

Aus F i g. 7 ergibt sich, wie die umschaltbare Betriebsspannung VCf aus Betriebsspannungen U 3 und UA erzeugt werden kann. Sie besteht aus einem Transistor 7"6, einem als Diode geschalteten Transistor D 6 und einem an die Basiü des Transistors 7" 6 angeschlossenen Generator GR 2. Der Generator GR 2 legt an die Basis des Transistor!! 7"6 zwei Spannungen der im Generator dargestellten Art an, durch die der Transistor 7"6 ein- und ausgeschaltet wird. An dem Emitter des Transistors 7"6, der mit der Diode D 6 zusammengeschaltet ist, wird die umschaltbare Betriebsspannung VCf abgenommen. Auch die Schaltungsanordnung gemäß F i g. 7 ist ebenfalls nicht aul dem Speicherbaustein angeordnet.

In F i g. 8 ist die Schaltung gezeigt, die am Ausgang L des Leseverstärkers LV angeschlossen ist Mit ihrer Hilfe wird die Spaltenleitungsbank ausgewählt. Sie besteht aus einem Generator GR 3, aus zwei komplementären Transistoren TiO und TU, deren Basisanschlüsse und deren Emitter zusammengeschlossen sind und aus einem Widerstand Ä 10. An dem Kollektor des Transistors 7"10 liegt die Spannung U 5, am Kollektor des Transistors Γ11 die Spannung t/6 an. Der Generator GR 3 schaltet einmal den Transistor Γ10 das andere mal den Transistor 7" 11 ein. Die in Fig.8 darjestellte Schaltung ist nicht auf dem Speicherbaustein angeordnet

Aus Fig.9 ergibt sich eine Schaltungsanordnung, durch die die Referenzspannung VB 2 erzeugt werden kann. Sie besteht aus Transistoren Γ12, Γ13 und Widerständen Ä12, Ä13, Ä 14, Ä15.

Fig. 10 zeigt eine Schaltung, mit der die übrigen Referenzspannungen VB, VBi, VB3, VBA, VB5 gewonnen werden können. Sie ist aus Transistoren 7" 14 T15, T16 und Widerständen Ä16, Ä17, Ä18 aufgebaut Die von der Schaltung abgegebenen Referenzspannungen können selbstverständlich abhängig von dei Dimensionierung der verwendeten Bauelemente verschieden groß sein.

Der Verteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß diese Schaltungsanordnung allein durch das Umschalten einer Spannungsquelle

wird. Die Auswahl der Zeilenleitung wie beim Lesevorgang durch den

geschaltet olgt aber

ilenschalter. Aus diesem Grunde kann der Aufwand die erfindungsgemäße Schaltungsanordnung sehr ing gehalten werden. Ein weiterer Vorteil ist, daß die η Einstellen der Information in der Speichermatrix

10

erforderliche Leistung ausschließlich von der umschaltbaren Spannungsquelle aufgebracht wird. Die normale Funktion der Speichermatrix und ihre Ansteuerung wird durch die erfindungsgemäße Schaltungsanordnung nicht beeinträchtigt.

Hierzu 5 Blatt Zeichnungen

Claims (4)

1. Patentansprüche:

   J. Schaltungsanordnung zum Einstellen der Information bei einem programmierbaren ECL- > Festwertspeicher, bei dem zwischen den Zeilen- und Spaltenleitungen die aus einem Schaltelement und einem unterbrechbaren Widerstand bestehenden Speicherlemente angeordnet sind, bei dem die Unterbrechung der Widerstände durch einen von in außen vorgegebenen Strom erfolgt, und bei dem für jede Zeilenleitung ein Zeilenschalter aus einem Differenzverstärker mit von Adressensignalen gesteuerten, parallelgeschalteten Steuertransistoren und einem Referenztransistor und aus einem an die ι "> Kollektoren der Steuertransistoren und an eine Zeilenleitung angeschlossenen Emitterfolger vorgesehen ist, dadurch gekennzeichnet, daß ein zweiter Zeilenschalter (TR 4, TE2—TE4) vorgesehen ir.', dessen Steuereingang mit dem >n Referenztranblstor (RT) verbunden ist, dessen gesteuerte Strecke zwischen einer umschaltbaren Betriebsspannungsquelle (VCP) und der Zeilenleitung (ZL) angeordnet ist, daß die umschaltbare Betriebsspannungsquelle (VCP) beim Lesevorgang 2; einen ersten Wert hat, bei dem die Zeilenleitung von dem Schalter nicht beeinflußt wird, und daß die umschaltbare Betriebsspannungsquelle (VCP) beim Einstellen der Information einen zweiten Wert hat, der den zur Unterbrechung der Widerstände (RS) w der Speicherlemente erforderlichen Strom ermöglicht
2. 2. Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß der zweite Zellenschalter aus einem Schalttransistor (TR 4), dessen Basis mit dem Referenztransistor (RT7) und über einen ersten Widerstand (R 1) mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden ist, dessen Kollektor über einen zweiten Widerstand (RC2) mit der umschaltbaren Betriebsspannungsquelle (VCP) und dessen Emitter mit einer Betriebsspannungsquelle (0 Volt) verbunden ist und aus drei in Kette angeordneten Emitterfolgerstufen besteht, deren Transistoren mit ihren Kollektoren mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden sind und bei denen die Basis des ersten Emitterfolgertransistors (TE2) mit dem Kollektor des Schalttransistors (TR 4), die Basisanschlüsse des zweiten und des dritten Emitterfolgertransistors (TEX TEA) mit dem Emitter des vorhergehenden Emitterfolgertransistors und der Emitter des letzten Emitterfolgertransistors (TE4) mit einer Ze<!enleitung (ZL) verbunden ist
3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß am Verbindungspunkt zwischen erstem Widerstand (R 1) und Kollektor des Referenztransistors (RT) eine Diode (D 1) vorgesehen ist, die an die Betriebsspannungsquelle (0 Volt) angeschlossen ist
4. 4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Schaltelement eines Speicherelementes aus einem Transistor (ST) besteht, dessen Steuereingang mit einer Zeilenleitung (ZL), dessen Emitter über den unterbrechbaren Widerstand (RS) mit einer Spaltenleitung (SL) und dessen Kollektor mit der umschaltbaren Betriebsspannungsquelle (VCP) verbunden ist.