DE2501531A1

DE2501531A1 - Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale

Info

Publication number: DE2501531A1
Application number: DE19752501531
Authority: DE
Inventors: Ludwig Desire Johan Eggermont
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-01-21
Filing date: 1975-01-16
Publication date: 1975-07-24
Also published as: DE2501531C3; DE2501531B2; GB1480434A; CA1022681A; SE400868B; AU7737675A; BE824571A; FR2258747B1; NL7400764A; US4002981A; FR2258747A1; JPS50105060A; SE7500483L; JPS5429233B2

Description

RnitieMer: NV.Fr.-¹'r.v?^lTO:l;"-.penfobrielcen
Akt,·, ·· : pH bl ?306
Anmeldcna Vom; 41/ ^7 / ^c/Γ? ί>"

"Digitale Anordnung zum Umwandeln komprimierter deltamodulierter Signale in PCM-Signale",

Die Erfindung bezieht sich auf eine digitale Anordnung zum Umwandeln eines komprimierten deltamodulierten Signals in ein pulscodemoduliertes (PCM) Signal, wobei das komprimierte deltamodulierte Signal entsprechend einem vorbestimmten Verfahren geregelter Schrittgrösse kodiert ist und durch eine Folge mit einer ersten Abtastfrequenz auftretender Code— worte, die je aus mindestens einem Bit bestehen, gebildet wird und das pulscodemodulxerte Signal durch eine Folge mit einer zweiten Abtastfrecjuenz auftretender Mehr-Bit-Codeworte gebildet wird, wobei die

509830/0869

PHN 7300 8.1.75

die zweite Abtastfrequenz ein Brmchteil der Abtastfrequenz ist, mit der die Codeworte im deltamodulieren Signal auftreten.

Nachstshend wird ein aus ein-bit-Codeworten aufgebautes deltamoduliertes Signal mit DM-Signal bezeichnet, wobei die aufeinanderfolgenden ¹¹O"- und "!"-Bits (oder auch die aufeinanderfolgenden "+1" und"-1"-Bits) je die Polarität des Unterschiedes in der Grosse zwischen dem zu übertragenden analogen Informationssignal und einem Ruckkopplungssignal kennzeichnen, das von DM-Bits abgeleitet wird, die zu vorhergehenden Abtastzeitpunkten aufgetreten sind. Ein aus mehr-Bit-Codeworten aufgebautes deltamoduliertes Signal wird als differenzielles Pulscodemodulation ' (DPCM)-Signal bezeichnet, wobei jedes dieser Codeworte die Polarität und die Grosse des Unterschiedes in der Grosse zwischen dem zu übertragenden Informationssignal und einem Ruckkopplungssignal kennzeichnen, das von den DPCM-Codeworten abgeleitet wird, die zu vorhergehenden Abtastzeitpunkten aufgetreten sind.

Zum Erzeugen eines komprimierten deltamodulierten Signals sind mehrere Methoden bekannt, und zwar beispielsweise: kontinuierliche Deltamodulation (siehe Philips Research Reports, 1968, Heft 23, Seiten 233 - 246), digital geregelte Deltamodulation

509830/0869

.- 3 — ·

PHN 7300 8.1.75

(DCDM) (siehe deutsche Patentanmeldung P 19 11 431.9), High information delta modulation (HIDM) (siehe beispielsweise Panter; Modulation, noise and spectral analysis; Mc Graw-Hill, 19^5 Seiten 6o4 -696). All diese sogenannten Kompandierungsmethoden für das deltamodulierte Signal bezwecken, beim Modulieren und Demodulieren eine Anpassung der angewandten Schrittgrösse an den Pegel der Änderungen des ursprünglichen analogen Informationssignals zu erreichen, damit eine wesentlich niedrigere Abtastfrequenz ausreicht als dies bei einem sogenannten einheitlich deltamodulierten Signal möglich ist, wobei nur ein Yert der Schrittgrösse angewandt wird.

Dieser wesentlichen Verringerung der Abtastfrequenz steht gegenüber, dass bei Anwendung einer der obengenannten Kompressionsmethoden durch die einzelnen Codeworte im deltamodulierten Signal nicht' eindeutig die wirkliche Grosse einer Änderung des ursprünglichen.analogen Informationssigrials gegenüber dem genannten Rückkopplungssignal erhalten wird, sondern diese wirkliche Grosse muss aus der Folge von Codewörtern im deltamodulierteri Signal abgeleitet werden.

Um ein derart komprimiertes deltamoduliertes Signal in ein PCM-Signal umzuwandeln, ist es

509830/0869

PHN 7300 8.1.75

bekannt, dieses komprimierte deltamodulierte Signal zuvor in ein einheitlich deltamoduliertes Signal umzuwandeln, wobei jedes Codewort eindeutig die Änderung des ursprünglichen analogen Signals gegenüber dem genannten Rückkopplungssignal kennzeichnet.

Eine aaf diese Weise funktionierende Anordnung führt jedoch starke nichtlineare Verzerrungen ein, und ausserdem wird dabei für das einheitlich

deltamodulierte Signal eine derart hohe Abtastfre— quenz erfordert (in der Grössenordnüng von einigen Megahdr.±z^ dass eine derartige Anordnung sich nicht dazu eignet, mit Hilfe der modernen MOS-Techniken integriert zu werden. In einer derartigen Anordnung ist nämlich eine sehr hohe Verarbeitungsgeschwindigkeit der unterschiedlichen DM-Codeworte erforderlich, was in einer Taktfrequenz von einigen zehn Megahertz zum Ausdruck gelangt.

Die Erfindung bezweckt nun, eine Anordnung der eingangs erwähnten Art zu schaffen, die die obengenannten Nachteile völlig ausschaltet und mit einer sehr beschränkten Taktfrequenz von beispielsweise 1 MHz über einen grossen .dynamischen Bereich von beispielsweise 30 dB einen minimalen Wert des Signal-Rauschverhältnisses gewährleistet. Nach der Erfindung wird diese Anordnung gebildet durch: einen das komprimierte deltamodulierte Signal erhaltenden Eingangskreis mit einer Verzögerungsanordnung, in

509830/0869

PHN 7300

die für jedes der Codeworte im deltamodulierten Signal ein Hilfscodewort eingeschrieben wird; einen Taktimpulsgenerator zum Erzeugen von Steuerimpulsen, die der genannten Verzögerungsanordnung zur Steuerung der Verzögerungszeit zugeführt werden: einen digitalen Schrxttgrossenregelkrexs, dem das deltamodulierte Signal zum Erzeugen eines digital kodierten Schrittgrössenwortes für jedes der Codeworte im deltamodulierten Signal zugeführt wird, eine Quelle für eine gegebene Anzahl digital kodierter Filterkoeffizienten, eine Multiplizieranordnung, der die Hilfscodeworte und die Filterkoeffizienten zum Erzeugen einer der Anzahl Filterkoeffizienten entsprechenden Anzahl zweiter Codeworte zugeführt werden, die je das digitale Produkt aus einem Codewort im deltamodulierten Signal, einem zugehörenden, vom Schrxttgrossenregelkrexs bestimmten Schrittgrössenwort und einem zugehörenden Filterkoeffizienten angeben; eine Zusammenfügungsanordnung, der die zweiten Codeworte zum'Summieren zugeführt werden.und die durch Taktimpulse mit einer Periode gleich einem ganzen Vielfachen der Abtastperiode des Taktimpulsgenerators gesteuert wird, wobei durch diese Taktimpulse die Zusaramenfügungsanordnung periodisch Codeworte abgibt, die das PC^USignal bilden. Ausführungsbeispiele der Erfindung sind in

509830/0869

PHN 7300 8.1.75

den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 eine erfindungsgemässe Schaltungsanordnung zum Umwandeln eines DM-Signals in ein PCM-Signal;

Fig. 2 einen Schrittgrössenregelkreis zur Verwendung in der Anordnung nach Fig. 1;

Fig. 3 eine Multiplikationsanordnung zur Verwendung in der Anordnung nach Fig. 1;

Fig. h und Fig. 5 Abwandlungen der Anordnung nach Fig. 1;

Fig. 6 einige .Zeitdiagramme zur !,Erläuterung der Wirkungsweise der Anordnung nach Fig. 5»

Fig. 7 eine dritte Abwandlung der Anordnung nach Fig. 1 ,

Fig. 8 .einen Schrittgrössenregelkreis zur Verwendung in der Anordnung nach Fig. 7·

Die in Fig. 1 dargestellte Schaltungsanordnung ist zum Umwandeln eines komprimierten deltamodulierten Signals in ein pulscodemoduliertes (PCM)-Signal eingerichtet, wobei das komprimierte deltamodulierte Signal entsprechend einer vorbestimmten Methode geregelter Schrittgrösse kodiert ist und durch eine Folge mit einer gegebenen Abtastfrequenz auftretender Codeworte gebildet wird, die je aus mindestens einem Bit bestehen, und das puls-

50983Q/0 869

PHN 7300

codemodulierte Signal durch eine Folge mit einer gegebenen Abtastfrequenz auftretender Mehrbit-Codeworte gebildet wird, welche letztgenannte Abtastfrequenz ein Bruchteil der Abtastfrequenz ist, mit der die Codeworte im deltamodulxerten Signal auftreten.

Insbesondere ist die dargestellte Anordnung zum Umwandeln eines deltamodulxerten Signals, das durch mit einer gegebenen Deltamodulations (DM-)-Abtastfrequenz f von beispielsweise 4o kHz auftretende ein-Bit-pCodeworte gebildet wird, in mit einer gegebenen PCM-Abtastfrequenz f von beispielsweise 8 kHz auftretende ^-Bit-PCM-Codeworte eingerichtet. Es wird dabei vorausgesetzt, dass das deltamodulierte Signal durch Deltamodulation eines im Frequenzband von O-h kHz liegenden analogen Informationssignals erhalten wurde, wobei im Deltamodulator eine Schrittgrössenregelung entsprechend der Methode der DCDM (digital geregelte Deltamodulation) angewandt worden ist. Die ein-Bit-Codeworte, kurz DM-Bits genannt, die dabei erhalten werden, werden auf übliche Veise durch eine der Binärzählen "1" und "0" dargestellt. Dabei kennzeichnet eine "1" eine Zunahme und eine "0" eine Abnahme der augenblicklichen Grosse des analogen Gesprächssignals zu einem gegebenen DM-AbtastZeitpunkt gegenüber der augenblicklichen Grosse eines Rückkopplungssignals (Prädik-

509830/0869

PHN 7300

tionssignals), das im DM-Coder von den DM-Bits abgeleitet wird, die zu vorhergehenden Abtastzeitpunkten aufgetreten sind. In der Figur sind diese ein-Bit-Codeworte durch x(nT) dargestellt. Damit wird angegeben, dass diese DM-Bits zu Zeitpunkten auftreten, die ein ganzes Vielfaches der DM-Abtastperiode T =
1/f sind, d.h. zu Zeitpunkten t = nT, in der η = 0, ,/ι ^t Jf «·· ist.

Die PCM-Abtastfrequenz von 8 kHz für die
12-Bit-PCM-Codeworte ist dabei um ein Faktor R=5
kleiner gewählt worden als die DM-Abtastfrequenz von 40 kHz. In diesem Ausführungsbeispiel entspricht
diese PCM-Abtastfrequenz f also der Nyquist-Abtastfrequenz von 8 kHz für ein im Frequenzband von 0-4
kHz liegendes analoges Informationssignal. Insbesondere stellen diese 12-Bit-PCM-Codeworte jeweils die
augenblickliche Grosse des analogen Informationssignals zu den Zeitpunkten dar, die durch die PCM-Abtastf requenz f bestimmt werden. In der Figur
sind diese 12-Bit-PCM-Worte durch y(nRT) bezeichnet. Dieser Ausdruck, in dem η = 0, 1, 2, 3> ··· ist,
gibt an, dass die PCM-Vorte nicht mit einer Periode
T der DM-Abtastperiode auftreten, sondern mit einer
Periode, die um einen Faktor R(=5) grosser ist.

Damit in dieser Anordnung unter weitgehender Vermeidung der Beeinflussung des Signal-Quan-

509830/0869

_ 9 —

±>HN 7300 8.1.75

tisierungsrauschverhältnisses und unter Vermeidung nicht-linearer Verzerrung sowie unter Vermeidung eines sehr hochfrequenten Taktimpulsgenerators von einigen zehn Megahertz aus den angebotenen komprimierten DM-Signalen ausschliesslich auf digitalem Wege die genannten PCM-Worte erzeugt werden, ist nach der Erfindung diese Anordnung mit einem Eingangskreis 1 versehen, der eine Verzögerungsanordnung 2 enthält und dem das genannte komprimierte deltamodulierte Signal zugeführt wird,. wodurch in der genannten Verzögerungsanordnung für jedes der Codeworte x(nT) im deltamodulierten Signal ein Hilfscodewort eingeschrieben wird; weiter mit einem Taktimpulsgenerator 3 zum Erzeugen von Steuerimpulsen, die der genannten Verzögerungsanordnung 2 zum Steuern der Verzögerungszeit zugeführt werden; mit einem digitalen Schrittgrössenregelkreis 4, dem das genannte deltamodulierte -Signal zum Erzeugen eines digital kodierten SchrittgrJössenwortes s(riT) für jedes der Codeworte·x(nT) im deltemodulierten Signal zugeführt wird; mit einer Quelle 5 für eine gegebene Anzahl digital kodierter Filterkoeffizienten; einer Multiplikationsanordnung 6, der die genannten Hilfscodeworte und die genannten Filterkoeffizienten zum Erzeugen einer der Anzahl Filterkoeffizienten entsprechenden Anzahl zweiter Codeworte züge-

50 98 30/0 8 69

PHN 7300 8.1.75

führt werden, die je das Produkt eines Codewortes x(nT) im deltamodulierten Signal mit einer zugehörenden, durch den Schrittgrössenregelkreis bestimmten Schrittgrösse s(nT) und einem zugehörenden Filterkoeffizienten angeben; mit einer Zusammenfügungsanordnung 7» der die genannten zweiten Codeworte zum Summieren zugeführt werden und die durch Taktimpulse des genannten Taktimpulsgenerators gesteuert wird, welche Taktimpulse mit einer Periode RT auftreten, die ein ganzes Vielfaches R der genannten Abtastperiode T des deltamodulierten Signals ist, wobei durch diese Taktimpulse die ZusammenfügungsanOrdnung periodisch Codeworte abgibt, die das genannte PCM-Signal bilden.

In dem in Fig. 1 dargestellten Ausführungsbeispiel enthält der Eingangskreis 1 ausschliesslich die Verzögerungsanordnung 2, die dabei als Schieberegister mit N Schieberegisterelementen 2(θ), 2(1), ... 2(1),... 2(N-1) ausgebildet ist. Die DM-Bits x(nT) werden dabei unmittelbar diesem Schieberegister 2 zugeführt und darin in demselben Takt, mit dem sie diesem Schieberegister angeboten werden, weitergeschoben. Dieses Weiterschieben der DM-Bits im Schieberegister 2 wird dabei vom Taktimpulsgenerator 3 gesteuert, der dazu auf übliche Weise mit der genannten DM-Abtastfrequenz von 4θ kHz synchro-

509830/0869

PHN 7300 ■3.1.75

nisiert ist.

Der digitale Schrittgrössenregelkreis h, dessen Aufbau an Hand der Fig. 2 noch näher erläutert wird, bestimmt üblicherweise für DCDM die zum DM-Bit x(nT) gehörende Schrittgrösse s(nT) aus einer Folge von mindestens 3 DM-Bits x(nT) , χ L^¹¹"^^ ^unt* χ I (n-2)TJ und der Schrittgrösse s j (η-ΐ)τΐ Diese Schrittgrössen werden in diesem Ausführungsbeispiel im Takte, in dem die DM-Bits x(nT) auftreten, einer Verzögerungsanordnung 9 zugeführt. Diese Verzögerungsanordnung 9 wird dabei durch eine der Anzahl Schieberegisterelemente im Schieberegister 2 entsprechende Anzahl Verzögerungselemente 9(0), 9(1),.·· 9(i)·.. 9(N-1 j gebildet, die je zum Speichern und Abgeben eines vollständigen Codewortes s(nT) geeignet sind. Diese Codeworte s(nT) werden dabei unter Ansteuerung des¹ Taktimpulsgefaerators 3 in den aufeinanderfolgenden Elementen weitergeschoben, und dieses Veiterschieben erfolgt gleichzeitig mit dem Weiterschieben .der DM-Bits x(nT) im Register 2.

Die Quelle 5 für die digital kodierten Filterkoeffizienten kann beispielsweise als sogenanntes ROM (Read only memory) ausgebildet sein und liefert eine Anzahl Filterkoeffizienten a(0),..., a(i),..., a(N-i), die der Anzahl DM-Bits, die im

509830/0869

; \· · ; j , ,· ?HN 7300

ti ti

Register 2 gespeichert ist, entspricht. Diese Filterkoeffizienten werden dabei über N parallele Ausgangsleitungen dieser Quelle entnommen.

Die Multiplikationsanordnung 6 wird in diesem Ausführungsbeispiel durch N Multiplizierer 6(o), ... 6(i), ..., 6(N-1), gebildet, die je auf die Art und Weise, wie an Hand der Fig. 3 nach näher erläutert wird, aufgebaut sind. In dem dargestellten Ausführungsbeispiel wird jedem der Multiplizierer 6(i) gleichzeitig ein Filterkoeffizient a(i), ein DM-Bit χ [_ (η~±)Τ,\ , das im Registerelement s(i) mit derselben Nummer i wie der betrachtete Filterkoeffizient gespeichert ist, und. eine zu diesem DM-Bit gehörenden Schrittgrösse s I (n-i)Tj zugeführt, die im Verzögerungselement 9(i) gespeichert ist. Durch Multiplikation der den Multiplizierern zugeführten Zahlen wird innerhalb einer Periode T der DM-Bits von jedem der Multiplizierer 6(o),..., 6(i),..., 6(N-1) ein zweites Codewort geliefert. Diese zweiten Codeworte treten im dargestellten Ausführungsbeispiel an parallelen Ausgangsleitungen der Multiplikationsanordnung 6 auf und sind in der Figur durch ζ (θ),... ζ (i),... ζ (N-1) angegeben. Die Zus ammenfügungs anordnung 7 bildet nun

N-1 auf übliche Weise die Summe y_ ζ (i) dieser

i=0 ⁿ Zahlen. Der Index η von ζ (i) entspricht dabei

50 9830/0869

• . PHN 7300

8.1.75

dem Faktor η in x(nT) des im ersten Schieberegisterelement 2(o) eingeschriebenen DM-Bits x(nT).

In diesem Ausführungsbeispiel werden insbesondere, wie für Deltamodulation üblich, die "1"- und "0"-DM-Bits als das "+" und "-"-Polaritätsbit des zum betreffenden DM-Bit gehörenden Schrritttgrössencodewortes betrachtet. Dieses Codewort gibt nun zusammen mit dem vom DM-Bit gekennzeichneten Polaritätsbot eine Zahl in "Sign and Magnitude"-Darstellung sowie in beispielsweise fester Kommadar- , stellung an. Diese Zahlen und auch die Filterkoeffizienten a(o),..., a(i),..., a(N-i) enthalten dabei, abgesehen vom Polaritätsbit, beispielsweise h "Grossen-" bzw. "Magnitude-" Bits, von denen ebenso wie von den zusammenstellenden Bits der Zahlen s(nT), z. (i) und y(nRT) vorausgesetzt wird, dass sie nacheinander (in Reihe) auftreten.

Durch das Schieberegister 2, die Verzögerungsanordnung 9» die Multiplikationsanordnung 6, die Quelle 5 und die Zusammenfügungsanordnung 7 wird ein nichtrekursives digitales Filter dargestellt, dessen Ubertragungskennlinie auf übliche Weise durch die Wahl der Filterkoeffizienten a(i) gegeben wird. Insbesondere sind dabei für.die Übertragung eines Informationssignals mit einer Bandbreite von 0-4 kHz mittels Deltamodulation die Filterkoeffizienten

5098 30/0869

-Ik-

PHN 7300 8.1.75

nach einer der üblichen Methoden derart bestimmt, dass die Ubertragungskennlinie des digitalen Filters einen TiefpassCharakter mit einer sehr genau definierten Grenzfrequenz von 4 kHz aufweist. Dadurch wird das FrequenzSpektrum des der Anordnung zugeführten deltamodulierten Signals genau auf 4 kHz beschränkt, wodurch Quantisierungsrauschanteile des deltamodulierten Signals, die ausserhalb des Signalbandes von 0-4 kHz liegen, unterdrückt werden.

Nur das letztgenannte rigoros in seiner Bandbreite beschränkte Signal eignet sich dazuj ohne Beeinflussung des Signal-Quantisierungsrauschverhältnisses in Form von Mehr-Bit-(12-BIt)-PCM- ¥orten, die mit einer Abtastfrequenz auftreten, die wesentlich niedriger ist als die DM-Abtastfrequenz von 4o kHz, übertragen zu werden. Wie bereits bemerkt^ beträgt für die Übertragung von Informationssignalen im Band von 0.4 kHz diese PCM-Abtastfrequenz üblicherweise 8 kHz.

Im dargestellten Ausführungsbeispiel werden die PCM-Codeworte y(nRT) mit der genannten Frequenz von 8 kHz der Zusamraenfügungsanordnung 7 entnommen. Diese ZusammenfügungsanOrdnung 7 zählt dazu nicht nur die innerhalb einer Abtastperiode T des DM-Bits auftretende Reihe zweiter. Codeworte ζ (θ) , . . . , ζ (i),..., ζ (Ν) zusammen, wie dies in nichtrekursiven Digital-

509830/0 8 69 * .

PHN 7300

■" . 0.1.75

filtern üblich ist, sondern zählt auch die im Takte der DM-Bits auftretenden Reihen zweiter Codeworte zusammen. Das bedeutet, diese Zusammenfügungsanord-' nung bildet nicht nur die Summe

N-I ^ N-1

> ζ (i), sondern auch die Summe ^ . ^ _ ζ (i)

i=0 ⁿ n=0 i=0 ⁿ

und hat auf diese Weise die Form eines Akkumulators. Dadurch ist die für Deltamodulationssignale notwendige Integration der DM-Bits realisiert. Der Inhalt der Zusanunenfügungs anordnung 7 gibt auf diese Weise zu jeder Zeit die quantisierte Augenblicksgrösse des durch das kombinierte Deltamodulatxonssxgnal gekennzeichneten analogen Informationssignals. Um die Folge von 12-Bit-PCM-Worten zu erhalten, die mit der genannten Abtastfrequenz von 8 kHz auftreten, wird ein aus 12-Bits bestehendes Codewort aus der Zusammenfügungsanordnung 7 mit der PCM-Abtastfrequenz f =8 kHz ausgelesen, die um einen Faktor,5 kleiner ist als die DM-Abtastfrequenz f . Diese Frequenz f wird dabei mit Hilfe eines Frequenzteilers 10 mit einem Teilungsfaktor R=5 von den Schiebeimpulsen des Schieberegisters 2 abgeleitet.

In der Schaltungsanordnung nach der Erfindung wird auf diese Weise die Tatsache ausgenutzt, dass die PCM-Abtastfrequenz niedriger ist als die DM-Abtastfrequenz, wodurch das komprimierte deltamodulierte Signal unmittelbar in ein PCM-Signal

5 09830/0869'

• PHN 7300

:: 6.1.75

umgewandelt werden kann, d.h. ohne vorhergehende Umwandlung in ein einheitlich deltamoduliertes Signal. Es brauchen also keine DM-Bits zwischen zwei vorhandene DM-Bits interpoliert zu werden, und folglich kann eine hohe Abtastfrequenz von einigen Megahertz und eine Taktfrequenz von einigen zehn Megahertz vermieden werden, wodurch die Anordnung für Integration mit den sogenannten MOS-Techniken geeignet ist. Durch Vermeidung der genannten Umwandlung des komprimierten in das einheitliche DM-Signal wird auch das Auftreten zusätzlicher nicht-linearer Verzerrung vermieden. Diese zusätzliche Verzerrung tritt nämlich bei der genannten Umwandlung dadurch auf, dass man das komprimierte DM-Signal, das bereits eine Annäherung eines gegebenen analogen Informationssignals bildet, seinerseits mit Hilfe einer einheitlichen Schrittgrössen annähert.

In Fig. 2 ist ein Ausführungsbeispiel des in Fig. 1 verwendeten SchrittgrÖssenregelkreises k dargestellt, mit dem die Schrittgrösse s(nT) des DM-Bits x(nT) aus einer Folge von drei DCDM-kodierten DM-Bits x(nT), X £(n-i)Tj , χ |_(η-1)TJ und der vorhergehenden Schrittgrösse s /_(η-ΐ)Τ| bestimmt wird. Dieser Kreis enthält ein Schieberegister 11 mit Registerelementen 1i(o), 11(1) und 11(2), die je mit zwei zueinander inversen Ausgängen

509830/0869

, ; PHN 7300

8,1.75

Q und Q versehen sind und die. durch Taktimpulse gesteuert werden, die mit einer Periode T entsprechend der DM-Abtastperiode auftreten. Diese Taktimpulse werden dabei dem in dieser Figur einzeln dargestellten Taktxmpulsgenerator 3 nach Fig. 1 entnommen. Diesem Schieberegister werden die DM-Bits x(nT) zugeführt, von denen jeweils drei aufeinanderfolgende DM-Bits x(nT), χ L(ⁿ~¹)^TJ ^{und x} I (n-2)TJ in das Register eingeschrieben sind. Dieser Kreis analysiert die drei eingeschriebenen DM-Bits zur .Bestimmung der zum DM-Bit x(nT) gehörenden Schrittgrösse s(nT). In diesem Aueführungsbeispiel wird dazu bestimmt, ob die eingeschriebenen DM-Bits alle ."1" oder alle "0" sind. Dazu sind die Ausgänge Q der Schieberegisterelemente 11(O), 11 (1), 11(2) mit je einem Eingang eines UND-Tores 12 und die Ausgänge Q dieser Schieberegisterelemente mit je einem Eingang eines UND-Tores 13 verbunden. Diese UND-Tore 12 und 13 ■ geben einen Impuls bzw. ein "1"-Bit ab, wenn die Schieberegisterelemente 1i(o), 11 (1), 11(2) je ein "T'-Bit bzw. ein "O"-Bit enthalten. Die von diesen UND-Toren 12 und 13 abgegebenen Impulse, die als ein-Bit-Codeworte betrachtet werden können, werden über ein ODER-Tor lh auf für DCDM-S"ignale übliche einem integrierenden Netzwerk 15 zugeführt. In der Figur sind die Ausgangscodeworte des ÖDER-Tores 14

50 98 30/0869 '

PHN 7300 Ö.1.75

durch q(nT) bezeichnet.

Im dargestellten Ausführungsbeispiel wird dieses integrierende Netzwerk 15 durch ein rekursives Digitalfilter erster Ordnung gebildet, das auf übliche Weise durch einen Eingangskreis in Forme einer Addieranordnung 16 gebildet wird. Die Ausgangscodeworte dieser Addieranordnung 16 bilden die Schrittgrössencodeworte s(nT), die auf die in Fig. 1 angegebene Weise der Verzögerungsanordnung 9 zugeführt werden. In diesem rekursiven Digitalfilter werden diese Ausgangscodeworte s(nT) zugleich einer Verzögerungsanordnung 17 mit einer vom Taktimpulsgenerator 3 gesteuerten Verzögerungszeit T, die ebenfalls der DM-Abtastperiode entspricht, zugeführt. Der Ausgang dieser Verzögerungsanordnung 17 ist mit einem Multiplizierer 18 verbunden, dem zugleich ein Filterkoeffizient £ zugeführt wird, und zwar zum Bestimmen des Produktes der in der Anordnung 17 gespeicherten Schrittgrösse s J (n-i)Tj mit diesem Filterkoeffizienten £. Dieses Produkt es. J (N-1)tI wird der Addieranordnung 16 zugeführt, der zugleich die Codeworte q(nT) zugeführt werden. Die Wirkungsweise der Addieranordnung, die ihre beiden Eingangssignale summiert, lässt sich, mathematisch wie folgt darstellen; s(nT) = es. |_(η-ΐ)τ] + q(nT) . Der Filterkoeffizient c_, der dem Multipli-

50 98 30/0869

PHN 7300 8.1.75

kator 18 zugeführt wird, kann ebenfalls der in Fig. 1 dargestellten Quelle 5 entnommen werden. Die Grosse dieses Fxlterkoeffizxenten c_ ist dabei nach einer der üblichen Methoden derart gewählt worden, dass die Übertragungskennlinie dieses integrierenden Netzwerkes der Ubertragungskennlinie des integrierenden Netzwerkes, das in den das deltamodulierte Signal liefernden Deltamodulator aufgenommen ist, entspricht j,

Die in bezug auf Fig. 1 angegebene Multiplikation einer Schrittgrösse s J (η-χ)τΙ mit einem Fxlterkoeffizxenten a(i) und einem DM-Bit χ / (n-i)TJ wird auf die Art und Weise realisiert, wie dies in Fig. 3 detaillierter dargestellt ist. Diese Fig. 3 zeigt einen Multiplizierer 6(i) (i = 0, 1, 2,... "N-I), der durch einen Normmultiplizierer 19 gebildet wird, dem die Bits b₁, b , b , b. , b des Koeffizienten a(i) in Reihe zugeführt werden und zwar anfangend mit dem am wenigstens signifikanten Bit b₁ und in der Signifikanz ansteigend bis zum signifikantesten Bit b. , gefolgt vom Polarxtätsbit b . Diese fünf Bits treten am

Eingang des Multiplizierers 19 synchron zu fünf nacheinander auftretenden Taktimpulsen t₁, t_?, t , t. , t_ auf, die innerhalb, der DM-Abtastperiode T vom Taktimpulsgenerator 3 erzeugt werden. Die vier

50 98 30/0869 * . .

: : ■ : , ρην 73οο

¹ 8.1.75

"Grossen-" Bits der Schrittgrösse s / (η-χ)τΙ werden ebenfalls in Reihe und mit ansteigender Signifikanz dem Multiplizierer 19 über ein UND-Tor 20 und ein ODER-Tor 21 und synchron zu den ersten vier Taktimpuls en t.., t_p, t_, tr des Takt impulsgenera tors 3 zugeführt. Diese Taktimpulse werden dazu über einen Taktimpulseingang 22 diesem UND-Tor 20 zugeführt, wie dies in der Figur auf schematische Weise dargestellt ist. Der fünfte Taktimpuls t_ wird danach einem Taktimpulseingang 23 eines UND-Tores Zk zugeführt, an das über einen zweiten Eingang das als Polaritätsbit wirksame DM-Bit gelegt ist und das in dem vom Taktimpuls t bestimmten Zeitpunkt über das ODER-Tor 21 zusammen mit dem Polaritätsbit b des Filterkoeffizienten a(i) dem Multiplizierer 19 zugeführt wird. Auf diese Weise wird am Ausgang des ODER—Tores 21 eine in "sign-magnitude" -Darstellung gegebene Zahl erhalten, die zur Multiplikation mit einem Filterkoeffizienten dem Multiplizierer 19 zugeführt wird, der als Ausgangscodewort ein derartiges genanntes zweites Codewort z_n(i) = a(i) . χ ]_(n-i)Tj . s Γ(η-χ)τΊ liefert.

Fig. k zeigt eine Abwandlung der in Fig. dargestellten Anordnung zum Umwandeln von Ein-Bit-DM-Codeworten in 12-Bit-PCM-Codeworte. In dieser in Fig. k dargestellten Anordnung, die zum grossten

509830/0869 ■ * . .

PHN 7300

: ■ : ; .8.1.75-

Teil der Anordnung nach. Fig. 1 entspricht, sind der Fig. 1 entsprechende Elemente mit denselben Bezugszeichen angegeben» Auch diese in Fig. k dargestellte Anordnung ist mit einem Eingangskreis 1 versehen, dem das komprimierte deltamodulierte Signal x(nT) zugeführt wird und der mit einer Verzögerungsanordnung 2 versehen ist. Auch enthält diese Anordnung einen Taktimpulsgenerator 3 zum Erzeugen von Steuerimpulsen zur Steuerung der Verzögerungszeit der Anordnung 2; einen digitalen Schrittgrössenregelkreis 4; eine Quelle 5 für eine gegebene Anzahl digital kodierter Filterkoeffizienten; eine Multiplizieranordnung 6 'und eine ZusammenfügungsanOrdnung 7» die durch die um einen Faktor.R in der Frequenz geteilten Ausgangsimpulse des Taktimpulsegenerators 3 gesteuert wird, welche Teilung durch den Frequenzteiler 1P bewerkstelligt wird.

Auch ist für diese Anordnung ebenso wie für die Anordnung nach Fig. 1 vorausgesetzt, dass die Kompression des deltamodulierten Signals nach, der Methode der DCDM stattgefunden hat, wodurch auch hier der Kreis h dem in Fig. 2 dargestellten Kreis entspricht. Auch hier werden die."1"- und "O"-DM Bits als die "+" - und "-"-Polaritätsbits der zum betreffenden DM-Bit gehörenden Schrittgrösse betrachtet und auch, hier wird vorausgesetzt,

509830/0869

PHN 7300 &.1.75

dass die zusammenstellenden Bits der jeweiligen Codeworte nacheinander (in Reihe) auftreten.

Diese in Fig. h dargestellte Anordnung weicht jedoch von der in Fig. 1 dargestellten Anordnung darin ab, dass die Verzögerungsanordnung durch eine Kaskadenschaltung aus N Verzögerungsteilen 2(O),... 2(N-1) gebildet wird, die je zum Speichern und Abgeben einer Binärzahl geeignet sind, die durch vier "Grössen"-Bits und ein Polaritätsbit gegeben wird, welche Zahlen in dieser Verzögerungsanordnung zu den aufeinanderfolgenden Teilen unter Ansteuerung mit einer Periode T auftretender Steuerimpulse des Taktimpulsgenerators 3 weitergeschoben werden.

Auch weicht diese Anordnung nach Fig. 4 darin von der nach Fig. 1 ab, dass die Schrittgrössen-Codeworte s(nT), die vom Kreis h geliefert werden, ebenso wie die DM-Bits x(nT) einer in den Eingangskreis 1 aufgenommenen zweiten Multiplizieranordnung 25 in Form einer Torschaltung zugeführt werden, deren Ausgang mit dem Eingang der Verzögerungsanordnung 2 verbunden ist.

Im dargestellten Ausführungsbeispiel ist diese Torschaltung auf dieselbe Art und Weise wie die Torschaltung des in Fig. 3 dargestellten Multiplizierers aufgebaut und enthält ebenfalls zwei

50 9830/0869

PHN 7300

8-ί.75

UND-Tore 20 und Zh, deren Ausgänge mit Eingängen des ODER-Tores 21 verbunden sind, dessen Ausgang an den Eingang der Verzögerungsanordnung 2 angeschlossen ist. Auch diese Torschaltung dient zum Kombinieren eines DM-Bits x(nT) mit einem Schrittgrössencodewort s(nT) zu einer Zahl in der "sign-magnitude"-Darstellung. Dazu werden, ebenso wie für Fig. 3 beschrieben wurde, innerhalb einer DM-Abtastperiode T vom Taktimpulsgenerator fünf Taktimpulse t...... t_ abgegeben, von denen die Taktimpulse t.. , ...t. dem Taktimpulseingang 22 des UND-Tores 20 und der Taktimpuls tdem Taktimpulseingang 23 des UND-Tores Zh zugeführt werden. Auf diese Weise werden synchron zu den Taktimpulsen t₁·.. ti zunächst die Bits des aus vier Bits bestehenden Codewortes s(nT) über das UND-Tor 20 und das ODER-Tor 21 dem Verzögerungsteil 2(o) zugeführt und darin gespeichert, und danach wird synchron zum Taktimpuls t- das durch das DM-Bit x(nT) gekennzeichnete Polaritätsbit des Codewortes s(nT) über das UND-Tor Zh und das ODER-Tor 21 dem Verzögerungsteil 2(θ) zugeführt und darin gespeichert .

Auch in diesem Ausführungsbeispiel bildet die Verzögerungsanordnung 2, die Multiplizieranordnung 6, die ZusammenfügungsanOrdnung 7 und die Quelle 5 ein nichi^rekursives Digitalfilter zum

509830/0 8 69

PHN 7300 : . ." 8.1.75

Unterdrücken der Quantisierungsrauschanteile, die ausserhalb des Signalbandes von 0-4 kHz liegen, sowie zum genauen Besenränken des Signalbandes auf k kHz. In diesem Ausführungsbeispiel sind jedoch die Multiplizierer 6(o), ... 6(i),.. . 6(N-1) nur noch Normmultiplizierer. Dies ist ja dadurch ermöglicht worden, dass die Schrittgrösse s(nT) und das durch das DM-Bit x(nT) gekennzeichnete Polaritätsbit bereits am Eingang der Verzögerungsanordnung 2 zu einer einzigen Zahl in "sign-magnitude"-Darstellung kombiniert worden sind.

In Fig. 5 ist eine weitere Ausführungsform der Anordnung nach der Erfindung dargestellt, wobei ebenfalls vorausgesetzt ist, dass die Kompression des deltamodulierten Signals nach der Methode der DCDM stattgefunden hat. Auch hier werden die "1"- und "O"-DM-Bits als Polaritätsbit der zum betreffenden DM-Bit gehörenden Schrittgrösse betrachtet. Ebenfalls ist dabei vorausgesetzt, dass die zusammenstellenden Bits der jeweiligen Codeworte nacheinander auftreten.

Auch dieses in Fig. 5 dargestellte Ausführungsbeispiel enthält einen Eingangskreis 1 mit einer Verzögerungsanordnung 2, die auch hier aus einem Schieberegister mit N-Schieberegisterelementen 2(o),... 2(N-1) besteht, die je dazu geeignet sind,

5 0 9 8 3 0/0 86 9 ·

PHN 7300 8.1.75

Ein-Bit-Codeworte zu speichern und abzugeben, und deren Verzögerungszeit vom Taktimpulsgenerator 3 gesteuert wird. Auch diese Anordnung enthält weiter einen Schrittgrössenregelkreis 4, eine Multiplizieranordnung 6, eine Quelle 5 für eine gegebene Anzahl Filterkoeffizienten und eine Zusammenfügungsanordnung 7i die vom Taktimpulsgenerator 3 gesteuert wird und zum Addieren der von der Multiplizieranordnung 6 abgegebenen zweiten Codeworte und zum Abgeben mit einer Frequenz f = !/(ET) von 12-Bit-PCM-Codeworten eingerichtet ist.

Dieses Ausführungsbeispiel weicht im wesentlichen darin von den vorhergehenden Ausführungsbeispielen ab, dass die innerhalb einer Abtastperiode T des DM-Signals zu berechnenden N zweite Codeworte ζ (i) nicht alle gleichzeitig (parallel) bestimmt werden, sondern nacheinander (in Reihe), und auch in dieser Reihenfolge in der AddieranOrdnung 7 addiert werden. Dazu ist das Schieberegister 2, in das die DM-Bits eingeschrieben werden, als rückgekoppeltes Schieberegister ausgebildet, wobei der Ausgang des Schieberegisterelementes 2(N-1) mit einem ersten Eingang einer Schaltungsanordnung 26 verbunden ist. Über einen zweiten Eingang werden dieser Schaltungsanordnung 2.6 die DM-Bits x(nT) zugeführt, die dabei ebenso wie obenstehend mit einer Periode T auftreten.

50 983 0/0869 : .

FHN 7300 β.1.75

Diese Schaltungsanordnung 26 wird weiter von mit einer Periode T und synchron zu den DM-Bits auftretenden Taktimpulsen, die vom Taitimpulsgenerator 3 herrühren, _= gesteuert. Mittels dieser Schaltungsanordnung 26 wird der Eingang des Schieberegisterelementes 2(θ) beim Auftreten eines derartigen Taktimpulses mit dem Eingang des Eingangskreises 1 verbunden, wodurch in dieses Element 2(θ) ein der Anordnung zugeführtes DM-Bit x(nT) eingeschrieben und gleichzeitig der bereits vorhandene Inhalt des Registers 2 um eine Stelle weitergeschoben wird, wodurch das im Registerelement 2(N-1) gespeicherte DM-Bit aus diesem Register verschwindet. Beim Fehlen eines derartigen Taktimpulses wird der Eingang des Elementes 2(θ) mit dem Ausgang des Schieberegisterelementes 2(N-1) verbunden. Wie in* der Figur angegeben ist, wird diese Schaltungsanordnung 26 durch zwei UND-Tore 27 und 28 und ein ODER-Tor 29 gebildet, die auf die in diese Figure angegebene Art und Weise miteinander und mit den Eingängen des Schalters und des Elementes 2^0) verbunden sind. Die genannten Taktimpulse werden dabei den 5Taktimpulseingängen der UND-Tore 27 und 28 zugeführt, wobei der Taktimpulseingang des UND-Tores 27 jedoch durch einen Sperreingang gebildet wird.

Das Weiterschieben des Inhaltes der Schiet

509830/0869

PHN 7300 S.1.75

beregisterelemente erfolgt dabei nicht mit Schiebeimpulsen, die, wie vorstehend, mit der Abtastperiode T auftreten, sondern die mit einer Periode !/(Ν+"!) auftreten, so dass innerhalb einer Periode T der DM-Bits der Inhalt der Schieberegisterelemente 2(o) -2(N-1) einaml in dem rückgekoppelten Schieberegister umläuft oder mit anderen Worten, alle in dem Schieberegister gespeicherten DM-Bits erscheinen einmal am Ausgang des letztgenannten Schieberegisterelementes und werden wieder in das Register einges·. schrieben. Dieses Schieberegister 2 wird dazu von Schiebeimpulsen gesteuert, die mit einer Frequenz (N+1)/T auftreten und die auf die in der Figur angegebene Art und Weise mit Hilfe eines Frequenzmultipiizlerers 30 von den mit einer Frequenz 1/τ auftretenden Taktimpulsen hergeleitet werden, die vom Generator 3 zur Steuerung der Schaltungsanordnung 26 geliefert werden.

Zum Multiplizieren der in diesem Schieberegister gespeicherten DM-Bits mit den zugehörenden Schrittgrössen und den Filterkoeffizienten ist in diesem Ausführungsbeispiel der Ausgang des Schieberegisterelementes 2(N-3) über eine Schaltungsanordnung 57 mit einem Eingang der Multiplizieranordnung 6 verbunden, der in einer. Periode T die N-2-DM-Bits zugeführt werden, die nacheinander am Ausgang des

509830/0869

: PHN 7300

^;, ' . δ. 1.75

Registerelementes 2(N-3) auftreten und die unmittelbar nach, dem Einschreiben eines dem Eingangskreis 1 zugeführten neuen DM-Bits in das Registerelement 2(o) in den Registerelementen 2(θ) -2(N-3) gespeichert sind.

In diesem Ausführungsbeispiel wird die Schaltungsanordnung 57 durch ein UND-Tor gebildet, das auf die in der Figur angegebene Art und Weise mit dem Registerelement 2(N-3) und der Multiplizieranordnung 6 verbunden ist und dem über ein Taktimpulseingang 58 Taktimpulse K zugeführt werden, die vom Taktimpulsgenerator 3 erzeugt werden und diese UND-Tore auf eine Art und Weise, wie dies in Fig. 6 detailliert in Zeitdiagrammen angegeben ist, steuern.

Die Multiplizieranordnung 6 wird in diesem Ausführungsbeispiel durch nur einen Multiplizierer vom Typ, wie dieser in Fig. 3 detailliert angegeben ist, gebildet. Auch die Filterkoeffizienten a(i) der Quelle 5 werden in diesem Ausführungsbeispiel nacheinander dieser Multiplizieranordnung zugeführt, ebenso wie die Schrittgrössencodeworte s(nT) des Schrittgrössenregelkreises 4.

Nach dem Einschreiben eines DM-Bits x(nT) in das Register 2, wird auf diese Weise eine Reihe von N-2 nacheinander auftretender zweiter Codeworte ζ (i) (i=0,..., N-3) von der Multiplizieranordnung

50983 0/0869

— 29 — * '

FHN 7300 8.1.75

6 abgegeben und. der Addieranordnung 7 zugeführt, deren Inhalt wieder mit einer Periode RT ausgelesen wird;

Zum Bestimmen der Schrittgrösse, die zu einem am Ausgang des Schieberegisterelementes 2(N-3) auftretenden DM-Bit gehört, ist der Eingang des Schrittgrössenregelkreises h an den Eingang dieses Schieberegisterelementes 2(N-3) angeschlossen. Der in diesem Ausführungsbeispiel dargestellte Regelkreis 4 ist im wesentlichen auf dieselbe Art und Weise ausgebildet wie der Regelkreis 4, der in Fig. 2 detailliert dargestellt ist. Fig. 2 entsprechende Elemente sind daher in dieser Figur mit denselben Bezugszeichen angegeben. Auch dieser Regelkreis ist mit einem Schieberegister 11 mit drei Schieberegisterelementen 1i(o), 11(1) und 11(2) versehen, deren Inhalt mit einer Schiebefrequenz (n+1)/T entsprechend der Schiebefrequenz des Inhaltes des Schieberegisters 2 weitergeschoben wird. Durch die obengenannte Verbindung dieses Regelkreises k mit dem Schieberegister 2 wird beim Weiterschieben des Inhaltes des Schieberegisters 2 der Inhalt des Elementes 2(N-4) in das Element 2(N-3) des Registers sowie in das Element 1i(o) des Registers 11 eingeschrieben, so dass auch in diesem Regelkreis k die Schrittgrösse s(nT) für ein in das Element 2(N-3) ■ eingeschriebene DM-Bit x(nT) aus den drei aufein-f

509830/0869

PHN 7300 8.1.75

anderfolgenden DM-Bits χ(ηΤ), χ |_(η-ΐ)Τ_] , χ (η-2)τ| und der vorhergehenden Schrittgrösse s J (n-i)T bestimmt wird.-

Der in diesem Ausführungsbeispiel wiedergegebene Schrittgrössenregelkrexs h weicht jedoch darin von dem nach Fig. 2 ab, dass in das integrierende Netzwerk 15 ausser der Verzögerungsanordnung 17 eine zweite Verzögerungsanordnung 31 aufgenommen ist,- die auf dieselbe Art und Weise wie die Anordnung 17 ausgebildet und mittels einer Schaltungsanordnung 32 mit dieser Verzögerungsanordnung 17 gekoppelt ist. Insbesondere besteht diese Schaltungsanordnung 32 aus drei UND-Toren 33, 34 und· 35 und einem ODER-Tor 36, die auf die in der Figur angegebene Art und Weise an den Ausgang der Addieranordnung 16 und die Verzogerungsanordnungen 17 und 3I angeschlossen sind. Diese Schaltungsanordnung 32 wird von einer Anzahl Schaltsignale gesteuert, die dem Taktimpulsgenerator 3 entnommen werden und ebenfalls in Fig. 6 detailliert in einer Anzahl Zeitdiagramme auf schematische Weise dargestellt sind. In dieser Fig. 6 zeigt das Diagram a die Taktimpulse mit der Periode T, die den Schalter 26 für die Dauer der angegebenen Taktimpulse aus dem Ruhezustand, in dem der Eingang des Elementes 2(θ) mit dem Ausgang des Elementes 2(N-1) des Schieberegisters 2 verbun-

509830/0 8 69

£ΉΝ 7300 ^: ■ 2.1.75

den ist, in den Zustand umschaltet, in dem der Eingang des Elementes 2(θ) mit dem Eingang der Anordnung verbunden ist, so dass ein neues DM-Bit in das Register 2 eingeschrieben werden kann. Das Diagramm· b zeigt die Schiebeimpulse, für die Schieberegister 2 und 11, welche Schiebeimpulse zugleich als Steuerimpulse für die Verzögerungsanordnung 17 fungieren, die mit einer Periode T/(N+1) auftreten, wobei in diesem Diagramm die Anzahl Schieberegisterelemente N des Registers 2 dem Wert 10 entspricht. Die Diagramme c_, d, £ und f_ zeigen die S ehalt impulse, die den UND-Toren 33» 3^> 35 bzw. 57 zugeführt werden, während weiter das Diagramm g_ die Steuerimpulse für die Verzögerungsanordnung 31 zeigt.

Durch die beschriebene Schaltungsanordnung 32 wird auf diese Weise nach dem Einschreiben eines neuen DM-Bits in das Register 2 die zu. dem in diesem Augenblick in dem Schieberegisterelement 2(N-3) gespeicherten DM-Bit gehörende Schrittgrösse in die Verzögerungsanordnung 17 sowie in die Verzögerungsanordnung 31 eingeschrieben. Diese in der Verzögerungsanordnung 31 gespeicherte Schrittgrösse bleibt darin, bis der Inhalt des Registers 2 einmal völlig umgelaufen ist, wonach der Inhalt der Anordnung 31 über das UND-Tor 35 in die Anordnung 17 übertragen wird, bis der Zustand des integrierenden Netzwerkes, dem Zustand,

509830/0869

PHN 7300 8.1.75

in dem es sich unmittelbar nach dem Einschreiben eines neuen DM-Bits in das Register 2 befindet, entspricht .

Obschon in den vorhergehenden Ausführungsbeispielen vorausgesetzt wurde, dass das deltamodulierte Signal nach der Methode der DCDM kodiert ist, können diese Ausführungsbeispiele auch Anwendung finden, wenn für das deltamodulierte Signal eine Schrittgrössenregelung entsprechend einer anderen Methode, beispielsweise entsprechend der der HIDM (High Information Delta Modulation) angewandt worden ist. Bei der letztgenannten Methode kann dann noch zusätzlich die Tatsache benutzt werden, dass die Schrittgrössen ausschliesslich Zweierpotenzen sind, und dadurch kann die Wortlänge der vom Schrittgrössenregelkreis gelieferten Worte stark beschränkt werden, insbesondere weil ausschliesslich der entsprechend einer Binärzahl kodierte Exponent der Grundzahl zwei in Betracht genommen wird. Auch hier wird dadurch der Aufbau der Multiplizieranordnung wesentlich vereinfacht.

In Fig. 7 ist ein Ausführungsbeispiel dargestellt, das auf dem obengenannten Prinzip der Schrittgrössenkodierung basiert und wobei die beschriebenen Vorteile zum Ausdruck gebracht sind. Dieses in Fig. 7 angegebene Ausführungsbeispiel

50983 0/088 9

FHN 7300 8.1.75

entspricht zum grössten Teil dem Ausführungsbeispiel nach Fig. 1 und enthält ebenfalls einen Eingangskreis 1, der ausschliesslich das Schieberegister 2 mit den ,· Elementen 2(o)-2(N-1) enthält, in das die aufeinanderfolgenden DM-Bits eingeschrieben werden und mit einer Schiebeperiode, die der DM-Abtastperiode T entspricht, weitergeschoben werden. Auch, dieser Ausführungsbeispiel enthält einen Schrxttgrossenregelkrexs k, der dabei auf die Art und Weise, wie dies an Hand der Fig. 8 noch näher erläutert wird, ausgebildet ist und der 2-Bit-Codeworte liefert, die je ausschliesslich den Exponenten der Zweierpotenz der Schrittgrösse kennzeichnen. Auch diese Codeworte werden in eine Verzögerungsanordnung 9 ^mlt Verzögerungselementen 9 (o)-9 (Ν-"! ) eingeschrieben und darin synchron zum Weiterschieben der DM-Bits im Register 2 weitergeschoben. Auch in diesem Ausführungsbeispiel werden die Schrittgrössen und die DM-Bits einer Multiplizieranordnung 6 zugeführt, der zugleich Filterkoeffizienten zugeführt werden, die von der Quelle 5 für'eine gegebene Anzahl Filterkoeffizienten herrühren. Die von der Multiplizieranordnung 6 gelieferten zweiten Codeworte ζ (i) werden ebenso wie in Fig. 1 in der Addieranordnung 7 addiert, deren Inhalt mit einer Periode RT ausgelesen wird, Ausser im Aufbau des Schrittgrössenregel-

509830/0869

- 3h -

MN 7300 Ö.1.75

kreises h weicht die in Fig. 7 dargestellte Anordnung auch darin von der Anordnung nach Fig. 1 ab, dass der Aufbau der Multiplizieranordnung 6 wesentlich vereinfacht ist. Insbesondere wird nämlich in diesem Ausführungsbeispiel die Muitiplizieranordnung durch ein erstes System von UND-Toren 37(o)-37(N-1) gebildet, deren einer Eingang auf die in der Figur angegebene Art und Weise je mit dem Schieberegister 2 und deren Ausgänge mit einem ODER-Tor 38 verbunden sind, sowie durch ein zweites System von UND-Toren 39(θ)-39(N-1), deren einer Eingang auf die in der Figur angegebene Art und Weise je mit der Verzögerungsanordnung 9 und deren Ausgänge mit einem ODER-Tor 4O verbunden sind.

Diesen UND-Toren werden über Taktimpulseingänge Taktimpuls e zugeführt, die für die UND-Tore mit demselben eingeklammerten Index, beispielsweise 37(i) und 39(i) gleichzeitig auftreten und für die UND-Tore mit ungleichen Indizes nacheinander. Dabei wird der erste Taktimpuls den UND-Toren mit dem Index (θ) und der letzte Taktimpuls der N Taktimpulse den UND-Toren mit dem Index (Ν-"!) zugeführt. Auf diese Weise tritt bei einem gegebenen Taktimpuls*; der N Taktimpulse am Ausgang des ODER-Tores 38 ein DM-Bit auf, das auch hier als Polaritätsbit eines Schrittgrössencodewortes betrachtet wird, das, wie bereits erwähnt, in diesem Ausführungsbeispiel ausschliesslich eine ganze Zweier-

50 98 3 0/0869 "■.

PIIN 7300

potenz 1st. Von dem zu dem DM-BIt am Ausgang des ODER-Tpres 38 gehörenden Schrittgrössencodewortes tritt nun gleichzeitig der Exponent der Grundzahl zwei am Ausgang des ODER-Tores 4o auf, und zwar mit den Bits in Reihe. Dieser 2-Bit-binärcodierte Exponent wird einer UmsetzanOrdnung 41 zugeführt, die diesen 2-Bit-Exponent in eine 4-Bit-Zahl umwandelt, wobei höchstens ein Bit den Binärwert "1" hat.

Die genannte Umsetzanordnung 41 wird in diesem Ausführungsbeispiel durch ein Register mit zwei Schieberegisterelementen 42(o) und 42(i) und eine Anzahl UND-Tore 43(θ)-43(3) gebildet, deren Ausgänge auf die in der Figur angegebene Art und Weise mit den Registerelementen 42(o) und 42(i) verbunden sind₈ wobei die UND-Tore 43(i) und 43(2) mit je einem Sperreingang versehen sind und das UND-Tor 43(O) mit zwei Sperreingängen. Wird nun das am wenigsten signifikante Bit des Exponenten in das Registerelement 42(o) eingeschrieben, so liefern bei einem Exponenten 00 die Ausgänge 4i(o)-4i(3) dieser UND-Tore *β(θ) -43(3) die Binärwerte 1000; bei zum Beispiel einem Exponenten 10 die Werte 0010 und bei einem Exponenten 11 die Werte 0001.

Die auf diese Weise erhaltenen binären Werte werden einem dritten System von UND-Tor.en 44(o) -44(15) zugeführt. Insbesondere sind dazu die

509830/086 9

PIIN 7300

δ. 1.75

Ausgangsleitungen 4ΐ(θ) -4ΐ(3) auf die in der Figur angegebene Weise mit Steuerimpulseingängen dieser, UND-Tore hh(o)-hk(i5) verbunden. Diesen UND-Toren werden zugleich die Filterkoeffizienten zugeführt, die dabei ebenfalls in den vorhergehenden Ausführungsbeispielen durch Codeworte mit vier "Grössen"-Bits und einen Polaritätsbit gebildet werden. Die Bits dieser Codeworte werden in dem Ausführungsbeispiel über parallele Ausgänge der Quelle 5 entnommen,· die die erforderlichen Filterkoeffizienten nacheinander (in Reihe) liefert. Diese Quelle ist dazu mit einem Polaritätsbitausgang 5 (p) und mit vier Ausgängen 5(o)-.5(3) für die Grössenbits versehen. Das am wenigsten signifikante Koeffizientenbit tritt dabei am Ausgang 5(θ) und das signifikanteste Bit am Ausgang 5(3) auf. Diese Ausgänge 5(θ)-5(3) der Quelle 5 sind auf die in der Figur angegebene Art und Weise mit einem zweiten Eingang der UND-Tore kh(0)-hh(i5) und die Ausgänge der UND-Tore 44(1+-44(14) ihrerseits auf die angegebene Art und Weise mit Eingängen der ODER-Tore 45(i) -^5(5) verbunden, wodurch nun gleichzeitig an den Ausgängen 46(o) und h6(6) der UND-Tore 44(θ) und 44(15) und an den Ausgängen 46(i)-46(5) der ODER-Tore ^5(i)-45(5) Binärwerte "1" und "0" auftreten. Diese Binärwerte "1" und "0" bilden nun zusammen die "Grössen"-Bits

509830/0 869

PHF 7300

8.1.75

eines zweiten Codevrortes ζ (i) mit Parallelbits,

n^v ' '

wobei die Signifikanz des Bits durch die Rangnummer des Ausganges gegeben wird. Das bedeutet, dass beispielsweise ein am Ausgang k6(3) auftretendes 1-Bit

im Codewort ζ (i) den Wert 2³ hat. Das Polaritätsbit n^v '

dieses Codewortes ζ (i) wird einem Modulo-2-Tor entnommen, dem über zwei Eingänge das vom ODER-Tor 38 gelieferte DM-Bit und das am Ausgang 5(p) der Quelle 5 auftretende Polaritätsbit des Filterkoeffizienten zugeführt wird.

Im dargestellten Ausführungsbeispiel findet auf diese Weise durch die Zusammenarbeit der Umsatzanordnung 41, des dritten Systems von UND-. Toren kk(θ) -44(15) und der ODER-Tore 45(i)'-^5(5) die Multiplizierer des Filterkoeffizienten, der Schrittgrösse und des DM-Bits statt. Wird nämlich insbesondere der Inhalt des Schieberegisterelementes 2(i>5 dem Ausgang des ODER-Tor es 38 zugeführt, so wird gleichzeitig der Exponent der zu diesem DM-Bit gehörenden Schrittgrösse dem Ausgang des ODER-Tores hO zugeführt. lsi; nun beispielsweise das DM-Bit ein "O"-Bit (eine negative Polarität kennzeichnend) und hat der Exponent den Binärwert 00 (Einheitsschrittgrösse) und der Filterkoeffizient den Binärwert 1011 (mit dem ersten Bit als am wenigsten signifikanten Bit), mit negativer Polarität (eben-

&09830/0869 .

fun 7300

B 1.75

falls durch ein "O"-Bit gekennzeichnet), so tritt am Ausgang 41 (θ) der Anordnung 41 eine binäre "1" auf und das zweite Codewort ζ (i) hat den Binärwert

n^v '

1011000, in dem das erste Bit das am Ausgang 46 (θ) auftretende, am wenigsten signifikante Bit darstellt. Die Polarität dieses Codewortes wird durch ein vom Modulo-2-Tor 47 gelieferte "1"-Bit, das die positive Polarität kennzeichnet, bestimmt.

Wird im Gegensatz zum Obenstehenden der Exponent durch die Binärzahl 11 gegeben (d.h. eine Schrittgrösse entsprechend acht Einheiten), so wird bei demselben Filterkoeffizienten 1011 das Codewort ζ (i) durch die Binärzahl 0001011 gegeben; Gegenüber dem obenstehenden Beispiel bedeutet dies eine Multiplikation des Filterkoeffizienten mit einem Faktor acht und folglich mit dem Wert der Schrittgrösse. In diesem Ausführungsbeispiel ist also die Multiplikation reduziert auf eine Verschiebung der Bits des Filterkoeffizienten längs paralleler Ausgänge der Multiplizieranordnung 6 über eine Anzahl Stellen, die durch den Exponenten der Zweierpotenz in der Schrittgrösse gegeben ist.

Der in diesem Ausführungsbeispiel nach Fig. 7 verwendete Schrittgrössenregelkreis ist in Fig. 8 detailliert dargestellt. Dieser Regelkreis enthält ein Schieberegister 48 mit drei Schiebere-

50983Q/0869 .

PHN 7300

S±sterelementen 48(θ), 48(1) und 48(2), die je zwei Ausgänge Q und Q aufweisen, die zueinander invertierte Signale führen. Auch enthält dieser Schritt- / grössenregelkreis zwei Systeme von NAND-Schaltungen 49, 50, 51 und 52,-53,54. Die Schaltungen 49, 50, sind auf die in der Figur angegebene Art und Weise miteinander und mit den Ausgängen Q und Q der drei Schieberegisterelemente 4δ(θ), 48(1) und 48(2) verbunden und die Schaltungen 52, 33 und 54 sind ebenfalls auf die in der Figur angegebene Art und Weise miteinander und mit den Ausgängen Q und Q der zwei ersten Schieberegisterelemente 48(θ) und 48(1) verbunden. In diesem Ausführungsbeispiel tritt nun jeweils nach dem Auftreten von drei einander entsprechenden DM-Bite (entweder "1"-Bits, oder "O"-Bits) an dem Ausgang der NAND-Schaltung 51 ein Impuls auf, während jeweils nach dem Auftreten von zwei voneinander abweichenden DM-Bits (entweder eine Kombination von 0,1 Bits oder eine Kombination von 1,0 Bits) ein Impuls am Ausgang der NAND-Schaltung 54 auftritt. Die am Ausgang der Schaltung 51 auftretenden Impulse kennzeichnen einen ständigen Anstieg des ursprünglichen analogen _rSignals und werden zum Vergrössern der Schrittgrösse benutzt. Die am Ausgang der Schaltung 51 auftretenden Impulse kennzeichnen die übergänge des Signals von einem zunehmenden

509830/0869 . ·

-ko nus 7300 8.1.75

Vert zu einem abnehmenden ¥ert oder umgekehrt, und sie werden zum Verringern der Schrittgrösse benutzt. Dazu werden die Ausgangsimpulse dieser Schaltung 54 dem 'Rückzähleingang eines Zweirichtungszählers 55 zugeführt, der in diesem Ausführungsbeispiel als 2-Bit-Zweirichtungszähler ausgebildet ist und dem als Vorwärtszählimpulse die Ausgangsimpulse der Schal-; tung 51 zugeführt werden. Die Zäh^steilung dieses Zählers gibt nun den genannten binärcodierten Exponenten in der Schrittgrösse an und wird periodisch mit der Periode T über eine vom Taktimpulsgenerator 3 gesteuerte, übertragungsschaltung 56 in das in Fig. 7 dargestellte Registerelement 9(o) eingeschrieben.

Aus dem Obenstehenden dürfte es einleuchten, dass, wenn keine der obengenannten Zustände im Register 48 auftritt, die Zählstellung des Zählers 55 ungeändert bleibt.

Es sei noch bemerkt, dass in den Ausführungsbeispielen der Fig. 1, 4 und 7 die Verzögerungsanordnung 2 und in den Fig. 1 und 7 die Verzögerungsanordnung 9 auch in einer umlaufend gekoppelten Version ausgebildet werden können, wodurch in Fig. 7 die UND-Tore 37 (o)-37(N-1) und 39(o)-39(N-1) sowie die ODER-Tore 38 und 4o fortfallen können und in den Fig. 1 und k die Anzahl Multiplizierer verringert werden kann. Auch können diese Verzögerungsanord-

509830/0869

PHN 7300 8.1.75

nungen je als RAM (Random Access Memory) ausgebildet werden. .

Obschon in den jeweiligen Ausführungsbeispielen vorausgesetzt wurde, dass die zusammenstellenden Bits der jeweiligen Codeworte in Reihe oder parallel auftreten, können diese Bits auch parallel bzw. in Reihe auftreten. Für die Anordnung nach Fig. 1 bedeutet dies jedoch, dass die in Fig. 3 dargestellte Multiplizieranordnung zusätzlich mit mindestens einem Reihen-Parallelwandler für die Schrittgrössenbits versehen werden muss.

Auch sei bemerkt, dass die Zusammenfügungsanordnung 7» die in den obenstehenden Ausführungsformen als AddieranOrdnung oder als Akkumulator bezeichnet worden ist und eine integrierende Funktion erfüllt, auch als rekursives Digitalfilter erster Ordnung ausgebildet werden kann, dem die Codeworte ζ (i) für i = 0,...N-1 zugeführt werden und von der der Eingangssummenerzeuger zuerst die Summe

N-1 ' N-1

y ζ (i) + c y ζ -.(i) bestimmt, bevor die

iTo ⁿ t^ö ^η~^Ί

Schrittgrösse s(nT) abgegeben wird (vergleiche das Netzwerk 15 in Fig. 2) .

Ein rekursives Digitalfilter kann auch statt des in Fig. k durch die Verzögerungsanordnung 2, die Multiplizieranordnung 6 und die Zusammen-

509830/0869

PHN 7300 • · · _ 3.1.75

fügungsanordnung 7 gebildeten nicht-rekursiven Digitalfilters verwendet werden.

Obschon die dargestellten Ausführungsbei-

spiele die Umwandlung eines komprimierten DM-Signals in ein PCM-Signal beschreiben, kann jedes dieser Ausführungsbeispiele auch zum Umwandeln eines komprimierten DPCM-Signals in ein PCM-Signal verwendet werden, wobei dann jedoch die Speicherkapazität der Schieberegisterelemente 2(i) zu Mehr-Bit-Worten ausgebaut werden muss, und das Schieberegister 2 nach den Fig. 1, 5 und 7 kann dann durch eine Verzögerungsanordnung ersetzt werden, die der Verzögerungsanordnung 9 entspricht.

Auch sei bemerkt, dass die betrachteten Codeworte statt in "sign-magnitude" auch in einer anderen Darstellungsweise gegeben werden können; beispielsweise in der "two's complement of one's complement"-Darstellung. Für das durch die Kombination des DM-Bits und des zugehörenden Schrittgrössencodewortes in "sign-magnitude" gegebenen Codewort wird dann jedoch die Umsetzung durchgeführt werden

müssen, wobei dieses in "sign-magnitude" gegebene Codewort in ein Codewort in beispielsweise der genannten "two's complement"-Darstellung umgewandelt wird.

Ist das deltamodulierte Signal, das in den

509830/0869 .

_ 43 - ■

.PHN 7300 8.1.75

Ausführungsbeispielen dem Eingangskreis 1 zugeführt wird, mittels Sigma-Deltamodulation erhalten, so kann die integrierende Funktion der ZusammenfügungsanOrdnung 7 vermieden und diese Zusammenfügungsanordnung 7 jeweils, nachdem ein neues DM-Bit der Anordnung zugeführt worden ist, in die Nullstellung zurückgesetzt und vorher jeweils ausgelesen werden. In diesem Spezialfall von SigmaT-Deltamodulation, wobei ebenfalls vorausgesetzt wird, dass die Frequenz, mit der die PCM-Worte y(nRT) auftreten, um einen Faktor R kleiner ist als die Frequenz, mit der die DM-Bits x(nT) auftreten, können in den Registern 1 und 9 in den Fig. 1 und 7 sowie in dem Register 1 in den Fig. h und 5 erst R neue Codeworte (entweder DM-Bits oder Schrittgrössencodeworte) eingeschrieben werden beim gleichzeitigen Weiterschieben des bereits vorhandenen Inhaltes dieser Register, bevor die erforderliche Multiplikationen und Additionen durchgeführt werden» Dadurch kann eine zusätzliche Erhöhung der Bearbeitungsgeschwindigkeit erhalten werden.

509830/0869

Claims

- hk -

PHN 7300 S . 1.75

PATENTANSPRÜCHE:

f 1 · ) Digitale Anordnung zum Umwandeln eines komprimierten deltamodulierten Signals in ein pulscodemoduliertes (PCM)-Signal, wobei das komprimierte deltamodulierte Signal nach einem vorbestimmten Verfahren einer geregelten Schrittgrösse kodiert ist und durch eine Folge mit einer ersten Abtastfrequenz auftretender Codeworte gebildet wird, die je aus mindestens einem Bit bestehen und das pulscodemodulierte (PCM)-Signal durch eine Folge mit einer zweiten Abtastfrequenz auftretender Mehr-Bit-Codeworte gebildet wird, wobei die zweite Abtastfrequenz ein Bruchteil der Abtastfrequenz ist, mit der die Codeworte im deltamodulierten Signal auftreten, dadurch gekennzeichnet, dass die Anordnung einen das komprimierte deltamodulierte Signal erhaltenden Eingangskreis mit einer Verzögerungsanordnung enthält, in die für jedes der Codeworte im deltamodulierten Signal ein Hilfscodewort eingeschrieben wird, und ferner einen Taktimpulsgenerator zum Erzeugen von Steuerimpulsen, die der genannten Verzögerungsanordnung zur Steuerung der Verzögerungszeit zugeführt werden, einen digitalen Schrittgrössenregelkreis, dem das deltamodulierte Signal zum Erzeugen eines digital kodierten Schrittgrössenwertes für jedes der Codeworte im deltamodulierten Signal zugeführt wird,

509830/0 8 69

PHW 7300 Ö.1.75

eine Quelle für eine gegebene Anzahl digital kodierter Filterkoeffizienten, '■·..; t eine Multiplizieranordnung, der die Hilfscodeworte und die Filterkoeffizienten zum Erzeugen einer der Anzahl Filterkoeffizienten entsprechenden Anzahl zweiter Codeworte zugeführt werden, die je das digitale Produkt aus einem Codewort im deltamodulierten Signal, einem zugehörenden, vom Schrittgrössenregelkreis bestimmten Schrittgrössewort und einem Filterkoeffizienten angeben, einer Zu s ammenfügungs anordnung enthält, der die zweiten Codeworte zur Summierung zugeführt werden und die durch Taktimpulse mit einer Periode gleich einem ganzen Vielfachen der Abtastperiode des Taktimpulsgenerators gesteuert wird, wobei durch diese Taktimpulse die Zusammenfügungsanordnung periodisch Codeworte abgibt, die das PCM-Signal bilden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungsanordnung durch eine Kaskadenschaltung aus N Verzögerungselementen gebildet wird, wobei in jedem dieser Elemente ein Codewort einer Folge von N Codeworten des deltamodulierten Signals gespeichert wird. 3· Schaltungsanordnung nach Anspruch 1 odfer 2, dadurch gekennzeichnet, dass der Schrittgrössenregelkreis an eine zweite Verzögerungsanordnung mit

50 9830/0869 "

HiN 7300 S.1.75

N zweiten Verzögerungselementen angeschlossen ist, wobei in jedem dieser Elemente ein Schrittgrössencodewort einer Folge von N Schrittgrössencodeworten gespeichert wird.

h. Schaltungsanordnung nach Anspruch 2 oder 3j dadurch gekennzeichnet, dass der Ausgang der ersten Verzögerungsanordnung mit ihrem Eingang gekoppelt ist.

5. ' Schaltungsanordnung nach Anspruch 1, 2 oder h, dadurch gekennzeichnet, dass der Eingangskreis eine zweite Multiplizieranordnung enthält, der das deltamodulierte Signal und die Schrittgrössen zur Multiplikation eines Codewortes des deltamodulierten Signals mit einem dazugehörenden Schrittgrossencodeworts zugeführt werden, von welcher zweiten Multiplizieranordnung der Ausgang mit dem Eingang der Verzögerungsanordnung gekoppelt ist.

6. Schaltungsanordnung nach Anspruch 1, 2 oder 3» dadurch gekennzeichnet, dass die Multiplizieranordnung durch N Multiplizierelemente gebildet wird, wobei jedem dieser Teile ein Codewort des deltamodulierten Signals, ein zu diesem Codewort gehörendes vom Schrittgrössenregelkreis geliefertes Schrittgrössecodewort und ein von der genannten Quelle herrührender Filterkoeffizient zum Erzeugen der zweiten Codeworte zugeführt wird, welche Multi-

509830/0869

PHN 7300 S.1.75

plizieranordnungen je mit einem Ausgang mit einem Eingang der Zusammenfügungsanordnung verbunden sind, die als integrierendes Netzwerk ausgebildet ist.

7. Schaltungsanordnung nach Anspruch 2, 3 und h, dadurch gekennzeichnet, dass von einem der Verzögerungselemente der Ausgang mit einem Eingang der Multiplizieranoi'dnung gekoppelt ist.

8. Schaltungsanordnung nach Anspruch 71 dadurch gekennzeichnet, dass der Schrittgrösserujregelkreis mit einem Eingang an den Eingang des Verzögerungselements angeschlossen ist, der zu der Verzögerungsanordnung gehört, in der die Codeworte des genannten deltamodulierten Signals gespeichert sind.

9. Schaltungsanordnung nach einem der vorstehenden Ansprüche , wobei die zu einem Codewort im deltamodulierten Signal gehörende Schrittgrösse durch eine ganze Zweierpotenz gegeben wird, dadurch gekennzeichnet, dass der SchrittgrÖssenregelkreis Codeworte erzeugt, die den Exponenten der Grundzahl zwei in der betrachteten Schrittgrösse kennzeichnen, welche letztgenannten Codeworte einer UmsetzanOrdnung zugeführt werden.

50983Ü/0869