DE2551797A1

DE2551797A1 - Mit ladungsuebertragung arbeitender speicher

Info

Publication number: DE2551797A1
Application number: DE19752551797
Authority: DE
Inventors: Walter Frank Kosonocky; Donald Jon Sauer
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1974-11-18
Filing date: 1975-11-18
Publication date: 1976-05-20
Also published as: NL183066B; DE2551797B2; NL7513404A; JPS5723959B2; AU8645375A; GB1516744A; US3967254A; FR2291577B1; JPS5173841A; FR2291577A1; CA1070015A; DE2551797C3; NL183066C

Description

Filed: 18 November 1974

RCA Corporation, New York, N.Y. (V.St.A.)

Mit Ladungsübertragung arbeitender Speicher.

Die vorliegende Erfindung betrifft einen mit Ladungsübertragung arbeitenden Speicher gemäß dem Oberbegriff des Patentanspruchs 1.

Wieviel Information in einer vorgegebenen Fläche eines mit Ladungsübertragung arbeitenden, ladungsgekoppelte Einrichtungen enthaltenden Speicher für Serien-Parallel-Serienbetrieb gespeichert werden kann, hängt unter anderem davon ab, wie groß der von Mitte zu Mitte gerechnete Mindestabstand zwischen den Kanälen sein muß, d.h. wie nahe diese beieinander angeordnet werden können. Bei einem solchen Speicher, der eine Speichermatrix und ein Ausgangsregister enthält, werden die Wörter von der Speichermatrix parallel in das Ausgangsregister übertragen. Es ist daher üblich, die verschiedenen Stufen des Ausgangsregisters bezüglich der einzelnen Kanäle der Matrix auszurichten. Dies bedeutet jedoch, daß der von Mitte zu Mitte gerechnete Abstand zwischen den Kanälen nicht kleiner sein kann als die Länge einer Stufe des Ausgangsregisters.

Der vorliegenden Erfindung liegt in erster Linie die Aufgabe zugrunde, die Informationsspeicherdichte von mit Ladungsübertragung arbeitenden Speichern zu erhöhen.

609821/079S

Diese Aufgabe wird bei einem Speicher der eingangs genannten Art gemäß der Erfindung durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Durch die Erfindung läßt sich auf einer vorgegebenen Fläche eines mit Ladungsübertragung arbeitenden Speichers wesentlich mehr Information speichern als bei vergleichbaren bekannten Speichern.

Bei dem Speicher gemäß der Erfindung benötigt nämlich jeder Kanal der Matrix weniger als eine vollständige Registerstufe und im Grenzfalle fluchtet jeder Kanal nur mit 1/N-tel einer Registerstufe, wobei N die Anzahl der Phasen ist, die zur Steuerung des Ausgangsregisters verwendet werden. Die letzte Zeile der Matrix ist mit dem Ausgangsregister über eine Gatter-, Schaltwerk- oder Torschaltungsanordnung gekoppelt, die den Inhalt dieser letzten Zeile in Teilen von jeweils 1/N-tel bis einem halben Wort auf einmal überträgt. Sie enthält ferner eine Anordnung, mit der ein etwaiger Wortrest während des Herausschiebens eines Teiles des Wortes aus dem Ausgangsregister gespeichert werden kann und eine Anordnung, mit der während einer solchen Verschiebung ein Potentialwall oder eine Potential sperre zwischen der letzten Zeile und dem Ausgangsregister erzeugt werden kann.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert, dabei werden auch noch weitere Merkmale und Vorteile der Erfindung zur Sprache kommen. Es zeigen:

Fig. 1 eine schematische Darstellung eines Serien-Parallel-Serien-Speichers gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2 eine Draufsicht auf einen Teil einer Ausführungsform des Speichers gemäß Fig. 1, mit Einzelheiten eines Ausgangsschaltwerks;

Fig. 3 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Anordnung gemäß Fig. 2 Bezug genommen wird;

60-9821/0798

Fig. 4 und 5 graphische Darstellungen von Oberflächenpotentialprofilen, wie sie im Betrieb der Anordnung gemäß Fig. 2 auftreten;

Fig. 6 eine Draufsicht auf ein Ausgangsschaltwerk gemäß einem anderen Ausführungsbeispiel der Erfindung;

Fig. 7 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Arbeitsweise der Anordnung gemäß Fig. 6 Bezug genommen wird;

Fig. 8 eine Draufsicht auf einen mit ladungsgekoppelten Einrichtungen arbeitenden Serien-Parallel-Serien-Speicher ("SPS-CXJD-Speicher") gemäß einer weiteren Ausführungsform der Erfindung;

Fig. 9 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Anordnung gemäß Fig. 8 Bezug genommen wird;

Fig. 10 eine graphische Darstellung von Oberflächenpotentialprofilen, wie sie im Betrieb der Anordnung gemäß Fig. 8 auftreten;

Fig. 11 eine schematische Darstellung eines Speichers gemäß wieder einem anderen Ausführungsbeispiel der Erfindung und

Fig. 12 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Ausführungsform gemäß Fig. 1 Bezug genommen wird.

Der in Fig. 1 dargestellte Speicher enthält ein Eingangsregister 10, eine Speichermatrix 12 und eine Eingangstorschaltungsanordnung 14 zur parallelen übertragung von Information aus dem Eingangsregister in die Speichermatrix. Die Einrichtung enthält ferner ein in Fig. 1 nur schematisch dargestelltes Ausgangsschaltwerk 16 (Ausgangstorschaltungsanordnung) , das als Einzelstruktur dargestellt ist, in Wirklichkeit aber mehrere Gate-Elektroden enthält und in Verbindung mit den verschiedenen Ausführungsbeispielen der Erfindung noch genauer

609821/0790

erläutert werden wird. Mit dem Ausgangsschaltwerk 16 wird die unter der letzten Elektrode der Matrix 12 gespeicherte Information in ein Ausgangsregister 18 übertragen. Der Inhalt des Ausgangsregisters 18 wird über eine Auffrischungs- oder Regenerierungsstufe 20 seriell zu einer Schaltstufe 22 übertragen.

Die Schaltstufe 22 kann Transistorschaltungen und/oder verschiedene ladungsgekoppelte (CCD-)Anordnungen enthalten, die, wie schematisch durch das Symbol "CV" und eine Leitung 24 angedeutet ist, die von der Regenerierungsstufe 20 abgegebenen Ladungssignale unter Steuerung durch eine oder mehrere Steuerspannungen CV entweder einer Ausgangsleitung 26 oder einer zu einer Eingangsstufe 32 führenden Leitung 28 zuführen. Der Schaltstufe 22 kann außerdem über eine Leitung 30 Eingangsinformation zugeführt werden» Es sei hervorgehoben, daß mehr als eine Steuerspannung CV und mehr als eine Leistung 24 vorhanden sein können.

Im Betrieb des Speichersystems gemäß Fig. 1 wird die Eingangsinformation zuerst seriell über die Leitung 30 und die Schaltstufe 22 der Eingangsstufe 32 des Eingangsregisters 10 zugeführt. Bei diesem Register kann es sich, wie dargestellt, um ein Zweiphasenregister handeln, dessen Stufenzahl gleich der Hälfte der Anzahl der Kanäle der Speichermatrix .12 ist. Bei der schematischen Darstellung in Fig. 1 hat das Register 10 sechs Stufen während die Speichermatrix 12 zwölf Kanäle aufweist.

Eine Stufe eines Zweiphasenregisters umfaßt eine Elektrodenanordnung für die erste Phase Φ-, und eine Elektrodenanordnung für die zweite Phase Φ,-·

Wenn das Eingangsregister voll ist, also 6 Ladungspakete enthält (von denen angenommen werden kann, daß sie unter den Φ ,.,-Elektroden gespeichert sind) , werden diese 6 Ladungspakete über die Eingangstorschaltungsanordnung 14 in die Speicherplätze unter der ersten Elektrode 34 der Matrix übertragen. Die Übertragung erfolgt durch einen der Eingangstorschaltungsanordnung zugeführten Impuls G-I. (In der Praxis kann die Elektrode 14 aus einer einzigen Gate-Elektrode bestehen oder sie

609821/0796

kann zwei Teilelektroden enthalten. Im letzteren Falle würde G-I dann zwei Steuerimpulse G-IA und G-IB für die Ansteuerung der beiden Teilelektroden enthalten. Eine solche Anordnung ist in Fig. 8 dargestellt und weiter unten erläutert.) Beim vorliegenden Beispiel soll angenommen werden, daß der Speicher ein N-Substrat (P-Kanäle) hat und im Oberflächenkanalbetrieb arbeitet (also mit Löchern als Minoritätsträgern), und der die übertragung bewirkende Steuerimpuls G-I (bzw. die Steuerimpulse) sind dann negativ. Es soll ferner angenommen werden, daß sich, die Elektrode 34 zu diesem Zeitpunkt auf einem negativen Potential befindet und daß die übrigen B-Phase-Elektroden auf einem vergleichsweise positiveren Potential liegen.

Nachdem die erste halbe Zeile der Information in der beschriebenen Weise übertragen worden ist, wird die andere Hälfte der Zeile seriell über die Leitung 30, die Schaltstufe 42 und die Eingangsstufe 32 in das Eingangsregister 10 eingespeist. Die Eingangstorschaltungsanordnung 14 wird auf einer solchen Spannung gehalten, daß das Register während dieser Informationsübertragung von der Elektrode 34 isoliert ist. Die Phasenspannungen φ und Φ_Α2 werden so gesteuert, daß die zweite Hälfte des Wortes schließlich unter den Φ „-Elektroden des Eingangsregisters 10 gespeichert ist. Bei Zuführung des Impulses (oder der Impulse) G-I wird dann diese zweite Worthälfte, verschachtelt mit der ersten Worthälfte, in die Speicherplätze unter der Elektrode 34 verschoben, so daß nun das ganze Wort unter der Elektrode 34 gespeichert ist. Nun wird die Spannung *_B4an der Elektrode 34 positiver und die Spannung Φ ₃ an der folgenden Elektrode 36 negativer gemacht um die erste Informationszeile von den Plätzen unter der Elektrode 34 in die Plätze unter der Elektrode 36 zu übertragen.

Die beschriebenen Vorgänge wiederholen sich für die erste Hälfte des zweiten Wortes, dann für die zweite Hälfte des zweiten Wortes und für die erste und zweite Hälfte des dritten Wortes. Das ganze erste Wort ist dann unter einer dritten

609821/0 79 6

-fr-Elektrode 38 gespeichert, das ganze zweite Wort unter der Elektrode 36 und das ganze erste Wort unter der Elektrode 34. Das vierte Wort besteht bei dieser Ausführungsform aus lauter Nullen, was einfach dadurch simuliert werden kann, daß man nun den Impuls Φ . zuführt. Hierdurch wird unter die Elektrode 41 die Ladung unter der Elektrode 40 übertragen, so daß unter der Elektrode 40 keine Ladung verbleibt. Gleichzeitig wird das im Register 10 vorhandene neue Wort über die Eingangstorschaltung sanordnung 14 unter die Elektrode 34 gebracht usw. Von den ersten fünf Zeilen enthalten also nun die Reihen 1-3 und 5 Ladungssignale (unter den Elektroden 34, 36, 38 und 41) während die Zeile 4 keine Ladungssignale (unter der Elektrode 40) enthält.

Die oben beschriebenen Schritte werden nun sooft wiederholt, bis die Speichermatrix 12 ganz gefüllt ist, d.h. es werden jeweils drei von vier Zeilen gefüllt während eine der vier Zeilen leer bleibt.

Nun steht das Problem an, wie die einzelnen Wörter von den Plätzen unter der Elektrode oder der Elektrodenanordnung 42 in das Ausgangs reg ister 38 übertragen werden sollen. Im vorliegenden Falle wird jeweils ein halbes Wort auf einmal durch das Ausgangsgatter oder Ausgangsschaltwerk 16 zum Ausgangsregister übertragen. Immer wenn das Ausgangsregister ein halbes Wort erhalten hat, wird dieses seriell aus dem Register herausgelesen und das nächste halbe Wort wird dann von den Plätzen unter der Elektrode 42 parallel in das Ausgangsregister 18 übergeführt. Es liegt hier offensichtlich ein ganz anderes Problem vor als bei der übertragung der halben Wörter vom Eingang in die Matrix. Dort war ja jeweils nur ein halbes Wort im Eingangsregister 10 gespeichert und wenn sich dieses halbe Wort unter den Φ-.-Elektroden befand, wurde es in die eine Gruppe aus alternierenden Kanälen unter der Elektrode 34 der Matrix 12 übertragen während die übertragung bei der Speicherung unter den #_A2 ^y-Elektroden ohne Schwierigkeiten in die andere

609821/0798

Gruppe aus alternierenden Kanälen unter der Elektrode 34 erfolgte. Bei der Übertragung in das Ausgangsregister 18 ist jedoch das ganze Wort vorhanden und es müssen Maßnahmen getroffen werden, um nur eine Hälfte dieses Wortes zu übertragen während gleichzeitig verhindert werden muß, daß die andere Hälfte, die mit der ersten verschachtelt ist, zum Ausgangsregister abwandert und beim Betrieb des Ausgangsregisters gestört wird.

Fig. 2 zeigt eine Möglichkeit, wie das oben geschilderte Problem gemäß der vorliegenden Erfindung gelöst werden kann. Es sind nur die letzten beiden Elektrodenanordnungen (Zeilen) der Speichermatrix 12 dargestellt. Die Elektrodenanordnung 42 besteht, wie ersichtlich, aus einem Paar von Elektroden 42a, 42b, von denen sich die Elektrode 42b näher am Substrat befindet als die Elektrode 42a. Die Elektrode 42a übt also die Funktion einer Obertragungs- oder Transfer-Elektrode aus während die Elektrode 42b als Speicherelektrode arbeitet. Die beiden Elektroden können aus polykristallinem oder Polysilicium bestehen oder eine der Elektroden, z.B. die Elektrode 42a, kann aus Metall, wie Aluminium, und die andere Elektrode 42b aus Polysilicium hergestellt werden. Die Elektrode 42b ist nicht einfach rechteckförmig, sie enthält vielmehr Vorsprünge oder Finger, von denen drei Finger 42b-l, 42b-2 und 42b-3 dargestellt sind. Das Ausgangsschaltwerk 16 des Speichers gemäß Fig. 1 enthält vier getrennte Elektroden 16-1, 16-2, 16-3 und 16-4. Die Elektroden 16-1, 16-2 und 16-4 sind rechteckförmig. Die Elektrode 16-3 hat dagegen Finger, von denen zwei Finger 16a und 16b dargestellt sind, die mit den Fingern der Elektrode 42b verzahnt sind. Die Finger 16a und 16b reichen unter die Elektrode 16-1 und die Finger der Elektrode 42b reichen unter die Elektrode 16-2.

Das Ausgangsregister 18 wird ebenfalls durch Elektrodenpaare gebildet. Es fluchtet immer diejenige Elektrode des Paares mit dem Kanal, die sich näher am Substrat befindet. Mit dem Kanal 51 fluchtet also die Elektrode 50b, mit dem Kanal 53 die

609821 /079B

Elektrode 52b usw. Wie bei der Matrix kann die Konstruktion ausschließlich aus Polysilicium bestehen oder die weiter vom Substrat entfernten Elektroden (Transfer-Elektroden) können aus einem Metall, wie Aluminium, und die sich näher am Substrat befindlichen Elektroden können aus Polysilicium bestehen.

Bei der folgenden Erläuterung der Arbeitsweise der Anordnung gemäß Fig. 2 wird auf die Fig. 3, 4 und 5 Bezug genommen. Als erstes sollen die Kanäle, die zu den 9„^-Elektroden des Ausgangsregisters führen, d.h. zu den Elektroden 52 und 56, betrachtet werden. Die Oberflächenprofile für die Elektroden des Kanals 53, der zur Elektrode 52b führt, sind in Fig. 4 dargestellt. Wie auch aus Fig. 3 entnommen werden kann, soll für die folgende Erläuterung angenommen werden, daß sich 32 Kanäle in der Anordnung befinden und daß das Eingangs- und das Ausgangsregister jeweils 16 Stufen haben.

Es sei ferner angenommen, daß im Zeitpunkt t_Q eine vollständige Informationszeile (ein vollständiges "Wort") unter der Elektrode 42b gespeichert ist. Beim Zeitpunkt t_Q handelt es sich um die "Bit-2"-Zeit. Im Zeitpunkt t_x, der der "Bit-15"-Zeit unmittelbar vorangeht, hat die »„^-Spannung wieder ihren Ruhewert angenommen. Die Substratvorspannung und/oder die Ruhevorspannung an den beiden Elektroden 42a, 42b sind jedoch so gewählt, daß unter der Elektrode 42b eine Potentialmulde verbleibt und.die vorher dort gespeicherten Ladungspakete auch dort gespeichert bleiben. Im Zeitpunkt t₂ sind die Spannungen G-2B und G-2C negativ. Der Finger 42b-2 der Elektrode 42b reicht unter die Elektrode 16-2, der die Spannung G-2B zugeführt ist. Die Potentialmulde unter der Elektrode 16-2 befindet sich daher neben der Restmulde unter 42b-2, so daß die Ladung zu der Mulde unter der Elektrode 16-2 wandert. Von dort fließt sie zu der tieferen Mulde unter der Elektrode 16-3, wie bei c) in Fig. 4 dargestellt ist.

Im Zeitpunkt t₃ ist die Spannung G-2D negativ, so daß die vorher unter der Elektrode 16-3 gespeicherte Ladung unter die

609 821/0798

Elektrode 16-4 und weiter unter die Elektrode 52b wandert, wie bei d) in Fig. 4 dargestellt ist. Im Zeitpunkt t₄ ist die Spannung Φρ. negativ und die Spannung G-2D ist noch negativ, so daß die unter der Elektrode 16-4 vorhandene Ladung unter die Elektrode 52b im Ausgangsregister wandert.

Bei jedem zweiten Kanal, wie den Kanälen 53 und 57, ist also das unter der Elektrode 42b der Speichermatrix 12 gespeicherte Ladungssignal zu den Φ-,.-Elektroden, wie den Elektroden 52b und 56b, des Ausgangsregisters 18 gewandert. Anschließend daran schieben die aufeinanderfolgenden mehrphasigen Spannungen Φ_. und Φ_₂ die halbe Informationszeile aus dem Ausgangsregister 18 heraus und durch die Regenerierungsstufe 20 (Fig. 1) zur Schaltstufe 22. Während dieser Übertragung (Bit-16- bis Bit-32-Zeit) ist G-2D relativ positiv, so daß die zweite Hälfte des Wortes, das durch die Elektrodenanordnung des Ausgangs-Schaltwerkes 16 gespeichert ist, durch die Phasenspannungen Φ₍__;1 und Φρ₂ nicht gestört wird, wie gleich näher ausgeführt werden soll. Von der Schaltstufe 22 wird die herausgelesene Worthälfte je nachdem Wert der Steuerspannung oder Steuerspannungen CV entweder an die Ausgangsleitung 26 (Fig. 1) weitergeleitet oder rückgespeichert (rezirkuliert) oder beides.

In Fig. 5 ist dargestellt, was in den übrigen Kanälen der Speichermatrix 12 geschieht. Im Zeitpunkt t_Q liegen im wesentlichen die gleichen Verhältnisse vor, wie sie in Fig. dargestellt sind. Man beachte jedoch, daß die Elektrode 42b in einem Kanal, wie dem Kanal 51, keine Verlängerung (Finger) hat. Dagegen hat die Elektrode 16-3 einen Finger 16a.

Während der Zeitspanne t.-tg befindet sich ein Potentialwall oder eine Potentialsperre unter der Elektrode 16-1. Die Information, die unter der Elektrode 42b im Kanal 51 gespeichert ist, bleibt also dort gespeichert. Man erinnere sich daran, daß im Zeitpunkt t_g das halbe Wort, das unter der Elektrode 42b in Kanälen, wie 53, gespeichert gewesen war,

60982 1/0796

in das Ausgangsregister 18 übertragen und aus diesen herausgelesen ist.

Zur Bit-Zeit 31 (Zeitpunkt t_) sind die Spannungen G-2A, G-2B und G-2C niedrig geworden. Dies hat bewirkt, daß die unter der Elektrode 42b vorhandene Information unter die Elektrode 16-3 übertragen worden ist. Dies ist bei c) in Fig. 5 dargestellt. Im Zeitpunkt tg haben die verschiedenen Spannungen, soweit sie hier interessieren, wieder ihre Ruhewerte und die Ladung bleibt unter der Elektrode 16-3 gespeichert. Im Zeitpunkt tq wird die Spannung G-2D negativ und dies bewirkt die übertragung der Ladung unter die Elektrode 16-4. Kurze Zeit später, während die Spannung G-2D noch negativ ist, wird der Impuls *_c2 negativ und der Impuls G-2D endet während Φ ₂ noch negativ ist. Das Ergebnis, nämlich das Potentialprofil im Zeitpunkt t_1Q (Fig. 3) ist in Fig. 5 bei f) dargestellt.

Zusammenfassend kann also gesagt werden, daß im Zeitpunkt t>₀, der Auftritt, nachdem das erste halbe Wort aus dem Ausgangsregister 18 heraustransportiert worden ist, das zweite halbe Wort in das Ausgangsregister übertragen wird. Die ganze Information, also ein vollständiges Wort, ist nun von den Plätzen unter der Elektrode 42b entfernt worden. Anschließend werden #_B1 und ♦„. negativ, wodurch ein anderes volles Wort unter die Elektrode 42b übertragen wird. Im Anschluß wird wieder durch die folgenden Spannungen i„₂ ^un^ *_cl die Hälfte des gespeicherten Wortes im Ausgangsregister über die Regenerierungsstufe 20 (Fig. 1) zur Schaltstufe 22 transportiert.

Fig. 6 zeigt eine andere Ausführungsform des Ausgangsschaltwerkes. Es enthält vier Gate-Elektroden 60-1, 60-2, 60-3 und 60-4, die alle rechteckförmig sind. Die Arbeitsweise des Ausgangsschaltwerks gemäß Fig. 6 ist etwas anders als die des Ausgangsschaltwerks gemäß Fig. 2 und soll im folgenden unter Bezugnahme auf Fig. 7 erläutert werden.

Im Zeitpunkt t_Q sollen Ladungen entsprechend der Information einer vollständigen Zeile unter der letzten Gate-Elektrode

609821 /0796

- Ii -

62b der Speichermatrix 12 gespeichert sein. Im Zeitpunkt t. liegen die Impulse G-2A, G-2B vor, so daß diese Ladungen unter die Elektrode 60-2 wandern. Im Zeitpunkt t₂ liegen die Impulse G-2C und G-2D an, so daß die vorher unter der Elektrode 60-2 gespeicherten Ladungen nun unter der Elektrode 6O-4 gespeichert werden. Im Zeitpunkt t^ liegt ein Impuls Φ . an, so daß die Ladungen, die in den zu den Φ_.-Elektroden führenden Kanälen unter diese Elektroden wandern. Beispielsweise wandert die im Kanal 64 vorhandene Ladung unter die Elektrode 66a und von dort zu der tieferen Mulde unter der Elektrode 66b.

Kurze Zeit später, im Zeitpunkt t., der vor dem Beginn des nächsten Impulses # ₂ liegt, werden die Impulse G-2B und G-2C erneut angelegt. Dies bewirkt, daß das halbe Wort, das noch unter der Elektrode 60-4 gespeichert verblieben war, wieder zurück unter die Elektrode 60-2 gelangt. Dieses halbe Wort wird deshalb wieder unter die Elektrode 60-2 zurückgeführt, damit die betreffenden Ladungssignale nicht durch die Spannung #_c2 von den Plätzen unter der Elektrode 60-4 unter die $_c2~ Elektroden des Ausgangsregisters transportiert werden, während das im Ausgangsregister befindliche halbe Wort zum Ausgangskreis dieses Registers übertragen wird. Nachdem das verbliebene halbe Wort wieder zurück zur Elektrode 60-2 transportiert worden ist, wird das im Ausgangsregister befindliche halbe Wort in Fig. 6 nach rechts verschoben, bis das Register leer ist. Während dieses Verschiebevorganges ist G-2D relativ positiv um einen Potentialwall zwischen dem Ausgangsregister und den restlichen Potentialmulden unter den Elektroden 6Ο-2 und 60-3 zu erzeugen.

Im Zeitpunkt t_g/ nachdem das Ausgangsregister vom ersten halben Wort entleert worden ist, treten die Impulse G-2C und G-2D wieder auf. Dies bewirkt, daß das zweite halbe Wort unter die Elektrode 60-4 wandert. Nun, im Zeitpunkt t^, wenn der nächste Impuls $_c2 auftritt, gelangt dieses halbe Wort unter die Φ »-Elektroden des Ausgangsregisters. Beispielsweise wandert

609821/0796

die im Kanal 68 gespeicherte Ladung von ihrem Platz unter der Elektrode 60-4 unter der Elektrode 70a hindurch unter die Elektrode 70b. Zur Vereinfachung der Taktimpulsschaltung kann man kurze Zeit später (Zeitpunkt t_ß) einen gestrichelt gezeichneten Impuls G-2C zuführen, notwendig-ist diese Maßnahme jedoch nicht. Es steht zwar keine Ladung zur Verfügung, die durch diesen Impuls bewegt werden könnte, die Impulsfolge ist jedoch nun symmetrischer und die Taktimpulsschaltung einfacher. Auf alle Fälle befindet sich nun das zweite halbe Wort im Ausgangsregister und wird dann anschließend durch aufeinanderfolgende Impulse $_C1/ $_r2 ^aus di^esem Register herausgeschoben.

Bei den beschriebenen Ausführungsbeispielen der Erfindung handelt es sich um Zweiphasen- und Vierphasensysteme, selbstverständlich läßt sich die Erfindung aber auch mittels eines Dreiphasensystems realisieren. Fig. 8 zeigt etwas vereinfacht ein solches Ausführungsbeispiel. In der Praxis sind die Zwischenräume zwischen den Elektroden schmal oder die Elektroden überlappen sich. Die Gate-Elektroden können alle aus PoIysilicium oder alle aus Metall bestehen. In der Zeichnung sind dotierte Polysiliciumelektroden oder Gates dargestellt, bei denen die Elektroden durch dotierte Polysiliciumgebiete und die Zwischenräume durch undotierte Polysiliciumgebiete gebildet werden. Die Eingangstorschaltungsanordnung ist etwas genauer dargestellt als in Fig. 1, sie enthält zwei Gate-Elektroden 80-1 und 80-2, die durch zwei Steuerspannungen G-IA bzw. G-IB gesteuert werden. Das Ausgangsschaltwerk enthält drei getrennte Gate-Elektroden 82-1, 82-2 und 82-3, die durch drei Steuerspannungen G-2A, G-2B und G-2C gesteuert werden. Die zweite Steuerspannung G-2B ist eine Gleichspannung, deren Wert etwa gleich der Hälfte der Amplitude der Impulse G-2A und G-2B sein kann. Da das Substrat unter der Gate-Elektrode 82-2, die an dem der halben Impulsamplitude entsprechenden Gleichspannungspegel G-2B liegt, denselben Ladungsbetrag speichern muß wie die anderen beiden Elektroden 82-1 und 82-3, wird die Elektrode 82-2 doppelt so breit gemacht wie diese anderen Elektroden.

609821/0796

Außerdem wird die Speichertlache unter den Elektroden im Ausgangsregister 18 doppelt so groß gemacht wie die Speicherfläche unter der Elektrode 82-3, um einer Übertragung mit fallendem Takt ("drop clock" transfer) eine vollständige Ladungsübertragung in das Ausgangsregister zu gewährleisten.

Zur Erläuterung der Arbeitsweise der in Fig. 8 dargestellten Ausführungsform der Erfindung wird auf Fig. 9 Bezug genommen. Die eingekreisten Zahlen 1, 2 und 3 beziehen sich auf das erste, zweite bzw. dritte Drittel einer Informationszeile. Die in Fig. 9 dargestellten Impulse sind positive Impulse, was für eine Oberflächenkanal-Ladungstransfereinrichtung bedeutet, daß die Minoritätsträger Elektronen sind und das Substrat P-leitend ist.

Die Ladungsübertragung im Eingangsregister 10, der Speichermatrix 12 und im Ausgangsregister 18 erfolgt im konventionellen Schubtaktbetrieb ("push clock" operation). Bei einem Schubtaktbetrieb erfolgt die Ladungsübertragung durch Taktimpulse, die sich überlappen. Bei einer N-Kanal-Ladungstransfereinrichtung wird die Ladung in eine Potentialmulde unter einer Elektrode mit einem positiven Taktimpuls übertragen, während die Taktspannung an der vorangehenden Elektrode von einem positiven Wert auf einen weniger positiven Wert abfällt. Die Ladung wird während der Abfalldauer des Taktspannungsimpulses aus der vorangehenden Potentialmulde herausgeschoben.

Bei der übertragung von Ladungssignalen aus der Speichermatrix 12 über das Ausgangsschaltwerk mit den Elektroden 82-1, 82-2 und 82-3 in das Ausgangsregister 18 wird jedoch mit einer Art von Falltaktbetrieb ("drop clock" operation) sowie mit dem konventionellen Schubtaktbetrieb gearbeitet. Im generellen Falle des Falltaktbetriebes erfolgt die übertragung eines Ladungssignales von einer Potentialmulde dadurch, daß man die folgende Potentialmulde tief genug macht, um alle Ladungen aus der vorangehenden Mulde zu entfernen, während der Elektrode für diese vorangehende Mulde kein Taktimpuls zugeführt wird.

809821/0T9S

So läßt sich beispielsweise bei einer Zweiphasen-N-Kanal-Ladungstransfereinrichtung mit asymmetrischen Potentialmulden ein Falltaktbetrieb mit sich nicht überlappenden positiven Impulsen erreichen, die den beiden Phasen zugeführt werden. Wie weiter unten unter Bezugnahme auf Fig. 10 erläutert ist, kann man im Falle von symmetrischen Dreiphasen-Gate-Einrichtungen einen Falltaktbetrieb verwenden, bei dem man dem einen der Gates eine Gleichvorspannung zuführt, deren Wert etwa in der Mitte zwischen dem Maximal- und Minimal-Wert der zur Steuerung der anderen Gate-Elektroden verwendeten Taktspannungen liegt.

Bezugnehmend auf die Fig. 8, 9 und 10 sei angenommen, daß sich im Zeitpunkt t ein vollständiges Wort unter der letzten Elektrode 86 der Speichermatrix 12 befindet. Kurze Zeit später, im Zeitpunkt t. , hat der Impuls G~2A die übertragung dieses ganzen Wortes unter die Elektrode 82-1 bewirkt. Etwas später, jedoch vor dem Zeitpunkt t₂, wird der Impuls G-2A abgeschaltet und das Wort gelangt darauf durch die Schubtaktwirkung zur flachen Mulde unter der Elektrode 82-2. Fast unmittelbar danach tritt der Impuls G-2C auf und im Zeitpunkt t~ beginnt die übertragung dieses ganzenWortes unter die Elektrode 82-3. Während der Impuls G-2C anliegt, tritt der erste Impuls #„ auf und hierdurch wird ein Drittel des Wortes von den Plätzen unter den Elektroden 82-2 und 82-3 unter die Φ_.-Elektroden übertragen. Im Zeitpunkt t-, ist der Impuls G-2C zu Ende und die übrigen beiden Drittel des Wortes sind nun unter der Elektrode 82-2 gespeichert. Zu diesem Zeitpunkt ist also ein Drittel des Wortes im Ausgangsregister gespeichert während die übrigen beiden Drittel des Wortes unter der Elektrode 82-2 gespeichert sind. Die Ladungsübertragung von den Potentialmulden unter den G-2C-Elektroden zu den Potentialmulden unter den Φρ,-Elektroden ist in Fig. 10 genauer dargestellt. Man beachte, daß die Vervollständigung der Ladungsübertragung von den Potentialmulden unter den G-2C-Elektroden zu den Potentialmulden unter den Φ_ -Elektroden einen Schubtaktbetrieb ein-

609821/0TQ6

schließt, der im Falle der anderen beiden Wortdrittel dazu führt, daß die Ladungssignale in die Potentialmulden unter den G-2B-Elektroden zurückgeschoben werden.

Durch die Folge der Impulse *_C1/ Qq₂ ^und *c3 wird das eine Drittel des Wortes nun das Ausgangsregister hinunter zu dem Ausgangskreis des Registers transportiert. Die Elektrode 82-3 führt während dieser Periode ihren Ruhewert und bildet einen Potentialwall, der wie eine Kanalunterbrechung in dem Sinne wirkt, daß er das durch das Ausgangsregister transportierte eine Drittel des Wortes von den übrigen zwei Dritteln des Wortes, gespeichert unter der Elektrode 82-2, isoliert.

Fig. 9 zeigt, wie der oben beschriebene Prozeß für das zweite Drittel des Wortes und dann für das dritte Drittel des Wortes wiederholt wird. Das Ausgangswort, das an der letzten Elektrode 86 der Speichermatrix ankommt, wird also jeweils in Dritteln in das Ausgangsregister 18 übertragen. Jedes vom Ausgangsregister aufgenommene Wortdrittel wird dann aus diesem Register herausbefördert und die Elektrode 82-3 isoliert den herausbeförderten Teil des Wortes vom übrigen Teil des Wortes, der unter der Elektrode 82-2 gespeichert ist.

Fig. 9 zeigt auch, wie das Eingangswort mittels der Eingangs-Gate-Elektroden 80-1 und 80-2 in die Speichermatrix 12 übertragen wird. Die übertragung erfolgt im üblichen Schubtaktbetrieb. Z.B. im Zeitpunkt t₄, bei dem sich das erste Drittel des Wortes im Eingangsregister 10 befinden soll, tritt der Impuls G-IA auf. Hierdurch wird dieses Wortdrittel unter die Elektrode 80-2 gebracht. Dieses Wortdrittel wird in den *_Ά1" Kanälen 9O und 91 unter der Elektrode 80-2 gespeichert.

Im Zeitpunkt t₅ nach der Speicherung des zweiten Wortdrittels im Eingangsregister, wird der Impuls G-IA wieder angelegt, um das zweite Drittel des Wortes unter die Elektrode 80-2 zu bringen. Dieses Drittel des Wortes wird in den »^-Kanälen 92 und 94 unter der Elektrode 80-2 gespeichert.

609821/0798

Im Zeitpunkt t_g tritt der Impuls G-IA wieder auf und überträgt, wie bereits beschrieben, das dritte Wortdrittel unter die Elektrode 80-2. Dieses Drittel ist das, was unter den $_A3-Elektroden des Eingangsregisters vorhanden war und wird in die Kanäle 95 und 96 unter der Elektrode 80-2 übertragen.

Man beachte jedoch, daß die Spannung Φ .. im Zeitpunkt t, positiv ist, so daß die Ladungssignale in allen drei Dritteln des Wortes sowohl unter der Elektrode 8O-2 als auch unter einer Elektrode 100 vorhanden sind. Im Zeitpunkt t₇ ist die Ladungsübertragung in die Potentiaimulden unter der Elektrode 100 vervollständigt, wenn die Taktspannung G-IB auf ihren weniger positiven Wert zurückkehrt.

Bei den beschriebenen Ausführungsbeispielen der Erfindung fluchtet mit jedem Kanal 1/N-tel einer Ausgangsregisterstufe, wobei N die Anzahl der Phasen ist; in bestimmten Fällen ist jedoch auch eine andere Betriebsart möglich. Bei einem Dreiphasensystem kann es z.B. manchmal wünschenswert sein, für jede Ausgangsstufe nicht ein Drittel sondern zwei Drittel einer Registerstufe vorzusehen.

Anstatt jeden Kanal der Speichermatrix mit 1/N-tel einer Serienregisterstufe fluchten zu lassen, kann man auch weniger als N Kanäle (jedoch mehr als einen) bezüglich jeder Serienregisterstufe ausrichten. Es kann nämlich zweckmäßig sein, schmalere Phasenfinger zu verwenden, um das Hochfrequenzverhalten des Serienregisters zu verbessern, und in der Speichermatrix etwas breitere Kanäle zu verwenden. Ein Ausführungsbeispiel dieses Typs, bei dem zwei Kanäle in der Matrix für jede Dreiphasenstufe verwendet werden, ist in den Fig. 11 und 12 dargestellt.

Die Information wird in zwei Worthälften aufgeteilt, die unter alternierenden Kanälen in der Matrix gespeichert werden. Während eines ersten Halbzyklus wird die erste Worthälfte in das Eingangsregister getaktet. Diese Worthälfte wird dann im üblichen Schubtaktbetrieb von den Potentialmulden unter der

609 821/0796

Φ_ -Elektrode des Eingangsregisters in die Potentialmulden unter der Elektrode 80-1 übertragen und in entsprechender Weise wird das zweite Halbwort in das Eingangsregister getaktet und dann von den Potentialmulden unter den <&_A2-Elektroden in die verbliebenen Potentialmulden unter der Elektrode 80-1 übertragen. Man beachte, daß keine Daten von den Potentialmulden unter den §_A3-Elektroden in die Speichermatrix übertragen werden.

Das Entmultiplexen der beiden Halbwörter durch das Ausgangsschaltwerk mit den Elektroden 82-1, 82-2 und 82-3 ähnelt dem, welches oben für den Fall eines Dreiphasensystems beschrieben wurde, das mit einer Kombination von Schub- und Falltakt und einer Glexchvorspannung am G-2B arbeitet.

60982 1/0796

Claims

- 18 Patentansprüche

Mit Ladungsübertragung arbeitender Speicher enthaltend M Spalten und eine Anzahl von Zeilen aus Ladungstransferelementen, ein N-phasiges Ausgangsregister, das durch N-phasige Steuersignale steuerbar ist und Stufen mit jeweils N Elektrodenanordnungen enthält, wobei M und N ganze Zahlen größer als 1 sind und jede Elektrodenanordnung einer Stufe durch ein eigenes der N-phasigen Steuersignale gesteuert ist; eine Übertragungsanordnung zum übertragen von LadungsSignalen aus dem Speicher in Spaltenrichtung in das Ausgangsregister, und eine Leseanordnung zum Herauslesen des Inhaltes des Ausgangsregisters, dadurch gekennzeichnet, daß das Ausgangsregister (18) weniger als M Stufen (M/N Stufen in den Fig. 1, 2, 6 und 8; 3M/2N Stufen in Fig. 11), daß eine Anzahl L der Elektrodenanordnungen (50a und 50b, Fig. 2, sind die eine Elektrodenanordnung einer Stufe, 52a und 52b die zweite Elektrodenanordnung dieser Stufe; 66a und 66b sind in Fig. 6 die eine Elektrodenanordnung einer Stufe, 70a und 70b die zweite Elektrodenanordnung dieser Stufe; in Fig. 8 und 11 besteht jede Elektrodenanordnung aus einer einzigen Stufe) jeder Stufe mit entsprechenden verschiedenen Spalten des Speicherg (12) fluchten und Speicherbereiche zur Aufnahme von Ladungssignalen aus den jeweiligen Spalten bilden, wobei L ganzzahlig und 2<L<N ist; daß die Übertragungsanordnung (16, Φ_ , Φ_, in Fig. 1 und 2; 60-1...60-4, 9_Q1 , <$_c2 in Fig. 6; 82-1...82-3,

*ci' *C2' *C3 *^{n F}*9* 8 ^{und 1}^) ^zum Vertragen von Ladungssignalen vom Speicher (12) in das Ausgangsregister (18) jeweils M/L Ladungssignale gleichzeitig von einem Teil einer Zeile des Speichers in das Ausgangsregister überträgt, und daß die M/L übertragenen Ladungssignale danach aus dem Ausgangsregister in eine Anordnung (26; 32; 32, 12) zur Nutzbarmachung dieser Signale herauslesbar sind, bevor der nächste Teil einer Zeile von Ladungssignalen vom Speicher in das Ausgangsregister übertragen werden.

8098 21/079S
2.) Speicher nach Anspruch 1, dadurch gekennzeichnet, daß L=N ist, daß jede der Elektrodenanordnungen (50a und 50b, 52a und 52b,...56a und 56b in Fig. 2; 66a und 66b, 70a und 70b, usw. in Fig. 6; und die Einzelelektroden in Fig. 8 und 11) für den Empfang von Ladungssignalen aus einer eigenen Spalte des Speichers (12) ausgerichtet ist und daß 1/N-tel einer Zeile von LadungsSignalen jeweils gleichzeitig vom Speicher in das Ausgangsregister (18) übertragen werden.
3.) Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Ladungssignale, die zu einer Zeit vom Speicher (12) in das Ausgangsregister (18) übertragen werden, von Ladungstransferelementen einer einzigen Zeile und nichtbenachbarten Spalten des Speichers übertragen werden.
4.) Speicher nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , daß die M/L Ladungssignale, die gleichzeitig in das Ausgangsregister (18) übertragen werden, aus diesem seriell in die Einrichtung (26, 32) zu ihrer Nutzbarmachung übertragen werden.
5.) Speicher nach Anspruch 4, dadurch gekennzeichnet , daß die Einrichtung zur Nutzbarmachung ein Ladungstransferspeicher-Eingangsregister (32) mit seriellem Eingang und parallelem Ausgang ist, und daß die in es vom Ausgangsregister (18) seriell übertragenen Ladungssignale zeitweilig in nichtbenachbarten Speicherplätzen dieses Registers gespeichert werden.

609821 /0796