DE2460150A1 - Speicheranordnung - Google Patents

Description

Die Erfindung betrifft eine monolithisch integrierbare Speicher- ' anordnung mit Speicherzellen, die jeweils aus einem Flipflop mit
Bipolartransistoren sowie diesen zugeordneten weiteren Ansteuerungselementen zur Speicherselektion bestehen.

In elektronischen Datenverarbeitungsanlagen müssend laufend
(binär) verschlüsselte Informationen abgespeichert werden, die
von Verknüpfungsschaltkreisen erarbeitet wurden oder von diesen ' noch zu verarbeiten sind, wie Eingabedaten, Zwischen- und End- . ergebnisse. Neben ausgesprochenen Massenspeichern, z.B. Band- ! und Plattenspeichern, die zwar eine hohe Speicherkapazität ' bieten, dafür aber relativ hohe Zugriffszeiten erfordern, be- ^: nötigt man in zunehmendem Maße schnelle Speicher mittleren ! Fassungsvermögens mit demgegenüber niedriger Zugriffszeit. j Diese lassen sich mit bistabilen oder kapazitiv speichernden '< elektronischen Schaltkreisen realisieren. Von den technisch
möglichen Spexcherschaltungen sind z.Zt. die monolithisch inte- \ grierbaren Halbleiterspeicher nicht zuletzt aus wirtschaftlichen j Gründen besonders attraktiv. Für statische Speicherzellen sind ; insbesondere Flipflop-Schaltungen gebräuchlich, die ihren Speicherinhalt so lange beibehalten, bis er durch einen Schreibvorgang

609826/0465

geändert wird. Die Halbleitertechnologie ermöglicht es, umfangreiche Speicheranordnungen bzw. -matrizen monolithisch zu integrieren, die auf einem gemeinsamen Halbleiterplättchen eine Vielzahl derartiger Flipflops enthalten, die geometrisch in Zeilen und Spalten angeordnet sind. Zur Selektion der einzelnen Speicherzellen enthalten die Halbleiterplättchen zusätzlich die erforderlichen Verknüpfungsschaltkreise, z.B. Dekoder.

Statische Flipflop-Speicherzellen, auf die sich die vorliegende Erfindung bezieht, wurden bereits nach den jeweils im Vordergrund stehenden Gesichtspunkten wie Fassungsvermögen, Zugriffszeit, Verlustleistung, Packungsdichte, Herstellungsprozeß usw. in vielen Versionen entwickelt. So stehen Flipflop-Speicher- \ zellen zur Verfügung, die ausschließlich mit Bipolar- oder Feld- ι effekttransistoren eines einheitlichen oder zueinander komplemen-' tären Leitfähigkeitstyps aufgebaut sind, ferner hybride Speicher-¹ zellen mit beispielsweise Bipolartransistoren als Flipflop-Tran- i sistoren und Feldeffekttransistoren als Lastelementen und umgekehrt. Bei all diesen Versionen stehen Vorteilen auf der einen ^: Seite bestimmte Nachteile auf der anderen Seite gegenüber, bei- ι spielsweise bieten mit komplementären Transistoren aufgebaute Speicherzellen eine sehr geringe Verlustleistung, erfordern dafür aber einen relativ aufwendigen Herstellungsprozeß, was insbesondere auch für Speicherschaltungen mit Bipolar- und Feldeffekttransistoren gilt. Die vorliegende Erfindung bezieht sich im engeren Sinne auf Speicherschaltungen, deren Grundschaltkreise mit bipolaren Transistoren aufgebaute Flipflop-Schaltungen darstellen. Insbesondere hinsichtlich der mit Unipolar- bzw. Feldeffekttransistoren aufgebauten Speicher sind dabei im vorliegenden Fall die folgenden Gesichtspunkte maßgeblich.

Wie bereits erwähnt wurde, läßt sich ein Speicher in erster Linie durch seine Kapazität (Fassungsvermögen) und seine Zugriffszeit (Abgabevermögen) kennzeichnen. Der Quotient aus beiden Faktoren stellt dabei ein Maß für die Güte des Speichers dar. Berücksichtigt man lediglich die Speicherzellen selbst, spricht eigent-

GE 974 026

609826/0465

lieh vieles dafür, derartige Halbleiterspeicher mit Feldeffekttransistoren auszulegen, die gegenüber Bipolartransistoren eine höhere Packungsdichte bei in der Regel geringerer Dauerverlustleistung bieten. Auf der anderen Seite ist gleichermaßen anerkannt, daß mit Bipolartransistoren aufgebaute Verknüpfungsschaltkreise, die in einer Datenverarbeitungsanlage ebenfalls . in sehr weitem Umfang vorgesehen sein müssen, gegenüber Feld- ■ ιeffekttransistor-Schaltkreisen deutlich überlegene Eigenschaf- \

ten, insbesondere hinsichtlich ihrer Schnelligkeit bieten. !Diesem Sachverhalt kann man im allgemeinen Rechnung tragen, ' !indem die Speicher einerseits und die Logik andererseits se- i !parat in integrierter Weise zusammengefaßt werden. Da man in ! !Wirklichkeit jedoch bei einem Halbleiterplättchen, das einen !Speicher(teil) enthält, hinsichtlich der Zahl der äußeren ■Anschlüsse beschränkt ist, müssen zusammen mit den Speicherzellen in jedem Fall auch Verknüpfungsschaltkreise zum Dekodieren vorgesehen werden. Bei einer Speichermatrix aus 2ⁿ Zeilen !und 2^m Spalten, die folglich 2^n+m Speicherzellen enthält, müs-'sen zur Selektion einer Speicherzelle 2 Wortleitungen und 2 Bitleitungspaare vorgesehen sein. Es ist ersichtlich, daß die Selektion von Wort und Bit bei den heute erreichten Packungs- ;dichten nicht mehr direkt von außen erfolgen kann, da die Speichermatrix sonst 2ⁿ + 2^m äußere Anschlüsse am Halbleiter-

4+5 plättchen benötigen würde. Für eine Matrix aus 512 = 2 .

I 4 5

(Speicherzellen wären das 2 +2 =48 Anschlüsse. Die für 'dieses Beispiel gewählte Speicherkapazität pro Halbleiterplätt- !chen ist dabei mit den heute zur Verfügung stehenden Herstellungsverfahren ohne weiteres konventionell erreichbar und keineswegs extrem angenommen. Sieht man in dem gegebenen Beispielsfall die Dekodier-Schaltkreise dagegen auf dem Halbleiterplättchen vor, sind lediglich 4+5=9 Anschlüsse erforderlich. Daraus aber folgt, daß bei den heute erreichbaren Packungsdichten die Selektionsschaltkreise unbedingt mit auf das Halbleiterplättchen integriert werden müssen.

Für die Zugriffszeit des jeweiligen Speichers ist dann aber nicht

GE 974 026

609826/0465

mehr allein die Zugriffszeit der Speicherzellen an sich ent- : scheidend, sondern hängt im wesentlichen von der Schaltgeschwindigkeit der Selektionsschaltkreise ab. Aus diesen Gründen liegt der Erfindung ganz allgemein die Aufgabe zugrunde, ! einen Speicher mit kurzer Zugriffszeit anzugeben, der den Ge-Jschwindigkeitsvorteil der Bipolartransistoren bietet bzw. I in einem auf die Herstellung von Bipolartransistoren zugejschnittenen Herstellungsprozeß realisiert werden kann.

I Bei Betrachtung der verschiedenen bekanntgewordenen bipolaren Speicherzellen erkennt man, daß die Wortleitung stets an den beiden aktiven Flipflop-Transistoren angeschlossen ist, vgl. z.B. das Buch "Schaltkreistechnologien für digitale Rechenanlagen" von U. Baitinger , Verlag Walter de Gruyter, 1973, Seiten 219 bis 221 sowie Elektronics, 7. März 1974, Seiten 130 bis 133, insbesondere die übersiehtsfigur 5 auf Seite 132. Nachteilig bei einer derartigen Ankopplung der Wortleitung an die aktiven Flipflop-Transistoren ist jedoch, daß beim Selektieren, d.h. wenn das Potential der Wortleitung abgesenkt wird, die beiden Zellknoten ebenfalls potentialmäßig absinken, und im Anschluß an die Selektionsphase, d.h. wenn das Potential der j Wortleitung wieder ansteigt, erneut aufgeladen werden müssen, Iwas relativ viel Zeit in Anspruch nimmt bzw. einen erhöhten !Stromfluß erfordert. Bezüglich der Ansteuerung von derartigen ι mit bipolaren Transistoren aufgebauten Speicherzellen ist es weiterhin sehr wünschenswert, für den Schreib- und Lesevorgang möglichst symmetrische bzw. gleiche Schaltkreiseigenschaften zur Verfügung zu haben. In den Fällen der überwiegend zur Ankopplung an die Bitleitung benutzten Diodenkopplung bzw. Transistorkopplung von bipolaren Flipflop-Speicherzellen liegen aufgrund der jeweiligen unsymmetrischen Leitungscharakteristik der Ansteuerungselemente naturgemäß erhebliche Unterschiede für den Schreib- und Lesevorgang vor, woraus z.B. das Erfordernis relativ hoher Schreibströme resultiert.

Aufgabe der Erfindung ist es daher, eine Speicherschaltung mit

GE 974, 026

609826/0 AB B

ι Bipolartransistoren als aktiven Flipflop-Transistoren anzugeben, ;die hinsichtlich der oben genannten Gesichtspunkte verbessert I ist, d.h. den Geschwindigkeitsvorteil von Bipolartransistoren zu erhalten gestattet, ohne den Nachteil dös potentialmäßigen ! "Pumpens" der gesamten Speicherzelle in Kauf nehmen zu müssen. j Die Speicherschaltung soll weiterhin ein ausgeglicheneres \ jSchreib-Leseverhalten aufweisen und schließlich einen wirtschaft- ^: 'liehen^ hochintegrierte Schaltkreise ermöglichenden, realisierbaren i !Herstellungsprozeß erlauben. Damit scheidet z.B. ein konventioneljler kombinierter Prozeß für sowohl bipolare als auch Feldeffekt-

'transistoren aus.

ί Zur Lösung dieser Aufgaben sieht die Erfindung die im Patentan-I spruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen bezeich-I net. Bevorzugt sieht die Erfindung vor, daß bei monolithisch integrierbaren Speicherzellen vom Flipflop-Typ die aktiven Flipflop-Transistoren als Bipolartransistoren ausgeführt sind, während die Ansteuerungs- bzw. Eingabe-/Ausgabe-Elemente Schottky-Feldeffekttransistoren , im folgenden MESFET genannt, sind. Da die als Ansteuerungs-Elemente benutzten MESFET Dreipole mit symmetrischer Leitungscharakteristik sind, gestatten sie sowohl das j Auf- als auch Entladen der Zellknoten sowie den Anschluß der j Selektionsleitungen, wobei ihre Realisierung mittels üblicher I Schottky-Bipolar-Prozesse erfolgen kann. Durch eine besondere Ausgestaltung der MESFET-Strukturen wird überdies durch eine i neuartige Kanalsteuerung ein schnelles Lesen sowie Schreiben der Speicherzelle ermöglicht.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 eine typische mit bipolaren Transistoren aufgebaute Flipflop-Speicherzelle nach dem Stande der Technik;

GE 974 026

609826/0465

Fig. 2 das elektrische Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Speicherzelle und

Fig. 3 ein Ausführungsbeispiel für eine besonders vorteilhafte integrierte Schaltungsauslegung für

zwei benachbarte erfindungsgemäße Speicherzellen ι in Draufsicht (Fig. 3A) und Querschnitt (Fig. 3B)

: Fig. 1 zeigt das elektrische Schaltbild einer bekannten Speicher- ^! zelle, bei der zwei Bipolartransistoren zu einem Flipflop verbunden sind. Dieses Flipflop ist zu einer selektierbaren Speicherzelle erweitert, indem an die miteinander verbundenen Emitter ^! der beiden aktiven Flipflop-Transistoren die Wortleitung zur

Zeilenauswahl und an die beiden Zellknoten 1 und 2 des Flipflops ; die Bitleitungen BL1 und BL2 mittels Diodenkopplung angeschlossen sind. Diese Speicherzeile kann bezüglich ihrer Ansteuerung als

typisch für mit bipolaren Transistoren aufgebaute Flipflop-Spei- ; cherschaltungen nach dem Stande der Technik angesehen werden.

Anhand dieser Schaltung sollen die bei derartigen bipolaren \ Speicherzellen bestehenden Probleme dieser Speicherzellengattung dargestellt werden, die bei einer Ausbildung der Speicherzelle in der erfindungsgemäß vorgeschlagenen Form nicht mehr auftreten.

i
Als erstes schwerwiegendes Problem bei derartigen Speicherzellen

ist der Nachteil des potentialmäßigen "Pumpens" der gesamten ^! Speicherzelle in Kauf zu nehmen, wenn beim Selektieren das Potential der Wortleitung abgesenkt wird. Damit sinkt zwangsläufig auch das Potential der beiden Zellknoten 1 und 2 ab. Nimmt man einmal an, daß in Fig. 1 der linke Flipflop-Tran sistor leitend ist, ist ersichtlich, daß das Potential am Zellknoten 1 der Potentialänderung an der Wortleitung unmittelbar folgen kann, während das Potential am Zellknoten 2 über die

Basis-Emitter-Diode des leitenden Transistors folgt. Bei Beendi gung der Selektion, d.h. wenn das Potential der Wortleitung wieder ansteigt, müssen die beiden Zellknoten jedoch wieder aufgeladen GE 974 026

6098 26/0465

werden, und zwar über die Lastwiderstände, da sonst beide Flipflop-Transistoren sperren. Das nimmt relativ viel Zeit in Anspruch, so daß sich an dem Zellknoten ein Potentialverlauf ergibt, ; wie er für den Zellknoten 1 in Fig. 1 angedeutet ist. Maßgeblich : dafür ist, daß man sich die Zellknoten als kapazitätsbehaftet vorstellen muß, so daß der Potentialanstieg durch die Zeitkonstante aus dem Lastwiderstand des Flipflop-Transistors und der mit dem Zellknoten bzw. dem Basis-Emitterübergang des damit verbun- ; denen Transistors repräsentierten Kapazität bestimmt ist. Würde ' man zur schnelleren Aufladung der Zellknoten die Lastwiderstände kleiner machen, müßte man zwangsläufig höhere Dauerströme im

unselektierten Zustand und damit eine höhere DauerverlustIeistung ; in Kauf nehmen. Eine höhere Dauerverlustleistung läßt sich auf j der anderen Seite aber nicht mit einer in der Regel angestrebten hohen Packungsdichte vereinbaren, so daß dieser Weg nicht gangbar ι ist. Zudem bedeutet der Potentialübergang nach Abschluß der Selektionsphase für die Stabilität der Speicherzelle einen besonders , kritischen Moment, da hierbei die Gefahr eines unerwünschten Um-' Schreibens der Speicherinformation besteht. j

, Speicherzellen der in Fig. 1 gezeigten Art weisen darüberhinaus i \ stets besondere Probleme hinsichtlich der Symmetrie beim Ein- ι ; schreib- bzw. Lesevorgang auf. Es soll wieder angenommen werden, ! J daß der linke Flipflop-Transistor leitend ist, so daß der j Zellknoten 1 entladen und der Zellknoten 2 nahezu auf die ' Betriebsspannung +V aufgeladen ist. Zum Umschreiben der Speicherinformation muß daher über die Bitleitung BL1 und die damit verbundene Diode der Zellknoten 1 soweit aufgeladen werden, daß der rechte Flipflop-Transistor einschaltet. Da der linke Flipflop-Transistor jedoch anfänglich stark leitend ist, fließt ein großer Teil des über die Bitleitung zugeführten Stromes über den leitenden linken Flipflop-Transistor ab. Daraus resultieren erforderliche Schreibströme in an sich unerwünschter Höhe. Wegen : der nicht symmetrischen Leitungscharakteristik der Koppeldioden ist ein Entladen des mit dem gesperrten Flipflop-Transistors ver~. bundenen Zellknotens, in diesem Fall des Zellknotens 2, nicht möglich. Demgegenüber gestaltet sich der Lesevorgang bei der .

GE.974 026

609826/0 465

in Fig. 1 dargestellten Speicherzelle relativ einfach, da beim Absenken des Wortleitungspotentials während der Selektionsphase der in der Speicherzelle fließende erhöhte Strom leicht über die Bitleitungen und die damit verbundenen Dioden zugeführt und zum Feststellen des Speicherinhalts an den Bitleitungen einfach festgestellt werden kann. Würde man in einer Schaltung der in Fig. 1 gezeigten Art die Polung der Koppeldioden umkehren, wäre zwar der Schreibvorgang mit geringeren Strömen möglich, da dann der aufgeladene Zellknoten lediglich zu entladen wäre, wobei kein störender niederohmiger Leitungsweg vorlage, in diesem Fall müßte jedoch der Lesestrom aus der Speicherzelle herausgezogen werden. Damit beim Lesen die Stabilität der Speicherzelle jedoch nicht gefährdet wird, müßte als Preis dafür dauernd ein entsprechend höherer Strom auch im Ruhezustand fließen.

Die an dem gezeigten Beispiel dargestellten Probleme sind typisch für alle bipolaren Flipflop-Speicherzellen, deren Zeilenselektion an den aktiven Flipflop-Transistoren vorgenommen wird und bei denen die Bitleitungen mit den Zellknoten über hinsichtlich ihrer Leitungscharakteristik unsymmetrische Ansteuerungselernente verbunden sind. Dazu zählen beispielsweise neben den angesprochenen Speicherzellen auch bipolare Flipflop-Speicherzellen mit Multiemitter-Transistoren oder mit einer Transistorkopplung zwischen den Zellknoten und Bitleitungen usw.

In Fig. 2 ist das Schaltbild einer Ausführungsform einer Speicherzelle nach der Erfindung dargestellt, die hinsichtlich der oben erläuterten Probleme bedeutend verbessert ist. Die Speicherzelle basiert wiederum auf einer Flipflop-Schaltung, die beispielsweise mit der in Fig. 1 gezeigten Schaltung gleich ist. |Die beiden aktiven NPN-Flipflop-Transistoren T1 und T2 sind in gekannter Weise hinsichtlich ihrer Kollektor- und Basiszonen kreuzgekoppelt. Die Emitter der Flipflop-Transistoren sind miteinander verbunden und liegen an einer festen Bezugsspannung, oeispielsweise auf Massepotential. Im Lastzweig jedes Flipfloptrransistors ist im Ausführungsbeispiel nach Fig. 2 ein Wider-

GE 973 Q26

6 0 9 8 2 6/0465

mm Q —

stand R1 bzw. R2 vorgesehen, über die die Speicherzelle mit der Betriebsspannung +V verbunden ist. Der Speicherzustand einer solchen Speicherzelle wird wiederum durch das Potential an den Zellknoten 1 und 2 repräsentiert. Für die Lastelemente der Flipflop-Transistoren können die verschiedensten Ausführungsformen vorgesehen werdem. beispielsweise ohmsche Widerstände in einfach oder doppelt diffundierter Form, dotierte Streifen, aber auch Transistorstrukturen, insbesondere z.B. laterale PNP-Bipolartransistoren. Ganz allgemein können als Lastelemente alle bekannten Halbleiterstrukturen eingesetzt werden, die mit einem Bipolarprozeß kompatibel sind.

Im Gegensatz zu den oben abgehandelten bipolaren Flipflop-Speicherzellen der bisherigen Art erfolgt bei der Speicherschaltung nach der Erfindung die Ansteuerung des Flipflops in davon verschiedener Weise. Die Ankopplung der Zellknoten 1 und 2 des Flipflops an die Bitleitungen BL1 bzw. BL2 wird über Schottky-Gate-Feldeffekttransistoren, im folgenden MESFET genannt, T3 bzw. T4 vorgenommen. Die Steueranschlüsse dieser MESFET T3 und T4 sind miteinander verbunden und an die Wortleitung WL angeschlossen. Maßgeblich für die Wahl der Ansteuerungsf elemente ist im Rahmen der vorliegenden Erfindung, daß ganz allgemein mit einem Bipolarprozeß kompatible Dreipole mit symmetrischer Leitungscharakteristik benutzt werden, welche die Wort- und Bitselektion getrennt von der Flipflop-Grundschaltung der Speicherzelle vorzunehmen gestatten. Es ist ersichtlich, daß damit die oben geschilderten Nachteile des mit jeder Selektion verbundenen "Pumpens" der Flipflop-Potentiale nicht mehr auftreten. Wegen der symmetrischen Leitungscharakteristik der MESFET T3 und T4 kann ferner in einfacher Weise sowohl das Aufladen als auch das Entladen der Zellknoten vorgenommen werden. Damit aber sind die oben erläuterten Probleme hinsichtlich des ansonsten unterschiedlichen Lese-/Schreibverhaltens solcher bipolaren Flipflop-Speicherschaltungen wirksam verhindert.

Wie bereits erwähnt und später noch im einzelnen erläutert werden wird, ist für die Wahl von MESFET als Ansteuerungselementen ent-GE 974 026

609826/0465

2A60150

scheidend, daß diese sich mit bereits heute üblichen Bipolarprozessen herstellen lassen. In diesem Zusammenhang kann beispielsweise darauf verwiesen werden, daß für bipolare Flipflop-Speicherschaltungen mit Diodenankopplung Schottky-Dioden bzw. allgemein Metall-Halbleiterübergänge vorgesehen werden. Es handelt sich demnach keineswegs um einen der sogenannten kombinierten Herstellungsprozesse, die beispielsweise für die gleichzeitige Herstellung von Isolierschicht-Feldeffekttransistoren und Bipolartransistoren eingesetzt werden müssen. Diese letzteren Verfahren stehen zwar heute in gewissem Umfang zur Verfügung, sie erfordern jedoch außerordentlich komplexe und kritische Verfahrensschritte und -kontrollen. Wie ebenfalls später noch näher erläutert werden wird, sind die als Ansteuerungselemente benutzten MESFET T3 und T4 in vorteilhafter Weise über einer vergrabenen relativ hoch dotierten Zone ausgebildet, so daß sich eine neuartige Kanalsteuerung mit kleinen und unkritischen Spannungspegeln für die Wortleitung ergeben.

Aus der Vielzahl von Möglichkeiten für die Wahl der Ansteuerungselemente, von denen zu fordern ist, daß sie hinsichtlich ihrer Leitungscharakteristik symmetrische Dreipole darstellen und mit einem Bipolarprozeß kompatibel sind, soll ferner auf die Gruppe der Sperrschicht-Feldeffekttransistoren hingewiesen werden. Diese benutzen eine Gate-Dotierung zur elektrischen Beeinflussung der Kanalzone und lassen sich zusammen mit Bipolartransistoren in einem einheitlichen Prozeß herstellen. Weiterhin kommen entsprechend ausgelegte laterale Bipolar-Transistorstrukturen in Frage usw.

Die Erläuterung der Betriebsweise der Speicherzelle nach Fig. 2 kann auf die Verhältnisse hinsichtlich der Ansteuerung beischränkt werden, da der der Speicherzelle zugrundeliegende Flipflop-Grundschaltkreis konventionell ist. Im Ruhezustand, d.h. wenn die Speicherzelle nicht selektiert ist, wird durch das Potential der Wortleitung, z.B. -4V, bewirkt, daß die MESFET T3 und T4 gesperrt sind. Damit ist das Speicher-Flipflop

L : ■

GE 974 026

609 8 2 6/0465

von den zugeordneten Bitleitungen BL1 und BL2 isoliert. In der Selektionsphase wird das Wortleitungspotential auf den Wert der Versorgungsspannung von etwa +1,5 V angehoben, wodurch T3 und T4 leitend werden und so in ohne weiteres ersichtlicher Weise das Auslesen der Speicherinformation bzw. das Umschreiben der Zelle gestatten. Dabei kann das Lesen durch Feststellen des Differenzsignales zwischen den beiden Zellknoten 1 und 2 durch einen an das jeweilige Bitleitungspaar angeschlossenen Leseverstärker, insbesondere Differenzverstärker, erfolgen. Zum Umschreiben der Speicherinformation ist man nun nicht darauf beschränkt, den mit dem leitenden Flipflop-Transistor verbundenen entladenen Zellknoten durch einen von außen zuzuführenden hohen Strom aufzuladen, sondern kann in demgegenüber erheblich einfacherer Weise und vor allen Dingen ohne eine Verschlechterung beim Lesevorgang in Kauf nehmen zu müssen, den mit dem jeweils gesperrten Flipflop-Transistor verbundenen aufgeladen Zellknoten über die zugehörige Bitleitung entladen. Als typische Spannungswer te sind beim Lesen etwa +1,5 V auf beiden Bitleitungen und beim Schreiben etwa +1,5 V auf der einen bei gleichzeitig etwa O V auf der anderen Bitleitung anzusehen.

Ein vorteilhaftes Ausführungsbeispiel des integrierten Aufbaus der Speicherschaltung nach der Erfindung ist in den Fign. 3A in einer Draufsicht, sowie in Fig. 3B in einem Querschnitt für zwei (benachbarte) Flipflop-Speicherzellen dargestellt. Die Auslegung der Lastelemente kann, wie erwähnt, konventionell in zusätzlichen, getrennten Isolationswannen erfolgen und ist deshalb nicht dargestellt.

Auszugehen ist von einem Herstellungsprozeß, der sowohl Bipolartransistoren als auch Schottky-übergänge zu erzielen gestattet. Zur Erläuterung des strukturellen Aufbaus einer derartigen Halbleiter-Speicherschaltung wird zunächst auf die Schnittdarstellung in Fig. 3B bezuggenommen. Ausgegangen wird von einem P-leitenden Silizium-Substrat, in das bereichsweise hochdotierte P+Gebiete 10 zur späteren Isolation und 11 für die Kanal-

GE 974 026

609826/0465

Steuerung der MESFET-Ansteuerungselemente in einem gemeinsamen Prozeßschritt eingebracht werden. Wie mit unterbrochenen Linien angedeutet ist, können ferner für die Bipolartransistoren N+Gebiete 12 und 13 als Subkollektorzonen vorgesehen werden. Auf dem Substrat wird anschließend eine N-Epitaxieschicht ausgebildet, wobei die Leitfähigkeit der Epitaxieschicht so gewählt wird, daß damit Metall-Halbleiter-Übergänge erzielt werden können. Durch ι Ausdiffusion bei diesem sowie den nachfolgenden Verfahrensschritte|n • dehnen sich die im Substrat gebildeten hochdotierten Bereiche 10, 11, 12 und 13 bis in die Epitaxieschicht hinein aus, so daß sie _: schließlich die in Fig. 3B gezeigte Form bieten. Mittels eines geeigneten Dotierungsverfahrens, z.B. durch Diffusion und/oder Ionenimplantation werden anschließend die P Basisbereiche 14 ; für die bipolaren Flipflop-Transistoren sowie die N+Zonen 15 bis 19 vorgesehen. Dabei stellen die Zonen 15 bzw. 19 die Emitterzonen jeweils eines bipolaren Flipflop-Transistors

dar, während die Zonen 16 bzw. 18 die Kollektor-Anschlußzonen bilden. Durch den relativ hohen Dotierungsgrad der Kollektor-, Anschlußzonen 16 bzw. 18 ist sichergestellt, daß an diesen ■ Stellen kein Metall-Halbleiterübergang zur Schaffung einer ι Schottky-Diode entsteht, wie er für den noch zu erläuternden MESFET -im Gegensatz dazu gerade angestrebt wird. Schließlich j stellt das N+Gebiet 17 die gemeinsame Source'-Zone für zwei MESFET dar, deren Drain-Zonen zum einen das N+Gebiet 16 bzw. ₍ zum anderen das N+Gebiet 18 sind.

I
Auf der Oberfläche des derart strukturierten Halbleiterkörpers

; ist schließlich in an sich bekannter Weise eine Doppellagen-

; metallisierung vorgesehen, wobei die erste Metallisierungs-

! ebene vom Halbleiterkörper durch eine dünne Schicht 20 aus vorzugsweise thermischem Siliziumdioxid isoliert ist. In dieser ersten Metallisierungsebene sind die Kollektor-Basis-Verbindungen der aktiven Flipflop-Transistoren unter Vorsehung entsprechender Kontaktöffnungen zum Halbleiterkörper ausgebildet, vgl. die Leiterzüge 21, 22 bzw. 21', 22". Die Emitterverbindungen der Flipflop-Transistoren erfolgt über die Leiterzüge 23 GE 974 026

609826/04 6 5

bzw. 23'. In dieser ersten Metallisierungsebene sind ferner die für die beiden dargestellten Speicherzellen vorgesehenen

Wortleitungen WL1 und WL2 zu erkennen, die mit den Steuerelektroden der für die Ansteuerung einer Speicherzelle vorge- ! sehenen MESFET identisch sind. Daraus folgt, daß zur Erzielung eines Metall-Halbleiter-Übergangs bzw. zur Schaffung eines iSchottky-Gate-Feldeffekttransistors für das Material der Wortleitungen ein Metall ausgewählt werden muß, das an den I Dotierungsgrad der Epitaxieschicht so angepaßt ist, daß sich I an den Berührungsflächen Gleichrichter-Übergänge bilden. Zur ; Erzielung solcher Metall-Halbleiter-Übergänge sind nach : dem Stande der Technik eine Vielzähl von Metall-Halbleiter- ; Kombinationen bekannt, auf die ohne weiteres zurückgegriffen ' werden kann. Als besonders vorteilhaft ist ein Aluminium-Halbleiterkontakt anzusehen, wobei das Halbleitermaterial relativ niedrig dotiert sein sollte und Aluminium als Metallkontakt ,dienen kann. Darin liegt keine einschränkende Bedingung, da I Aluminium ohnehin in den konventionellen Verfahren als Leiterzugmaterial bevorzugt wird.

ι Die den Halbleiterkörper auf seiner Oberfläche bedeckende ίIsolierschicht 20 erstreckt sich über den Isolationszonen ;10 etwas in den Halbleiterkörper hinein, so daß durch die Isolierschichtgebiete 24 eine vollständige gegenseitige Isolation bestimmter Halbleitergebiete im Halbleiterkörper erreicht wird. Insbesondere werden dadurch die Steuerelektroden ¹ der für die Ansteuerung einer Speicherzelle vorgesehenen beiden MESFET voneinander isoliert. Bei dieser Isolationsweise handelt ! es sich um eine Mischform, indem nämlich in den oberflächennahen Bereichen eine dielektrische und weiter im Innern des ;Halbleiterkörpers eine Isolation mittels gesperrter P/N-Über- !gänge vorliegt. Dadurch werden insbesondere die äußerst !schädlichen Querströme an der Oberfläche unterdrückt. Diese j Isolationsmethode ist an sich bekannt, jedoch neu in Bezug auf

die Isolation von MESFET.

GE 974 026

60982 6/0465

Über der ersten Metallisierungsebene befindet sich eine davon durch eine zweite Isolierschicht 25, z.B. aus mittels Kathodenzerstäubung aufgebrachtem Sliziuirtdioxid getrennte zweite Metallisierungsebene für die Bitleitungen BL1 bzw. BL2. Die Bitleitungs-Metallisierung enthält dabei Kontaktbereiche zu den Source-Gebieten, z.B. 17, der als Ansteuerungselemente ' verwendeten MESFET.

Bei den im Rahmen der Erfindung verwendeten MESFET handelt es sich um besonders vorteilhaft modifizierte Schottky-Gate-Feldeffekttransistoren. Betrachtet sei beispielsweise der ^: MESFET, dessen Gate von der Wortleitung WL1 gebildet ist. Die N+Zonen 17 und 16 stellen dabei die Source- und Drain-Zone dar. Der erfindungsgemäß modifizierte MESFET weist einen leitenden Kanal auf, der durch die in unterbrochenen Linien angedeutete Verarmungszone B der WL1-Schottky-Diode ; und die Verarmungszone A der darunter angeordneten P+Zone 11 begrenzt wird. Die Ausdehnung der unteren Verarmungszone A I kann durch die Substratvorspannung frei gewählt werden, während die Ausdehnung der Verarmungszone B durch das Gate-Potential , von WL1 gesteuert wird. Es ist ersichtlich, daß die Verarmungsi zone B unter der Wortleitung die Verarmungszone A bei negativer Vorspannung von WL1 gegenüber der Epitaxie berührt und so den : MESFET als Ansteuerungselement sperrt. Durch die zusätzliche ' für den MESFET vorgesehene P+Zone 11 ist nur eine geringe Aus- : dehnung der Verarmungszone B erforderlich, um diesen Kanal zu

sperren. Dieser Fall ist im Bereich der Wortleitung WL2 anhand . des Verlaufs der Verarmungszone B¹ dargestellt.

In Fig. 3A ist eine zu dem Querschnitt von Fig. 3B gehörende

Draufsicht auf die gegenseitige Anordnung der aktiven Flipflopi
und Ansteuerungstransistoren für zwei nach der Erfindung ausge-

; bildete Flipflop-Speicherzellen dargestellt, wobei mit 30 die Trennungslinie zwischen den aktiven Elementen der beiden Zellen angedeutet ist. Darin sind die zu einer Speicherzelle gehörenden Flipflop-Transistoren T1 und T2 mit den zugehörigen An-GE 974 026

6 0 9 8 2 C₃ / 0 4 β

Steuerungselementen T3 und T4 in ihrer zonenmäßigen Zuordnung deutlich gemacht. Es 6ist insbesondere ersichtlich, daß die Flipflop-Transistoren mit den zugehörigen MESFET in flächensparender Weise zusammengefaßt werden können.

Damit ist eine bipolare Flipflop-Speicherzelle angegeben, die es ermöglicht, umfangreiche Speieheranordnungen aufzubauen, bei denen der Geschwindigkeitsvorteil der bipolaren Transistoren, insbesondere für die Dekodierschaltkreise, behalten wird, ohne den Nachteil des potentialmäßigen "Pumpens" der gesamten Speicherzelle (n) in Kauf nehmen zu müssen. Gegenüber Speichern mit Transistor- oder Diodenkopplung und Selektion an den aktiven Flipflop-Transistoren ergeben sich verbesserte Stäbilitäts- sowie Schreib-/ Leseeigenschaften. Damit können insbesondere geringe Schreibströme, unkritische Schaltpegel für die Wortselektion sowie durch die als MESFET ausgeführten Ansteuerungselemente schnelle Lese- und Schreibzeiten erreicht werden. Schließlich sind derartige Speicherzellen mit konventionellen Bipolarprozessen herstellbar, wobei der benötigte Halbleiterflächenaufwand durchaus vergleichbar ist mit den bei dioden- oder trahsistorgekoppelten Speicherzellen.

GE 974 026

6 09826/0465

Claims (9)

1. - 16 PATENTANSPRÜCHE

   My Monolithisch integrierbare Speicheranordnung mit Speicherzellen, die jeweils aus einem Flipflop mit Bipolartransistoren sowie diesen zugeordneten weiteren Ansteuerungselementen zur Speicherselektion bestehen, dadurch gekennzeichnet, daß die aktiven Flipflop-Transistoren Bipolartransistoren und die Ansteuerungselernente hinsichtlich ihrer Leitungscharakteristik symmetrische Dreipolelemente sind, die mit ihrer Steuerstrecke zwischen den Zellknoten des Flipflops und den jeweils zugeordneten Bitleitungen angeordnet und deren Steueranschlüsse mit der Wortleitung verbunden sind.
2. 2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ansteuerungselemente Feldeffekttransistoren sind, deren Source- und Drain-Anschlüsse mit der jeweiligen Bitleitung bzw. dem Flipflop-Zellknoten und deren Gate-Anschlüsse mit der Wortleitung verbunden sind.
3. 3. Speicheranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Ansteuerungselemente Schottky-Gate-Feldeffekttransistoren sind.
4. 4. Speicheranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Ansteuerungselemente Sperrschicht-Feldeffekttransistoren sind.
5. 5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wortleitung gleichzeitig die Steuer- bzw. Gate-Elektrode der Ansteuerungselemente des Flipflops darstellt.
6. 6. Speicheranordnung nach einem der vorhergehenden Ansprüche, GE 974 026

   609826/0 465

   dadurch gekennzeichnet, daß die als Ansteuerungselemente vorgesehenen Schottky-Gate-Feldeffekttransistoren über einem hochdotierten vergrabenen Halbleitergebiet mit gegenüber dem Kanalbereich entgegengesetztem Leitfähigkeitstyp gebildet sind und daß das vergrabene Halbleitergebiet mit einer den Kanalquerschnitt beeinflussenden Vorspannungsquelle verbunden ist.
7. 7. Speicheranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Vorspannung des vergrabenen Halbleitergebietes über die Substratspannung einstellbar ist.
8. 8. Speicheranordnung nach einem der vorhergehenden Ansprüche f gekennzeichnet durch gleichzeitig mit diesen vergrabenen Halbleitergebieten gebildete rahmenförmige Isolationszonen, auf denen jeweils bis zur Oberfläche des Halbleiterkörpers reichende dielektrische Isolationsgebiete angeordnet sind.
9. 9. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeweils ein aktiver Flipflop-Transistor zusammen mit dem zugeordneten Ansteuerungselement in einem gemeinsamen Halbleitergebiet integriert ist, daß eine gemeinsame Emitterdotierung zur Bildung der Emitter- und Kollektorahschlußzonen der Flipflop-Transistoren sowie der Source-Zonen der Ansteuerungs-Feldeffekttransistoren vorgesehen ist und daß die Kollektor-Anschlußzone eines Flipflop-Transistors gleichzeitig die Drainzone des zugeordneten Ansteuerungs-Feldeffekttransistors darstellt.

   GE 974 026

   60 9 8 26/0465