DE2451486A1 - Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen - Google Patents
Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungenInfo
- Publication number
- DE2451486A1 DE2451486A1 DE19742451486 DE2451486A DE2451486A1 DE 2451486 A1 DE2451486 A1 DE 2451486A1 DE 19742451486 DE19742451486 DE 19742451486 DE 2451486 A DE2451486 A DE 2451486A DE 2451486 A1 DE2451486 A1 DE 2451486A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- slot
- insulating material
- mask
- photoresist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P95/00—
-
- H10P50/691—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Weting (AREA)
- Engineering & Computer Science (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen kleinster Öffnungen
bei der Fabrikation von integrierten Schaltungen und insbesondere ein Verfahren,
das bei der Herstellung relativ sehr kleiner Öffnungen in isolierenden Schichten brauchbar ist, die zur Passivierung und zum Schutz von Halbleitersubstraten
aufgebracht sind.
Auf dem Gebiet der integrierten Schaltungen ist man ständig bestrebt, bei der Entwicklung
von hochintegrierten Schaltungen die einzelnen Schaltkreise dichter j und dichter herzustellen. Wegen dieser Verdichtung in der Anzahl der Schaltkrei- |
se und Vorrichtungen auf mit integrierten Schaltungen versehenen Halbleiterplättchen
benötigt man neue Verfahren zur Herstellung außergewöhnlich kleiner
Öffnungen in Isolierschichten, wobei diese Öffnungen entweder dazu dienen, daß
durch sie den Leitfähigkeitstyp bestimmende Störelemente in das Substrat eingeführt
oder daß metallische Kontakte oder Verbindungen durch Isolierschichten hindurch hergestellt werden können.
Im Stand der Technik, für den beispielsweise die US-Patantschrift 3,390 025 erwähnt
werden soll, hat man bereits die Notwendigkeit für Verfahren zum Herstellen solcher kleinster Öffnungen anerkannt. Ferner hat man im Stand der Technik
bereits erkannt, daß bei Öffnungen, deren Seitenabmessungen in der Größenanordnung
von 0,025 mm oder weniger liegen, die Grenzen der Auflösung in üblichen Photoresist- oder Photolackmasken Unregelmäßigkeiten in Form und Größe der
509828/0442
-2- 245H86
Öffnungen zur Folge haben kann. Insbesondere dann, wenn die Öffnungen rechteckig
oder quadratisch sein sollen, besteht bei Öffnungen mit derart kleinen Abmessungen
die Gefahr, daß die Ecken abgerundet werden. Da die Öffnungen bereits
so klein sind, ergeben sich aus einer weiteren Verringerung ihrer Abmessungen durch die abgerundeten Ecken sowohl bei der Herstellung als auch
beim Betrieb der Schaltungen erhebliche Schwierigkeiten.
Gemäß dem Stande der Technik ist für dieses Problem eine Lösung vorgeschlagen
worden, gemäß der man unter Verwendung üblicher Photoresist-Ätzverfahren ein Paar langgestreckter Schlitze in einem Paar Passivierungsschichten anbringt. Diese
kreuzweise angeordneten Schlitze haben eine Breite, die etwa der gewünschten Breite der herzustellenden Öffnung entspricht. Die beiden Schlitze sind derartig
miteinander über Kreuz angeordnet, daß eine Öffnung durch die Schichten nur in dem beiden Schlitzen gemeinsamen Bereich hergestellt wird. Da das Verhältnis
von Länge zu Breite dieser Schlitze relativ groß ist, hat man erkannt, daß man ein
Paar solcher Schlitze mit einem hohen Auflösungsgrad miteinander zum Schnitt bringen kann. Demgemäß sollten also Verzerrungen und Unregelmäßigkeiten einer
auf diese Weise hergestellten Öffnung beseitigt werden. Im Stand der Technik gibt
es dabei zwei Varianten bei der Anwendung solcher sich überkreuzender Schlitze. !Das erste bekannte Anwendungsbeispiel ist in der obengenannten US-Patentschrift
!3 390 025 offenbart. Dabei wird zunächst eine relativ dicke Schicht aus Siliciumidioxid
auf einem Substrat gebildet, und es wird durch die dicke Schicht ein schma- jler Schlitz geätzt.Anschließend wird eine zweite oder dünne Schicht aus Silicium-
!dioxid über der gesamten Struktur einschließlich des Schlitzes aufgebracht. Dann
!wird wiederum mit üblichen Photoresistverfahren ein ähnlicher, schmaler Schlitz
'in der zweiten Schicht hergestellt, der den ersten Schlitz schneidet. Die Ätzzeit
j soll dabei jedoch nur ausreichen, durch die dünne Schicht aus Siliciumdioxid hin-Jdurchzuätzen,
sie soll jedoch nicht ausreichen, auch noch durch die dicke Schicht
jaus Siliciumdioxid hindurchzuätzen. Somit wird die entgültig herzustellende Öffnung
jnur durch den Teil der dünnen Schicht in dem Schlitz vollständig hindurchgeätzt,
der sich an dem Schnittpunkt der beiden langgestreckten Schlitze befindet.
Während durch dieses Maskenverfahren mit einer dicken und einer dünnen Siliciumdioxidschicht
das Problem der nicht ausreichend guten Auflösung bei !kleinsten Öffnungen zumindest teilweise gelöst wird, gibt es immer noch einige
,potentielle Schwierigkeiten. Wegen der geringen Größe der Öffnung ist es zwingend
Fi 973 021 S 0 9 8 2 8 / 0 4 A 2
erforderlich, daß die Oxidschicht von dem Bereich der Öffnung vollständig entfernt
wird. Zu diesem Zweck benötigt man eine entsprechend ausgedehnte Ätzzeit, damit sichergestellt wird, daß die dünne Oxidschicht vollständig entfernt :
wird. Wegen einer solchen ausgedehnten Ätzzeit können die an die Öffnung an- j
grenzenden Bereiche der dicken Oxidschicht nachteilig beeinflußt werden, d.h. man wird an den Rändern der herzustellenden Öffnung einige Unregelmäßigkeiten
erhalten.
Das zweite bekannte Verfahren, bei dem sich kreuzende Schlitze benutzt werden,
durch welches die oben beschrieben Schwierigkeiten vermieden werden, die ■
sich aus dem Übereinander!iegen einer dicken und einer dünnen Siliciumdioxid- i
schicht ergeben, findet sich in der US-Patentschrift 3 388 000. Bei dieser Lösung !
des Problems wird zunächst ein schmaler Schlitz in einem untenliegenden iso- " ϊ
lierenden Material, wie z.B. Siliciumdioxid hergestellt. Anschließend wird eine j
zweite Schicht eines anderen Isoliermaterials mit anderen Ätzeigenschaften über j
der Struktur aufgebracht und demgemäß auch in dem zuerst angebrachten Schlitz, j
Wenn der zweite, den ersten Schlitz schneidende langgestreckte Schlitz durch die zweite Isolierschicht hindurch gebildet wird, wird ein Ätzmittel verwandt,
i das nur die zweite Isolierschicht abätzt, das erste Isoliermaterial dabei aber nicht j
merklich beeinträchtigt. Das hat zur Folge, daß die erste Isolierschicht nicht an- j
griffen wird, so daß die möglichen Schwierigkeiten, die bei einer Folge einer | dicken und dünnen, jedoch gleichartigen Oxidschicht auftreten, vermieden werden.
* !
Unglückseligerweise hat die Anmelderin jedoch festgestellt, daß auch das zweite
Verfahren seine potentielle Schwierigkeiten hat. Bei dem zweiten Verfahren erhält
man Ende einer Struktur, bei der zwei verschiedene Arten elektrisch isolierender
Passivierungsschichten in unmittelbarer Berührung mit dem Halbleitersubstrat sind, d.h. man hat eine Kombination von Siliciumdioxid und Aluminium
oxid. Um die mechanische Beanspruchung zwischen Halbleitersubstrat und Isolierschicht
auf dem Substrat möglichst klein zu halten, ist es von großem Vorteil,
wenn ein und dasselbe Isoliermaterial in Berührung mit dem gesamten Halbleitersubstrat
ist und dies gilt ganz besonders, wenn das Isoliermaterial Siliciumdioxid ist. Wegen der strukturellen Verträglichkeit von Siliciumdioxid mit dem darunterliegenden
Halbeitersubstrat werden mechanische Beanspruchungendann möglichst
gering sein, wenn das Halbleitersubstrat über seine gesamte Oberfläche nur mit
H 973 021 509828/0442
245148©
Siliciumdioxid in Kontakt kommt.
j :
Aufgabe der Erfindung ist es also, ein verbessertes Verfahren zum Herstellen
kleinster Öffnungen durch Isolierschichten bei integrierten Schaltungen zu
schaffen. Dabei soll von dem an sich bekannten Verfahren Gebrauch gemacht
werden, solche kleinste Öffnungen durch Herstellen einander schneidender
kleinster Öffnungen durch Isolierschichten bei integrierten Schaltungen zu
schaffen. Dabei soll von dem an sich bekannten Verfahren Gebrauch gemacht
werden, solche kleinste Öffnungen durch Herstellen einander schneidender
:
Schlitze zu bilden, wobei die bei Verwendung einer dicken und einer dünnen, je- j
doch gleichartigen Oxidschicht auftretenden Schwierigkeiten und Unregelmäßig- j
keiten vermieden werden. Vorzugsweise spll dabei erreicht werden, daß nur
ein einziges Isoliermaterial mit der gesamten Halbleiteroberfläche der·fertigen
Struktur in Kontaktberührung kommt. Dies wird gemäß der vorliegenden Erfin- ; dung bei der Herstellung von integrierten Schaltungen durch ein Verfahren zum
Herstellen kleinster Öffnungen durch elektrisch isolierende, passivierende
Schichten erzielt, das sich durch folgende Verfahrensschritte auszeichnet: Zu- j nächst wird über einem Halbleitersubstrat eine erste Schicht eines ersten elek- j trisch isolierenden Materials hergestellt. Anschließend wird eine zweite Schicht j eines zweiten elektrisch isolierenden Materials auf der ersten Schicht aufgebracht, \
ein einziges Isoliermaterial mit der gesamten Halbleiteroberfläche der·fertigen
Struktur in Kontaktberührung kommt. Dies wird gemäß der vorliegenden Erfin- ; dung bei der Herstellung von integrierten Schaltungen durch ein Verfahren zum
Herstellen kleinster Öffnungen durch elektrisch isolierende, passivierende
Schichten erzielt, das sich durch folgende Verfahrensschritte auszeichnet: Zu- j nächst wird über einem Halbleitersubstrat eine erste Schicht eines ersten elek- j trisch isolierenden Materials hergestellt. Anschließend wird eine zweite Schicht j eines zweiten elektrisch isolierenden Materials auf der ersten Schicht aufgebracht, \
welches in seiner Zusammensetzung sich von dem Material der ersten Schicht un- |
terscheidet. Anschließend wird ein erster Schlitz, der sich durch die zweite ι
oder obenliegende Schicht hindurch erstreckt, durch chemisches Ätzen durch ί
eine ätzresistente Maske mit einer Ätzlösung durchgeführt, die selektiv das zwei- i
te Material abätzt. Anschließend wird die zweite Schicht mit einer Phototresist-
oder Photolackmaske überzogen, die einen zweiten Schlitz aufweist, der den j
oder Photolackmaske überzogen, die einen zweiten Schlitz aufweist, der den j
ersten Schlitz überkreuzt, worauf die gesamte Struktur einem chemischen Ätzvorgang
durch diese Photoresistmaske mit einer Ätzlösung ausgesetzt wird, die
selektiv das erste Material ätzt und damit eine kleine Öffnung durch die erste ι
selektiv das erste Material ätzt und damit eine kleine Öffnung durch die erste ι
oder untenliegende Schicht hindurchätzt, welche Öffnung durch die sich überschneidenden
Teile des ersten und zweiten Schlitzes definiert sind.
Beste Ergebnisse erzielt man bei Verwendung von Siliciumdioxid als erstes Isoliermaterial
und Siliciumnitrid als zweites Isoliermaterial.
Mit dem Verfahren gemäß der vorliegenden Erfindung werden die bei Verwendung
durch zwei ungleich starken, d.h. einer dicken und einer dünnen Oxidschicht
auftretenden Schwierigkeiten vermieden. Außerdem wird dadurch erreicht, daß
durch zwei ungleich starken, d.h. einer dicken und einer dünnen Oxidschicht
auftretenden Schwierigkeiten vermieden. Außerdem wird dadurch erreicht, daß
Fi 973 021 509828/0 Akl
2451488
die erste oder untenliegende Isolierschicht, die vorzugsweise aus Siliciumdioxid j
besteht, mit dem gesamten Substrat in Kontaktberührung bleibt. Das zweite j
Isoliermaterial ist an keiner Stelle mit dem Substrat irgendwie in Berührung. [
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung
mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden
Merkmale der Erfindung finden sich in den ebenfalls beigefügten Patentansprüchen.
; In den Zeichnungen zeigt:
Fig. 1 eine Teilschnittansicht eines Abschnittes eines Halbleiter-
: . Substrats, in dem eine sehr kleine Öffnung durch auf der
: Oberfläche angebrachte isolierende Schichten durch die
Anwendung von zwei sich überkreuzenden Schlitzen hergestellt werden soll, die hier gestrichelt eingezeichnet sind,
'Fign. 1A - ID Schnittansichten längs der Linie 1A-1A in Fig. 1 bei den ver
schiedenen Verfahrensschritten,
1FJg-^A-E ähnliche Schnittansichten wie Fign. 1A-1D, jedoch einer
ι anderen Ausführungsform.
■Das im Zusammenhang mit Fig. 1 zu beschreibende Verfahren betrifft die Bildung
!einer Öffnung mit den Seitenabmessungen von 0,0254 mm durch ein Verfahren,
!das von zwei sich überkreuzenden Schlitzen 10 und 11 in einer Maske Gebrauch
!macht, die hier in Fig. 1 gestrichtelt dargestellt sind. Die Öffnung 12, die an
Idem Schnittpunkt der Schlitze 10 und 11 hergestellt werden soll, wird durch eine
jpassivierende Isolierschicht 14 hindurch hergestellt, die ebenfalls in dem Silicium-
;substrat 13 strichpunktiert angedeutet ist. Die Fign. 1A bis 1D zeigen die einzel- ■
nen Verfahrensschritte bei der Herstellung dieser Öffnung in einer Struktur längs
einer Schnittansicht entsprechend der Linie 1A-1A in Fig. 1. In Fig. IA soll eine
{Öffnung mit Seitenabmessungen in der Größenordnung von 0,025 mm durch eine
i Isolierschicht nach einem Emitterbereich 15 in einem Halbleitersubstrat 16 herge-
!stellt werden. In derjenigen Fertigungsstufe, in der die sehr kleine Öffnung her-
Fi 973 021 509 828/0 442
2451488
gestellt werden soll, wird eine durchgehende Schicht aus Siliciumdioxid 16 über
' der gesamten Oberfläche des die integrierte Schaltung tragenden Substrats aufge-,
bracht. Diese Siliciumdioxidschicht kann beispielsweise durch thermische Oxida-•
tion der Oberfläche des Substrats 13 in üblicher Weise hergestellt werden, wenn
das Substrat aus Silicium besteht. Ein übliches Oxidationsverfahren eines Siliciumsubstrats
besteht darin, daß man das Substrat auf eine erhöhte Temperatur in der Größenordnung von 970 C mit oder ohne Beigabe von Wasser aufheizt. Die
Siliciumdioxidschicht 16 kann außerdem auch durch pyrolytische Zersetzung oder
Kathodenzerstäubung aufgebracht werden. Ferner kann man die SMiciumdioxid-
; schicht 16 durch eine Kombination aus pyrolytischem Niederschlag und thermischer
! Oxidation erzeugen. Die Schicht 16 hat eine Stärke in der Größenordnung von i 2500 R Einheiten.
Eine Schicht 17 aus elektrisch isolierendem Material mit gegenüber der Schicht 16
verschiedener oder unterschiedlicher Resistenz gegen Ätzen wird auf der Schicht 16 niedergeschlagen. In der vorliegenden Ausführungsform besteht die Schicht
■ 17 aus Siliciumnitrid. Es kann außerdem auch Aluminiumoxid benutzt werden. Die
Siliciumnitridschicht 17 kann durch pyrolytische Zersetzung oder durch Kathodenzerstäubung
aufgebracht werden. Ein bekannten pyrolytisches Verfahren besteht aus der Reaktion von Silan und Ammonium oder einer anderen stickstoffhaltigen Verbindung.
Die Schicht 17 hat eine Stärke in der Größenordnung von 1600 A.
Als nächster Schritt wird gemäß üblicher photolithographischer Verfahren eine
Photolackmaske 18 mit einem Schlitz 19, der in seinem Ort und seinen Abmessungen
von 0,075 χ 0,025 mm dem Schlitz 10 entspricht, auf der Siliciumnitridschicht 17
gebildet. Für die Darstellung sei angenommen, daß die Photolackmaske 18 ein positiver Photolack ist. Solche positiven Photoresistmaterialien sind beispielsweise
in den US-Patentschriften 3 046 120 und 3 201 239 beschrieben. Diese Photoresistmaterialien
umfassen Diazo-Photoresistmaterialien, die durch die Belichtung in
den belichteten Bereichen in durch einen Entwickler lösbare Diazoverbindungen umgesetzt werden. Anstelle solcher positiver Photoresistmaterialien können auch
negative Photoresistmaterialien, wie z.B. Kodak KTFR und KMER benutzt werden.
Unter Benutzung der Photoresistmaske 18 als eine die Ätzung verhindernde Maske,
wird ein Schlitz 20, der in Ort und Abmessungen dem Schlitz 19 entspricht.
Fi 973 021 5 0 9 8 2 8/0442
durch die Siliciumnitridschicht 17, Fig. 1B mit einem Ätzmittel geätzt, das das
Siliciumnitrid selektiv abätzt, die darunterliegende Schicht 16 aus Siliciumdioxid
jedoch wenig oder gar nicht beeinflußt. Ein geeignetes Ätzmittel dieser Art ist
heißes Phosphorsalz, das die Zusammensetzung (NHJ -HPO^ hat und in diesem
Fall bei einer Temperatur von 1850 C eingesetzt wird. Die Abmessungen des Schlitzes 20 sind 0,025 mm χ 0,1 mm.
In Fig. 1C wird eine zweite Photoresistmaske 21 mit einem Schlitz 22 am Ort und j
mit den Abmessungen des Schlitzes 11 über der Siliciumnitridschicht 17 in der j
Weise aufgebracht, daß der Schlitz 22 den Schlitz 20 kreuzt. Die Maske 21 wird
durch die oben beschriebenen photolithographischen Verfahren hergestellt. Man wird zweckmäßigerweise das gleiche Material verwenden, wie für die Maske 18.
Der Schlitz 22 hat im wesentlichen die gleichen Abmessungen wie Schlitz 20. Verwendet
man dann ein Ätzmittel, das selektiv Siliciumdioxid abätzt, aber relativ wenig oder gar keine Einwirkung auf Siliciumnitrid hat, dann wird damit die
Öffnung 23 durch die Siliciumdioxidschicht 16 in Fig. ID in dem Bereich geätzt,
■ in dem sich die Schlitze 20 und 22 schneiden. Ein für diesen Zweck geeignetes
; Ätzmittel ist gepufferte Fluorwasserstoffsäure. Die Öffnung 23 hat demgemäß die
Abmessungen 0,025 χ 0,025 mm. Nur die Schicht 16 verbleibt in Berührung mit
dem Substrat 13. An keinem Punkt ist die Siliciumnitridschicht 17 in Berührung
, mit dem Substrat 13. Wenn Siliciumnitrid Si3N in Berührung mit Silicium kommt,
■ können MateriaIspannungen auftreten, die zu einer Verlagerung oder Versetzung
'-. der Schicht Anlaß geben können.
In Zusammenhang mit den Fign. 2A bis 2E soll nun ein weiteres Verfahren zum Herstellen
einer sehr kleinen Öffnung beschrieben werden, das gleichartig durchgeführt
wird, wie das Verfahren, das im Zusammenhang mit den Fign. 1A bis 1D
beschrieben, mit der Ausnahme, daß ein weiterer Maskenschritt vorgesehen wird, bei dem eine Siiiciumoxidschicht als Maske beim Ätzen des Schlitzes durch die
darunterliegende Siliciumnitridschicht verwendet wird. Die Struktur in Fig. 2A
entspricht im wesentlichen der in Fig. 1A gezeigten Struktur mit der Ausnahme, daß eine zusätzliche Schicht aus Siliciumdioxid zwischen die Siliciumnitridschicht
25 und eine Photolack- oder Photoresistschicht 26 eingeschoben ist. Im übrigen
entspricht die untenliegende Schicht aus Siliciumdioxid 27 der Schicht 16 in
Fig. IA und das Substrat 28 entspricht dem Substrat 13. Die Siliciumdioxidschicht
24 kann auf der Siliciumnitridschicht 23 in üblicher Weise einschließlich Kathoden-
Fi 973 021 509828/0 A A2
_8_ 245H86
zerstäubung oder pyrolytische Zerstetzung aufgebracht werden. Die Schicht 24
j hat eine Dicke in der Größenordnung von 1000 Ά.
Unter Verwendung einer Photoresistmaske wird ein Schlitz 30, dessen Abmessungen
den Abmessungen des Schlitzes 29 in der Photoresistmaske 26 entsprechen, durch die Siliciumdioxidschicht 24, Fig. 2B, hindurchgeätzt. Das hier verwendete
Ätzmittel ätzt selektiv Siliciumdioxid, ohne im wesentlichen die darunterliegende
Siliciumnitridschicht 25 anzugreifen. Ein für diesen Zweck geeignetes Ätzmittel
ist standardgepufferte Fluorwasserstoffsäure, die in üblicher Weise zum Ätzen
von Siliciumdioxid benutzt wird.
Verwendet man anschließend die Siliciumdioxidschicht 24 als Maske, dann wird
ein dem Schlitz 30 entsprechender Schlitz 31 durch die Siliciumnitridschicht 25 mit einem Ätzmittel hindurchgeätzt, das selektiv Siliciumnitrid ätzt, ohne die
darüber- oder darunterliegenden Schichten 24 bzw. 27 aus Siliciumdioxid anzugreifen.
Dafür brauchbare Ätzmittel sind heiße Phosphorsäure oder heiße Phosphorsalze.
Wie dann aus Fig. 2D zu erkennen, wird eine Photoresistmaske 32, die im wesentlichen
mit der Photoresistmaske 21, Fig. IC äquivalent ist, mit einem Schlitz 33
hergestellt, der den Schlitz 31 überkreuzt.
Anschließend wird in einem, dem im Zusammenhang mit Fig. 1C beschriebenen
Verfahren entsprechenden Verfahren ein Ätzmittel angewandt, das Siliciumdioxid ätzt, ohne dabei in irgendeiner Form Siliciumnitrid anzugreifen, zur Bildung
einer Öffnung 34, wie in Fig. 2E gezeigt, weiche der Öffnung 23 in Fig. 1 D entspricht.
Eine geeignete Ätzlösung ist die bereits erwähnte gepufferte Fluorwasserstoffsäurelösung.
Dieses Ätzmittel entfernt auch die Abschnitte oder Bereiche der obenliegenden Siliciumdioxidschicht 24, die innerhalb des Schlitzes 33 frei
liegen. Die darunterliegende Schicht 25 aus Siliciumnitrid verhindert jedoch ein
weiteres Ätzen unter den Abschnitten 35.
In bezug auf den im Zusammenhang mit Fig. 2D beschriebenen Verfahrensschritt
soll darauf hingewiesen werden, daß der Schlitz 33 nicht an allen vier Seiten geschlossen sein muß. Es ist lediglich erforderlich, daß der Schlitz 33 an den
zwei Seiten abgeschlossen ist, die zur Bestimmung des Schnittpunktes zwischen
Fi 973 021 5 0 9 8 2 8/0442
den Schitzen 33'und 31 erforderlich sind. Man kann daher den in 2D1 dargestellten
Verfahrensschritt anstelle des in Fig. 2D gezeigten Verfahrensschrittes anwenden.
Dieser Verfahrensschritt ist insoweit identisch mit der Ausnahme, daß die Photoresistschicht
22A den Schitz 33A nicht an allen vier Seiten umgibt, Schlitz 33A ist nur an den beiden Seiten begrenzt, die den Schlitz 31 schneiden.
F1973021 .509828/0442
Claims (1)
- 245H88PATENTANSPRÜCHEVerfahren zum Herstellen von integrierten Schaltungen durch Bildung einer ersten Schicht eines ersten elektrisch isolierenden Materials über einem Halbleitersubstrat und Bilden einer zweiten Schicht eines zweiten elektrisch isolierenden Materials auf der ersten Schicht, dadurch gekennzeichnet, daß durch chemisches Ätzen durch eine ätzresistente Maske mit einem Ätzmittel, das selektiv nur das zweite Material ätzt, ein durch die zweite Schicht sich erstreckender Schlitz gebildet wird, daß anschließend eine zweite Schicht aus Photoresist als Maske mit einem zweiten Schlitz gebildet wird, der den ersten Schlitz überkreuzt und daß anschließend durch chemisches Ätzen durch diese Photoresistmaske mit einem Ätzmittel, das selektiv das erste Material abätzt, eine kleine Öffnung durch die erste Schicht hindurchgeätzt wird, welche durch die sich schneidenden Abschnitte des ersten und zweiten Schlitzes bestimmt wird.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als ätzresistente Maske eine Photoresistmaske verwendet wird.3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als ätzresistente Maske eine Maske aus elektrisch nichtleitendem Materal verwendet wird.4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als ätzresistente Maske das gleiche Material verwendet wird wie für die erste Schicht.5. Verfahren nach Anspruch 2 oder 4, dadurch gekennzeichnet, daß als erstes isolierendes Material Siliciumdioxid und als zweites isolierendes Material Siliciumnitrid verwendet wird.6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Photoresistmaske in Kontakt mit der zweiten Schicht verwendet wird.F, 973 021 5 0 9 8 2 8/0442.„. 245U867. Verfahren nach Anspruch 1 zur Herstellung von integrierten Schaltkrei- '.sen, gekennzeichnet durch fo!gende Verfahrensschritte: i- Herstellen einer ersten Schicht eines ersten elektrisch isolierenden Materials über einem Halbleitersubstrat,- Herstellen einer zweiten Schicht eines zweiten elektrisch isolierenden Materials über der ersten Schicht,- Herstellen einer dritten Schicht aus dem ersten isolierenden Material auf der zweiten Schicht,τ Bilden einer ersten Photoresistmaske mit einem ersten Schlitz in der dritten Schicht,- Herstellen eines zweiten Schlitzes, der sich durch die dritte Schicht in Ausrichtung mit dem ersten Schlitz erstreckt durch chemisches Ätzen durch die erste Photoresistmaske mit einem Ätzmittel, das selek-" tiv das erste isolierende Material abätzt,- Herstellen eines dritten Schlitzes, der sich durch die zweite Schicht in Ausrichtung mit dem zweiten Schlitz erstreckt durch chemisches Ätzen durch den zweiten Schlitz mit einem Ätzmittel, das selektiv das zweite isolierende Material abätzt,- Überziehen der dritten Schicht mit einer zweiten Photoresistmaske mit einem darin angebrachten vierten Schlitz, der den dritten Schlitz über-: kreuzt und '- chemisches Ätzen einer kleinen Öffnung, die sich durch die erste Schicht \ hindurch erstreckt und durch die sich überschneidenden Abschnitte', des dritten und vierten Schlitzes definiert werden durch die zweitePhotoresistmaske mit einem Ätzmittel, das selektiv das erste-Material ätzt. ' . "18. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste Photoresistmaske vor der Bildung der zweiten Photoresistmaske entfernt■ wird.9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als erstesisolierendes Material Siliciumdioxid und als zweites isolierendes Ma- ; terial Siliciumnitrid verwendet wird.Fi 973 021 509828/0442
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US427888A US3904454A (en) | 1973-12-26 | 1973-12-26 | Method for fabricating minute openings in insulating layers during the formation of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2451486A1 true DE2451486A1 (de) | 1975-07-10 |
| DE2451486C2 DE2451486C2 (de) | 1982-04-08 |
Family
ID=23696709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2451486A Expired DE2451486C2 (de) | 1973-12-26 | 1974-10-30 | Verfahren zum Herstellen von integrierten Halbleiteranordnungen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3904454A (de) |
| JP (1) | JPS5230831B2 (de) |
| CA (1) | CA1048331A (de) |
| DE (1) | DE2451486C2 (de) |
| FR (1) | FR2256536B1 (de) |
| GB (1) | GB1435670A (de) |
| IT (1) | IT1025190B (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1548520A (en) * | 1976-08-27 | 1979-07-18 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductor device |
| US4233337A (en) * | 1978-05-01 | 1980-11-11 | International Business Machines Corporation | Method for forming semiconductor contacts |
| US4326332A (en) * | 1980-07-28 | 1982-04-27 | International Business Machines Corp. | Method of making a high density V-MOS memory array |
| US4481263A (en) * | 1982-05-17 | 1984-11-06 | Raytheon Company | Programmable read only memory |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| US5880036A (en) * | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
| US5651855A (en) * | 1992-07-28 | 1997-07-29 | Micron Technology, Inc. | Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits |
| US5244837A (en) * | 1993-03-19 | 1993-09-14 | Micron Semiconductor, Inc. | Semiconductor electrical interconnection methods |
| US6498088B1 (en) * | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3388000A (en) * | 1964-09-18 | 1968-06-11 | Texas Instruments Inc | Method of forming a metal contact on a semiconductor device |
| US3390025A (en) * | 1964-12-31 | 1968-06-25 | Texas Instruments Inc | Method of forming small geometry diffused junction semiconductor devices by diffusion |
| US3479237A (en) * | 1966-04-08 | 1969-11-18 | Bell Telephone Labor Inc | Etch masks on semiconductor surfaces |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660735A (en) * | 1969-09-10 | 1972-05-02 | Sprague Electric Co | Complementary metal insulator silicon transistor pairs |
| US3717514A (en) * | 1970-10-06 | 1973-02-20 | Motorola Inc | Single crystal silicon contact for integrated circuits and method for making same |
| US3728167A (en) * | 1970-11-16 | 1973-04-17 | Gte Sylvania Inc | Masking method of making semiconductor device |
| US3800412A (en) * | 1972-04-05 | 1974-04-02 | Alpha Ind Inc | Process for producing surface-oriented semiconducting devices |
-
1973
- 1973-12-26 US US427888A patent/US3904454A/en not_active Expired - Lifetime
-
1974
- 1974-10-25 IT IT28781/74A patent/IT1025190B/it active
- 1974-10-30 DE DE2451486A patent/DE2451486C2/de not_active Expired
- 1974-11-13 CA CA74213610A patent/CA1048331A/en not_active Expired
- 1974-11-15 FR FR7441648A patent/FR2256536B1/fr not_active Expired
- 1974-11-22 JP JP49133732A patent/JPS5230831B2/ja not_active Expired
- 1974-11-27 GB GB5138474A patent/GB1435670A/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3388000A (en) * | 1964-09-18 | 1968-06-11 | Texas Instruments Inc | Method of forming a metal contact on a semiconductor device |
| US3390025A (en) * | 1964-12-31 | 1968-06-25 | Texas Instruments Inc | Method of forming small geometry diffused junction semiconductor devices by diffusion |
| US3479237A (en) * | 1966-04-08 | 1969-11-18 | Bell Telephone Labor Inc | Etch masks on semiconductor surfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2256536A1 (de) | 1975-07-25 |
| IT1025190B (it) | 1978-08-10 |
| JPS5098280A (de) | 1975-08-05 |
| DE2451486C2 (de) | 1982-04-08 |
| FR2256536B1 (de) | 1977-05-20 |
| JPS5230831B2 (de) | 1977-08-10 |
| US3904454A (en) | 1975-09-09 |
| GB1435670A (en) | 1976-05-12 |
| CA1048331A (en) | 1979-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
| DE3130122C2 (de) | ||
| DE2611158A1 (de) | Verfahren zum herstellen von oeffnungen in siliciumkoerpern | |
| EP0057254B1 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
| DE2641752C3 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| EP0001100A2 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
| DE2054571A1 (de) | Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur | |
| DE2229457A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes | |
| DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
| DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE19540124C2 (de) | Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE68925398T2 (de) | Ausbilden eines vorgeschriebenen Musters auf einer Schicht eines Halbleiterelements | |
| DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE2645014C3 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
| DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen | |
| DE2743299A1 (de) | Ladungskopplungsanordnung | |
| DE19606682A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung | |
| EP0013728A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE2453528C2 (de) | Maskierungsverfahren | |
| EP0218039A1 (de) | Verfahren zur Übertragung feinster Fotolackstrukturen | |
| DE3411960A1 (de) | Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8126 | Change of the secondary classification |
Ipc: H01L 21/72 |
|
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |