DE2441192A1

DE2441192A1 - Sampling and hold cct - with electronic scanner and storage capacitor supplemented by integrator

Info

Publication number: DE2441192A1
Application number: DE2441192A
Authority: DE
Inventors: P Ing Grad Dambacher; H Dipl Ing Harm; W Ing Grad Henschke
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 1974-08-28
Filing date: 1974-08-28
Publication date: 1976-03-11
Also published as: DE2441192C2

Abstract

The sampling and hold circuit, for use partic. in connection with test line measurement techniques in TV transmissions, is designed to meet the norms of the European Broadcasting Union while requiring minimal resources to suppress interference voltages. The circuit has an electronic scanner (5), whose closing time is so selected that the input signal is evaluated with the amplitude frequency characteristic of a split function. It has also a storage capacitor (C1) with pref. a resistance (R1) in series with the capacitor and forming an RC-integration unit. The closing time of the electronic scanner is smaller than the time constant of the RC-integration unit while permitting a desired split frequency filter effect to be attained.

Description

BESCHREIBUNG zu der Patentanmeldung Abtast- und Halte-Schaltung Die Erfindung betrifft eine Abtast- und Ralte-Schaltung mit elektronischem Abtastschalter und nachgeschaltetem Speicherkondensator.DESCRIPTION of the patent application sample and hold circuit Die The invention relates to a sampling and holding circuit with an electronic sampling switch and downstream storage capacitor.

Abtast- und Ralte-Schaltungen dieser Art, auch Sampling-and-Hold-Schaltungen genannt, werden insbesondere im Zusammenhang mit der sogenannten Prüfzeilenmeßtechnik bei Meßaufgaben an Fernsehübertragungsstrecken verwendet. Fig. 1 zeigt eine bekannte Schaltung dieser Art. Das abzutastende Signal, das bei einem Fernsehsignal in programmfreien Zeilen der Bildaustastlücke das sogenannte Prufzeilentestsignal enthält, wird aus der schematisch angedeuteten Signalquelle U über einen elektronischen Schalter S, der über einen Impuisgenerator J angesteuert ist, zu vorbestimmten Zeitpunkten abgetastet und der momentane Spannungswert des Prüfzeilensignals wird dann in dem Speicherkondensator C1 gespeichert und kann über einen als Impedanzwandler dienenden, meist gegengekoppelten Operationsverstärker 0 am Ausgang A zu weiteren Meßzwecken abgenommen werden. Die Signalquelle U muß so stromergiebig sein, daß sie den Speicherkondensator C1 in Jeder Abtastphase auf den Jeweils anliegenden aktuellen Pegelwert des Signals umladen kann. Die Abtastimpulsbreite ist bei diesen bekannten-Schaltungen beliebig gewählt.Sampling and holding circuits of this type, including sampling and hold circuits are mentioned in particular in connection with the so-called test line measurement technology used for measurement tasks on television transmission links. Fig. 1 shows a known one Circuit of this kind. The signal to be scanned, which in the case of a television signal in program-free Lines of the picture blanking interval contains the so-called test line test signal, is turned off the schematically indicated signal source U via an electronic switch S, which is controlled via a pulse generator J, scanned at predetermined times and the instantaneous voltage value of the test line signal is then stored in the storage capacitor C1 stored and can be used as an impedance converter, mostly negative feedback Operational amplifier 0 at output A can be removed for further measurement purposes. the Signal source U must be so energetic that it puts the storage capacitor C1 in Reload each sampling phase to the respective current level value of the signal can. The sampling pulse width is chosen arbitrarily in these known circuits.

Das Meßproblem sowie entsprechende nationale und internationale Normvorschriften, z.B. der European Broadcasting Union (EBU), fordern für solche Abtast- und Ralte-Schaltungen bei gegebenem Einschwingverhalten des meßsystems eine maximale Unterdrückung von dem Meßsignal überlagerten Störungen und statistischen Schwankungen. Zur Einhaltung dieser Forderung schreibt beispielsweise die EBU (Com.T.(T/G7)202) das Vorschalten eines möglichst überschwingfreien Filters (gemäß CClR-Rec. 267, Los Angeles 1959, Vol. V) vor der Abtastschaltung vor, das die Bandbreite des Eingangssignals begrenzt und die überlagerten Rauschanteile vermindert. Derartige mit Spulen, Kondensatoren, Widerständen und gegebenenfalls Trennverstärkern aufgebaute Filter sind schaltungstechnisch relativ aufwendig und verteuern derartige Abtast-Schaltungen erheblich.The measurement problem as well as corresponding national and international norms, E.g. the European Broadcasting Union (EBU), demand for such sampling and control circuits for a given transient response of the measuring system, a maximum suppression of interference and statistical fluctuations superimposed on the measurement signal. To comply with EBU (Com.T. (T / G7) 202), for example, writes the upstream connection to this requirement a filter that is as free from overshoots as possible (according to CClR-Rec. 267, Los Angeles 1959, Vol. V) before the sampling circuit, which limits the bandwidth of the input signal and the superimposed noise components are reduced. Such with coils, capacitors, Filters constructed with resistors and, if necessary, isolating amplifiers are circuitry relatively complex and make such scanning circuits considerably more expensive.

Es ist daher Aufgabe der Erfindung, eine Abtast- und Ralte-Schaltung der eingangs erwähnten Art zu schaffen, die mit möglichst geringem schaltungstechnischem Aufwand die Einhaltung der für solche Schaltungen geforderten Unterdrijokung unerwünschter Signal- und/oder Störkomponenten ermöglicht.It is therefore an object of the invention to provide a sample and hold circuit of the type mentioned to create that with as little circuitry as possible Effort to comply with the Unterdrijokung required for such circuits is undesirable Signal and / or interference components enabled.

Diese Aufgabe wird ausgehend von einer Schaltung der eingangs erwähnten Art erfindungsgemäß gelöst durch die Merkmale des kennzeichnenden Teils des Hauptanspruchs. Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung.This task is based on a circuit of the aforementioned Kind according to the invention solved by the features of the characterizing part of the main claim. Further advantageous refinements of the circuit according to the invention result from the subclaims and the following description.

Durch die erfindungsgemäße Ergänzung einer bekannten Abtast-und Halte-Schaltung wird mit schaltungstechnischnisch geringstem Aufwand ein Optimum an Störspannungsunterdrückung erreicht. Nach der Erfindung kann einfach durch entsprechend. Wahl der Sehließzeit d des Abtastschalters eine Filterwirkung für das Eingangssignal in der Abtastschaltung selbst erreicht werden, die bei den bekannten Schaltungen nur durch vorgeschaltete zusätzliche komplizierte Filter möglich war. Neben der entsprechenden Bemessung der Schließzeit des Abtastschalters ist es lediglich nötig, in die Abtastschaltung noch einen entsprechenden Integrator einzubauen, was im einfachsten Fall durch-die Reihenschaltung eines zusätzlichen Widerstandes zum Abtastschalter geschehen kann, der dann zusammen mit dem nach dem Schalter vorgesehenen Speicherkondensator ein einfaches RC-Integrationsglied bildet. Die Bemessung der Schließzeit zur Erzielung des gewünschten Spaltfrequenzganges erfolgt in bekannter Weise aufbauend auf den gewünschten oder geforderten Filtereigenschaften. ist für eine solche Abtastschaltung für eine spezielle Meßaufgabe in der Prüfzeilenmeßtechnik beispielweise vor dem Abtastschalter ein Thomson-Filter mit einer Grundlaufzeit von 300 ns gefordert und ist damit ein bestimmter Amplitudenfrequenzgang dieses Filters gegeben, so kann nach bekannten Bemessungssorschriften für sogenannte Spaltfrequenzfilter die eine solche Filtereigenschaft bewirkende. entsprechende Schließzeit des Schalters berechnet werden. Fig. 2 zeigt einen auf diese Weise realisierbaren Spaltfrequenzgang für das Eingangssignal, bei dem in bekannter Weise die Frequenz der ersten Filterpolstelle F unmittelbar umgekehrt proportional der Schließzeit d ist. Für einen Spaltfrequenzgang mit der ersten Filterpolstelle F bei 1 MHz ist damit beispielsweise eine Schließzeit von 1 µs erforderlich.By adding a known sample-and-hold circuit according to the invention becomes an optimum of interference voltage suppression with the least amount of circuitry achieved. According to the invention can be easily done by accordingly. Choice of viewing time d of the sampling switch a filter effect for the input signal in the sampling circuit itself can be achieved in the known circuits only was possible through additional complex filters connected upstream. In addition to the corresponding It is only necessary to measure the closing time of the sampling switch in the sampling circuit still to build in a corresponding integrator, which in the simplest case by-the An additional resistor can be connected in series to the sampling switch, which then together with the storage capacitor provided after the switch simple RC integrator forms. The measurement of the closing time to achieve the desired slit frequency response takes place in a known manner based on the desired or required filter properties. is for such a sampling circuit for a special measuring task in the test line measuring technique, for example before the Sampling switch a Thomson filter with a basic delay of 300 ns required and if a certain amplitude frequency response of this filter is given, then according to known design regulations for so-called cut-off frequency filters one causing such a filter property. corresponding closing time of the switch is calculated will. FIG. 2 shows a split frequency response for the input signal, in which, in a known manner, the frequency of the first filter pole position F is directly inversely proportional to the closing time d. For a split frequency response with the first filter pole point F at 1 MHz, for example, there is thus a closing time of 1 µs required.

Als besonders vorteilhaft hut es sich gemaß einer Weiterbildung der Erfindung erwiesen, wenn die Integration nach dem Schalter nicht einfach durch ein RC-Glied durchgeführt wird, sondern vielmehr durch eine Integrationsschaltung, die wie ein bekanntes aktives Filter zweiter oder höherer Ordnung aufgebaut und bemessen ist. Durch eine derart ergänzte Schaltung, die wiederum die bereits vorhandenen Eauelemente der Abtastschaltung zur Realisierung des Integrators ausnutzt, wird die Integrationswir1zaulg verbessert, da hiermit eine einem idealen Integrator sehr nahe kommende Integration erzielbar ist. Die Dimensionierung dieser aktiven Filter erfolgt in bekannter Weise (beispielsweise nach den Vorschriften der Berechnung von aktiven Filtern laut Elektronik 1970, Heft 10, Seiten 329 - 334; Heft II, Seiten 379 -382 und Heft 12, Seiten 421 - 424) und zwar unter Berücksichtigung der gegebenen Einschwingzeit, innerhalb welcher ein vorgegebener Meßwert erreicht sein muß, sowie der bei der erfindungsgemäßen Schaltung gegebenen speziellen Voraussetzung des zwischengeschalteten elektronischen Abtastschalters. Auch bei einer derartigen Ergänzung der Abtastschaltung zu einem Integrator höherer Ordnung wird zngsläufig durch den vor dem Integrator liegenden Abtastschalter bei entsprechender Bemessung seiner Schließzeit der oben erwähnte Spaltfrequenzgang erzielt. Auch wenn die Sohließzeit so bemessen wird, daß eine nennenswerte 3andbegrensung erst weit außerhalb der höchsten Frequenzanteile des Nutzsignals erfolgt, besitzt eine solche Schaltung grundsätzliche Vorteile gegenüber einer bekannten Schaltung nach Fig. 1, da allein durch die verbesserte Integrationswirkung eine erhöhte Störspinungsunterdrückung erzielt wird.It has proven to be particularly advantageous according to a further development of the Invention proved when the integration after the switch is not easy by one RC element is carried out, but rather by an integration circuit that constructed and sized like a known active filter of the second or higher order is. With a circuit supplemented in this way, which in turn removes the existing Eauelemente exploits the sampling circuit to implement the integrator, the integration effect becomes improved, since this results in an integration that comes very close to an ideal integrator is achievable. These active filters are dimensioned in a known manner (For example, according to the rules for calculating active filters according to electronics 1970, No. 10, pages 329-334; Booklet II, pages 379-382 and Booklet 12, pages 421 - 424), taking into account the given settling time within which a predetermined measured value must be reached, as well as that of the invention Circuit given special requirement of the intermediary electronic Sampling switch. Even with such an addition of the scanning circuit to one Higher order integrator is activated by the one in front of the integrator Sampling switch with appropriate measurement of its closing time of the above Split frequency response achieved. Even if the bottom running time is measured in such a way that a significant 3and limitation only well outside the highest frequency components of the Useful signal occurs, such a circuit has fundamental advantages over a known circuit according to FIG. 1, because solely through the improved integration effect an increased interference spin suppression is achieved.

Die durch die erfindungsgemäße Schaltung erzielte Ersparnis ist nicht unerheblich, wenn man bedenkt, daß in der Fernsehmeßteohnik längs einer Vbertragungsstrecke eine Vielzahl von Meßgeräten eingesetzt werden, die oft 30 oder mehr derartige Abtastschaltungen enthalten.The savings achieved by the circuit according to the invention are not irrelevant if you consider that in the television metering along a transmission line a variety of measuring devices are used, often 30 or more such sampling circuits contain.

Die Erfindung wird im folgenden an Rand der Fig. 3 bis 5 an drei Ausführungsbeispielen näher erläutert.The invention is illustrated below on the basis of three exemplary embodiments on the edge of FIGS. 3 to 5 explained in more detail.

Fig. 3 zeigt die erfindungsgemäße Ergänzung der in Fig. t dargestellten bekannten Abtast- und Halte-Schaltung zu einem als In-Integrator wirkenden Filter erster Ordnung durch einfache Serienschaltung eines Widerstandes R1 zum elektronischen Schalter S und abzutastender Signalquelle U. Die Abtastung erfolgt mit Impulsen, deren Abtastzeit d sich nach dem Jeweiligen abzutastenden Signalverlauf richtet und im allgemeinen in der Größenordnung zwischen 0,1 und 2 µs liegt. Sofern die Zeitkonstante R1 . C1 > d ist, wird durch die definierte Abtastzeit d das Eingangssignal mit einem Spaltfrequenzgang der Form bewertet. Zum Messen des Weißimpulspegels bei einem Fernsehprüfzeilensignal wird beispielsweise eine Abtastzeit d von 1 µs verwendet und es wird hierbei der Pegelmittelwert innerhalb dieser Abtastzeit d ermittelt, lnS zulässig ist, solange der Signalverlauf innerhalb dieser Zeit linear verläuft oder die Krümmung vernachlässigbar gering ist. Die Abtastperiodendauer Tp richtet sich nach der Wiederholfrequenz des abzutastenden Signals und beträgt in der Prüfzeilenmeßtechnik beispielsweise 40 ms.Fig. 3 shows the addition according to the invention of the known sample and hold circuit shown in Fig. T to a first-order filter acting as an integrator by simply connecting a resistor R1 in series to the electronic switch S and the signal source U to be sampled. The sampling is carried out with pulses , the sampling time d of which depends on the respective signal curve to be sampled and is generally in the order of magnitude between 0.1 and 2 microseconds. If the time constant R1. C1> d, the defined sampling time d causes the input signal to have a slit frequency response of the form rated. To measure the white pulse level in a television test line signal, a sampling time d of 1 microseconds is used, for example, and the mean level value is determined within this sampling time d, lnS is permissible as long as the signal curve is linear within this time or the curvature is negligibly small. The sampling period Tp depends on the repetition frequency of the signal to be sampled and is, for example, 40 ms in the test line measurement technology.

Der Widerstand R1 bildet zusammen mit dem Abtastschalter S und dem nachgeschalteten Speicherkondensator ci ein überschwingfreies Tiefpaßfilter, das die dem Signal überlagerten Störspannungen, beispielsweise weißes Rauschen, mit einer Spaltfunktion (Spaltfrequenzgang) und einem RC-Amplitudenfrequenzgang mit der Zeitkonstante bewertet. Während der Abtastzeit d fließt durch den Ladewiderstand Rl ein Strom, der von der Spannungsdifferenz aus der Eingangs spannung der Signalquelle U und der aktuellen Spannung am Speicherkondensator C1 bestimmt wird. Tirährend der Haltezeit, d.h. bei offenem Schalter S, bleibt der Spannungspegel am Speicherkondensator C1 konstant. Am Ausgang des als Impedanzwandler dienenden Operationsverstärkers 0 ergibt sich eine treppenförmige RC-Funktion mit ständig verringerter Trennedhöhe. Wenn das Signal während der Abtastzeit d nicht konstant ist, sondern z.B. linear ansteigt, entsteht am Speicherkondensator C1 nach der Einschwingzeit der Abtastschaltung der Spannungsmittelwert des Pegelverlaufes während dieser Abtastzeit d.The resistor R1, together with the sampling switch S and the downstream storage capacitor ci, forms an overshoot-free low-pass filter that filters the interference voltages superimposed on the signal, for example white noise, with a split function (split frequency response) and an RC amplitude frequency response with the time constant rated. During the sampling time d, a current flows through the charging resistor Rl, which is determined by the voltage difference between the input voltage of the signal source U and the current voltage on the storage capacitor C1. During the hold time, ie with the switch S open, the voltage level at the storage capacitor C1 remains constant. At the output of the operational amplifier 0, which is used as an impedance converter, there is a stepped RC function with a constantly decreasing separation height. If the signal is not constant during the sampling time d, but rises linearly, for example, the voltage mean value of the level curve during this sampling time d is produced at the storage capacitor C1 after the settling time of the sampling circuit.

Die Dimensionierung des Filters erfolgt in bekannter Weise. Bei gegebener Einschwingzeit (beispielsweise der Forderung, daß in 10 Sekunden 99,5 % des Meßwertsprunges erreicht sein müssen) und bekannten Eigenschaften der Signalspannungsquelle U (Stromergiebigkeit, maximaler Spannungshub, Periodendauer, Innenwiderstand) sowie gegebenem Eingangsstrom des Operationsverstärkers O und festgelegter Abtastzeit ä Können damit die beiden Elemente R1 und C1 dieses Filters berechnet werden. Der Operationsverstärker sollte einen möglichst hochohmigen Eingangswiderstand und einen möglichst niederohmigen Ausgangswiderstand besitzen und ist daher vorzugsweise gegegekoppelt. Der Widerstand R1 ist in dem dargestellten Beiapiel vor dem Schalter S angeordnet, was unter gewissen Umständen vorteilhafter sein kann als die Anordnung nach dem Schalter.The filter is dimensioned in a known manner. Given Settling time (for example the requirement that 99.5% of the measured value jump in 10 seconds must be achieved) and known properties of the signal voltage source U (current yield, maximum voltage swing, period, internal resistance) and the given input current of the operational amplifier O and a defined sampling time - both can Elements R1 and C1 of this filter are calculated. The op amp should an input resistance that is as high as possible and one that is as low as possible Have output resistance and is therefore preferably coupled back. The resistance R1 is arranged in the illustrated example in front of the switch S, what under certain Certain circumstances can be more advantageous than the arrangement after the switch.

Fig. 4 zeigt, wie der Operationsverstärker 0 durch die RC-Kombination RtR t sowie R2/C2 zu einem aktiven Filter zweiter Ordnung ergänzt werden kann. Der eine Widerstand R1 der Widerstands-Reihenschaltung istdabei wiederuia in Serie zum elektronischen Schalter S angeordnet. Sofern die Abtastbreite d <fl1 . Ca ist, wird das Eingangssignal wiederum mit dem Spaltfrequenzgang sin(#fd)/(#fd) bewertet. Da das Filter zweiter Ordnung.bei gleicher Einschwingzeit auf z.B. 99,5 % v.E. oberhalb der 3-dB-Grenzfrequenz einen steileren Frequenzgangabfall aufweist, wird damit gegenüber einer Schaltung nach Fig. 3 eine Verbesserung der Störbefreiung um etwa 4 d3 erreicht. Bei der Berechnung des Binschwingvorganges dieses Filters zweiter Ordnung ist zu berücksichtigen, daß der Widerstand R1 nur während der Abtastzeit angeschlossen ist. In diesem Zeitbereich fließt ein Strom in den Kondensator Ci, dessen mittelwert durch den Widerstand R1 und der mittleren Spannungsdifferenz über diesem Widerstand R1 bestimmt wird. In der Haltephase, d.h. bei offenem Schalter S gleicht sich die in dem Kondensator C1 gespeicherte Ladung über den Widerstand R2 mit der im Kondensator C2 gespeicherten Ladung teilweise aus. Dabei folgt die Spannung an C2 erst mit einer zusätzlichen Verzögerung. Durch die Rückkopplung vom Ausgang des vorzugsweise gegengekoppelten Operationsverstärkers über C1 kann der Verlauf der Einschwingfunktion an C2 und damit auch am Ausgang A beeinflußt werden. Die Berechnung dieses Filters nach Fig. 4 kann nach grundsätzlich bekannten Verfahren erfolgen; wobei zu berücksichtigen ist, daß der Widerstand RI nur zeitweise angeschlossen ist. Die Berechnung kann beispielsweise mit einem Iterationsverfahren durchgeführt werden, in dem die Spannungen und Ströme an den einzelnen Bauelementen sowie deren inderungen schrittweise in den Abtast- und Haltephasen über einen kompletten Einschwingvorgang berechnet werden. Dabei ist es zweckmaßig, diese Berechnungen in ein Optimierungsprogramm einzubeziehen, in welchem die Dimensionierung der Filterelemente unter Berücksichtigung der Abtastseit d, der Abtastperiode Tp, der zulässigen Restabweichung nach Ablauf der vorgegebenen Einschwingzeit bei freier Wahl eines Bauelementes ermittelt wird.Fig. 4 shows how the operational amplifier 0 through the RC combination RtR t and R2 / C2 can be added to an active second-order filter. Of the a resistor R1 of the resistor series circuit is again in series with the electronic switch S arranged. If the scanning width d <fl1. Ca is the input signal becomes again with the split frequency response sin (#fd) / (# fd) rated. Since the second order filter is set to e.g. 99.5 with the same settling time % F.S. exhibits a steeper frequency response drop above the 3 dB cutoff frequency, is thus an improvement in the elimination of interference compared to a circuit according to FIG. 3 reached by about 4 d3. When calculating the bin oscillation process of this filter second order must be taken into account that the resistor R1 only during the sampling time connected. In this time range, a current flows into the capacitor Ci, its mean value through the resistor R1 and the mean voltage difference above this resistance R1 is determined. In the holding phase, i.e. with the switch open S, the charge stored in capacitor C1 is equal across the resistor R2 partially runs out with the charge stored in capacitor C2. Here follows the Voltage at C2 only with an additional delay. The feedback from the The output of the operational amplifier with preferably negative feedback via C1 can be the The course of the transient function at C2 and thus also at output A can be influenced. The calculation of this filter according to FIG. 4 can be based on methods that are known in principle take place; It should be noted that the resistor RI is only connected at times is. The calculation can, for example, be carried out using an iteration method in which the voltages and currents on the individual components and their changes gradually in the sample and hold phases over a complete settling process be calculated. It is useful to include these calculations in an optimization program to be included, in which the dimensioning of the filter elements is taken into account the scanning time d, the scanning period Tp, the permissible residual deviation after expiry the specified settling time is determined with a free choice of a component.

Fig. 5 zeigt die Ergänzung zu einem filter dritter Ordnung, wobei der Viderstand Ri der Filterelemente wieder in Serie zum Schalter S angeordnet ist. Die Schaltung nach Fig. 5 kann als Kombination der Schaltungen nach den Fig. 3 und 4 aufgefaßt werden. Auch hier ist wieder der Vorteil des durch die definierte Abtastbreite d gegebenen Spaltfrequenzganges (Unterdrückung hochfrequenter Stör-und/oder Signalkomponenten des Eingangssignals) mit der verbesserten Störspannungsunterdrückung durch das nachgeschaltete aktive Filter vereinigt. Durch dieses Filter dritter Ordnung kann die Streubreite des Meßwertes gegenüber der Schaltung nach Fig. 5 bei gleicher Störgröße und bei gleicher Einschwingzeit auf 99,5 % v.E. etwa um 6 dB verringert werden.Fig. 5 shows the addition to a third-order filter, where the resistance Ri of the filter elements is again arranged in series with the switch S. The circuit of FIG. 5 can be used as a combination of the circuits of FIGS 4 can be understood. Here, too, the advantage of the defined scanning width is again d given gap frequency response (suppression of high-frequency interference and / or signal components of the input signal) with the improved interference voltage suppression by the downstream active filters united. This third-order filter can reduce the spread of the measured value compared to the circuit according to FIG. 5 with the same disturbance variable and with same settling time to 99.5% F.S. can be reduced by about 6 dB.

Patentansprüche Claims

Claims

Claims fz sample and hold circuit with electronic Sampling switch and downstream storage capacitor, g e k e n n z e i c h -n e t d u r c h their addition with an integrator (R1, C1; R1 to R2, Cl to C2, 0; R1 to R3, C1 to C3, O) and such a choice of the closing time (d) of the sampling switch (S) that the input signal is weighted with the amplitude frequency response of a split function will.

2. sample and hold circuit according to claim 1, d a d u r o h g e it is not indicated that in series with the sampling switch (S) a together with the Storage capacitor (ci) connected to an RC integration element forming resistor (R1) and the closing time (d) of the sampling switch (S) is less than the time constant (R1 C1) of the RC integration element is chosen so large that a predetermined desired cut-off frequency filter effect is achieved.

3. sample and hold circuit according to claim 1 or 2 with one of the Storage capacitor downstream operational amplifier, d a d u r c h g e k e n n z e i c h n e t that the operational amplifier (o) by known wiring its input with the storage capacitor (C1) including RC combinations (R1, C1; R2, C2; R3, C3) to a second active filter acting as an integrator or higher order is added.

Blank page