[go: up one dir, main page]

DE2320579C3 - Schutzanordnung für ein planares Halbleiterbauelement - Google Patents

Schutzanordnung für ein planares Halbleiterbauelement

Info

Publication number
DE2320579C3
DE2320579C3 DE2320579A DE2320579A DE2320579C3 DE 2320579 C3 DE2320579 C3 DE 2320579C3 DE 2320579 A DE2320579 A DE 2320579A DE 2320579 A DE2320579 A DE 2320579A DE 2320579 C3 DE2320579 C3 DE 2320579C3
Authority
DE
Germany
Prior art keywords
substrate
area
protective
main surface
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2320579A
Other languages
English (en)
Other versions
DE2320579A1 (de
DE2320579B2 (de
Inventor
Hisao Atsugi Kanagawa Hayashi
Takeshi Sagamihara Kanagawa Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2320579A1 publication Critical patent/DE2320579A1/de
Publication of DE2320579B2 publication Critical patent/DE2320579B2/de
Application granted granted Critical
Publication of DE2320579C3 publication Critical patent/DE2320579C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107Buried supplementary regions, e.g. buried guard rings 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft eine Schutzanordnung nach dem Oberbegriff des Anspruches 1.
Eine derartige Schutzanordnung bei einem Thyristor aus der GB-PS 1138 237(Fi g. 5) bekannt Dabei sind an der oberen Hauptfläche des Substrats drei Anschlüsse vorgesehen: Ein zentraler Gate-Anschluß, der mit einem Bereich des zweiten Leitungstyps verbunden ist, ein Kathodenanschluß, der mit einem Bereich des ersten Leitungstyps verbunden ist sowie ein Anodenanschluß, der mit einem Bereich des zweiten Leitungstyps in Verbindung steht, und das Substrat an der ganzen unteren Hauptfläche, an der Seitenfläche und am Außenrand der oberen Hauptfläche umschließt.
Zur Vergrößerung der Durchbruchspannung sind ferner an der oberen Hauptfläche des Substrats mehrere "^lSchutzringe vorhanden. Ferner ist aus dieser Patentjschrift ein Transistor bekannt, der an der unteren Hauptfläche des Substrats einen Schutzring sowie den
Kollektoranschluß aufweist
Aufgabe der Erfindung ist es, ausgehend von diesem Stand der Technik eine Schutzanordnung für ein planares Halbleiterbauelement zu schaffen, die eine noch wesentlich größere Durchbruchspannung als die bekannten Anordnungen hat
Die Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Durch die erfindungsgemäße Schutzanordnung ist eine Halbleiteranordnung gegeben, die mit hohen Sperrspannungen belastet werden kann, ohne daß an einem pn-Obergang ein Spannungsdurchbruch erfolgt
Die Wirkung der Erfindung beruht auf der geschickt vorgewählten Feldform im Halbleiterbauelement, die durch die Beziehung zwischen dem Anschlußbereich, dem Schutzring und dem weiteren Schutzbereich zustande kommt Wenn eine von dem Anschlußbereich sich ausdehnende und mit dem inneren Schutzring zusammenwirkende Sperrschicht den weiteren Schutzbereich erreicht breitet sie sich in seitlicher Richtung im Substrat aus. Mit erhöhtem Radius erhöht sich die Durchbruchspannung. Das Substrat kann daher dünn sein.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor. In der Zeichnung zeigt
F i g. 1 eine bekannte Planardiode mit einem Schutzring.
F i g. 2 ein erstes Ausführungsbeispiel eines planaren Halbleiterbauelementes mit der erfindungsgemäßen Schutzanordnung.
Fig.3 die Strom·Spannungs-Kennlinie des Halbleiterbauelementes gemäß F i g. 2,
F i g. 4 bis 9 weitere Ausführungsbeispiele von Halbleiterbauelementen mit der erfindungsgemäßen Schutzanordnung.
F i g. 1 zeigt ein bekanntes planares Halbleiterbauelement mit einem Substrat 3 aus Halbleitermaterial vom N-Leitungstyp. In der oberen Hauptfläche des Substrats 3 ist durch Diffusion ein erster Anschlußbereich 4 vom P-Leitungstyp gebildet, der einen P-Vr-Obergang 5 mit dem Substrat 3 bildet Der Bereich 4 stellt die Anode und der Bereich 3 die Kathode der Planardiode dar. Eine Elektrode 9 befindet sich in Kontakt mit dem Bereich 4. während auf der unteren Hauptfläche des Substrats 3 ein Ohmscher Kontakt 10 vorgesehen ist Durch Diffusion in die obere Hauptfläche des Substrats 3 ist um den Bereich 4 herum ein Schutzring 6 aus P-Ieitendem Material gebildet. Es besteht keine elektrische Verbindung zu diesem Schutzring 6. Zwischen diesem Schutzring 6 und dem Substrat 3 ist ein P-N-Übergang 5' vorhanden. Auf die obere Hauptfläche des Substrats wird mit Ausnahme des von der Elektrode 9 bedeckten Teiles eine Oxydschicht 8 aufgebracht
Wird an den Bereich 4 eine negative Spannung angelegt, so bildet sich vom Bereich 4 eine Sperrschicht 7 aus, die durch den Schutzring 6 in der aus F i g. 1 ersichtlichen Weise verform: wird. Dabei ist im Punkt A die vom Bereich 4 ausgehende Feldstärke mit E„o. die vom Schutzring 6 hervorgerufene Feldstärke Ep ι und die resultierende Feldstärke mit E, bezeichnet.
F i g. 2 zeigt demgegenüber ein planares Halbleiterbauelement mit der erfindungsgemäßen Schutzanordnung, durch die eine vergrößerte Durchbruchspannung erreicht wird.
Das Substrat 11 aus Silizium mit N-Dotierung besitzt an seiner oberen Hauptfläche einen diffundierten Anschlußbereich 12 mit P-Dotierung und eine Anzahl von P-leitcnden Schutzringen 14a, 146 und 14c, die den An-
Schlußbereich 12 mit Abstand umgeben. An der unteren Hauptfiäche des Substrats 11 ist ein weiterer, nicht angeschlossener Schutzbereich 12* des P-Leitungstyps vorgesehen. Dieser weitere Schutzbereich 12* besitzt einen größeren Durchmesser als der Anschlußbereich IZ An der unteren Hauptfläche des Substrats 11 sind ferner eine Anzahl von P-lehenden Schutzringen 14a', 146'14e' eindiffundiert. Diese Schutzringe umgeben mit Abstand den Schutzbereich YZ und sind jeweils auf einem etwas größeren Durchmesser als die Schutzringe 14a, 146 und 14c an der oberen Hauptfläche angeordnet
Mit dem Anschlußbereich 12 ist eine Anode 15 verbunden. Eine Kathode 16 verbindet das Substrat 11 durch einen Bereich 19 mit hoher N +-Dotierung.
Vom Bereich 12 aus erstreckt sich eine Sperrschicht 20, wobei in F i g. 2 die Focm dieser Sperrschicht für den Fall mit und ohne den weiteren Schutzbereich 12* angedeutet bt Die Feldstärke im Punkt A ergibt sich aus der Vektorsumme der vom Anschlußbereich 12 erzeugten Feldstärke Ep0, der vom Schutzring 14a erzeugten Feldstärke Ept und der vom weiteren Schutzbereich 12* erzeugten Feldstärke Epo. Man erkennt, daß d:e resultierende Feldstärke verhältnismäßig klein und demgemäß die Durchbruchspannung sehr groß wird.
Die Durchbruchspannung Vs läßt sich wie folgt ausdrücken:
Vs= Vp+ V,
wobei Vp die Durchbruchspannung zwischen dem Anschlußbereich 12 und dem Schutzring 14a, Vdie Durchbruchspannung des äußersten Schutzringes und π die zahl der Schutzringe ist
. Ein planares Halbleiterbauelement mit der erfindungsgemäßen Schutzanordnung kann beispielsweise folgende Abmessungen besitzen:
n= 15;
Tiefe X1 des Hineindiffundierens der P-Dotierung des Substrats = 30 Mikrometer, Dicke des Substrats 11 = 200 Mikrometer bei einem spezifischen Widerstand von 120 Ohm cm. Abstand W zwischen den einzelnen Schutzringen sowie zwischen dem Anschlußbereich 12 und dem Schutzring 14a = 130 Mikrometer.
Ein planares Halbleiterbauelement mit dem in F i g. 2 dargestellten Aufbau und den vorstehend genannten Daten besitzt die in F i g. 3 dargestellte Kennlinie. Die Durchbruchspannung lic^t bei etwa 7 kV, was eine wesentliche Verbesserung gegenüber der Durchbruchspannung bekannter planerer Halbleiterbauelemente darstellt.
Bei dem in Fig.4 dargestellten Planar-Transistor wird der Emitter durch einen N+-Diffusionsbereich 13' gebildet, der in einen P-Ieitenden Anschlußbereich 12 eindiffundiert ist Dieser ist in das N-leitende Substrat 11 unter Bildung einer P-N-Grenzschicht/c eindiffundiert Das Substrat 11 bildet in üblicher Weise den Kollektor. An der oberen Hauptfläche des Substrats sind P-Ieitende Schutzringe 14a, 146, JSa und 156 vorgesehen. Dabei ist der verhältnismäßig kleine Abstand zwischen dem Schutzring 14a und dem Anschlußbereich 12 mit L, bezeichnet; der Schutzring 146 besitzt vom Schutzring 14a denselben Abstand L2. Der Schutzring 15a weist demgegenüber vom Schutzring 146 den größeren Abstand Wx auf. Der Abstand zwischen den Schutzringen 15a und 156 ist schließlich mit Wt bezeichnet Die Sperrschichten sind in Fig.4 mit gestrichelten Linien angedeutet und mit dem Bezugszeichen 18 verse-
to hen.
Ein N+-leitender Bereich 19 steDt einen Ohmschen Kontakt zwischen dem Substrat 11 und einer Elektrode 24 her. Ebenso ist der Bereich 13' und der Bereich 12 mit je einer Elektrode 25 bzw. 26 versehen.
Dem Anschlußbereich 12 gegenüberliegend ist an der unteren Hauptfläche des Substrats ein weiterer, nicht angeschlossener Schutzbereich 12* vorgesehen, der von Schutzringen 17a, 176 mit Abstand umgeben ist Auf der oberen Hauptfläche des Substrats ist eine erste Oxyd schicht 27 und auf der unteren Ha»ptfläche des Sub strats eine zweite Oxydschicht 28 vorgesehen.
Bei dem in F i g. 5 dargestellten Austtihrungsbeispiel sind in Abwandlung der Ausführung gemäß Fig.4 der weitere Schutzbereich 12' sowie die ihn umgebunden Schutzringe 17a, 176 in dem Substrat 11 eingebettet Weiteiiiin sind auch die den Anschlußbereich 12 umgebenden Schutzringe 14a, 146 in dem Substrat 11 eingebettet Im übrigen stimmt der Aufbau mit F i g. 4 überein.
F i g. 6 zeigt eine weitere Abwandlung der Ausführung gemäß F i g. 4, bei der in dem Substrat 11 zwischen dem Anschlußbereich 12 und dem weiteren Schutzbereich 12' ein P-Ieitender Bereich 116 eingebettet ist Sein Abstand vom AnschluBbereich 12 ist mit /t, sein Abstand vom Schutzbereich 12' mit h und sein Durchmesser mit h bezeichnet Im Punkt A sind die einzelnen Feldstärkekomponenten (in Obereinstimmung mit der bei F i g. 2 gewählten Bezeichnung) angegeben. Die Feldstärke E'p, kennzeichnet die vom Bereich 116 ausgehende Wir kung.
F i g. 7 zeigt einen Thyristor ähnlich F i g. 6, jedoch mit einem zusätzlichen P-Ieitenden Bereich 34 im Substrat 11, wobei mit diesem Bereich 34 ein? Elektrode 34'verbunden ist Anode, Kathode und Gate Sind mit A,
K bzw. C bezeichnet
Bei dem in F i g. 8 dargestellten Planar-Transistor besteht der Anschlußbereich 12 aus einem unmittelbar unter dem Emitterbereich 13' befindlichen Hauptteil 12a und einem sich hieran nach unten erstreckenden Umso fangsteil 126. Die Stärke des Hauptteils 12a ist mit D\ und der Abstand des Hauptteils 12a vom weiteren Schutzbereich 12' mit D0 bezeichnet. Die Emitterelektrode ist mit 25, die Basiselektrode mit 26 und die Kollektorelektrode mit 24 bezeichnet; letztere steht über einen N+ -Bereich 79 mit dem Substrat It in Verbindung.
F i g. 9 zeigt schließlich ein Ausführungsbeispiel ähnlich F i g. 8, das jedoch als Thyristor geschaltet ist wie sich aus der Anordung der Elektroden für Anode (A)
Kathode Wund Gate ^ergibt. Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Schutzanordnung für ein planares Halbleiterbauelement, mit einem Halbleitersubstrat eines ersten Leitungstyps, einem an der oberen Hauptfläche des Substrats vorgesehenen, mit einem ersten Anschluß versehenen Anschlußbereich des zweiten Leitungstyps, wenigstens einem den Anschlußbereich mit Abstand umgebenden ersten Schutzring des zweiten Leitungstyps und gegebenenfalls weiteren solchen Schutzringen an der oberen Mauptfläche des Substrats sowie mit mindestens einem weiteren Anschlußbereich an der oberen Hauptfläche des Substrats außerhalb der Schutzringe, dadurch gekennzeichnet,
daß dem AnschluBbereich (12) mit Abstand gegenüberliegend an der unteren Hauptflädhe des Substrats (11) oder in das Substrat (11) eingebettet ein weiterer, nichi angeschlossener Schutzbereich (12*) des zweiten VÄitungstyps vorgesehen ist, der einen größeren Durchmesser als der Anschlußbereich (12) besitzt, und
daß alle Anschlußbereiche (12, 19, 13% 34) ausschließlich an der oberen Hauptfläche des Substrats
(11) vorgesehen sind.
2. Schutzanordnung nach Anspruch 1. dadurch gekennzeichnet, daß der Außenumfang des dem Anschlußbereich (12) gegenüberliegenden weiteren Schutzbereiches (12') kleiner ist als der Außenumfang des den A"schlußbereich (12) mit Abstand umgebenden ersten Schutzringes (14aJ an der oberen Hauptfläche des Substrat (11).
3. Schutzanordnung naoi Anspruch 1, dadurch gekennzeichnet, daß der weitere & lutzbereich (12*) von mehreren Schutzringen (14^, 14//, 14</) des zweiten Leitungstyps mit Abstand umgeben ist, die jeweils auf einem etwas größeren Durchmesser als die Schutzringe (14a, 146,14c,) an der oberen Hauptfläche des Substrats (U) angeordnet sind.
4. Schutzanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Anschlußbereich
(12) und dem ihm gegenüberliegenden weiteren Schutzbereich (12') ein in das Substrat (11) eingebetteter Bereich (116) des zweiten Leitungstyps vorgesehen ist.
DE2320579A 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement Expired DE2320579C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3975972A JPS5320194B2 (de) 1972-04-20 1972-04-20

Publications (3)

Publication Number Publication Date
DE2320579A1 DE2320579A1 (de) 1973-11-08
DE2320579B2 DE2320579B2 (de) 1976-10-28
DE2320579C3 true DE2320579C3 (de) 1983-11-10

Family

ID=12561864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2320579A Expired DE2320579C3 (de) 1972-04-20 1973-04-21 Schutzanordnung für ein planares Halbleiterbauelement

Country Status (7)

Country Link
JP (1) JPS5320194B2 (de)
CA (1) CA985794A (de)
DE (1) DE2320579C3 (de)
FR (1) FR2181075B1 (de)
GB (1) GB1427014A (de)
IT (1) IT1049525B (de)
NL (1) NL7305642A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659359A (zh) * 2013-07-11 2019-04-19 英飞凌科技股份有限公司 双极晶体管以及制造双极晶体管的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH594989A5 (de) * 1976-09-03 1978-01-31 Bbc Brown Boveri & Cie
CH633907A5 (de) * 1978-10-10 1982-12-31 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement mit zonen-guard-ringen.
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
DE3832750A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
DE19930783A1 (de) * 1999-07-03 2001-01-04 Bosch Gmbh Robert Halbleiterbauelement
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
GB2403598A (en) * 2000-10-31 2005-01-05 Fuji Electric Co Ltd Semiconductor device
JP5011611B2 (ja) 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
CN106505092B (zh) * 2016-08-18 2024-05-14 全球能源互联网研究院 一种垂直型半导体器件的双面终端结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1030050A (en) * 1963-11-13 1966-05-18 Motorola Inc Punchthrough breakdown rectifier
GB1078273A (en) * 1964-10-19 1967-08-09 Sony Corp Semiconductor device
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
DE1789043A1 (de) * 1967-10-14 1972-01-05 Sgs Sa Mit Schutzringen versehene Planar-Halbleitervorrichtungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659359A (zh) * 2013-07-11 2019-04-19 英飞凌科技股份有限公司 双极晶体管以及制造双极晶体管的方法

Also Published As

Publication number Publication date
GB1427014A (en) 1976-03-03
FR2181075B1 (de) 1977-12-30
FR2181075A1 (de) 1973-11-30
NL7305642A (de) 1973-10-23
DE2320579A1 (de) 1973-11-08
IT1049525B (it) 1981-02-10
JPS493580A (de) 1974-01-12
CA985794A (en) 1976-03-16
DE2320579B2 (de) 1976-10-28
JPS5320194B2 (de) 1978-06-24

Similar Documents

Publication Publication Date Title
EP0360036B1 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
DE69325608T2 (de) Halbleiterbauelement mit einem Schutzmittel
DE3131727C2 (de)
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
EP2596532B1 (de) Optoelektronisches bauelement
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2320579C3 (de) Schutzanordnung für ein planares Halbleiterbauelement
DE1564527B1 (de) Halbleiterschalter fuer beide stromrichtungen
DE2536277A1 (de) Halbleiteranordnung
EP0096651B1 (de) Zweipoliger Überstromschutz
DE2234973A1 (de) Mis-halbleitervorrichtung
DE2231521C2 (de) Planares Halbleiterbauelement
DE3787848T2 (de) Halbleiterdiode.
DE69609558T2 (de) Empfindliches Schutzbauelement für Schnittstellenschaltung von Teilnehmerleitungen
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2329398B2 (de) In Ruckwartsrichtung leitendes Thyristorbauelement
DE69418660T2 (de) Bidirektionale Schockleydiode
DE3780660T2 (de) Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung.
DE1961492B2 (de) Auf druck ansprechendes halbleiterbauelement und verfahren zum herstellen
DE2628793C2 (de)
DE112021001034T5 (de) Halbleiterbauteil
DE2848576A1 (de) Integrierte schaltung
DE2746406A1 (de) Thyristor mit hoher gatt-empfindlichkeit und hohem dv/dt-wert
DE2853116C2 (de)
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: MATSUSHITA, TAKESHI, SAGAMIHARA, KANAGAWA, JP HAYASHI, HISAO, ATSUGI, KANAGAWA, JP

8226 Change of the secondary classification

Ipc: H01L 29/74

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee