[go: up one dir, main page]

DE2363833C2 - Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen - Google Patents

Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen

Info

Publication number
DE2363833C2
DE2363833C2 DE2363833A DE2363833A DE2363833C2 DE 2363833 C2 DE2363833 C2 DE 2363833C2 DE 2363833 A DE2363833 A DE 2363833A DE 2363833 A DE2363833 A DE 2363833A DE 2363833 C2 DE2363833 C2 DE 2363833C2
Authority
DE
Germany
Prior art keywords
strip
lead frame
shaped conductors
conductors
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2363833A
Other languages
English (en)
Other versions
DE2363833A1 (de
Inventor
Terry Wayne Richardson Tex. Noe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2363833A1 publication Critical patent/DE2363833A1/de
Application granted granted Critical
Publication of DE2363833C2 publication Critical patent/DE2363833C2/de
Expired legal-status Critical Current

Links

Classifications

    • H10W72/071
    • H10W72/0198
    • H10P72/0446
    • H10W70/438
    • H10W70/453
    • H10W70/468
    • H10W72/077
    • H10W72/50
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H10W72/07336
    • H10W74/00
    • H10W90/736

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum elektrichen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beam-lead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen.
  • Ein solches Verfahren ist aus der US-PS 36 89 991 bekannt. Bei diesem bekannten Verfahren werden die zu verbindenden Abschnitte des Leiterrahmens und der streifenförmigen Leiter mit einem geeigneten niedrigschmelzenden Metall- oder Legierungsmaterial überzogen und in Ausrichtung zueinander sowie zu einem auf einer oberhalb der Schmelztemperatur des Metall- oder Legierungsmaterials gehaltenen Bondwerkzeugs und zu einem Stanzwerkzeug gebracht. Wie der mit den streifenförmigen Leitern verbundene Halbleiterchip zu dem Leiterrahmen bewegt wird, mit dem es verbunden werden soll, ist dabei nicht angegeben. Offensichtlich erfordert dieses bekannte Verfahren voneinander getrennte Stanzwerkzeuge, Transportvorrichtungen und Bondwerkzeuge. In der US-PS 34 75 814 sind Einzelheiten eines Bondwerkzeugs beschrieben, mit dessen Hilfe freitragend abstehende Leiter eines sogenannten beam-lead-Elements mit Leitern auf einem Keramiksubstrat verbunden werden können. Ein Stanzwerkzeug ist dabei weder beschrieben noch dargestellt. Aus der US-PS 36 98 074 geht ein Verfahren hervor, bei welchem streifenförmige Leiter mit einem jeweils darauf kontaktierten Chip von einem zusammenhängenden Metallstreifen getragen werden, der so über einem Leiterrahmen angebracht wird, daß die streifenförmigen Leiter mit zugehörigen Leitern eines Leiterrahmens verbunden werden können. Der Metallstreifen wird erst dann von den streifenförmigen Leitern, die mit dem Halbleiterchip in Verbindung stehen, getrennt, wenn diese streifenförmigen Leiter mit den Einzelleitern des Leiterrahmens verbunden worden sind. Mittel zum Trennen der nicht mehr benötigten Abschnitte der streifenförmigen Leiter sind nicht erkennbar oder beschrieben.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs angegebenen Art so auszugestalten, daß es völlig automatisch ohne externe Eingriffe durchgeführt werden kann.
  • Diese Aufgabe wird erfindungsgemäß mit den im Kennzeichen des Patentanspruchs angegebenen Merkmalen gelöst. Beim erfindungsgemäßen Verfahren erweist es sich als besonders vorteilhaft, daß die ausgestanzte Folie mit den streifenförmigen Leitern und dem Chip vom Oberteil des Stanzwerkzeugs festgehalten wird, so daß es mit diesem Oberteil transportiert werden kann. Das Transportieren, Ausrichten und Plazieren der ausgestanzten Folie können daher mit ein und demselben Bauteil in einem vollautomatischen Ablauf durchgeführt werden.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
  • Fig. 1 Eine vergrößerte Draufsicht auf eine flexible, bandförmige Trägerfolie aus Isoliermaterial mit mehreren, darauf haftenden streifenförmigen Leitern,
  • Fig. 2 in vergrößerter Draufsicht einen Leiterrahmen,
  • Fig. 3, 4 und 5 teilweise im Schnitt schematische Seitenansichten, welche die Folge von durch die Stanzvorrichtung, den Leiterrahmen und die streifenförmigen Leiter mit den jeweils darauf kontaktierten Halbleiterchips während des Verbindens der Leiter des Leiterrahmens eingenommenen Stellungen zeigen, und
  • Fig. 6 eine vergrößerte Draufsicht auf einen Leiterrahmen und einen Abschnitt der Trägerfolie, die die streifenförmigen Leiter und einen daran befestigten und durch eine Epoxid-"Blase" geschützten Halbleiterchip trägt.
  • Die in Fig. 1 dargestellte bevorzugte flexible Trägerfolie 11 ist eine Polyimidkunststoffolie. Diese Folie wird wegen ihrer thermischen Stabilität und ihres Widerstandes gegen Abmessungsänderungen unter Beanspruchung gewählt. Die Folie ist mit drei Reihen von Öffnungen versehen: Öffnungen 12 sind Transportlöcher, die einen Stachelwalzenantrieb und ein Weiterschalten bzw. Weitertransportieren gestatten; Öffnungen 13 sind vorgesehen, um einen schnellen Druckausgleich in dem Gieß- oder Preßhohlraum während eines Verkapselungsvorganges zu gestatten; Öffnungen 14 legen die Stellen fest, an welchen die Halbleiterchips (nicht dargestellt) mit den freien Enden 15 der in Dünnfilmtechnik gebildeten Leiter 16 verbunden werden. Kurz nachdem die Verbindungen mit einem Chip hergestellt worden sind, wird er vorzugsweise durch einen einzigen Tropfen eines Epoxidharzes geschützt, welches hart wird und den Chip und seine Anschlußverbindungen umhüllt.
  • Bei der dargestellten bevorzugten Ausführungsform werden die Leiter 16 durch Beschichten der Trägerfolie mit einer dünnen Walzkupferschicht gebildet; anschließend wird ein Muster aus lichtunempfindlicher Deckmasse auf dem Kupfer gebildet, und es wird das unerwünschte Kupfer unter Anwendung bekannter Methoden weggeätzt. Die Verbindungsflächen 17 sind so angeordnet, daß sie das Justieren bzw. Ausrichten auf den äußeren Leiterrahmen erleichtern. Zum Beispiel, die Bereiche 17 sind typischerweise 1,5 mm breit und zwischen benachbarten Flächen 17 ist ein Spalt bis zu 1 mm gebildet.
  • Das in Fig. 2 ausschnittweise gezeigte Leiterrahmenband 21 besteht aus einer Kupferlegierung, die mit einer dünnen Zinnschicht zum Herstellen der Lötverbindungen zwischen den Leitern 16 und den Leiterenden 22 bedeckt ist. Die einfache rechtwinklige Geometrie und die Zweckmäßigkeit von Leiterenden mit einer Breite von 1,3 mm, die durch einen Spalt von 1,3 mm zwischen den Enden getrennt sind, sind besonders vorteilhaft. Verbindungsstreifen 23, welche die Leiter in ihrer Lage halten, werden nach der Verkapselung weggeschnitten. Transportlöcher 24 gestatten das Antreiben und Einstellen. Vorragende Teile 25 und 26 werden verwendet, um den Leiterrahmen in dem äußeren Kunststoff zu verankern.
  • In Fig. 3 wird die die Leiter 16 mit daran befestigten Halbleiterchips 31 tragende Trägerfolie 11 mittels einer Stachelwalze 32 in eine Stellung weitertransportiert, in welcher sie mit einem das Oberteil 33 eines Stanzwerkzeugs bildenden Stanzstempel fluchtet, so daß die parallelen Leisten 34 des Stanzstempels die Folie 11, den parallelen Reihen von Verbindungsflächen 17 (Fig. 1) genau gegenüberliegend, berühren. Wenn das Oberteil 33 durch einen Scherstempel 35 abwärtsbewegt wird, wird ein Teil der Folie 11, welcher einer Einheit der erforderlichen Leiter 16 entspricht und ein Halbleiterchip aufweist, von dem durchgehenden Band abgeschert. Der abgescherte Teil wird durch einen durch eine Bohrung 36 hindurch ausgeübten Unterdruck auf der Stirnseite des Stanzstempels gehalten.
  • Wie in Fig. 4 gezeigt, wird die abgescherte Einheit durch das Oberteil 33 des Stanzwerkzeugs in eine Position gebracht, in welcher sie mit einem Leiterrahmen eines Leiterrahmenbandes 21 genau auf den Leiterrahmen ausgerichtet in Berührung ist, wodurch sämtliche vierzehn Verbindungsflächen 17 jeweils mit den vierzehn Leiterenden 22 in Berührung gehalten sind, um mit diesen verbunden zu werden. Sobald die Trägerfolie zu dem Leiterrahmen gebracht ist, wird ein erhitztes Bondwerkzeug 41 aufwärtsbewegt, um es mit dem Leiterrahmen für eine Zeitspanne in Berührung zu bringen, die zum Bilden der vierzehn Lötverbindungen ausreicht. Beispielsweise wird das Bondwerkzeug auf einer konstanten Temperatur von etwa 500°C gehalten und mit dem Leiterrahmen für etwa 0,1 bis 0,5 s in Berührung gebracht, damit unter Verwendung eines Lötmittels mit einem Schmelzpunkt von 232°C eine Lötverbindung entsteht.
  • Wie in Fig. 5 gezeigt, wird die Haltewirkung des Unterdrucks aufgehoben, der Stanzstempel und das Bondwerkzeug werden zurückgezogen, die flexible Trägerfolie wird um einen Schritt weitertransportiert, der Leiterrahmen wird ebenfalls um einen Schritt weitertransportiert, wobei der Weitertransport der Trägerfolie und des Leiterrahmens aufeinander ausgerichtet erfolgt, und der Verbindungsvorgang wird wiederholt.
  • In Fig. 6 ist eine Einheit mit fertigen Verbindungen gezeigt, bei welcher der abgescherte Teil der von der Trägerfolie getragenen Anordnung aus streifenförmigen Leitern, die mit einem Halbleiterchip verbunden sind, durch Löten mit den Leitern des Leiterrahmens verbunden worden ist. Das Leiterrahmenband 21, das gemäß Fig. 6 in jeder Schrittposition eine mit einem Chip verbundene Leiteranordnung aufweist, wird sodann zu einer Kunststoffgieß- bzw. -preßstation weitertransportiert und unter Anwendung bekannter Verfahren verkapselt. Die Verbindungsstreifen 23 werden weggeschnitten, und die verkapselten Einheiten werden von den Abfallteilen des Leiterrahmenbandes 21 getrennt. Die vollständige Einheit ist danach test- und versandbereit.

Claims (1)

  1. Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beam-lead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen, wobei die streifenförmigen Leiter mit dem jeweils darauf kontaktierten Chip nebeneinander auf einer bandförmigen, flexiblen Trägerfolie aufgebracht sind und die Leiterrahmen zu einem weiteren Band nebeneinander angeordnet sind, wobei bei dem Verfahren jeweils ein mit den streifenförmigen Leitern kontaktierter Chip aus der bandförmigen Trägerfolie mit einem Stanzwerkzeug ausgestanzt wird, so daß die äußeren Enden der streifenförmigen Leiter zugänglich sind und die streifenförmigen Leiter zumindest teilweise von dem ausgestanzten Teil der Folie gehalten werden, wobei weiter die ausgestanzte Folie mit den streifenförmigen Leitern und dem Chip zu einem der Leiterrahmen gebracht, dort aufgelegt wird und die äußeren Enden der streifenförmigen Leiter auf die inneren Enden der Leiter des Leiterrahmens ausgerichtet und mit einem auf den jeweiligen Leiterrahmen des weiteren Bandes ausgerichteten Bondwerkzeug gebondet werden, dadurch gekennzeichnet, daß das Stanzwerkzeug (33, 34, 35) ein Oberteil (33) aufweist, in welchem die ausgestanzte Folie (11) mit den streifenförmigen Leitern (16) und dem Chip (31) beim Transport zu dem Leiterrahmen in der Orientierung, in welcher die Folie (11) ausgestanzt wurde, festgehalten wird und daß die äußeren Enden der streifenförmigen Leiter (16) auf das Bondwerkzeug (41) bzw. den auf das Bondwerkzeug (41) ausgerichteten Leiterrahmen dadurch ausgerichtet werden, daß das Oberteil (33) des Stanzwerkzeuges in der Arbeitsstellung am Bondwerkzeug (41) als das auf das entsprechende Unterteil des Bondwerkzeuges (41) passende und auf dieses Unterteil ausgerichtete Oberteil des Bondwerkzeuges (41) fungiert.
DE2363833A 1973-01-02 1973-12-21 Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen Expired DE2363833C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US320349A US3859718A (en) 1973-01-02 1973-01-02 Method and apparatus for the assembly of semiconductor devices

Publications (2)

Publication Number Publication Date
DE2363833A1 DE2363833A1 (de) 1974-07-04
DE2363833C2 true DE2363833C2 (de) 1987-01-22

Family

ID=23246002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2363833A Expired DE2363833C2 (de) 1973-01-02 1973-12-21 Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen

Country Status (14)

Country Link
US (1) US3859718A (de)
JP (2) JPS5751732B2 (de)
KR (1) KR780000595B1 (de)
BR (1) BR7309074D0 (de)
CA (1) CA1086430A (de)
DD (1) DD107812A5 (de)
DE (1) DE2363833C2 (de)
FR (1) FR2212642B1 (de)
GB (1) GB1447524A (de)
HU (1) HU167861B (de)
IT (1) IT991996B (de)
PH (1) PH9927A (de)
PL (1) PL87007B1 (de)
RO (1) RO64695A (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949925A (en) * 1974-10-03 1976-04-13 The Jade Corporation Outer lead bonder
CA1052912A (en) * 1975-07-07 1979-04-17 National Semiconductor Corporation Gang bonding interconnect tape for semiconductive devices and method of making same
US4099660A (en) * 1975-10-31 1978-07-11 National Semiconductor Corporation Apparatus for and method of shaping interconnect leads
US4166562A (en) * 1977-09-01 1979-09-04 The Jade Corporation Assembly system for microcomponent devices such as semiconductor devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
EP0064496A1 (de) * 1980-11-07 1982-11-17 Mostek Corporation Doppelleitungsschichtband zum einbrennen mit mehreren kontaktgebieten
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
US4409733A (en) * 1981-01-26 1983-10-18 Integrated Machine Development Means and method for processing integrated circuit element
JPS5922386A (ja) * 1982-07-07 1984-02-04 アルカテル・エヌ・ブイ 電子部品構造体
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
JPS60229345A (ja) * 1984-04-27 1985-11-14 Toshiba Corp 半導体装置
EP0213575B1 (de) * 1985-08-23 1992-10-21 Nec Corporation Verfahren zum Herstellen einer Halbleiteranordnung wobei ein Filmträgerband angewendet wird
FR2590052B1 (fr) * 1985-11-08 1991-03-01 Eurotechnique Sa Procede de recyclage d'une carte comportant un composant, carte prevue pour etre recyclee
US5038453A (en) * 1988-07-22 1991-08-13 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US6087195A (en) * 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
JP5167779B2 (ja) * 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20160056095A1 (en) * 2014-08-25 2016-02-25 Infineon Technologies Ag Leadframe Strip with Sawing Enhancement Feature

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3442432A (en) * 1967-06-15 1969-05-06 Western Electric Co Bonding a beam-leaded device to a substrate
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film

Also Published As

Publication number Publication date
FR2212642B1 (de) 1978-11-10
DD107812A5 (de) 1974-08-12
FR2212642A1 (de) 1974-07-26
CA1086430A (en) 1980-09-23
KR780000595B1 (en) 1978-11-23
US3859718A (en) 1975-01-14
PH9927A (en) 1976-06-14
GB1447524A (en) 1976-08-25
BR7309074D0 (pt) 1974-10-22
JPS4999477A (de) 1974-09-19
PL87007B1 (de) 1976-06-30
IT991996B (it) 1975-08-30
RO64695A (ro) 1980-06-15
JPS5751732B2 (de) 1982-11-04
DE2363833A1 (de) 1974-07-04
JPS57164556A (en) 1982-10-09
HU167861B (de) 1975-12-25

Similar Documents

Publication Publication Date Title
DE2363833C2 (de) Verfahren zum elektrischen und mechanischen Verbinden einer Vielzahl von mit streifenförmigen Leitern (beamlead) kontaktierten Halbleiterchips mit jeweils einem äußeren Leiterrahmen
DE1514827C2 (de) Verfahren zur serienmäßigen Herstellung von Halbleiterbauelementen
DE3042085C2 (de) Halbleiteranordnung
DE3805572C2 (de) Trägerband für elektronische Bauelemente sowie Verfahren zum Herstellen einer Folge von elektronischen Bauelementen
DE1586136B1 (de) Verfahren zur kontinuierlichen vorbereitung einer vielzahl von elektronischen schaltelementen fuer die pruefung und montage auf gedruckte schaltungen
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE2225825B2 (de) Verfahren zum Herstellen einer Anzahl plättchenförmiger Festkörper-Elektrolytkondensatoren
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE2941229A1 (de) Werkstoffbahn und verfahren zur herstellung flexibler bedruckter schaltungsplatinen
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE2855838C2 (de) Bauteilanordnung
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
DE1564867B2 (de) Verfahren zum Kontaktieren von Dioden, Planartransistoren und integrierten Schaltungen
WO2016005146A1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE2500180A1 (de) Verfahren und vorrichtung zum verarbeiten von ic-chips
DE69317373T2 (de) Hohlgeformte Plastikpackung für Halbleiteranordnung und Herstellungsverfahren
DE3721661A1 (de) Verbindungsband
DE1665253C3 (de) Verfahren zum Verbinden mindestens eines Anschlußdrahtes mit einer Mikroschaltung
DE19804877A1 (de) Verfahren und Vorrichtung zum Kontaktieren von plattenförmigen Solarzellen
DE69026491T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung in flacher Einkapselung
DE4321804A1 (de) Verfahren zur Herstellung von Kleinbauelementen

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition