DE2354734A1 - Halbleiterspeicher mit wahlfreiem zugriff - Google Patents
Halbleiterspeicher mit wahlfreiem zugriffInfo
- Publication number
- DE2354734A1 DE2354734A1 DE19732354734 DE2354734A DE2354734A1 DE 2354734 A1 DE2354734 A1 DE 2354734A1 DE 19732354734 DE19732354734 DE 19732354734 DE 2354734 A DE2354734 A DE 2354734A DE 2354734 A1 DE2354734 A1 DE 2354734A1
- Authority
- DE
- Germany
- Prior art keywords
- mos
- zone
- components
- signal
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000003860 storage Methods 0.000 title description 7
- 230000015654 memory Effects 0.000 claims description 88
- 239000000872 buffer Substances 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 32
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 10
- 238000005086 pumping Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 3
- 101100286588 Mus musculus Igfl gene Proteins 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 claims 1
- 210000005069 ears Anatomy 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 55
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000005265 energy consumption Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 101001088744 Homo sapiens Probable inactive ribonuclease-like protein 13 Proteins 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 102100033989 Probable inactive ribonuclease-like protein 13 Human genes 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003337 fertilizer Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
- G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
PATENTANWALT K
DSPL-SNG. JOACHIM K. ZEMZ- DIPL.-11'KG. FRBEOäRICH-G. HELBER
ESSEN-BREDENEY · ALFREDSTRASSE 383 · TELEFON : (O21 41) 47 26 87
TELEGRAMMADRESSE: ELROPATENTE ESSEN
Aktenzeichen: Neuanmeldung ■ . comm.nMni«.E-.„Kto.,e,eaoa
Name d. Anm.: Advanced Memory Systems, Inc. Postschecltkonto Essen Nr; w
Mein zeichen: A 24 S Datum 29.'.Oktober 1973
Advanced Memory Systems, Inc.
1276 Hammerwood Avenue, Sunnyvale, Kalifornien,
V.St.A. .
Halbleiterspeicher mit wahlfreiem Zugriff
Die Erfindung bezieht sich auf eine Speicheranordnung und insbesondere auf eine Speicheranordnung unter
Verwendung integrierter Schaltungstechnik.
Speichermatrizen mit verschiedenen Arten iron Daten-Speicherzellen
sind ebenso wie verschiedene Einrichtungen zum Adressieren des Speichers bekannt=
Von besonderem Interesse sind im Zusammenhang mit der Erfindung Speicheranordnungen des MOS—Typs» Die
Bezeichnung MOS gilt technisch für eine Feldeffekt=-
einrichtung mit einer metallischen Gate-Elektrode, die durch eine Oxidschicht vom Siliziumsubstrat
isoliert ist. Neuere Entwicklungen auf dieses Gebiet umfaßten Silizium-Gate-Anordnungen und können darüber
hinaus eine Isolierschicht aus Siliziumnitrid anstelle einer Oxidschicht aufweisen». Daher wird der Ausdruck
z/be 409819/0328
MOS im folgenden im breitesten Sinne zur Bezeichnung der Gruppe von Halbleitereinrichtungen verwendet,
die andererseits als Feldeffekteinrichtungen, Einrichtungen mit isolierter Gate-Elektrode und/oder
Oberflächeneffekt—Einrichtungen bezeichnet werden.
In ähnlicher Weise werden Ausdrücke wie Einrichtungen mit isolierter Gate-Elektrode, Feldeffekteinrichtungen
usw. im folgenden gebraucht, um ebenfalls diese breite Gruppe von Baueinheiten zu bezeichnen, da solche
Bezeichnungen inzwischen in diesem erweiterten.Sinne verstanden werden» Solche Baueinheiten bzw» Einrichtungen
sind gewöhnlich physikalisch charakterisiert durch erste und zweite Zonen eines ersten Leitungstyps, die durch
eine Zwischenzone des zweiten Leitungstyps voneinander getrennt sind, über der eine leitende Gate-Elektrode
angeordnet, die elektrisch getrennt oder isoliert von
der Zwischenzone angeordnet ist. Durch Anlegung einer
Spannung geeigneter.Polarität an die Gate-Elektrode wird die Oberfläche der Zwischenzone dahingehend beeinflußt
t- daß sie den Leitungstyp zwischen den ersten und
zweiten Zonen ändert» Daher besteht ein charakteristisches Merkmal-der Gate-Elektrode einerseits in deren Isolation
gegenüber dem Substrat bzw. der Unterlage und andererseits in einer beträchtlichen Kapazität sowohl gegenüber
der ersten als auch der zweiten Zone und insbesondere gegenüber dem Substrat. Die leitfähigkeit des Bereichs
zwischen den ersten und zweiten Zonen ist eine Funktion der Gate-Spannung Csowie der Größe und Geometrie des
Bauelements). Wegen der extrem hohen Gleichstromimpedanz der Gate-Elektrode und deren beträchtlichen Kapazität
sowie der Kapazität der verschiedenen Leitungen und anderen mit der Gate-Elektrode und den. eisten und zweiten
Zone verbundenen Schaltungskoraponenten. i-jird die Gate=
Elektrode einer solchen Einrichtung in. der Hegel auf einer vorgegebenen Spannungsdifferenz In Be.sug auf die
ersten und.zweiten Zonen festgehalten^.bis sie wenigstens
innerhalb einer relativ kurzen Zeitspanne, die für ä&n
Speicherzugriff und die Lese/Schreib-Zeiten charakteristisch
409819/0326
istj auf eine zweite Spannungsdifferenz getrieben
wird» Einige.dynamische MÖS-iSpe*iche'ir weisen Speittigr·^
zellen aus Flipflbp^Schältungen auf t Sie generell
so angeoränet sind, daß sie vDäten auf grurid von in den
MOS-Bauelementen und den ^verschiedenen Vertiiridüngeri
gespeicherten Ladungen speichernβÖer Speicher wird
durch. Erhöhung der angelegten Spannung periodisch wieder aufgeladen bzw» erneuert (refreshed),, um die
Ladungen zu ergänzen«, bevor der Zustand des Flipflops
unbestimmt wird. Ute' die Wiederäuflade— bzw· Errieuerungsoperation
auszuführen«, muß jede Speicherselle wenigstens
einmal innerhalb einer vorgegebenen Zeitj diö in
typischer .Ausführung .-in der Größenordnung von wenigen
Millisekunden liegt, adressiert werden. Solche Speicher
sind gewöhnlich so organisiert* .-daß eine Gesäffitzeile
öder , eine Gesamtspalte .zur . Mieder auf ladung; j..eder zelle
der Zeil® oder Spalte .adressiert wird^ wodür.ch die auf
andere. Weise nutzbare... Speicherzeit zu.g'ilnstsBn.der Miederauf ladeoper ation, .eingeschränkt wird« Bei. eineffi großen
Speichersjsteffi ist.die ..leeder..£ür. die Lese- nocrfi für die"
Schneiboperation nützbare.Wiederauflade-.bzw* Erheuerungszeit
beträchtlich und, .^a.s für die Praxis von noch
größerer Bedeutung ist, während dieser Zeit ist der
sofortige wahlfreie Zugriff von der mit deia Speicher in
Verbindung stehenden periphäreh Einrichtung gestört«.
Darüber hinaus erfordern bekannte Halbleiterspeicher
generell verschifedaae. Pmffer- und-Zeitgabesch-altüngens
da der Speicher selbs.t...eine..¥.ielZähl.von..Z©itgabe-= bzw·
Taktsignalen...bano.t.igtj., .die. für. den .richtigen Betrieb
des Speicherst genau...au£einander atogestimESt seiii lüssen.
Außerdem ..bedarf .-es. .feel _&®n=·.. Speichern ,regelmäßig, einer
geeigneten J»ufferschaltung.als. KOpplunggelektzronik.
(Interface) für 'die. Speichereingänge und -ausgang© mit
üblichen Schaltungen, z.B. einer Transistor-üränsistor-Logik-Schaltung
(TTL-Schaltung) <.
40.3 8 19 /.0 9 2 6
Es besteht daher ein Bedarf an einem Halbleiterspeicher mit geringem Energiebedarf und hoher
Operationsgeschwindigkeit, der mit den üblichen
Anpaßschaltungen, ζ»Β. einer TTL-Schaltung kompatibel
ist und mit einem-einzigen, unkritischen Zeitgabe-]-:rw«.
Taktsignal betrieben werden kann, ohne besonderer Maßnahmen zum Wiederaufladen bzw. Erneuern zu bedürfen*
Der erfindungsgemäö zu diesem Zweck-vorgesehene Speicher
ist ein Lese/Schreib-Halbleiterspeicher mit wahlfreiem
Zugriff, der unter Verwendung von Feldeffekt-Bauelementen in integrierter Schaltungstechnik ausgeführt ist. Der
Speicher ist ein dynamischer Speicher., bei dem zum Zwecke der Aufrechterhaltung der GleichstroInstabilität in den ·
Vier«Transistor^Speicherzellen Ladungspump- bzw. Ladungssteuereinrichtungen
vorgesehen sind, die mit einem geeigneten Wechselstronisignal getrieben werden, so daß
die Speicherzellen keine periodische Wiederaufladung benötigen. Ferner ist eine besondere Puffer«- und Zeitgabeschaltung
zur Minimalisierung der.Energieaufnahme, zur
Anpassung an TTL-Schaltungen und zur Entwicklung eines
sehr schnellen Lese/Schreib-Zugriffs aus einem einzigen Taktsignal vorgesehen. Bei Auftreten des Taktsignals
werden mit Hilfe der TTL-Adressenpuffer die Adressen zu
Dekodierern durchgekoppelt, und interne Signalgeneratoren
erzeugen ein Bezugssignal, das gegenüber dem Eingangs—
fcezugssignal verzögert ist« Nach dem Auftreten des verzögerten Signals werden die dekodierten Adressen.zur
Sρeichermatrix durchgekoppelt, und eine Lese- oder Schreib—
operation wird ausgeführt. Ein Daten-Eingangspuffer, der ebenfalls mit TTL-Eingängen kompatibel ist, wird als
Kopplungselektronik für die Dateneingabe bei der Durchführung einer Schreiboperation verwendet. Das intern erzeugte
Verzögerungssignal wird von einer ähnlich den Dekodierern aufgebauten Schaltung erzeugt, deren Anordnung
jedoch so getroffen ist, daß sie eine leicht vergrößerte "Dekodier"-Zeit hat, um vor der Entwicklung des verzögerten
489819/0926
Signals zunächst eitle vollständige Dekodierung der
Adressen zu gewährleisten= Nach dem Adressieren einer
speziellen Spalte stellt ein Abtastverstärker für das zugehörige Paar von Zellen-Spaltenleitern eine
anfängliche Unsymmetrie in den Spannungen, der Zellen-Spaltonleiterfest
und verstärkt sofort die Unsymmetrie, um die Zellen-Spaltehleiter auf die .vollen MOS-Logikpegel
zu treiben. Die TTL-Adressenpuffer, die Dateneingangspuffer
und die Abtastverstärker benutzen übereinstimmend eine Art von getaktetem Flipflop, um eine
rasche Ansteuerung bei minimaler Energieaufnahme zu erreichen»
Verschiedene .energiesparende Schaltungen werden in diesem Zusammenhang angegeben, welche den Energiebedarf
in den einzelnen Schaltungsstufen minimalisieren und dabei ein sehr rasches Ansprechen der Schaltungen
sicherstellen; mit ihrer Hilfe werden die Schwellenwerte
der MOS-Bauelemente ohne zusätzliche Bezugsspannung erreicht
und überwunden. Die im folgenden anhand einer 32 χ 32-Speichermatrix beschriebene Erfindung ist auch
in Verbindung mit anderen Matrizen anwendbar, und die erfindungsgemäß vorgesehenen Schaltungen können sowohl
für sich alS' auch in Kombination mit Speicherzellen
unterschiedlicher Konfiguration sowie in anderen Arten von elektronischen Einrichtungen benutzt werden.
Im folgenden wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher
erläutert. In der Zeichnung zeigen.;
Fig. 1 ein Schaltbild der Speicherzellenanordnung, . der Matrixanordnung und der Schaltungen für
den Abtastverstärker und' die Kopplungseinrichtung zur Kopplung des Ausgangssignals des
Abtastverstärkers an die Ausgangsanschlüsse;
Fig. 2a bis 2i Zeitdiagramme der verschiedenen
Signale in der erfindungsgemäßen Schaltungsanordnung;
Fig. 3 ein Schaltbild eines Rücksetzgenerators
409819/0926
Flg. 4 ein Schaltbild eines CS' Generators;
Fig* 5 ein Schaltbild eines Bezugsspannungsgenerators
;
Fig. 6 ein Schaltbild eines zweiten Bezugsspannungs·
generators;
Fig« 7 ein Schaltbild eines TTL-Adressenpuffers·
Fig. 8 ein Schaltbild der Zeilen-Adressdekodierer,
in welchem auch die in Verbindung mit der Mehrzahl von Zeilen-Adressdekodierern verwendete
einzige leistungs- bzw. energiesparende Schaltung dargestellt ist;
Fig. 9 ein Schaltbild der Spalten-Adressdekodierer,
in der auch die in Verbindung mit der Mehrzahl von Spalten-Dekodierern verwendete einzige
leistungs- bzw. energiesparende Schaltung dargestellt ist;
Fig. 10 ein Schaltbild des Lese/Schreib-Generators;
Fig. 11 ein Schaltbild des zur Ausführung einer Schreiboperation benutzten Daten-Eingabepuffers
; und
Fig. 12 ein Blockdiagramm eines bevorzugten Ausführungsbeispiels
der Erfindung mit den erfindungsgemäß vorgesehenen, zusammenwirkenden
Schaltungseinheiten zur Bildung eines sehr schnellen Lese/Schreib-Halbleiter-Speichers
mit wahlfreiem Zugriff, der von einem einzigen Taktsignal betrieben wird und
keine periodische Wiederaufladung bzw. Er— neuerung
benötigt.
Bei dem nachfolgend beschriebenen Ausführungsbeispiel
handelt es sich um einen 1024 Bit-Speicher mit einer ic 1 Bit-Organisation» Das Ausführungsbeispiel
wird auch in Besug auf eine besondere Struktur beschrieben;. In dieser Struktur werden n-Kanal-Bauelemente
verwendet, die auf herkömmliche Weise hergestellt werden können. N-Kanal-Bauelemente haben folgende elektrische
4098 19/0926
Charakteristikens Sie besitzen erste und zweite,
gewöhnlich als Source= und.Drain-Gebiete bezeichnete
Zonen, welche voneinander elektrisch isoliert sind, wenn sich die Gate-Spannung im L-Zustand befindet,
die- jedoch über einen Leitungsweg unterhalb der Gate-Elektrode
verbunden sind, wenn die Gate-Spannung den Η-Zustand erreichte Daher können derartige Bauelemente
als leitend oder "eingeschaltet" angesehen werden, wenn sich die Gate-Spannung auf dem Η-Zustand befindet,
und.als nichtleitend oder "ausgeschaltet" wenn, die ·
Gate-Spannung im L-Zustand ist» Wie sich aus der nachfolgenden
Erläuterung ergeben wird, besitzen derartige Bauelemente jedoch eine beträchtliche Impedanz selbst
dann, wenn sie leitend sind, so daß zwei, in Reihe geschaltete Bauelemente im eingeschalteten Zustand zum
Teilen einer. Betriebsspannung ohne die Gefahr einer Beschädigung „der Bauelemente oder unzweckmäßig großen
Energieverbrauch verwendet werden. Selbstverständlich können auch andere Bauelemente, z.-B» p~Kanal-Bauelemente,
sowie andere MOS-Bauelemente bei der beschriebenen
Speicheranordnung verwendet werden.
In Fig. "1 ist die Speicher-Grundmatrix für das beschriebene Ausführungsbeispiel gezeigt. Die Matrix
ist eine 32 χ 32 Zellenmatrix, wobei der Übersichtlichkeit
wegen nur die die Ecken der Matrix darstellenden Zellen gezeigt sind. Bei einer rait MCl-I bezeichneten
Zelle bedeutet das MC eine Abkürzung für
Speicherzelle, die erste (1) bezeichnet die erste Zeile, und die zweite (1) bezeichnet die erste Zelle
in der ersten Zeile. Daher, ist auch die letzte Zelle
in der ersten Zeile mit MCl-32 bezeichnet. In ähnlicher
Weise ist die unterste Zelle am linken Rand der Matrix,
die die erste Zelle in der letzten Reihe darstellt, mit MC32-1 und die Zelle an der unteren rechten EckeJ
welche die 32. Zelle, in-der 32. Zeile darstell't, als
MC32-32 bezeichnet. Sowohl in der ersten als auch in
der letzten Zeile gibt es daher 30 weitere Zellen
4 09819/0926
_ 8 —
zwischen den beiden Eckzellen, und außerdem sind 30 weitere Zeilen mit 32 Zellen zwischen den oberen
und unteren, in der Zeichnung durch die Eckzellen dargestellten Zeilen angeordnet.
Jede der Speicherzellen, z.B. die Zelle MCl-I, weist
zwei Bauelemente Ql und Q2 auf, die mit dem als VSS bezeichneten Anschluß 20 verbunden sind, welcher den
negativen Betriebsspannungsanschluß für die L-Spannung darstellt. Zwei Ladungspumpelemente CPl und CP2, die
nachfolgend genauer beschrieben werden, liefern einen sehr, kleinen $trom sowohl an das Schaltungselement Ql
als auch an Q2, um mögliche Rest- bzw. Kriechströme in den zuletzt genannten Schaltungselementen zu kompensieren.
Wenn sich di.e Gate-Elektrode des Bauelements Ql auf dem. Η-Zustand befindet, ist Ql leitend und hält
dadurch die Gate-Elektrode von Q2 auf dem L-Zustand und Q2 im abgeschalteten Zustand. Daher hält das Ladungspumpelement
CP2 die Gate^Spannung des Schaltungselements
Ql aufrecht, welch letzteres den vom Ladungspumpelement CPl gelieferten Strom führt und den Anstieg des Gate-Potentials
des Bauelements Q2 verhindert. Demgemäß halten die Ladungspumpelemente CPl und CP2 die Schaltungselemente
Ql und Q2 unbegrenzt auf diesem Zustand, Es ist außerdem zu sehen, daß das Bauelement Ql infolge Ein-Schaltens
des Bauelements Q2 ausgeschaltet bzw. gesperrt wird, und diese Bedingung wird ebenfalls solange aufrechterhalten,
bis eine Änderung über die Ladungspumpelemente erfolgt.
Daher bildet die Kombination der vier Bauelemente Ql, Q2, CPl und CP2 eine Gleichstrom-stabile Schaltung des Plipfloptyps,
wobei die Ladungspumpelemente nur so viel Strom zuführen, wie vernünftigerweise nötig ist, um eine Zustandsänderung
oder eine Unsicherheit im Zustand der Bauelemente Ql und Q2 aufgrund von Kriech- oder Restströmen
zu verhindern. Demzufolge ist keine Wiederaufladung bzw. Erneuerung erforderlich, und der Zustand der verschiedenen
409819/0926
Speicherzellen bleibt nach dem Setzen oder bis zur
bewußt herbeigeführten Änderung unbegrenzt erhalten, solange die Vorspannung des Substrats und das Ladungspumpsignal
bestehen.
Jede der 3 2 Speicherzellen in jeder Spalte der Speichermatrix ist über die Schaltungselemente Q3 und Q4 mit
Spaltenleitern gekoppelt, die generell durch die Buchstaben
CCL, gefolgt von einer Spaltennummer und einem a oder b bezeichnet werden» Die Buchstaben a und b bezeichnen
jeweils einen von zwei Spaitenleitern für jede Spalte.
Daher ist in der ersten Spalte jede Speicherzelle über Bauelemente Q3 und Q4 mit Spaltenleitern CCLla und CCLib
verbunden, während alle Zellen in der 32. Spalte mit den Spaltenleitern CCL32a und CCL32b gekoppelt sind. Alle
Gate-Elektroden der Bauelemente Q3 und Q4 innerhalb einer
Zellenzeile sind zusammengeschlossen. Daher sind alle Gate-Elektroden in der ersten Zeile aus 32 Zellen an eine
mit RALl bezeichnete Leitung angeschaltet, und alle Gate-Elektroden der Bauelemente Q3 und Q 4 in der 32. Zeile
sind mit einer Leitung RAL 32 gekoppelt. Diese Leitungen bilden die Zeilenadressenleiter (RAL's) für die Matrix
von Speicherzellen. Wenn sich beispielsweise die Zeilenadressenleitung. RALl im Ha-Zustand befindet, sind alle
Bauelemente Q3 und Q4 für jede Speicherzelle in der Zeile
eingeschaltet, wodurch der Zustand der Speicherzellen in der Zeile zu den entsprechenden Spaltenleitern übertragen
wird.
Die Ladungspumpelemente CPl und CP2 sind mit dem Aufbau
anderer Bauelemente in der Speicherschaltung kompatibel, da sie über isolierte. Gate-Elektroden und eine Zone ähnlich
den Source- und Drain-Zonen in den anderen Bauelementen
verfügen. Bei Anlegen einer Wechselspannung an die Gate-Elektroden
der Bauelemente, speziell an Anschlüsse 22, fließt ein sehr kleiner Strom.' Der gepumpte Strom hat
selbstverständlich eine Spannungsspitze, die von der an
den Anschluß 22 angelegten Wechselspannung bestimmt wir.d,
U 0 9 8 1 9 / 0 9 2 G
und die Strompumpgeschwindigkeit bzw. -folge an der Gate-Elektrode, die von der Frequenz, Spannung usw.
abhängig ist, ist in jedem. Fall sehr gering, jedoch
ausreichend, um Kriech- bzw. Restströme in den Bauelementen Ql und Q2 und der umgebenden Schaltung zur
Aufrechterhaltung eines vorgegebenen Zustandes in diesen beiden Bauelementen zu überwinden. Das Ladungspumpen ist in Proceedings of the IEEE International
Solid-State Circuits Conference in einem Artikel mit
der Bezeichnung "Charge Pump Random—Access Memory" im Jahre 1972 beschrieben. Eine weitere Beschreibung
ist in einem Artikel, mit der Bezeichnung "Charge" Pumping in MOS Devices" von Burgler und Jespers,
publiziert in IEEE Transactions on Electron Devices, Band ED-17, Nr. 3, März 1969, erschienen. In Abweichung
von bekannter Technologie benutzen die hier beschriebenen Ladungspumpen vorzugsweise eine. Frequenz oberhalb von
50 kHz, insbesondere oberhalb von 100 kHz, und verwenden ein Wechselström—Treibersignal mit einer positiven Auslenkung,
die VREF (Anschluß 24) vorzugsweise um den Schwellenwert der Bauelemente übersteigt, und einer negativen
Auslenkung, welche die Substratvorspannung vorzugsweise um mehr als zwei Volt zur negativen· Seite hin
überschreitet.
Wenn zur Erläuterung angenommen wird, daß Ql eingeschaltet und Q2. ausgeschaltet ist, so £ihrt Ql selbstverständlich
in geeigneter Weise die von dem Ladungspumpelement CPl
gepumpte Ladung. Zu dieser Zeit ist Q2 ausgeschaltet; nimmt man an, daß Q4 ebenfalls ausgeschaltet ist, so pumpt
das Ladungspumpelement CP2 die Ladung in erster Linie in
die Gate-Elektrode des Bauelements Ql. Die Spitzenspannung an der Gate-Elektrode des Bauelements Ql wird jedoch unter
diesen Bedingungen durch Begrenzung der Amplitude der Wechselspannung an dem Anschluß 22 begrenzt. Selbstverständlich
ist die Ladungspumpfähigkeit der Bauelemente CPl und CP2 extrem gering im Vergleich zur Leitfähigkeit der
anderen Bauelemente, z«B. von Q3 und Q4, so daß die Einbeziehung der Bauelemente CPl und CP2 über die Erhaltung
40981 9/0926
der Gleichstromstabilität hinaus nur einen vernach-?
lässigbaren Einfluß auf die Betriebsweise des Gesamtspeichers
hat.
Die übrigen Schaltungskomponenten der Anordnung gemäß
Fig. 1 sowie deren Funktion werden an besten mit Bezug auf die verschiedenen Unterschaltungen beschrieben, die
vorzugsweise alle Bestandteil derselben integrierten
Schaltung, bilden. Am deutlichsten ergibt sich die
Funktionsweise aus einem Zeitdiagramm für das Gesamtsystem. Im folgenden Teil, der Beschreibung, wird neben
dem Anschluß 20 (VSS) auf andere gemeinsame Eingangsänschlüsse
mit Anschlüssen 24 (VREF) und Anschlüssen (VDD) Bezug genommen.
Der beschriebene Halbleiterspeicher arbeitet mit einem
einzigen Taktsignal, das abhängig von dem angelegten
Lese/Schreib-Befehlssignal die Ausführung einer Leseoder
S ehreibo.peration bewirkt und die in die Adressen—
Speicherzelle eingeschriebene oder aus dieser ausgelesene.
Information auf zwei Daten-Ausgabeleitungen aufrechterhält. Selbstverständlich sind wegen der Ausführung, des Speichers
als Gleichstrom-stabiler Speicher keine Zeitgabe— oder
andere Signale zur Wiederaufladung bzw. Erneuerung des
Speichers erforderlich, so daß das Auftreten des Taktsignal^
an einem besonderen Speicherchip im Effekt ein grobes Adressieren dieses besonderen. Chips aus einem
größeren Speichersystem bedeutet, das in einer typischen Ausführung aus einer großen Anzahl derartiger .Chips besteht.
Daher ist dieses Taktsignal im Effekt auch,ei η
ChipirAuswahlsignal, und. es ist in den verschiedenen
Schaltungen mit CS gekennzeichnet. Wie sich hier aus der folgenden Beschreibung: ergibt, wird der Speicher ständig
in einem Bereitschaftszustand gehalten, wobei die Ladungspumpelemente den Zustand jeder Speicherzelle erhalten
und ein Rücksetzsignal verschiedene Leitungen im Speicher in einem vorgeladenen Zustand hält. Wenn das Chip-Auswahlsignal
in den Η-Zustand überwechselt, wird automatisch eine
4 098/1 97 0 92 6
Lese- oder Schreiboperation ausgeführt, wobei die
im folgenden beschriebenen Teilschaltungen für eine
maximale Geschwindigkeit und minimale Energieaufnahme ausgelegt sind. Innerhalb von etwa 40 Nanosekunden ist
die ,Operation abgeschlossen, und der Zustand der adressierten Speicherzelle steht auf den Daten—Ausgabeleitungen
zur Verfügung. Wenn das Chip-Auswahlsignal in den L-Zustand überführt, wird, haben die Daten-Aus
gangs signale keine Gültigkeit mehr r und die verschiedenen
Leitungen innerhalb der Schaltung werden für den nächsten positiven Sprung des Chip-Auswahlsignals wieder
vorgeladen.
Ein typisches Profil des Chip-Auswahlsignals ist in Fig. 2a
dargestellt, in der (0) und (1) den L-Zustand bzw. den. Η-Zustand bezeichnen. Es sei angenommen, daß das Chip-Auswahlsignal
zu einem willkürlichen Zeitpunkt t. in den
Η-Zustand überführt wird. Dieses Signal wird an einem Anschluß 28 einer schematisch in Fig. 3 dargestellten Rück—
setzgeneratorschaltung angelegt. Vor dem Zeitpunkt t.
befindet sich das Chip-Auswahlsignal im L-Zustand, bei dem
die Bauelemente Q5 und Q6 im Ausschaltzustand gehalten
werden. Ein Widerstand Rl hält daher die Gate-Elektrode
eines Bauelements Q7 auf dem H-Zustand, schaltet das Bauelement Q7 durch und läßt ein H-Ausgangssignal als Rücksetzsignal
am Anschluß 30 erscheinen. Das Signal am Anschluß 32, das als Signal REl bezeichnet ist, hat im wesentlichen
den gleichen Verlauf wie das Rücksetzsignal am Anschlcß
30; während sich das Chip-Auswahlsignal im L-Zustand befindet, ist das Signal REl. im wesentlichen gleich VDD,
während das Rücksetzsignal am. Anschluß 30 um einen Betrag
entsprechend der Schwellenspannung des Bauelements Q7 kleiner als VDD ist. Auch wenn sich das Chip-Auswahlsignal
am Anschluß 28 im L-Zustand. befindet, ist die Gate-Elektrode des Bauelements QlO im H-Zustand, wodurch das Bauelement
QlO eingeschaltet und das Ausgangssignal am Anschluß 34 in den Η-Zustand gebr.ach.t wird. Das. Rücksetzsignal am
Anschluß 30 und das Signal REl am Anschluß 32 haben im wesentlichen den gleichen Kurvenverlauf, wie in Fig. 2b
4098197 0926
zu sehen ist. In ähnlüier Weise ergibt sich das
Signal am Anschluß 34 aus Fig. 2c.
In Fig. 4 ist ein Schaltbild eines Signalgenerators
gezeigt, der im folgenden als CS' Generator bezeichnet
wird. Das Signal REl des Anschlusses. 32 wird gemäß diesem Schaltbild an das Bauelement QIl angelegt.
Da sich dieses Signal vor dem Zeitpunkt t^ im H-Zustand
befindet, ist das Bauelement QIl bis dahin eingeschaltet.
Wie nachfolgend gezeigt werden, wird, befinden sich die
Eingänge zu den Gate-Elektroden der Bauelemente Q12 und
Q1-3 im L-Zustand. Demgemäß sind die Bauelemente Ql2 und
Q13 ausgeschaltet. Da das Chip-Auswahlsignal am Anschluß
28 im.L-Zustand ist, befindet sich das Signal'am Anschluß
36, das. im folgenden als CS' Signal bezeichnet
wird., im Η-Zustand entsprechend dem leitenden Zustand
des Transistors QIl. Da sich das Chip-Auswahlsignal am
Anschluß 28 im L-Zustand befindet, hält der H-Zustand des am Anschluß 36 anstehenden Signals das. Bauelement Q14
im eingeschalteten. Zustand, wodurch das Bauelement Ql5
im Sperrzustand gehalten wird» Auf diese Weise kann QIl
den Zustand des Anschlusses 36 steuern. Der Kurvenverlauf dfeses Signals (CS*) ist in Fig. 2d gezeigt. Dieses
Signal stellt, ,wie nachfolgend zu sehen ist, ein intern
erzeugtes Zeitgabesignal dar.
Im folgenden wird auf die Fig. 5 und 6 eingegangen, die
Schaltungen, zum internen Erzeugen von Gleichstrom-Bezugs
spannungen zeigen. Da die Leitung in einem Feldeffekt-Bauelement auf eine OberfLachenzone. zwischen den
Source- und Drain-Zonen beschränkt .ist, ist. die Impedanz
solcher Bauelemente in. eingeschaltetem Zustand im Vergleich zur Sättigungsimpedanz eines Flächentransistors
relativ hoch. Außerdem läßt sich diese Impedanz in einem
beträchtlichen Bereich durch Änderung der Behandlung und
insbesondere der Geometrie ändern. Daher können zwei in Reihe angeordnete. Feldeffekttransistoren, die beide
in durchgeschaltetem Zustand betrieben werden, als
09 8 1 9/0 926
.Spannungsteiler benutzen, wobei die relative Impedanz
der beiden Bauelemente das Spannungsverhältnis bestimmt.
In Fig. 5 sind die Bauelemente Q16 und Q17 mit ihren Gate-Elektroden an den positiven Betriebsspannungsanschluß
26 angeschaltet, wobei das Bauelement Q16 angenähert
die halbe Impedanz des eingeschalteten Bauelements Q17 hat. Demgemäß beträgt die Ausgangsspannung am
Anschluß 35 angenähert ein Drittel der positiven Betriebsspannung, wobei dia negative Betriebsspannung hier zum
Zwecke der Erläuterung als Null angenommen wird. In ähnlicher Weise wird gemäß Fig. 6 eine nur geringfügig
unterhalb der Spannung am Anschluß 26 (VDD) liegende Bezugsspannung durch eine Serienschaltung der Bauelemente Q18 und
Q19 entwickelt, welch letztere ebenfalls beide eingeschaltet sind. In dieser Beziehung -wird das Bauelement
Q19 so ausgewählt, daß seine Impedanz angenähert den hundertfachen Wert derjenigen des Bauelements Q18 hat, so
daß die Aus gangs spannung am Anschluß 38 nur geringfügig
unter der positiven Betriebsspannung VDD liegt.
In Fig. 7 ist der TTL- Adressenpuffer gezeigt. Eine derartige Pufferschaltung wird für jedes Bit des Zehn-Bit-Adressensignals
bei dem hier beschriebenen Ausführungsbeispiel benutzt. Dieses Signal wird über ein
Bauelement Q20 an einem Anschluß 48 angelegt, wobei die
Gate-Elektrode des Bauelements Q20 mit dem Ans.chluß 35 der Bezugsspannungsschaltung gemäß Fig. 4 gekoppelt ist.
Der Zweck der an dem Anschluß 36 angelegten Bezugs— spannung besteht darin, die Ein-Aus-Charakteristiken
des Bauelements Q20 in Abhängigkeit vom Zustand des Eingangssignals
am Anschluß 48 auf die.TTL-Schaltpegel zu
verschieben, so daß die TTL H- und L-Zustände am Anschluß 48 zu einem Sperren bzw. Durchsteuern von Q20 führen.
Der TTL-Adressenpuffer weist eine Flipflopschaltung aus
den Bauelementen Q21, Q22, Q23 und Q24 auf, wobei das
Chip-Auswahlsignal am Anschluß 28 die Betriebsspannung
für das Flipflop entwickelt und das am Anschluß 34 anstehende Signal das Flipflop über die Gate-Elektroden
der Bauelemente Q21 und Q24 steuert. Ein kleiner Kondensator
409819/0926
* Cl liegt zwischen der Gate-Elektrode und der Source-Zone
des Bauelements 23 und bestimmt denAnfarspzustand
des Flipflops bei Anlegung einer Spannung, solange nicht ein höheres Gegensteuersignal wirksam
ist. Der Kondensator. Cl kann in integrierter Schaltungsausführung aus einer Überlappung der Gate—Zone mit der
Source-Zone bestehen, wodurch bewußt eine relativ hohe Gate-Source-Kapazität hervorgerufen wird.
Vor dem Zeitpunkt t^ ist das Signal am Anschluß 34 im
H-Zustands so daß die Bauelemente Q24 und Q21 eingeschaltet
bzw« durchgesteuert sind«. Dagegen ist das Chip-Auswahlsignal
am Anschluß 28 im L-Zustand, so daß die
Gate-Elektroden der Bauelemente Q25 und Q26 sich beide
im L—Zustand befinden« In ähnlicher Weise ist vor dem
Zeitpunkt t^ das Rücksetzsignal am Anschluß 3O5 das an
die Gate-Elektroden der Bauelemente Q30 und Q31 der Adressenpuffer angelegt wird?im H—Zustand, wodurch die
Signale der Anschlüsse 42 und'.44-auf den L-Zustand festgelegt werden ο Ferner ist vor- dem Zeitpunkt t- das CS ·
Signal am Anschluß 36 im H-Zustandj legt das Bauelement
Q35 (Fig. 3) im Einschaltzustand fest und hält dadurch das Bauelement Q36 gesperrt» Das Bauelement Q37 ist fortgesetzt
eingeschaltet bzw. durchgesteuert.
Zum Zeitpunkt t^ wechselt das Chip-Auswahlsignal am Anschluß
28 in den Η-Zustand über und treibt, wie "zuvor beschrieben, sowohl das Rücksetzsignal am Anschluß 30
. als auch das REl Signal am Anschluß 32 in den L-Zustand»
Dadurch wird das Bauelement QlO im Rücksetsgenerator
(Fig. 3) gesperrt bzxv. abgeschaltet* Gleichzeitig wird
das Bauelement QIl im CS' Generator von dem REl-Signal
abgeschaltet. Die Spannung am Anschluß 36ändert sich
jedoch nicht sofort9 da die Bauelemente Q12«,- Q13 und Q15
ebenfalls gesperrt sind Und die Kapazität auf der Leitung
die Spannung zeitweilig aufrecht erhält. Das Chip-Auswahlsignal am Anschluß 28 zura 'CS9 Generator wird über
das Bauelement Q35 zum Bauelement Q14 und zur Gate-Elektrode
4OfB19/092S
von Q15 gekoppeltο Q14 wird jedoch durch die Vorladung
des Anschlusses 36 auf dem H-Zxistand im
eingeschalteten Zustand gehalten, so daß die Bauelemente Q14 und Q35 als Spannungsteiler wirken, die die
Spannung an der Gate-Elektrode des Bauelements Q15 niederhalten und Q15 zeitweilig im Sperrzustand
halten»
Zum Zeitpunkt t^, wechselt das Chip—Auswahl signal am
Anschluß 28, das an das Bauelement 37 des Rücksetzgenerators angelegt wird, in den Η-Zustand über. Zu
diesem Zeitpunkt sind die Bauelemente Q37 und Q35 eingeschaltet bzw. leitend, wobei jedoch das Impedanzverhältnis
dieser beiden Bauelemente so gewählt ist, daß · die Gate-Spannung des Bauelements Q36 genügend niedrig
ist, um Q36 gesperrt zu halten. Ein Kondensator C2, der zwischen den Anschlüssen 34 und 28 liegt, überträgt
einen Teil der positiven Flanke des Chip—Auswahlsignals
zum Anschluß 34. Demgemäß wechselt die Spannung am Anschluß 34 von einem Η-Zustand auf ein Potential, das
beträchtlich über dem H—Zustand liegt (die Wirkung des
Kondensators C2 besteht darin, den an «den Anschluß angeschalteten Schaltungen Ladung .zuzuführen; diese
Ladung reicht aus, um die Spannung dieser Leitungen auf
einem höheren Pegel als die H-Zustands-Spannung zu halten)
Daher werden der TTL Adressenpuffer und die Bauelemente Q21 und Q24 aufgrund des H-Zustands des Gate-Signals
an den Anschlüssen 28 und 24 eingeschaltet, wodurch das Flipflop aktiviert wird. Der Kondensator Cl setzt das
Flipflop, so daß die Gate-Elektrode des Bauelements Q25 auf dem L-Zustand gehalten wird, wodurch der Anschluß
im L-Zustand bleiben kann, obwohl das Bauelement Q30
jetzt gesperrt ist. In ähnlicher Weise befindet sich auch das Bauelement Q26 im Η-Zustand. Ein an den Anschluß
angelegtes Signal kann jedoch den. Kondensator Cl übersteuern
und eine Umsteuerung' des Flipflops in den entgegengesetzten Zustand bewirken, wodurch der Zustand der
Anschlüsse 42 und 44 umgekehrt wird. Daraus ist erkennbar,
409819/0926
daß die Anschlüsse 42 und 44 Signale führen, welche zueinander invertiert sind und auf ein einziges Bit
der TTL-Adresseninformation am Anschluß 48 ansprechen.
Da eine zehn Bit-Adresse zum Adressieren eines 1024 Bit-Speichers erforderlich ist, finden zehn TTL-Adressenpuffer
Verwendung. Das Ausgangssignal des ersten Adressenpuffers wird an die Anschlüsse 46 und 48 des CS1 Generators
(Fig. 4,) angelegt. Da diese beiden Signale gegenläufig
sind, muß eines der Bauelemente Q12 und Q13 eingeschaltet
bzw. leitend sein. Dadurch wird der Anschluß in den L-Zustand gebracht, das Bauelement Q14 gesperrt
und dem Bauelement Q35 die Möglichkeit gegeben, das Bauelement Q15 durchzusteuern. Außerdem wird der Anschluß
36 rasch in den L-Zustand getrieben und in diesem Zustand
solange festgehalten, wie das Chip-Auswahlsignal
am Anschluß 28 bestehen bleibt» Wie nachfolgend zu sehen sein wird, haben die Bauelemente Q12 und Q13 im
wesentlichen die gleiche Funktion wie die in den Dekodierschaltungen
verwendeten Bauelemente, und durch geeignete Bemessung.der Bauelemente Q12 und Q13 können
sie so eingestellt werden, daß ihre Schaltzeit etwas
langer als die längste Schaltzeit (.und damit die Dekodierzeit)
der Dekodierschältungen ist. Daher ist die Zustandsänderung
am Anschluß 36 aus dem Η-Zustand in den L-Zustand vom Zeitpunkt t^ bewußt um einen Betrag verzögert,
der wenigstens gleich oder etwas größer als die Betriebszeit.der langsamsten Dekodierschaltung ist.
Diese verzögerte Umschaltung des Signals am Anschluß 36, das als CS'Signal bezeichnet wird, ist in Fig. 2d zum
Zeitpunkt t~ dargestellt (in diesem Zusammenhang ist
zu beachten, daß bei Verwendung eines ersten Signals
zur Änderung des Zustandes eines zweiten Signals der geänderte Zustand des zweiten Signals gegenüber dem
ersten Signal geringfügig verzögert wird. Daher werden das Rücksetz.signal und das REl Signal tatsächlich geringfügig
bezüglich des Chip-Auswahlsignals verzögert. Diese
Verzögerung ist jedoch nicht von funktioneller Bedeutung und wird bewußt minimalisiert| zum Zwecke der Erläuterung
wurde diese Verzögerung in Fig. 2 vernachlässigt,
4098 19/092 6 .
wobei nur die Verzögerungen von funktioneller Bedeutung,
z.B. die Verzögerung des CS* Signals gezeigt wurde. In ähnlicher Weise erfolgt die Umschaltung
von einem in den anderen Zustand nicht sofort, wie dies in den Figuren dargestellt ist; zu Erläuterungszwecken
wurde die begrenzte Umschaltgeschwindigkeit außeracht gelassen.) Bei dem bevorzugten
Ausführungsbeispiel erfolgte die Änderung des CS' Signals zum Zeitpunkt t2 angenähert um 20 Nanosekunden
gegenüber der Änderung des Chip-Auswahlsignals verzögert, da die Dekodierüng innerhalb dieser Verzögerungsperiode
generell abgeschlossen ist.
Wenn das CS1 Signal in den L-Zustand überwechselt,
wird das Bauelement Q35 im Rücksetzgenerator (Fig. 3)
abgeschaltet bzw. gesperrt. Daher geht die Gate-Elektrode des Bauelements Q36 in den Η-Zustand über, steuert
das Bauelement durch und bewirkt, daß die Spannung am Anschluß 34 in der in Fig. 2c dargestellten Weise
den L-Zustand erreicht. Dadurch wiederum werden die Bauelemente Q24 und Q21 in den Adressenpuffern (Fig. 6)
gesperrt, so daß diese Schaltung keine weitere Leistung mehr aufnimmt.
In den Fig. 8 und 9 sind die Zeilen-Adressdekodierschaltungen und die Spalten-Adressdekodierschaltungen
gezeigt. In der Gesamtorganisation des Speichers ist ein Zehn-Bit-Adressensignal zum Adressieren eines
einzigen.Speicherzellenplatzes innerhalb der 32 χ 32
Matrix erforderlich, wobei fünf Bits für die Zeilen adresse und fünf Bits für die Spaltenadresse dienen.
Daher werden zehn TTL-Adressenpuffer zur Entwicklung
von Adressenbits und zusätzlicher zehn Bits verwendet, welch letztere gegenüber den Adressen reziprok
sind» Fünf der TTL-Adressenpuffer werden zur Ansteuerung
der Zeilen-Dekodierer und fünf Adressenpuffer zur Ansteuerung
der Spaltendekodierer verwendet. So ist beispielsweise entweder der Anschluß 42 oder der Anschluß
09819/0926
44 des ersten TTL-Adressenpuffers rait den Gate- Elektroden
des Bauelements Q40 der Zeilen-Adressdekodierer
verbunden. Der zweite TTL-Adressenpuffer ist
in ähnlicher Weise entweder mit seinem Anschluß 42
oder mit dem Anschluß 44 an die Gate—Elektroden des
Bauelements Q41 des Zeilen=Adressdekodierers angeschaltet,
usw., wobei die zehn Adressenpuffer mit
entweder ihren Anschlüssen 42 ader ihren Anschlüssen 44 mit der Gate-Elektrode des Bauelements Q44 des
Spalten—Adressdekodierers gekoppelt sind. Vor dem
Zeitpunkt t^ befindet sich das Rücksetzsignal (Fig.
2b) 5 das an den Bauelementen Q45 ansteht, im H-Zustand,
und die Signale an den Anschlüssen 42 und aller Adressenpuffer sind, wie zuvor beschrieben wurde,
im L-Zustand, Daher ist das. Bauelement Q45 leitend bzw.
eingeschaltet, und die Bauelemente Q4Ö bis Q44 sind
gesperrt, wodurch eine Voraufladung der Dekodierleitungen 50 auf den H-ZiIstand erfolgt. Die fünf Bit-Zeilen-Adresse
hat 32 mögliche Zustandskombinationen,
beginnend mit den Kombinationen 00000, 000.01, 00010
usw. und endend »it der 32« Kombination 11111. Durch
■< .
geeignete (und verschiedene) Verbindung der Gate-Elektroden
der Bauelemente Q40 bis. Q44 mi-t den Anschlüssen
42 oder 44 der fünf TTL-Adressenpuffer, weiche die
Zeilen—Adressdekodierer.treiben,, bewirkt jedes fünf
Bit—Adressignal, daß wenigstens eines der Bauelemente
Q40 bis Q44 in 31 der 32 .Adressdekodierern eingeschaltet
wird,, wodurch die Leitung. 50.entladen tird. Jn einem der
32 Adressdekodierer bleiben jedoch alle Gate-Elektroden
der Bauelemente Q40 bis, Q44 im L-Zustand, wodurch die
Leitung 50 auf demH-Zustand aufgeladen bleibt»
Daher ist die Punktionsweise der Zeilen— undSpalten-Adressdekodierer
wie folgt%
Vor dem Zeitpunkt t^ sind Q40 bis Q44 insgesamt gesperrt.
Das Bauelement Q45 ist eingeschaltet bzw. leitend, und
die Leitung 50 ist auf dem H—Zustand aufgeladen. Die Gate-
40S819/0S28
Elektroden der Bauelemente Q50 sind mit dem Anschluß 38 des Bezugsgenerators (Fig. 5) gekoppelt, wodurch
Q50 im eingeschalteten Zustand gehalten wird. Auch das Chip-Auswahlsignal, das an den Bauelementen Q51
ansteht, ist im L-Zustand, und das CS1 Signal, das
an den Bauelementen Q52 ansteht, hat den H-Zustand, wodurch die Bauelemente Q52 in der Einschaltbedingung
gehalten werden, so daß die Spannungen an den Anschlüssen 52 und 54 den L-Zustand haben. Zum Zeitpunkt
t^ geht das Chip-Auswahlsignal in den H—Zustand über.
Die Bauelemente Q51 werden aufgrund der Verbindung mit den Bauelementen Q53 leitend. In ähnlicher Weise werden
die Bauelemente Q54 zu diesem Zeitpunkt eingeschaltet, und zwar aufgrund der Vorladung der Leitungen 50 auf den H-Zustand.
Aber auch die Bauelemente Q52 sind zu diesem Zeitpunkt leitend, da das Signal am Anschluß 36, d.h.
das CS* Signal, im Η-Zustand bis zum Zeitpunkt t~ bleibt.
Auch sind die Bauelemente Q52 niederohmiger als die Kombination aus den Bauelementen Q51 und Q54, so daß die
Spannung am Anschluß 54 bis zum Zeitpunkt t? auf dem L-Zustand
gehalten wird, ^wischen den Zeitpunkten t^ und t„
bleibt den TTL-Puffern und den Dekodierern ausreichend
Zeit zur Zustandsstabilisierung, so daß die zum' Zeitpunkt tp an den Gate^Elektroden der Bauelemente Q54 anstehenden
Signale die richtig dekodierten Adressen darstellen. Als Ergebnis des Dekodiervorgangs sind die Gate-Elektroden
der Bauelemente Q54 von nur jeweils einem Zeilen-Adressdekodierer
und einem Spalten-Adressdekodierer bei jeder vorgegebenen Zehn-Bit-Adresse im Η-Zustand. Daher werden
die Transistoren Q54 für einen Zeilendekodierer und einen Spaltendekodierer eingeschaltet, so daß zum Zeitpunkt tbeim
Überwechseln des CS· Signals in den L-Zustand und
Sperren der Bauelemente Q52. die Signale auf der Leitung
52 für den adressierten Zeilen-Adressdekodierer und auf der Leitung 54 für den adressierten Spalten—Adressdekodierer
im Η-Zustand sind. Bei allen anderen Zeilen-Adressdekodierern
und Spalten-Adressdekodierern wird das Bauelement Q54
4098T9/0926
gesperrt, und die Signale auf der Leitung 52 und 54
bleiben im L-Zustand«,- Kondensatoren C3 und C4 wirken
als Rückkopplungskondensatoren, welche die Gate-Spannung
der Bauelemente Q51 bzw. Q54 der angwählten
Dekodierer anheben.»
Das Signal auf den Leitungen 52 und 54 der 31 hichtadressierten
Dekodierer für die Zeilen und der 31 nichtadressierten
Dekodierer für die Spalten ist in den Fig. 2e bzw ο 2g dargestellt, und die äquivalenten Signale für
die eine adressierte Zeile und die eine adressierte
Spalte sind in den Fig. 2f bzw. 2h gezeigt.'
Im folgenden ist auf Fig. 10 der Zeichnung Bezug genommen, in der der Lese/Sehreib-Generator als Bestandteil
des erfindungsgemäßen Speichers'gezeigt ist. Ein
TTL-Lese/Schreib-Signal kann am Anschluß 60 im H-Zustand
zur Darstellung eines Schreibbefehls und im L-Zustand
zur Darstellung, eines Lesebefehls anstehen. Die TTL-Kompatibilität
wird durch die Bezugsspannung der Bezugsschaltung gemäß Fig.. 5 hergestellt, die an ein Bauelement.
Q60 angelegt wird. Das Bauelement Q60 bestimmt
den Leitungspunkt für das Bauelement Q61. Vor dem Zeitpunkt
t^ befindet sich das Chip-Auswahlsignal am Anschluß
28 im L-Zustand, und das CS' Signal am Anschluß 36 hat
den Η-Zustand. Demgemäß wird das Ausgangssignal des Lese/
Sehreib-Generators am Anschluß 62 auf dem L-Zustand festgehalten.
Zum Zeitpunkt t. wechselt das Chip-Auswahlsignal
in den Η-Zustand über, wodurch das Bauelement Q60
leitend gemacht wird. Gleichzeitig wechselt das REl-Signal
am Anschluß 32 in den L-Zustand über, wodurch das Bauelement Q63 «eingeschaltet wird. Daher kommt die Gate^
Elektrode des Bauelements Q61 in den Η-Zustand, wobei;
der Kondensator C5 die Gate—Spannungs änderung an deir
Gate-Elektrode des Bauelements Q61 beschleunigt. Selbstverständlich
sperrt zu diesem Zeitpunkt das Bauelement Q64, so daß das Lese/Schreib-Signal am Anschluß 60 zur
Gate-Elektrode des Bauelements Q65 gekoppelt wird. Daher
19/0926
wird zum Zeitpunkt t^ das Bauelement Q65 eingeschaltet,
wenn ein Schreibsignal am Anschluß 60 ansteht, und bleibt ausgeschaltet, wenn ein Lesesignal
am Anschluß 60 ansteht. Auch wenn das Bauelement Q65 eingeschaltet ist, ist das Bauelement
62 leitend und hat eine niedrigere Impedanz als das Bauelement Q65, so daß das Ausgangssignal am Anschluß
62 bis zum Zeitpunkt t2 im wesentlichen im
L-Zustand bleibt. Zu diesem Zeitpunkt wechselt die Spannung am Anschluß 36, d.h. das CS' Signal, in den .
L-Zustand über. Wenn das Bauelement Q65 eingeschaltet
ist, erreicht die Spannung am Anschluß 62 den H-Zustand,
während im ausgeschalteten Zustand des Bauelements Q65
die Spannung am Anschluß 62 im L-Zustand bleibt, und
zwar aufgrund der Kapazitäten der Leitungen, einschließlich der Kapazität des Kondensators C6. Der Kondensator
C6 trägt einerseits zur Kapazität des Anschlusses 62 bei, um den Anschluß bei Anstehen eines
Lesesignals im L—Zustand zu halten, und andererseits verstärkt er die Ansteuerung der Gate-Elektrode des
Bauelements Q35 durch Spannungsruckkopplung zur Änderung des Zustandes am Anschluß 62 in den Η-Zustand, wenn
ein Schreibsignal ansteht. Selbstverständlich wird das Lese/Schreib-Signal vom Anschluß 60 über das Bauelement
Q66 an die Gate—Elektrode des Bauelements 65 angekoppelt,
und das Bauelement Q66 wird über die Verbindung mit dem VDD-Anschluß 26 leitend gehalten9 ausgenommen dann, wenn
der Kondensator CS die Gate-Elektrode des Bauelements Q65 über VDD treibt. Daher ergibt sich für das Ausgangssignal
des Lese/Schreib-Generators am Anschluß 62 der in Fig. 21 dargestellte Kurvenverlauf.
In Figο 11 ist die letzte Teilschaltung der erfindungsgemäßen
Anordnung zu sehen. Diese Schaltung bildet den Daten-Eingabepuffer und entwickelt das Datenbit sowie
dessen Rez±prokwert in Abhängigkeit von einem einzigen
TTL-Dateneingangsbit (z.B. dem Ein-Bit-Eingangssignal
für den 1024 χ 1 Bit Speicher). Bauelemente Q70, Q71, Q72 und Q73 sind inForm eines Flipflop geschaltet, wobei
ein Kondensator ClO die Gate-Elektrode des Bauelements
409819/0926
Q72 mit dem VSS-Anschluß 20 koppelt« Hierdurch
wird das Flipflop mit der Sperrung des Bauelements
Q72 nach anfänglicher Ansteuerung in einen Zustand
gesetzt, sofern, nicht der Vorzugszustarid von dem
Zustand des TTL-Dateneingangs übersteuert wird. Die
Bauelemente Q70 und Q71 werden von dem mit dem VDD-Anschluß
26 verbundenen Bauelement Q74 eingeschaltet,
also leitend gehalten. Das TTL-Dateneingangssignal wird an den Anschluß 70 angelegt, wobei die Anpassung
fur die TTL-Pegel durch die Verbindung der Gate-Elektrode
des Bauelements Q75 mit dem Anschluß 35 (die Bezugsspannung des Bezugsgenerators gemäß Fig. 5)
erfolgt. Vor dem Zeitpunkt t^ befindet sich das Chip-Auswahlsignar
amAnschluß 28 im L-Zustand, so daß dem Flipflop keine Energie zugeführt wird. Demgemäß sind
die Bauelemente Q76 und Q77 gesperrt. Gleichzeitig befindet
sich das Rücksetzsignal.an den Anschlüssen 30
im; H--Zustand? wodurch die Bauelemente Q78 und Q79 durchgeschaltet
und die Leitungen 72 und 74 auf VREF vorgeladen,
werden» Zum Zeitpunkt t;, wechselt das Chip-.
Auswahlsignal in den Η-Zustand und führt dadurch dem Flipflop Leistung ztij: das Rücksetzsignal wechselt in
den. L-Zustand und schaltet dadurch die Bauelemente Q78
und Q79 ab. Wenn das Dateneingangssignal am Anschluß
den L-Zustand darstellt, so wird das Flipflop in einen
Zustand gesetzt, bei dem die Leitung 76 den L-Zustand und die Leitung 78 den Η-Zustand hat, wodurch die Bauelemente
Q 76 und Q80 durchgesteuert und das Bauelement Q77 sowie das Bauelement Q81 gesperrt werden. Demgemäß
erreicht das Ausgangssignal am Anschluß 76 den L-Zustand,
und das Ausgangssignal'am Anschluß 78 kommt in den H- Zustand.
Wenn sich andererseits das TTL-Dateneingangssignal ant Anschluß 70 im Η-Zustand befindet, wird das
Flipflop so gesetzt, daß das Ausgangssignal am Anschluß 76 den H—Zustand und das Ausganges si gnal am Anschluß 78
den L—Zustand erreicht. Der Kondensator C12 dient zur
Verstärkung der der Gate-Elektrode des Bauelements Q70
und des Bauelements Q71 zugeführten Ansteuerleistung,
wobei die Stufe des Chip-Auswahlsignals am Anschluß 28
4 0 08 19/0928
zu den Gate-Elektroden durchgekoppelt wird (das Bauelement Q74 ist während der CS-Impulszeit im wesentlichen
gesperrt). Demgemäß wird der Daten—Eingabe—
puffer durch das TTL-Dateneingangssignal zum Zeitpunkt t^ in Wirkung gesetzt und hat sich zum Zeitpunkt tderart
stabilisiert, daß die an den Anschlüssen 76 und 78 entwickelten Signale das Daten-Eingangssignal und
dessen Reziprokwert darstell en.
Im folgenden wird erneut auf Fig. 9 Bezug genommen und die Kopplungseinrichtung zum Einkoppeln der Daten in die
adressierte Spalte beschrieben.
Das Ausgangssignal des Lese/Schreib—Generators am Anschluß
62 wird dem Anschluß 62 des Spalten—Adressdekodierers
zugeführt. Bei 31 der 32 Spalten-Adressdekodierer wird die Leitung' 50 auf den L-Zustand entladen.
Demgemäß wird das Bauelement Q90 in den 31 beteiligten
Spalten-Adressdekodierern gesperrt; dasselbe gilt für die Bauelemente Q91 und Q92. Diese beiden Bauelemente
sind mit den Anschlüssen 76 und 78 des Daten-Eingabepuffers (Fig. 11) verbunden, an (feien das Daten-Eingangsbit
und dessen Reziprokwert zur Verfügung stehen. Daher werden die an den Anschlüssen 76 und 78 der 31 Spalten-Adressdekodierer
anstehenden Signale nicht an die Anschlüsse 80 und 82 der Spaltendekodierer angekoppelt.
Wenn ein TTL-Lesesignal am Anschluß 60 des Lese/Schreibgenerators
gemäß Fig. 10 ansteht, befindet sich das Signal am Anschluß 62 im L-Zustand, wodurch der adressierte
Spalten-Dekodierer von den Gate-Elektroden der Bauelemente Q91 und Q96 entkoppelt wird, so daß die Signale auf den
Leitungen 76 und 78 nicht zu den. Leitungen 80 und 82 durchgekoppelt werden. Wenn dagegen ein Schreibbefehl ansteht,
ist das Signal auf der Leitung 6 2 im Η-Zustand, und die Leitung 50 des einen Η-adressierten Dekodierers bleibt
im Η-Zustand« Demgemäß wird das Bauelement Q90 leitend und schaltet die Bauelemente Q91 und Q92 durch. Diese beiden
Bauelemente sind mit Anschlüssen 76 und 78 des Daten-Eingangspuffers (Fig. 11) verbunden, an dem das Daten-
409819/0926
Eingangsbit und dessen Reziprokwert zur Verfügung
stehen ο Daher werden dxeiSäiH1 cfen Anschlüssen 76 und 78
der 31 restlichen Spalten-Adressdekodierer nicht zu den Anschlüssen 80 und 82 der Spalten-Dekodierer.durchgekoppelt.
Wenn ein TTL-Lesesignal am Anschluß 60 des
Lese/Schreib-Generators gemäß Fig. 10 ansteht, befindet sich das Signal am Anschluß 62 im L-Zustand, wodurch
der adressierte Spalten-Dekodierer wiederum von den. Gate-Elektroden- der Bauelemente Q91 und Q92 entkoppelt
wird, so daß die Signale auf den Leitungen 76 und 78
nicht zu den Leitungen 80 und 82 durchgekoppelt werden.
Wenn jedoch ein Schreibbefehl ansteht, ist das Signal auf der Leitung 62 im H-Zustand, und die'Leitung 50 des
einen Η-adressierten Dekodierers bleibt im H-Zustand. Demgemäß wird'das Bauelement Q90 durchgesteuert und
schaltet die Bauelemente Q91 und Q92 ein, wodurch die
Signale auf den Leitungen 76 und 78 direkt zu den Leitungen 80 und 82 durchgekoppelt werden. Daher wird die
Kopplung in dem einen adressierten Spalten-Adressdekodierer nur dann erreicht, wenn ein Schreibsignal
anliegt. (Der Kondensator C13 dient als Rückkopplungs-·
element zur Erhöhung der Gate-Spannung von Q90 im angewählten
Dekodierer, wobei das Bauelement Q140 die
Rückkopplung von der Leitung 50 entkoppelt.) -
Im folgenden wird: erneut auf Fig, 1 eingegangen und die
Funktionsweise der Speichermatrix in Bezug auf die verschiedenen zuvor erläuterten Teilschaltungen beschrieben.
Vor dem Zeitpunkt tv, sind die Ausgangssignale an den
Anschlüssen 52 aller Zeilen—Adressdekodierer, welche die Signale für jede der Zei.l en—Adressenleitungen (RAL's)
darstellen, im L-Zustand. Xn ähnlicher Weise befinden sich auch die Ausgangssignale aller Spalten-Adress-'
dekodierer auf der Leitung 54, welche die Spalten-Leseleitungen
(CRL's) darstellen, im L-Zustand. Demgemäß sind die Bauelemente QlOO ebenso wie die Bauelemente
Q3 und Q4 für jede der 1024 Speicherzellen gesperrt. Auch
das Rücksetzsignal"an- den Anschlüssen 30 ist im H-Zustand
098 19/092
wodurch die Bauelemente Q102 (vier pro Spalte) leitend gemacht werden, um die Spalten-Zellenleiter
auf VREF5 die Spannung an den Anschlüssen 24, aufzuladen.. Das Rücksetzsignal schaltet auch die Bauelemente
Q104 zum Aufladen der Leitungen 81 auf VREF durch. Daher sind die ähnlich einem Flipflop aufgebauten
Bauelemente Q106 gesperrt, wobei die Gate-, Source- und Drain-Zonen der Bauelemente auf derselben
Spannung liegen.
Für jede Spalte werden die Bauelemente Q108 und QIlO
durch Anlegen von VREF an deren Gate-Elektroden aufge- .
steuert. Da sich die Bauelemente Q112 im Sperrzustand befinden und die Bauelemente Q114 durch das Rücksetzsignal
eingeschaltet sind, werden auch die Leitungen 82 und 84 auf VREF aufgeladen. Die Spannung auf den Leitungen
82 und 84 wird jedoch nicht zu den Daten-Aus— gangsanschlüssen DOl und D02 durchgekoppelt, da die
Bauelemente Q116 aufgrund des L-Zustands des an ihre Gate-Elektroden angelegten Chip~Auswahlsignals im Sperr—
zustand gehalten werden«
Wie zuvor erwähnt, wird der Zustand jeder Speicherzelle
von den Ladungspumpelementen CPl und CP2 für die Zellen
aufrechterhalten. Zum Zeitpunkt t. wechselt das Chip-Auswahl
signal am Anschluß 28 auf den Η-Zustand, und das Rücksetzsignal am Anschluß 30 erhält den L-Zustand. Dadurch
werden die Bauelemente Q102 und Q114 gesperrt und die Bauelemente Q116 eingeschaltet» Generell werden dadurch
die verschiedenen Leitungen von Bezugsspannungen abgekoppelt, so daß die Leitungen ihren Zustand durch
die auf ihnen gespeicherten Ladungen erhalten. Zum Zeitpunkt tp springt eine der Zeilen-Adressenleitungen RAL
(die adressierte Zeile) auf den Η-Zustand und steuert
die Bauelemente Q3 und Q4 für jede Speicherzelle dieser Zeile durch. Demgemäß wird der Zustand jeder Speicherzelle
dieser Leitung oder Zeile zur Spaltenleitung für die zugehörige Spalte durchgesteuerta Für die erste Zeile
09819/0926
und die erste Spalte gilt also folgendes: Wenn die Zeilen—Adressenleitung RALl adressiert wurde, und
demgemäß die Bauelemente Q3 und Q4 für diese zugehörige
Zelle eingeschaltet wurde, und wenn der Zustand der Zelle so war, daß das Bauelement Ql leitend
war-, so beginnt sich die Spalten-Zellenleitung CCLIa
sofort langsam- auf VSS1 die Spannung am Anschluß 20,
zu entladen. Da Q2 sich unter dieser Bedingung im
Sperrzustand befindet, so wird sich die/Spalten-Zellen—
leitung CCLIb nicht wesentlich entladen. Auch zum Zeitpunkt tp wechselt eine der Spalten-Leseleitungen CRL
(Anschluß 54 in Fig. 9) des adressierten Spalten-Adressdekodierers
in den Η-Zustand und steuert die Bauelemente· QlOO und Q112 für diese adressierte Spalte auf.
Demgemäß erreicht die Spannung auf der Leitung, 81 für die .adressierte Spalte VSS, die Spannung am Anschluß 20.
Daher wird das aus den beiden Bauelementen Q106 bestehende
Flipflop für diese Spalte aktiviert und erkennt die geringe Differenzspannung zwischen den adressierten
Spaltenleiterxu Das Flipflop wirkt als Abtastverstärker
hoher Verstärkung und trabt die Spaltenleiter auf die vollen MOS-Logikpegel entsprechend der Zellenbedingung.
Bei Betrieb neigt der Abtastverstärker dazu, beide Spalten-Abtastleitungen zu entladen. zu diesem
Zweck werden relativ hochohmige Bauelemente QlOl, die ständig eingeschaltet bzw. leitend sind, mit jedem
Spaltenleiter verbunden, um eine Ladungsquelle für"die Spaltenleiter und insbesondere für den einen Spaltenleiter
jeder Spalte zu bilden, ^e'r ±m Η-Zustand bleibt,
was ahhängig vom Zustand der adressierten Zelle der Spalte, ist« Daher wird eines der Bauelemente Q108 und
QIlO für diese Spalte eingeschaltet, ebenso wie das entsprechende Bauelement Q11-2 als Ergebnis, des auf der
Spalten-Leseleitung (CRL) anstehenden Signals. "Die Leitungen 82 und 84 werden daher auf den L-Zustand entladen, der wiederum zu einem der Ausgänge Db-I und D02
über die vom Chip-Auswahlsignal am Anschluß 28 eingeschalteten
Bauelemente Q116 durchgekoppelt wird. Daher wir der Zustand einer Einzelzelle innerhalb der adressierten
Zeile durch Adressierung der diese Zelle
■ 403 8 1 3/0 9-2 6 - .:
enthältenden Spalte zu den Leitungen 82 und 84 und
über Bauelemente Q116 zu den Ausgangsanschlüssen
DOl und DO 2 durchgekoppelt. Wenn, wie zuvor beschrieben, ein Schreibbefehl ansteht, wird einer
der Sfcalten-Schreibleiter (CWL) für diese Spalte
(Anschluß 80 oder Anschluß 82 des Y-Adressdekodierers gemäß Fig. 9)auf den Η-Zustand gesetzt, wobei
der andere der beiden Leiter auf den L-Zustand · wechselt. Der Zustand dieser Leitungen wird selbstverständlich
von dem TTL-Daten-Eingangsbit bestimmt,
wie dies zuvor unter Bezugnahme auf den Daten-Eingabepuffer und die Spalten-Adressdekodierer erläutert
wurde. Wenn der Zustand der adressierten Zelle nicht mit dem Zustand der Spalten-Schreibleiter für
die adressierte Spalte übereinstimmt, übersteuern die Spalten-Schreibleiter die Zelle und bewirken eine
Zustandsänderung der Zelle, wodurch der Zustand so in die Zelle eingeschrieben wird, wie er von dem
am Anschluß 70 des Daten-Eingabepuffers (Fig. 11) anstehenden TTL-Daten-Eingangssignal bestimmt ist.
Wenn eine Leseoperation ausgeführt wird, bleibt die
Ausgangsinformation an den Ausgangsahschlüssen DOl und D02 angenähert 20 Nanosekunden nach dem Zeitpunkt t~
gültig und wird für wenige Millisekunden aufrechterhalten, wenn das Chip-Auswahlsignal auf dem H-Züstand
bleibt. Daher kann das Chip-Auswahlsignal bei dem beschriebenen
Ausführungsbeispiel mit Sicherheit auf den L-Zustand bei einer Schreiboperation zum Zeitpunkt to,
angenähert 50 Nanosekunden nach dem Zeitpunkt ty,, zurückkehren,
sofern die Information ausgelesen wurde und von der den Speicher benutzenden Anlage zurückgehalten wurde,
Bei einer Schreiboperation muß ein zusätzlicher Schaltvorgang zumindest potentiell vorgesehen werden, was
davon abhängt, ob die Schreiboperation tatsächlich eine
Änderung des Zustandes der adressierten Zelle bewirkt.
409 8 19/0926
Demgemäß ist die zum Schreiben, und insbesondere
zur Aufrechterhaltung der geschriebenen Information an den Ausgangsanschlüssjen·erforderliche Zeit angenähert 40 Nanosekunden. Daher kann das Ausgangssignal
bei einer Leseoperation mit Sicherheit 50 Nano*- sekunden nach der Zeit t. lesen, und das Chip-Auswahrsignal
kann in den L-Zustand danach zurückgeführt werden, während bei einer Schreiboperation das Chip-Auswahlsignal
auf dem Η-Zustand für angenähert 70 Nanosekunden
gehalten werden sollte,- bevor es auf den L-Zustand zum
Zeitpunkt t3 zurückgeführt wird. Selbstverständlich kann
das· Chip-Auswahl signal im Η-Zustand für praktisch unbegrenzte Zeit gehalten werden, obwohl das Ausgangssignal
nur für wenige Millisekunden bestehen bleibt, da' die Speicherung der Ausgangsdaten durch auf den verschiedenen
Leitungen" gespeicherte Ladungen erfolgt.
Wenn das Chip—Auswahlsignal zum Zeitpunkt t- nach einer
Lese- oder Schreiboperation wieder auf den L-Zustand wechselt, erreicht das Rücksetzsignal den Η-Zustand. Dadurch
werden die verschiedenen Schaltungen auf die Bedingungen
zurückgesetzt, die vor dem Zeitpunkt t. bestanden
haben, wie dies zuvor beschrieben wurde. Insbesondere
werden viele der Leitungen auf VREF aufgeladen, so daß genügend Zeit zur Verfügung stehen muß, bevor
das Chip-Auswahlsignal wieder zur Einleitung einer nachfolgenden
Lese- oder Schreiboperation in den Ή-Zustand
überführt wird. Bei dem beschriebenen Äusführungsbeispiel
müssen etwa 100 Nanosekunden zwischen dem Zeitpurkt t_
und dem Zeitpunkt t^ der nächsten Lese- oder Schreiboperation
zur Verfügung stehen, um die zum Zeitpunkt t-,
ausgelösten Änderungen abzuschließen.
Im folgenden, wird auf Fig. 12 Bezug genommen, in der ein
Blockschaltbild der Gesamtorganisation des beschriebenen Speichers gezeigt ist. Das Blockschaltbild zeigt in integrierter
Form die,Verbindung und das Zusammenwirken der verschiedenen zuvor beschriebenen Teilschaltungen zur
Erzielung der angestrebten Funktionen,. Bei dem beschriebenen
40 98 1: 970 926 ' · · \ ' ' ■ '
Ausführungsbeispiel sind vorzugsweise alle zuvor beschriebenen und' mit ihrem Bezugszeichen in Fig. 12
dargestellten Schaltungen auf einem einzigen Siliziumchip ausgebildet. Im Blockschaltbild sind aus Gründen
der Übersichtlichkeit die Betriebsspannungsanschlüsse nicht gezeigt. Die Signaleingänge zum Chip bestehen
aus dem Ghip-Auswahlsignal am Anschluß .28, einem Daten-Eingangssignal
am Anschluß 70, einem Lese/Schreibbefehl seingang am Anschluß 60, fünf AdresBsn-Datenbits
an.den Anschlüssen 48 (die Anschlüsse 48a bis 48e sind
auch als Adressenbits AO bis A4 gekennzeichnet) und fünf Spalten—AdresBsnbits an den Anschlüssen 48f bis 48j (die
auch als Adressenbits A5 bis A9 bezeichnet werden). Das Daten-Eingangssignal am Anschluß 70 ist nur dann erforderlich,
wenn ein Schreibbefehl gleichzeitig am Anschluß 60 ansteht. Die Ausgangssignale des Speichers erscheinen
an den Ausgangsanschlüssen DOl und DO2, wie dies zuvor beschrieben wurde. Die generell mit dem Bezugszeichen 200 bezeichnete Speichermatrix ist die zuvor im
Zusammenhang mit Fig. 1 beschriebene 32 χ 32 Speicherzellenraatrix.
Jedes Bit der fünf Bit-Zeilen-Adresse wird
an einen der fünf Zeilen-Adressenpuffer 202 angelegt. In ähnlicher Weise werden die fünf verbleibenden Adressen-.bits
an die fünf Spalten-Adressenpuffer" 204 angelegt, von denen jeder den in Fig. 7 dargestellten Aufbau hat. Die
AusgangssignaIe der fünf Zeilen-Adressenpuffer'202 und
der fünf Spalten-Adressenpuffer 204 werden an die 3 2
Zeilen-Dekodierer 206 und die 32 Spalten-Dekodierer 208
angelegt, wobei die an jeden der Zeilen-Dekodierer uncl· jeden der Spalten—Dekodierer angelegten Signale eine
spezielle Kombination der fünf Adressenbits und deren Reziprokwerte sind, um die geeignete Adressierung einer
Einzelzeile und einer Einzelspalte bei jeder Adresseneingabe zu erreichen. Die Zeilen- und Spalten-Dekodierer
haben die in den Schaltungen gemäß Fig. 8 und 9 dargestellte
Konfiguration. Wie jedoch zu erkennen ist, wurde ein Teil der Schaltungen als leistungs- bzw. energie—
409819/0926
sparende Schaltung charakterisiert» Eine leistungssparende Schaltung wird für alle-32 Zeilen-Dekodierer ■
verwendet und ist daher getrennt als Leistungssparschaltung
21Ö in Fig. ,12 bezeichnet«, In ähnlicher .
Weise ist eine leistungssparende Schaltung 212 für
die 32 Zeilen-Dekqdierer vorgesehen. Obwohl ein einziger
Rücksetz generator gemäß Fig. 3. für den Ge samt speicher
verwendet werden könnte,sind bei dem beschriebenen Aus— führungsbeispiel zwei derartige Generatoren vorgesehen, um einen extra Treiber zu bilden. Diese Generatoren
sind in Fig. 12 mit 214 bezeichnet. In. ähnlicher Weise sind zwei CS' Generatoren 216 bei dem bevorzugten Ausführungsbeispiel
vorgesehen. Ein Teil der Rücksetz- , generatorschaltung der in Fig. 3-angegebenen Konfiguration wiridb mit den Adressenpuffern zusammen, um
die von diesem benötigte Leistung zu begrenzen'. Daher
ist in'Fig..12 dieser Schaltungsteil getrennt mit den
Bezugszeichen 218 bezeichnet (die besondere Funktion der leistungssparenden Schaltungen 212 und 218 wird
nachfolgend beschrieben). Ferner sind 32 Eingangstreiber
und Ausgangsabtastverstärker 220 vorgesehen. Die Eingangstreiber bestehen aus den Bauelementen Q90, Q91 und Q92
jedes der Spalten-Adressdekodierer (Fig. 9), und die Ausgangsabtastverstärker bestehen aus den Bauelementen Q106
und QlOO jeder Spalte der Speichermatrix (Fig. 1). Die
Eingangstreiber werden vom Lese/Schreib-Generator
aktiviert, dessen Schaltung in Fig. 10 gezeigt ist.
Es ist zu beachten, daß nach dem Blockschaltbild in
Fig. 12 eine einzige leistungssparende Schaltung für jeden der 32 Zeilen—Dekodierer und eine ähnliche Schal-tung
für jeden der 32 Spalten-Dekodierer verwendet
wird«, Diese Schaltung besteht aus den Bauelementen QSl
und Q53 sowie dem Kondensator- G3 (der durch Überlappung
der Gate-Elektrode des. Bauelements. Q51 mit einer der
darunterliegenden Zonen dieses. Bauelements gebildet sein kann). Die Funktionsweise einer: l
schaltung ist wie folgt.
403 8 197U9
Zunächst wird die Leitung 50 von dem an das "Bauelement
Q45 (Fig., 8 und 9) angelegten Rücksetzsignal voraufgeladen.
Nach dem Zeitpunkt t„. wechselt das Chip-Auswahl
signal am Anschluß 28 in den Η-Zustand. Unmittelbar
nach dem Zeitpunkt t"^, vor der Beendigung
der Dekodierung, ist das CS1 Signal im Η-Zustand, und
die Bauelemente Q52 sind leitend, in ähnlicher Weise
werden die Bauelemente Q50 von der an den Anschluß 38 angelegten Spannung leitend gehalten, so daß der H-Zustand
auf der Leitung 50 die Bauelemente Q54 eingeschaltet hält ο Demgemäß steuert das Bauelement ·51 in
jeder der leistungssparenden Schaltungen 3 2 Serienschal tungen von Bauelementen Q52 und Q54. Die Impedanzen
der Bauelemente Q52 und Q54 sind so gewählt, daß sie angenähert gleich der Impedanz der Bauelemente Q51
sind. Daher hat Q51 eine hohe Impedanz im Vergleich zu
der Parallelkombination von 32, aus Bauelementen Q52
und Q54 bestehenden Lasten, so daß der größte Teil des Spannungsabfalls am Bauelement Q51 auftritt und der
Energieverbrauch in den Dekodierern begrenzt ist. Mit Fortsetzung der Dekodierung im Zeitintervall zwischen
den Zeiten t^ und. t2 wird die Leitung 50 in 31 der
32 Dekodie'rer aufgrund des leitenden Zustandes wenigstens eines der Bauelemente Q40 bis Q44 in diesen Dekodierern
auf den L-Zustand gedruckt. Daher wird kurz vor dem Zeitpunkt tp die Last am Bauelement Q51 von der Parallelschaltung
aus den 3 2 Serienkombinationen von Bauelementen Q52 und Q54 auf eine einzige derartige Serienkombination reduziert,
wodurch sich eine beträchtliche Erhöhung der Spannung auf der Leitung 150 in jeder.dieser leistungssparenden Schaltungen
ergibt. Der Kondensator C3, der bei relativ niedriger Spannung an der Leitung 150 über das Bauelement Q53
aufgeladen wurde, koppelt diese erhöhte Spannung zur Gateelektrode
des Bauelements Q51 zurück. Da die Gate-Elektrode des Bauelements Q53 jetzt auf niedrigerem Potential als
die rückgekoppelte Spannung ist, wird das Bauelement Q53
im wesentlichen gesperrt, und die Gate-Elektrode des Bau-
4098 19/0926
elements Q51 kann'von dem Kondensator C3 auf eine Spannung wesentlich^ oberhalb der H-Zustands-Spannung
gebracht werden. Zum Zeitpunkt t2 kommt die Spannung
an der adressierten Zeilen-Adressenleitung 52 auf den :
Η-Zustand, wenn das CS ' Signal in den L-Züstand überwechselt.
Der Kondensator C4 ;koppelt diesen Spannungsanstieg zur Gate-Elektrode des Bauelements Q54 durch,
wodurch die Spannung an dieser Gate-Elektrode einen
Pegel erreicht, der wesentlich über der H-Zustands'-Spannung
liegt, wobei dasBauelement Q50 die Gate-Elektrode
des Bauelements Q54 von der Leitung 50 trennt'.
Daher werden beide Bauelemente Q51 und Q5.4 durch die
die H-Zustands-Spannung um mehr als die Schwellenspannung übersteigende Gate-Spannung.in den leitenden
Zustand gebracht, wodurch eine Im1 wesentlichen direkte
Kopplung der adressierten Zeilen-Adressen-Leitung mit
dem Chip-Auswahlsignal am Anschluß 28hervorgerufen wird.
Zum Zeitpunkt t3 kehrt das"Chip-Auswahlsignal am· Anschluß
28 in den L-Zustand zurück, da der Kondensator C3 die
Gate-Spannung von Q51 unter VDD absenkt. Gleichzeitig
kehrt das CS' Signal am Anschluß 36 in den Η-Zustand zurück, wodurch das Bauelement Q52 eingeschaltet wird. ■ Inähnlicher Weise erreicht auch das Rücksetzsignal am Anschluß
30 den'Η-Zustand, wodurch eine rasche Zunahme, der
Spannung auf der Leitung 50 in jedem Dekodierer bewirkt
■ wird. Wegen der kapazitiven Kopplung zwischen der mit den
Leitungen 50 verbundenen Zone der Bauelemente Q50 und
deren mit dem Anschluß 38 verbundenen Gate-Elektroden
nehmen die Gate-Spannungen in Abhängigkeit vom Spannungs-
. sprung an den 32 Leitungen 50 zu, wodurch wenigstens
zeitweilig das Bauelement Q52 leitend gemacht wird, so
daß die volle-Spannung auf der Leitung 50 an der Gate-Elektrode
des Bauelements Q54 erscheinen und den Kondensator
C4 und die Gate-Elektrode des Bauelements Q54 aufladen kann. In diesem Zusammenhang ist zu-beachten,
daß das Bauelement Q19 in Fig. 6 eine erheblieh größ'ere
Impedanz als das Bauelement Q18 hat, wobei die- Spannung
09819/0928
am Anschluß 38 um angenähert eine Schwellenspannung
unterhalb der positiven Betriebsspannung am Anschluß .26 liegt. Daher wird das Bauelement 18 bei zeitweiliger
Zunahme der Spannung am Anschluß 38 infolge Schaltung aller Leitungen 50 auf den Η-Zustand abgeschaltet, da
seine Gate-Elektrode jetzt mit der auf dem niedrigsten
Potential befindlichen Zone gekoppelt ist, und nur der leitende Zustand des Bauelements Q19, das eine relativ
hohe Impedanz hat, läßt die Spannung am Anschluß 38 von
einem momentanen Pegel oberhalb der positiven Betriebsspannung auf den niedrigeren Pegel zurückkehren (auch
wenn das Bauelement Q52 in dem einzigen adressierten Zeilen-Dekodierer und dem einzigen adressierten Spalten—
Dekodierer zum Zeitpunkt t~ gesperrt wird, wird die
Rückkopplungsspannung zur Gate-Elektrode des Bauelements
Q54 durch den Kondensator C4 von der Leitung 50 unter
Einfluß des Bauelements Q50 getrennt, da dessen Gate-Elektrode jetzt durch eine Spannung gekoppelt ist, die
niedriger als diejenige der beiden Zonen ist)» Daher . ist die Stromaufnahme durch die Vert-jendung der einen
leistungssparenden Schaltung für eine Vielzahl von De— kodierern begrenzt, wenn beide Bauelemente Q52 und Q54
jedes Dekodierers durchgesteuert sind; außerdem wird
ein volles H-Zustands-Signal an die adressierte Zeile
als "Folge davon angelegt, daß der Kondensator C3 den
Schwellenwert des Bauelements Q51 übersteuert. Diese Spannungen werden im wesentlichen von der zugehörigen
Schaltung aufgrund der Wirkung der Bauelemente Q50 und
Q53 entkoppelt bzw. getrennt.
In weitgehend ähnlicher Weise koppeln der Kondensator C12 und das Bauelement Q74 im Daten-Eingangspuffer (Fig.11).
eine Spannung zu den Gate-Elektroden der Bauelemente Q7G und Q71, wenn das Chip-Auswahlsignal am Anschluß
in den H—Zustand wechselt. Diese Spannung übersteigt
die H-Zustandsspannung plus dem Schwellenwert der Vorrichtungen Q70 und Q71,.so daß eine weitere Ansteuerung
409 8 19/092.8
■ -' - 35 -
für das Flipflop der Puffer geschaffen wird. Das Bauelement 074 entwickelt die Anfängsladung für den Kon·*
densator C12 und führt die höhere Spannung vom Anschluß
26 ab, wenn das 'Chip-Auswahlsignal am Anschluß 28 in
den Η-Zustand kommt. ■■:.".-.... ,
In Fig. 7 ist zu sehen, daß die TTL-Adressenpuffer nur.
dann aktiviert werden, wenn das Signal am Anschluß 34 (das auch mit den Buchstaben PS-zur Kennzeichnung einer
Leistungssparfunktion bezeichnet wird) und das Chip-Auswahlsignal am Anschluß 28 beide im. Η-Zustand sind.
Obwohl das Chip-Auswahlsignal vom Zeitpung t^ bis zum
Zeitpunkt im Η-Zustand ist; wobei die Zeitspanne je
nach Anlegung bzw. Anwendung im Vergleich zum Zeitintervall zwischen den Zeitpunkten t^ und t~ relativ lang
sein kann, hält der leistungssparende Teil der Schaltung
gemäß Fig. 3 eine H-Zustands-Spannung am Anschluß 24 nur.
im Zeitintervall zwischen der Zeit ti, und der Zeit tp
aufrecht, wobei diese Spannung auf einem Pegel wesentlich
über dem H-Zustands-Pegel gehalten wird, um den Schwellenwert
der Bauelemente 021 und Q24 in den Adressenpuffern zu übersteuern.. Vor dem Zeitpunkt t^ ist das Chip-Äuswahlsignal
am Anschluß 28 auf dem L- Zus'tand (Fig. 3), und daher ist das Bauelement,06 gesperrt und das Bauelement
QlO leitend. Gleichzeitig befindet sich. das. CS''
Signal am Anschluß 36 irrt Η-Zustand und hält das Bauelement
Q35 eingeschaltet. Letzteres hält das Bauelement 036 gesperrt, und die Spannung am Anschluß 34 ist im H-Zustand.
°bwohl die Spannung am Anschluß 34 vor dem Zeitpunkt
t. im H—Zustand ist, ist das Chip-Auswahlsignal am Anschluß
28 nicht in diesem Zustand. Zum Zeitpunkt t. wechselt ,
das Chip-Auswahlsignal in den H—Zustand, sperrt das
Bauelement QlO und hebt die. Niederspannungsseite des Kondensators
C2 in den Η-Zustand, wodurch sich am Anschluß 34 eine Spannung ergibt, welche die H-Zustandsspannung
um mehr als die Schwellenspannung .der Bauelemente 021
und Q24 in den Adressenpuffern übersteigt.
09819/0926
Während der Zeit zwischen t^ und. t* sind?beide ■ ■-Bauelemente
Q37 ttftd Q35 leitend, wobei die Bau«
elemente 03S? die eine niedrigere Xrripedariz· haben,
das Bauelement 36 gesperrt halten* ZUitt Zeitpünt t<>_
wechselt das CS' Signal aiii Anschluß 36 iii den L-Zustand,
schaltet das Batieleiftent Q35 äug Ufid über
das Batfelentent 37 das Bauelement 3& eiür um den
•Anschluß 34 attf den L-^ttstand ztx bfin'genij wödörch
die Aaress&npu££et abgeschaltet wexderi. Bs ist daher
zu sehen, daß ttvit Hilfe dieser 1 eistengssparenden
Schaltung der Betrieb der Ädresgertfitiffer auf das
Zeitintervall zwischen den Zeitpunkten t, tfnd· t^
beschrankt ist, wodurch die Energieaufftahifie in äen
Ädressenpuffern begrenzt wird, obwohl eine hohe Treiörforderiicheiifal-ls
zttir Verfügttng: steht.
Die zuvor beschriebene Speicheranordnung verwendet MOS-Bsueleirte&te und ffise|it Vörtt Ladttngfspurftpen zur Aufrecht erhaltung des SpeicherzUstandes ohne Lädungserneuerung
Gebrauch. Der Speicher urttfaßt ver'sGhiedene>
mit TTL-Schaltungen. kompatible Te>ilschaltungen zum
Puffern und zu;i? EiSz;£elung hoher Oper ation s geschwindigikeiten
de"s Speichers irifölge der Erzietigtfcn^; u-n<f Kopp
hoher Tr eiber signale zu den geeigneten Schal tungen*
Verwendung einer Flipflopschslturig in deft Adressen-
ptiffern? den ßateripiffern u-nd fiir deit Äistsstverstarker ■
gewährleistet höhe Betriebsgeschwindigkeitee bei der
ÄiisteuexUng eier Scfrältüfiefen und eine ras-che Ö&e'rführung;
der Schaltungieni in die von dets? liriGfanfSsign'älen be^-
zeichneten ZUisteinde.. Leistungssparende Schäiltungen^
mit verschiedeiiefi anderen Schaltungen' giefeoppelt
begrenzen die in diösen· Sehsltungen; aufgeii©mflSerte
iMiä schaffen trotz dem hofte: fr eiber gp-afinunigieni zu« !ib-er*
toinetaxgr des S<sftwe;lllen:weifits von lit Keifte; £&
Bmielutm&tetif wobei guwät-fezdi icfe# Warnzur.
frre«»iUiig d!e?r höhe© fr^ifeeWs^ämiStin-fe» vo'rs
im ä&e ^(Sfosl-tefigi v
x feedterf ins
U S & i: ά·
'■ ' - — 3 7 —
Ladungserneuerurig und kann mit einem einzigen
unkritischen-Taktsignal bis zur vollständigen
Ausführung einer Lese-.oder Schreiboperatiön
betrieben werden* ·
9/092*6
Claims (1)
- PATENTANWÄLTE ZENZ & SELBER . ESSEN 1, ALFHEDSTRASSE 383- · TEL.:(02141)472687AnsprücheHalbleiterspeicher mit einer Vielzahl von MOS-Speicher zellen, die in Zeilen und Spalten angeordnet sind und jeweils erste und zweite logische Zustände annehmen können,dadurch gekennzeichne daß eine Ladungspurapeinrichtung (CPl, CP2) zur Aufrechterhaltung der logischen /Zustande der Speicher- -; ■. zellen mit einer Zeilen-Kopplungseinrichtung (RAL, Qi, Q2, Q3, Q4) verbunden ist, durch die der Zustand jeder Speicherzelle (MCl-I..,MCl-32) in einer Zeile zu einem zugehörigen Paar von Spaltenleitern (CCL) durchkoppelbar ist, wobei jedes Paar von Spaltenleitern derart ansteuerbar ist, daß es erste und zweite, einander entgegengesetzte Logikzustände annehmen kann, die den Zustand der Speicherzelle in.der Zeile anzeigen, wobei die Zeilen-Kopplungseinrichtung in Abhängigkeit von dekodierten Zeilenandressen steuerbar ist; * daß ferner eine Abtastverstärkereinrichtung (Q106; QlOO) in Abhängigkeit von dekodierten-Spaltenadressen (CRL) eine Differenzspannung an einem; Baar von Spaltenleitern (CCD erfaßt und die Spaltenleiter auf die vollen Lögikpegel des durch die pifferenzspannung angegebenen Zustandes treibt und daß die Logikzustände auf den Spaltenleitern ■ (CCD durch eine Ausgangsschaltung .(.Ql 1-2,--QlOS-,- QIlQ) zu einem Paar von Ausgangsleitungen (82,. 84) durchkoppel·*- bar sind. ·2. Halbleiterspeicher nach Anspruch !,.dadurch gekennzeichnet, daß als Zeilen-Kopplungsoinrichtung erste .(Ql),' zweite (Q2), dritte (Q3).und vierte (Q4) MOS-Bauelemente vorgesehen sind, die mit. . .Ladungspumpeinrichtung bildenden ersten (CPl)..und.zweiten (CP.2) Ladungspump-'409 8 19/092 63Bauelementenin_ inte,grier:fcer;Scfraltungstecnnik einem Substrat aufgebaut siad,. wobei, die MöS—Bauel entente . jeweil s erste und zweite garnen. sowie eine isolierte Gate—Elektrode' wna <äie iLacittrigsptijnp- - ■ Bauelemente jeweils wenigstens eine erste Zone sowie eine einer·"isolierten:-Gäfee—Elektrode 'Ihrilicn aufgebaute Zone· aufweisen,;--daJjSoeffe^" ersteni; Zonen' dter ' ersteil" und zweiten'MQ'S-^OayaeleiaeEite CdIy <$2y -zä^anmiengesiSnal—': . tet und an einen ersten; BetrießisspaiintiögsiansGiiiüß '(V^S-S, 20) angeschaltet ^ sind?i äie ■ erste Zo-ibe ·;des ■ ersten, !»kdiingspump—Bauelements iGFl'i-'raiit: der" ,zweitens έίοιίβ· des ersten' MOS-Bauelements CQtBl-"-nnd ittit dfer 'Öäte-Elefctrbde des zweiten MOS—Batielertients;. (QZ)- gekoppelt *istf' die erste Zone des ziweiten Iiadtiagspiiriip-Ba.tiieiemeÄts CCF25' ittiü der ^wei— " ten Zone des zweiten MÖS-©ätfel emercfe^ iQZf xma der "Gat:e-Elefetrode'des ersten·M);S-^Bs«elern:äntÖ (CPff gekpjspelt istr ■ ferner die erste -Zoüie ·die1^ dritten: M©S«Sattelemerits mit der.- zweiten Z'onei -de© ersteni 'Μ03ί-·Β?3ΐϊΐΐ©Ϊ6ΠϊβηΓί·3: (&%Y verbunden, .ist,, die erste 2©n;e' dies v'ie;rt:en= fiöS-Bsuefements CQ4) mit- deir zw^iteji Zorie des Zweiten M^SM^ue^ements; CQ:2> gejGOppelt ist,, die zweitem 'Zfeäen; deai' 'dritten und ' vierten KOS—Baue!errienife iMS? p43!r toi^t'öKSte^-äBiä" z*re±.'t'eii,"" auf eine /ers-te Sparnmmng· amflaidfeareni 'Spältmnl.ei.t&xn (c€lt1Lsf CCLIb) vgeicoppelty: die: Sate-ElektrodeiEt "der: drifetem und vierten MOS-BsBeleraenrfce rait ednar· -Ädreisserilieitun-g CRMiI*** 32 X verbunden! siEtö iapd das SÄsiravt an·: eine zweite Spannung anlegbaur ist^taindi wobei: die ■Sate-ar^tige"Zonb der ^Barael enteilte· nEit einem ^3'. Speicfiier Kacfoi Ä^spETücfe 2,; dladtorcte gefeeiaa2feä.ciMe-fey ds-E der Wee±Bseisp'anBMings3niSciiii!i0 f 22t ralfc esinenfe: spannungsgenerffitstr" verbtMdien 1st~f . dfer- edtoe ä,* eistet: ¥χε&ψζ<ΒΜΖ: -w&m wealgsteöi^ ^S)(D) fclfz; ^rxeK iaflfcdile asö eifiiem ScÄeiil:eilpiiirafefe'v: die &ieaSiS/ft 9=2:6-:Spannung um wenigstens die Schwellenspannung der MOS-Bauelemente am anderen Scheitelpunkt übersteigt.4. Speicher nach einem der Ansprüche 1 bis· 3, dadurch-, gekennzeichnet, daß mit jedem Paar von. Spaltenleitern (CCD ein Abta-stverstärker (Q106, QlOO) mit fünften, sechsten und siebenten MOS-Bauelementen gekoppelt ist, .wobei jedes MOS-Bauelement erste und zweite Zonen-und eine isolierte .Gate—Elektrode aufweist, daß die erste Zone des fünften MOS-Bauelements (Q106) mit dem ersten Spaltenleiter (CCLIa)·eines zugehörigen Spaltenleiterpaars sowie der Gate-Elektrode dessechsten MOS-Bauelements (Q106) gekoppelt ist, daß ferner die erste Zone des sechsten MOS-Bauelements mit , dem zwd.ten Spaltenleiter (CCLIb) des zugehörigen Paars und mit der Gate-Elektrode des fünften MOS-Bauelements verbunden ist, daß die zweiten Zonen der fünften und sechsten MOS-Bauelemente mit der ersten Zone des siebenten MOS-Bauelements (QlOO) gekoppelt ist und daß die zweite Zone des siebenten MOS-Bauelements mit einem zweiten Betriebsspannungsanschluß (20, VSS) verbunden ist, wobei die Gate-Elektrode des siebenten MOS-Bauelements an eine die dekodierte Spaltenadresse führende Leitung·(CRL) angekoppelt ist.5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß eine Einrichtung zur Voraufladung jedes Spaltenleiters (CCL) und der mit den zweiten Zonen der fünften und sechsten MOS-Bauelemente (Q106)' verbundenen Leitung (81) auf eine vorgegebene Spannung vorgesehen ist..6. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die die logischen Zustände der Spaltenleiter (CCD zu einem Paar von Ausgangsleitungen (82, 84) durchkoppelnde Ausgangsschaltung (Q112, Q108,' QIlO) von einem auf der zugehörigen dekodierten Spaltenadressenleitung (CRL) anstehenden Signal steuerbar ist.4 0 9 8 13/09267. Speicher nach Anspruch' 6,. dadurch gekennzeichnet, daß die Ausgangsschaltung zum Durchkoppeln des-Ausgangssignals jedes Abtastverstärkers (Q106, QlOO) an erste und zweite Ausgangsleitungen: (82, 84) achte,neunte und : zehnte MOS-Bauelemente (Q112, Q108, QUO) mit jeweils ersten und zweiten Zonen und einer isolierten Gate-Elektrode aufweist, wobei das achte MOS-Bauelement (Q112) mit seiner ersten Zone an die zweiten Zonen der neunten und'zehnten MOS-Bauelemente (QlOB,. QTlO), "-mit seiner Gate-Elektrode an die die dekodierte Spaltenadresse führende Leitung (CRL) und mit seiner zweiten Zone an eine Betriebsspannüngsquelle (20, VSS) angeschaltet ist, wobei ferner das neunte MOS-Bauelement(Q108) mit seiner ersten Zone an die erste^ Ausgangsleitung (82) und mit seiner Gate-Elektrode an den ersten Spaltenleiter (CCLIa). des Leiterpaars angeschaltet ist, und wobei das zehnte. MOS-Bauelement (QIlO) mit seiner ersten Zone an die zweite,Ausgangs leitung (84) und mit seiner Gate-Elektrode an den zweiten Spaltenleiter (CCLIb) des Spaltenleiterpaars angeschaltet ist. ,8. Speicher nach einem der Ansprüche 1 bis 7,dadurch gekennzeichnet, daß ein Eingangspuffer mit vier.MOS-Bauelementen mit jeweils ersten und zweiten Zonen und einer isolierten Gate-Elektrode vorgesehen ist, von denen die ersten und zweiten MOS-Bauelemente mit ihren ersten Zonen jeweils an einen · Betriebsspannungsanschluß angeschlossen und mit ihren zweiten Zonen an die zweiten Zonen der dritten bzw. vierten MOS-Bauelemente und kreuzweise an die Gate-Elektroden der zweiten bzw. ersten MOS-Bauelemente angeschaltet sind, wobei die zweiten Zonen der dritten und vierten MOS-Baueleniente mit einem ersten Bezugsspannungsanschluß und die Gate-Elektroden der dritten und vierten'MÖS-Baüelemente mit einem zweiten Bezugsspannungsanschluß gekoppelt sind, s.o daß eine Flipflopschaltung gebildet ist, die bei gleichzeitigem Anstehen von Bezugssignalen an den eisten und zweiten409 8 19/0 926■ ■ - 42 -Eingangsanschlüssen wirksam ist, und daß der Eingangspuffer ferner eine auf ein Eingangssignal ansprechende, den Flipflopzustand bestimmende Einrichtung und eine Einrichtung zur Auskopplung des Flipflopzustandes zu wenigstens einem Puffer-Aus— gangsanschluß aufweistο9. Speicher nach Anspruch 8? dadurch gekennzeichnet, daß der Zustand der Flipflops.chaltung zunächst durch eine zwischen der Gate-Elektrode des ersten MOS-Bauelements und dem Betriebsspannungsanschluß liegende. Kapazität bestimmt ist, wenn die Flipflopschaltung nicht durch die, auf ein Eingangssignal ansprechende Einrichtung in den entgegengesetzten Zustand getrieben wird.10. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß die den Flipflopzustand zu wenistens einem Puffer-Aus gangsanschluß durchkoppelnde Einrichtung, derart aufgebaut ist, daß sie den .Logikzustand, des Flipflops und dessen Reziprokwert an erste bzw« zweite Puffer-Ausgangsanschlüsse durchsteuert ο11. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten Bezugsspannungsanschlüsse Zeitgabesignalanschlüsse sind.12. Speicher nach Anspruch S3 dadurch gekennzeichnet, daß der erste BezugsSpannungsanschluß einen Zeitgabe— anschluß und der zweite Bezugsspannungsanschluß einen zweiten Betriebsspannungsanschluß bildet, daß die Gate-Elektroden der dritten und vierten MOS—Bauelemente über ein fünftes MOS-Bauelement mit dem zweiten Betriebsspannungsanschluß gekoppelt sind, wobei die erste Zone des fünften MOS-Bauelements mit den Gate-Elektroden der dritten und vierten MOS-Bauelemente und die Gate-Elektrode und die zweite Zone des fünften MOS-Bau-4098 19/0956elements.mit dem zweiten Betriebssparmungsänschluß verbunden sind und/ die-. Kapazität zwischen den Gate-Elektroden und den zweiten Zonen der'dritten und : vierten MÖS-Bauelemente wesentlieh größer, als der _---;-für derartige Bauelemente erzielbare Minimalwert ist.13. Speicher nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet ?. daß mehrere Dekodierer. und eine Leistungssparschaltung vorgese.hen sind,, daß, jeder Dekodierer erste und zweite MGS-Bauelemente,. eine Einrichtung zur' Aufladung einer Dekodierleitung auf eine erste vorgegebeneSpannung, und eine Vorrichtung.zur Aufnahme von Adressensignalen und. zur - Änderung der Spannung an der " Deko.dierleitung in-eine zweite: vorgegebene Spannung : nach Auftreten eines beliebigen Adressensignals, aus— . . genommen einer besonderen Adressensignalkombination, aufweist,, wobei, jede der, Dekodiexle.itungen mit der Gate-Elektrode des>erstenMOS-Bauelements verbunden,die zweite Zone des ersten BQS-Bauelernents mit der ersten Zone des zweiten MOS-Bauelements gekoppelt, ferner die zweite Zone des-zweiten MOS-Bauelements mit einer ersten Betriebsspannung verbunden ist, die angenähert gleich der zweiten vorgegebenen Spannung ist, und die Gate-Elektrode, des zweiten MOS-Bauelements mit einem ersten Zeitgabesignal, beaufschlagbar ist, .und daß die Le.istungssparschaltung dritte und vierte JMOS-Bauelemente aufweist, wobei die erste Zone des dritten MOS-Bauelements mit einem zweiten Zeitgabesignal beaufschlagbar ist, die Gate-Elektrode des ,dritten MOS-Bauelements -mit der zweiten Zone des vierten MOS-Bauelements verbunden ist,die: zwite Zone des dritten MOS-Bauelements mit.der ersten Zone des ersten MOS-Bauelements in; jedem Dekodierer verbunden ist, ferner zwischen der Gate-Elektrode und der zweiten Zone des dritten MOS-Bauelements eine beträchtliche. Kapazität wirksam ist, und wobei die Gate—Elektrode und die erste4 0 98 19Zone des vierten MOS-Bauelements an eine zweite" Betriebsspannung angeschlossen ist..14. Speicher nach Anspruch 13, dadurch gekennzeichnet, daß das erste Zeitgäbesignal durch eine Generatoreinrichtung erzeugt wird, die eine Schaltung zur Aufladung' einer mit den Gate-Elektroden der zweiten MOS-Bauelemente verbundenen Leitung auf eine dritte Bezugsspannung und eine Dekodierschaltung zur Änderung der an dieser Leitung anstehenden Spannung auf eine vierte Bezugsspannung aufweist, wobei die Dekodierschaltung so ausgebildet ist, daß sie wenigstens ein Bit und dessen Reziprokwert eines Adressensignals dekodiert.15. Speicher nach Anspruch 14, dadurch gekennzeichnet, daß eine Einrichtung vorgesehen ist, die das erste Zeitgabesignal von einer Spannung nahe der dritten Bezugsspannung auf die vierte Bezugsspannung in Abhängigkeit von einer Anfangsänderung des Zeitgabesignals in Richtung der vierten Bezugsspannung ändert.16. Speicher nach Anspruch 14, dadurch gekennzeichnet, daß die ersten und dritten Bezugsspannungen einerseits und die zweiten und vierten Bezugsspannungen andererseits gleiche Amplituden haben.17. Speicher nach Anspruch 13, dadurch gekennzeichnet, daß zwischen den Gate-Elektroden und den zweiten Zonen der ersten MOS-Bauelemente eine stark erhöhte Kapazität wirksam ist.18. Speicher nach Anspruch 17, gekennzeichnet durch fünfte und sechste "sowie mehrere siebente MOS—Bauelemente, wobei das fünfte MOS-Bauelement mit seiner Gate-Elektrode und seiner ersten Zone an den zweiten Betriebsspannungsanschluß, das sechste MOS-Bauelement mit4098 1 9/0326seiner Gate-Elektrode an den zweiten Betriebsspannungsanschluß, mit seiner ersten Zone an die zweite Zone des fünftenMOS-Bauelements" und iit seiner zweiten Zone an den ersten· Betriebsspannungsanschluß angekoppelt ist. / . *" :19. Speicher nach Anspruch i, dadurch gekennzeichnet, daß ein Schaltungselement (QlOl) mit beträchtlicher Impedanz an die vorgegebene Spannung zum Treiben jedes Spaltenleiters (CCL) auf die vorgegebene Spannung angelegt ist,, ."..-.20. Speicher nach .einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß eine Pufferschaltung mit mehreren Eingängen zur Aufnahme einer Vielzahl von'kodierten Adresseneingangssignalen gekoppelt ist, die als Ausgangssignale die Adresseneingangssignale und deren Reziprokwerte bei Auftreten eines ersten Zeitgabesignals entwickelt, daß mit der Pufferschaltung eine Zeilen- ' Adressdekodierschaltung gekoppelt ist, welche die Zeilenadressen bei Auftreten des ersten Zeitgabesignals dekodiert un.d dekodierte Zeilen-Adressensignale bei Auftreten eines zweiten Zeitgabesignal.s entwickelt, daß ferner das erste ZeitgabesignaT an einen Signalgenerator angelegt ist, der ein zweites Zeitgabesignal zeitverzögert gegenüber dem ersten,Zeitgabesignal entwickelt, und daß eine Spalten—Adressdekodiersehaltung mit der Pufferschaltung verbunden'ist, die bei Auftreten des ersten Zeitgabesignals Spaltenadressen dekodiert, und dekodierte Spaltenadressen bei Auftreten des zweiten Zeitgabesignals zu den Abtastverstärkern (Q106, QlOQ) durchkoppelt..21. Speicher nach Anspruch 20, dadurch gekennzeichnet,daß die Pufferschaltung eine getaktete Flipflop«schaltung ist«40 9 8 19/0926- 46 -· ■ '22. Speicher nach· Anspruch 20, dadurch gekennzeichnet, daß der Signalgenerator an wenigstens eine Pufferschaltung angeschaltet ist und eine Einrichtung zum Dekodieren eines der kodierten Adres-, seneingangssignale sowie dessen Reziprokwerts aufweist, wobei diese Dekodiereinrichtung, langsamer arbeitet als die Zeilen-Adress- und Spalten-Adress-Dekodierschaltungen.23. Speicher nach Anspruch 20, dadurch gekennzeichnet, daß eine Dateneingabeeinrichtung vorgesehen ist, die auf ein Dateneingangssignal und das erste Zeitgabesignal anspricht und das Dateneingangssignal und dessen Reziprokwert entwickelt, und daß ein Lese/Schreib-Generator mit dem zweiten Zeitgabesignal, den Spalten-Adressdekodierern und jedem der Spaltenleiterpaare verbunden ist, einen Lese/Sehreib-Befehl aufnimmt und das adressierte Spaltenleiterpaar in die logischen Zustände treibt, die durch das Dateneingangssignal bei Auftreten des zweiten Zeitgabesignals vorgegeben sind.24. Speicher nach Anspruch 23, dadurch gekennzeichnet, daß die Dateneingabeeinrichtung eine getaktete Fl ipflopschaltung ist«409 819/0 9 26L ears ei t e .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732365936 DE2365936B2 (de) | 1972-11-03 | 1973-11-02 | MOS-Speicher |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30342072A | 1972-11-03 | 1972-11-03 | |
| US30342072 | 1972-11-03 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2354734A1 true DE2354734A1 (de) | 1974-05-09 |
| DE2354734B2 DE2354734B2 (de) | 1977-01-27 |
| DE2354734C3 DE2354734C3 (de) | 1977-09-15 |
Family
ID=
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2460146A1 (de) * | 1974-12-19 | 1976-06-24 | Ibm Deutschland | Bipolare leseschaltung fuer integrierte speichermatrix |
| DE2625007A1 (de) * | 1975-06-04 | 1977-02-10 | Hitachi Ltd | Adressenpufferschaltung in einem halbleiterspeicher |
| DE2634089A1 (de) * | 1975-08-11 | 1977-02-24 | Nippon Telegraph & Telephone | Schaltungsanordnung zum erfassen schwacher signale |
| DE3328042A1 (de) * | 1982-08-11 | 1984-02-16 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleiter-speichervorrichtung |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2460146A1 (de) * | 1974-12-19 | 1976-06-24 | Ibm Deutschland | Bipolare leseschaltung fuer integrierte speichermatrix |
| DE2625007A1 (de) * | 1975-06-04 | 1977-02-10 | Hitachi Ltd | Adressenpufferschaltung in einem halbleiterspeicher |
| DE2634089A1 (de) * | 1975-08-11 | 1977-02-24 | Nippon Telegraph & Telephone | Schaltungsanordnung zum erfassen schwacher signale |
| DE3328042A1 (de) * | 1982-08-11 | 1984-02-16 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleiter-speichervorrichtung |
| US4618945A (en) * | 1982-08-11 | 1986-10-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2354734B2 (de) | 1977-01-27 |
| US3795898A (en) | 1974-03-05 |
| JPS4996640A (de) | 1974-09-12 |
| JPS5516353B2 (de) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3037130C2 (de) | Adressenbezeichnungsschaltung | |
| DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
| DE2458848C2 (de) | Speicheranordnung | |
| DE2525225A1 (de) | Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung | |
| DE2409058A1 (de) | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb | |
| DE3320673A1 (de) | Halbleiterspeicher | |
| DE3432973C2 (de) | ||
| DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
| EP1103051B1 (de) | Ferroelektrische speicheranordnung | |
| DE2740700A1 (de) | Speicher | |
| DE2805664A1 (de) | Dynamischer lese/schreib-randomspeicher | |
| EP1119004B1 (de) | Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung | |
| DE2129687A1 (de) | Digitale Speicherschaltung | |
| DE2424858C2 (de) | Treiberschaltung | |
| DE2646653C3 (de) | ||
| DE10335070A1 (de) | Halbleiterspeichervorrichtung mit einer Speicherzelle mit geringem Zellverhältnis | |
| DE112018001411T5 (de) | Zweifach-Stromschienen-Kaskodentreiber | |
| WO1999048208A1 (de) | Schaltungsanordnung zur reduzierung des leckstromes | |
| DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
| EP1153394B1 (de) | Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen | |
| DE68918894T2 (de) | Statische MESFET-Speicherzelle mit wahlfreiem Zugriff. | |
| DE102020101267A1 (de) | Ausgeglichene negative Bitleitungsspannung für eine Schaltung mit Schreibunterstützung | |
| DE69127141T2 (de) | Speicherzellenschaltung und Betrieb | |
| DE2354734A1 (de) | Halbleiterspeicher mit wahlfreiem zugriff | |
| DE2935121C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |