DE2343565B2

DE2343565B2 - DEVICE FOR GENERATING AND CONTROLLING TWO EQUIVALENT POOLS, CONTINUOUSLY VARIABLE OUTPUT VOLTAGES

Info

Publication number: DE2343565B2
Application number: DE19732343565
Authority: DE
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1972-08-29
Filing date: 1973-08-29
Publication date: 1977-04-28
Also published as: DE2343565A1; CA999936A; US3826970A; JPS4943552A

Description

4040

Die Erfindung bezieht sich auf eine Einrichtung zur Erzeugung und Steuerung von zwei gleichpoligen, gegenläufig zueinander variierbaren Ausgangsgleichspannungen. The invention relates to a device for generating and controlling two homopolar, output DC voltages that can be varied in opposite directions.

Solche Einrichtungen werden beispielsweise in Stereo-Anlagen dazu verwendet, um die Lautstärke auszugleichen bzw. einzustellen. Dabei werden miuels einer zugeführien Eingangsspannung die beiden Ausgangsspannungen gegenläufig zueinander geändert, so daß die Eingangsspannung eines Lautsprechers ansteigt, so während die des anderen Lautsprechers gleichze tig abnimmt.Such facilities are for example in Stereo systems are used to balance or adjust the volume. Thereby miuels of a supplied input voltage, the two output voltages are changed in opposite directions to one another, see above that the input voltage of a loudspeaker increases, so while that of the other speaker decreases at the same time.

Bisher wurde diese Koppelung zwischen der Eingangsspannung und den Ausgangsspannungen im wesentlichen auf mechanischem Wege durchgeführt, ss wobei z. B. variable Widerstände eingesetzt werden mußten. Wegen der dabei erforderlicher mechanischen Kontakte traten jedoch häufig Störungen auf.So far, this coupling between the input voltage and the output voltages in the essentially carried out by mechanical means, ss where z. B. variable resistors can be used had to. However, because of the mechanical contacts required, malfunctions often occurred.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Einrichtung der angegebenen Gattung zu schaffen. <■ bei der keine mechanischen Kontakte erforderlich vnd.The invention is therefore based on the object of creating a device of the type specified. <■ where no mechanical contacts are required and.

Diese Aufgabe wird ei iindungsgetna'3 durch die im kennzeichnenden I<-ii des Anspruch¹, 1 anfgeführien Merkmale gelöst.This object is achieved by the features listed in the characterizing part of claims ¹ , 1.

Wenn bei der Hinrichtung gemäß der l'rfindiini: das ¹^ Steuerpotential des I eldeffektti ansiston cihuhi v, ird, wobei sub gleich/eilig der niehtpi.lansierk· K "iideusa-Imi-Miifläili mi nimm 1 das Potential an der Ausgangs Aus der Zeitschrift »radio mentor«, 1970, Heft 7, Seiten 475, 476, ist eine Einrichtung zur Ultraschall-Fernbedienrnjs mit elektronischer Einstellung bekannt, bei der ein MOS-Feldeffekttransistor mit seiner Senke über einen ersten Widerstand an ein Glcichspannungspotential, nut seiner Quelle über einen zweiten Widerstand an Erde und mit seiner Steuerelektrode an einen nichtpolarisierten Kondensator, der mit seinem anderen Anschluß mit Erde verbunden ist und dessen jeweilige Ladespannung die Ausgangsspannung an dem zweiten Widerstand bestimmt, und an einen dritten Widerstand angeschlossen ist, an den zur Veränderung der Ladespannung des Kondensators wahlweise eine gegenüber Erde positive oder negative Gleichspannung anlegbar ist. Die bei dieser Schaltung ferner vorgesehene, von der Spannung an dem zweiten Widerstand gesteuerte npn-Ausgan^stransistor dient nicht zur Erzeugung einer variablen Ausgangsspannung, sondern arbeitet als gesteuerter Spannungsteiler für ein Signal.If in the execution according to the l'rfindiini: the ¹ ^ control potential of the I eldeffektti ansiston cihuhi v, ird, where sub equal / hastily the niehtpi.lansierk · K "iideusa-Imi-Miifläili mi take 1 the potential at the exit of the Magazine "radio mentor", 1970, issue 7, pages 475, 476, a device for ultrasonic remote control with electronic setting is known in which a MOS field effect transistor with its sink via a first resistor to a DC voltage potential, but its source via a second resistor to ground and with its control electrode to a non-polarized capacitor, which is connected to its other terminal to ground and whose respective charging voltage determines the output voltage at the second resistor, and is connected to a third resistor to which to change the charging voltage of the capacitor Optionally, a positive or negative DC voltage can be applied with respect to earth The npn output transistor, which is controlled by the voltage at the second resistor, does not serve to generate a variable output voltage, but works as a controlled voltage divider for a signal.

Dip Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf schematischen Zeichnungen näher erläutert. Es zeigtDip invention is explained below with reference to Embodiments explained in more detail with reference to schematic drawings. It shows

Fig. 1 den Schaltungsaufbau einer Einrichtung zur Erzeugung und Steuerung von zwei gegenläufig zueinander variierbaren Ausgangsspannungen nach einer Ausführungsform der Erfindung,Fig. 1 shows the circuit structure of a device for generating and controlling two opposite directions mutually variable output voltages according to one embodiment of the invention,

F i g. 2 ein Diagramm, in dem die Beziehung zwischen der Spannungsänderung und den Steuerspannungen eines MOS-Feldeffekttransistors an den Punkten A und B von F i g. 1 dargestellt ist,F i g. 2 is a diagram showing the relationship between the voltage change and the control voltages of a MOS field effect transistor at points A and B of FIG. 1 is shown,

Fig. 3 ein Diagramm mit einer Kennlinie eines ρηρ-Ί ransistors, wobei der Kollektorstrom über dem Basisstrom aufgetragen ist,Fig. 3 is a diagram with a characteristic of a ρηρ-Ί transistor, the collector current over the Base current is applied,

F i g. 4 ein Diagramm einer Kennlinie eines npn-Transistors, wobei der Kollektorstrom über dem Basisstrom aufgetragen ist, undF i g. 4 shows a diagram of a characteristic curve of an npn transistor, the collector current versus the base current is applied, and

F i g. 5 ein Diagramm, in dem die Spannungsänderung dargestellt ist, die an den Ausgangsklemmen auftritt, wenn die Steuerspannung des MOS-Feldcffckttransistors bei der Schaltung nach F i g. 1 variiert wird.F i g. 5 is a diagram showing the change in voltage that occurs at the output terminals; when the control voltage of the MOS array transistor in the circuit according to FIG. 1 is varied.

In Fi g. 1 sind bei 1 und 2 zwei Pole dargestellt,die mit einei gegenüber Erde postiv gepolten Gleichspannungsquelle oder mit einer gegenüber Erde negativ gepolten Gleichspannungsquelle (die beiden Gleichspannungsquellen sind nicht dargestellt) verbunden sind. Mit i ist ein Schaltkontakt bezeichnet, der wahlweise mit den obenerwähnten Polen 1 und 2 verbundenIn Fi g. 1, two poles are shown at 1 and 2, which are connected to a DC voltage source with positive polarity with respect to earth or to a DC voltage source with negative polarity with respect to earth (the two direct voltage sources are not shown). A switching contact is designated by i , which is optionally connected to the above-mentioned poles 1 and 2

^Ll ^L l

werden kann, also entweder an den Pol 1 oder 2 angeschlossen oder von ihnen getrennt ist. Ein Eingangswiderstand 4 ist zwischen dem Schaltkontakt 3 und der Steuerelektrode eines MOS-FeMeffekttransistors 5 vorgesehen. Ein Anschluß eine:, nichtpolarisierten Kondensators 6 mit der Kapazität C ist mit der Steuerelektrode des MOS-Feldeffekttransistors 5 verbunden, während sein anderer Anschluß mit Lrde verbunden ist. Ein erster, als Entladewiderstand dienender Widerstand 7 ist zwischen ein Gleichspannungspotential + Vo und die Senke des MOS-Feldeffekttransistors 5 geschaltet: ein zweiter, als Ausgangswiderstand dienender Widerstand 8 ist zwischen die Quelle des MOS-Feldeffekttransistors 5 und Erde geschaltet. Die Basis eines npn-Transistors 9 ist über einen Widerstand 10 mit der Quelle des MOS-Feldeffekltransistors 5 verbunden, während sein Kollektor über einen Widerstand 11 an das Gleichrpannungspotentia! + V_D angeschlossen und sein Emitter geerdci ist Die Basis eines pnp-Transistors 12 ist über einen Widerstand 13 mit der Senkt des MOS-Feldeffekttransistors 5 verbunden, während sein Emitter an das Gleichspannungspotential + V_n angeschlossen und sein Kollektor über einen Widerstand 14 geerdet ist. Eine Ausgangsklemme 15 befindet sich auf der Kollektorseite des npn-Transistors 9, während sich eine Ausgangsklemme 16 auf der Kollektorseite des pnp-Transistors 12 befindet.can be, so either connected to pole 1 or 2 or separated from them. An input resistor 4 is provided between the switching contact 3 and the control electrode of a MOS FeMeffekttransistor 5. One terminal of a non-polarized capacitor 6 with the capacitance C is connected to the control electrode of the MOS field effect transistor 5, while its other terminal is connected to Lrde. A first resistor 7 serving as a discharge resistor is connected between a DC voltage potential + Vo and the drain of the MOS field effect transistor 5: a second resistor 8 serving as an output resistor is connected between the source of the MOS field effect transistor 5 and earth. The base of an npn transistor 9 is connected to the source of the MOS field effect transistor 5 via a resistor 10, while its collector is connected to the DC voltage potential via a resistor 11! + V _D connected and its emitter is geerdci.The base of a pnp transistor 12 is connected via a resistor 13 to the Sink of the MOS field effect transistor 5, while its emitter is connected to the DC voltage potential + V _n and its collector is grounded via a resistor 14 . An output terminal 15 is located on the collector side of the npn transistor 9, while an output terminal 16 is located on the collector side of the pnp transistor 12.

Wenn beim Betrieb der MOS-Feldeffekttransis'or 5 im gesperrten Zustand bleibt, entspricht das Potential am Punkt A auf der Senkenseite des MOS-Feldeffekttransistors 5 dem Gleichspannungspotential + V₀, da durch den ersten Widerstand 7 kein Strom fließt. Andererseits ist das Potential am Punkt B auf der Quellenseite des MOS-Feldeffekttransistors 5 Null, weil durch den zweiten Widerstand 8 kein Strom fließt.If the MOS field effect transistor 5 remains in the blocked state during operation, the potential at point A on the drain side of the MOS field effect transistor 5 corresponds to the DC voltage _{potential + V 0} , since no current flows through the first resistor 7. On the other hand, the potential at point B on the source side of the MOS field effect transistor 5 is zero because no current flows through the second resistor 8.

Wenn anschließend der Schaltkontakt 3 mit dem Pol 1 der gegenüber Erde positiv gepolten Gleichspannungsquelle verbunden und dem Schaltkreis so die Spannung + Vi zugeführt wird, dann wird der nichtpolarisierte Kondensator 6 durch den dritten Widerstand 4 aufgeladen. Wenn der nichtpolarisierte Kondensator 6 aufgeladen wird, d. h., wenn die Spannung der Steuerelektrode des MOS-Feldeffektiransistors 5 zunimmt, dann fließt der Strom von der Sen!;enseite des MOS-Feldeffekttransistors 5 zu seiner Quellenseite, und zwar entsprechend der erzeugten Steuerspannung. Aufgrund des von dem Stromfluß durch den ersten Widerstand 7 verursachten Spannungsabfalles nimmt das Potential am Punkt A auf der Senkenseite das MOS-Feldeffekttransistors 5 ab und sinkt unter das Gleichspannungspotential + V_n. Aufgrund des Stromflusses durch den zweiten Widerstand 8 nimmt inzwischen das Potential an dem Punkt B auf der Quellenseite des MOS-Feldeffekttransistors 5 von Null aus zu und wird auf einen höheren Wert angehoben. Wenn der Schaltkontakl 3 unter dieser Bedingung bei beliebiger zeitlicher Einteilung abgeschaltet wird, dann wird der Siromfluß durch den Widerstand unterbrochen, so daß die bis dahin in dem nichtpolarisierten Kondensator 6 angesammelten elektrichen Ladungen konstant bleiben. Mit anderen Worten hält man also die Potentialdifferenz zwischen den Punkten Λ und R auf einem konstanten Wert.When the switching contact 3 is then connected to the pole 1 of the DC voltage source, which is positively polarized with respect to earth, and the voltage + Vi is thus fed to the circuit, the non-polarized capacitor 6 is charged by the third resistor 4. When the non-polarized capacitor 6 is charged, that is, when the voltage of the control electrode of the MOS field effect transistor 5 increases, the current flows from the sensor side of the MOS field effect transistor 5 to its source side, in accordance with the generated control voltage. Due to the voltage drop caused by the current flow through the first resistor 7, the potential at point A on the drain side of the MOS field effect transistor 5 decreases and drops below the DC voltage potential + V _n . Because of the current flow through the second resistor 8, the potential at point B on the source side of the MOS field effect transistor 5 increases from zero and is raised to a higher value. If the switching contact 3 is switched off under this condition at any time division, then the Sirom flow is interrupted by the resistor, so that the electrical charges accumulated in the non-polarized capacitor 6 remain constant. In other words, the potential difference between points Λ and R is kept at a constant value.

Wenn anschließend der Schaltkontakt 3 zu dem negativen Poi 2 umgeschaltet wird, so daß eine Spannung — V₁ auf den Stromkreis gegeben wird, dann sinkt die elektrische Ladung des nichtpolarisiertenIf then the switching contact 3 is switched to the negative Poi 2, so that a voltage - V _{1 is} applied to the circuit, then the electrical charge of the unpolarized drops

15 Kondensators 6 ab, dh„ die Spannung an der Steuerelektrode des MOS-Feldeffekttransistors 5 wird niedriger, während der Strom so weit zunimmt, bis der MOS-Feldeffekttransistor 5 in den gesperrten Zustand gebracht wird. Dadurch steigt das Potential am Punkt A bis auf den Wert des Gleichspannungspotentials + V_D an, während das Potential an dem Punkt B auf das Null-Potential absinkt. Wenn bei einer beliebigen zeitlichen Einteilung während des oben angegeben 15 capacitor 6, ie “the voltage at the control electrode of the MOS field effect transistor 5 is lower, while the current increases until the MOS field effect transistor 5 is brought into the blocked state. As a result, the potential at point A rises to the value of the direct voltage potential + V _D , while the potential at point B drops to zero potential. When given at any timing during the above

ο Ablaufs der Schaltkontakt 3 abgeschaltet wird, so werden die Potentiale an den Punkten A und B auf bestimmten Werten gehalten, und zwar entsprechend den so erzeugten, an den Ausgangsklemmen auftretenden Ausgangsspannungen.ο When switching contact 3 is switched off, the potentials at points A and B are kept at certain values, in accordance with the output voltages generated in this way at the output terminals.

Daraus ergibt sich, daß der Senkenstrom des MOS-Feldeffekttransistors auf einen Wert gebracht werden kann, der zwischen dem Wert für den gesperrten Zustand und dem Wert für den gesättigten Zustand des MOS-Feldeffekttransistors 5 liegt, indem eine Spannung + V, oder - V, an den Schaltkontakt 3 angelegt oder der Schaltkontakt 3 abgeschaltet wird. Nimmt man an, daß die Widerstandswene der Widerstände 7 und 8 gleich sind und mit /?? bzw. /?₈ bezeichnet werden, und nimmt man weiter an, daß der innere Widerstand (r) gleich r< R7 — Rs ist, wenn zwischen der Senke und der Quelle des MOS-Feldeffekttransistors 5 Sättigung herrscht, dann können die Spannung V_A an dem Punkt A auf der Senkenseite des MOS-Feldeffekttransistors 5 und die Spannung V₁, an dem Punkt B auf seiner Quellenseite durch die folgenden Gleichungen ausgedrückt werden, wobei vorausgesetzt ist, daß sich der MOS-Feldeffekttransistor 5 im Sättigungszustand befindet:It follows that the sink current of the MOS field effect transistor can be brought to a value which lies between the value for the blocked state and the value for the saturated state of the MOS field effect transistor 5 by adding a voltage + V, or - V, applied to switch contact 3 or switch contact 3 is switched off. Assuming that the resistance values of the resistors 7 and 8 are the same and with / ?? respectively. /? ₈ , and if one further assumes that the internal resistance (r) is equal to r <R7 - Rs , if there is saturation between the drain and the source of the MOS field effect transistor 5, then the voltage V _A at the point A. on the drain side of the MOS field effect transistor 5 and the voltage V ₁ at the point B on its source side are expressed by the following equations, assuming that the MOS field effect transistor 5 is in the saturation state:

2525th

3030th

3 s ^Va ~ " R₁ + r + R₈ 3 s ^Va ~ "R ₁ + r + R ₈

R+r-L- R_H R + rL- R _H

DaThere

folgt:follows:

R₁ +'r+R_H 'R ₁ + 'r + R _H '

2 ' 2 '

V₀ V ₀

Va und V» können sich also in dem oben angegebenen Bereich ändern. Fig. 2 zeigt hierfür die Beziehung zwischen V_A und Vs und der Steuer- oder Torspannung Va and V »can therefore change in the range given above. Fig. 2 shows the relationship between V _A and Vs and the control or gate voltage

so an der Steuerelektrode des MOS-Feldeffekttransistors 5. Hierbei nimmt die Spannung V_A ab, wenn die Spannung an der Steuerelektrode zunimmt, während die Spannung Vedamit zunimmt.so at the control electrode of the MOS field effect transistor 5. Here, the voltage V _A decreases when the voltage at the control electrode increases, while the voltage Veda increases.

Die oben erläuterten Spannungen Va und Vn werdenThe voltages Va and Vn explained above become

ss dann auf die Basen des pnp-Transistois 12 bzw. des npn-Transistors 9 gegeben. Die F i g. 3 und 4 zeigen Kennlinien des pnp-Transistors 12 bzw. des npn-Transistors 9, wobei jeweils der Kollektorstrom über dem Basisstrom aufgetragen ist. Wenn der MOS-Feldeffekt-ss then to the bases of the pnp transistor 12 or des npn transistor 9 given. The F i g. 3 and 4 show characteristics of the pnp transistor 12 and the npn transistor, respectively 9, the collector current being plotted against the base current in each case. When the MOS field effect

(«1 ti .-.nsistors 5 im gesperrten Zustand ist, ist die Spannung Va am Punkt A + V_n, während die Spannung V« am Punkt B auf dem Nullpotential ist. Zu diesem Zeilpunkt erfolgt kein Slrornfluß durch den Widerstand 14, da sich das Potential am Emitter des pnp-Transistors 12 auf(«1 ti .-. Nsistor 5 is in the blocked state, the voltage Va at point A + V _n , while the voltage V« at point B is at zero potential the potential at the emitter of the pnp transistor 12

ds dem gleichen Pegel wie seine Basis befindet, so daß kein Strom fließen kann. Andererseits fließt auch kein Strom durch den Widerstand 11, da sich das Potential an dem Emitter des npn-Transistors 9 auf dem gleichen Pegelds is at the same level as its base so that no Electricity can flow. On the other hand, no current flows through the resistor 11, since the potential at the Emitter of the npn transistor 9 at the same level

wie seine Basis befindet, so daß auch hier kein Strom fließen kann; daraus ergibt sich, daß das Potential an der Ausgangsklemme 15 + VbisLas its base is located, so there is no electricity here either can flow; from this it follows that the potential at the output terminal 15 + VbisL

Wenn als nächstes die Spannung an der Steuerelektrode des MOS-Feldeffekttransistors 5 erhöht wird, sinkt die Spannung Va, während die Spannung Ve zunimmt. Dadurch entsteht ein niedrigeres Basispotential an dem pnp-Transistor 12, so daß ein Strom durch den Emitter und die Basis fließt Dadurch fließt wiederum ein Strom durch den Widerstand 14, und das Potential Vo ι an der Ausgangsklemme 16 nimmt zu. Die Zunahme der Spannung V_B hat eine Erhöhung derNext, when the voltage on the control electrode of the MOS field effect transistor 5 is increased, the voltage Va decreases while the voltage Ve increases. This creates a lower base potential at the pnp transistor 12, so that a current flows through the emitter and the base. This in turn causes a current to flow through the resistor 14, and the potential Vo ι at the output terminal 16 increases. The increase in voltage V _B has an increase in the Basisspannung des npn-Transistors 9 zur Folge, so dal ein Strom durch seinen Emitter und seine Basis fließer kann. Außerdem kann dadurch ein Strom durch der Widerstand 11 fließen, so daß das Potential Vo 2 an dei Ausgangsklemme 15 abnimmt Dabei gilt noch folgen des: wenn der Widerstand 13 und der Widerstand 10 se eingestellt werden, daß der pnp-Transistor 12 und der npn-Transistor 9 gesättigt sind, wenn der MOS-Feldeffekttransistor 5 gesättigt ist, so haben die Potentiale Vo 1 und Vo 1 an den Ausgangsklemmen 15 und 16 den Verlauf, wie er in F i g. 5 dargestellt ist.Base voltage of the npn transistor 9 result, so that a current can flow through its emitter and its base. In addition, a current can flow through the resistor 11, so that the potential Vo 2 at the output terminal 15 decreases. Transistor 9 are saturated, when the MOS field effect transistor 5 is saturated, the potentials Vo 1 and Vo 1 at the output terminals 15 and 16 have the course as shown in FIG. 5 is shown.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

55

Claims

Patent claims:

1. A device for generating and controlling two homopolar, mutually variable output DC voltages, characterized in that a MOS field effect transistor (5) with its sink via a first resistor (7) to a direct voltage potential, with its source via a second resistor (8 ) to earth and with its control electrode to a non-polarized capacitor (6), the other terminal of which is connected to earth and whose respective charging voltage determines the two output voltages (Vo u Vo 2) of the device, and is connected to a third resistor (4) is to which to change the charging voltage of the capacitor either a positive or negative DC voltage with respect to earth can be applied, that an emitter-operated pnp transistor (12) with its base to the sink of the MOS field effect transistor (5) and an in Emitter circuit operated npn transistor (9) with its base to the source of the MOS field effect transistor stors (5) is connected and that output terminals (16, 15) for the two output voltages (Vo 1, Vo 2) are connected to the collectors of the two transistors (12, 9).

2. Device according to claim 1, characterized in that the third resistor (4) with his the other connection is connected to a switching contact (3), which can optionally be connected to the pole (1) a DC voltage source with positive polarity with respect to earth or with the pole (2) one opposite Earth negatively polarized DC voltage source can be connected.

clamp the pnp transistor closed, while the potential at the output terminal of the npn transistor decreases. If the control potential of the field effect transistor is reduced, the potentials at the change respective output terminals in the reverse direction. This thus leads to a continuous Change in the state of charge of the non-polarized capacitor to a continuous change in the Voltage that occurs at the two output terminals. The result is a simple and extensive one trouble-free device that can be used in many areas. The two output voltages can be varied in opposite directions with great accuracy, for example the volume levels adjust or adjust two loudspeakers very precisely. In addition, the two output voltages can be kept at a certain value with any time division. and Finally, the output voltages can be varied as desired over a relatively large range