DE2230119C2

DE2230119C2 - Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte

Info

Publication number: DE2230119C2
Application number: DE2230119A
Authority: DE
Inventors: Hobart Lamoree Wappinger Falls N.Y. Kurtz; Glenn Hoskins Hyde Park N.Y. Smith; Charles Harry Poughkeepsie N.Y. Wolff
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-06-28
Filing date: 1972-06-21
Publication date: 1987-07-09
Also published as: DE2230119A1; FR2144222A5; US3723975A; GB1360566A; JPS5244495B1

Description

Die Erfindung betrifft eine Einrichtung zur überwa-

chung des Auftretens von Ereignissen nach dem Oberbegriff des Hauptanspruchs,

In der Vergangenheit hat sich die Notwendigkeit gezeigt, Ereignisse zeitlich zu erfassen und überfällige Ereignisse bei der Operation von datenverarbeitenden Einrichtungen zu isolieren. In einem bekannten Rechnersystem wird beispielsweise ein Intervallzeitgeber verwendet, der über das Programm dem Programmierer zur Verfügung steht und beispielsweise das Einfügen einer bestimmten zeitlichen Länge in diesen Intervallzeitgeber an einer Stelle in dem Programm ermöglicht, an der es wünschenswert ist, dieses bezüglich der Bildung unendlicher Schleifen zu überwachen. Das Ergebnis eines solchen Intervallzeitgebers besteht darin, daß das Programm zu einer Abschlußroutine geführt wird, wenn die Zeitvorgabe vor der vollständigen Durchführung der Schleife verbraucht ist Darüber hinaus warden beispielsweise auch durch Schaltkreise realisierte Zeitgeber für besondere Zwecke entwickelt, wie beispielsweise die Zeitgabe einer Benutzungsperiode für jeden Kunden in einem Teilnehmerrechensystem oder, um zu verhindern, daß das System festläuft, während es auf eine bestimmte Eingangsoperation wartet
So ist beispielsweise in der US-PS 35 18 633 eine Vorrichtung beschrieben, die grundsätzlich die Zeit zählt, die von einem spezielllen Benutzer in einem Teilnehmerrechensystem verbraucht wird, wobei sie aber nicht für die Feststellung von Ereignissen geeignet ist Einrichtungen, mit denen das £->ftreten bestimmter Ereignisse in Rechnern innerhalb bestimmter Zeitgrenzen überwacht und bei Fehlen des Ereignisses ein Warnsignal ausgelöst wird, sind beispielsweise aus der Veröffentlichung »The Bell Systems Technical Journal«, Sept. 1964, Seiten 2005 bis 2009 oder aus der US-Patentschrift 35 66 368 bekannt; diese Einrichtungen sind jedoch für speziellle Anwendungszwecke konzipiert und auf die Überwachung eines einzigen Ereignisses beschränkt
Die vorliegende Erfindung stellt sich daher die

so Aufgabe, eine Einrichtung zur Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte anzugeben, die es mit geringem Schaltungsaufwand erlaubt, eine Vielzahl voneinander unabhängiger Ereignisse aus mehreren Ereignisquellen zu überwachen, wobei jedem Ereignis ein individueller Zeitabschnitt zugeteilt werden kann.

Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete Erfindung gelöst; Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

M Die vorliegende Einrichtung verwendet einen zyklisch arbeitenden Speichef, in den nach Anforderung durch die Ereignisquelle eine Identifikation des zu überwachenden Ereignisses und der zugeordnete Zeitabschnitt eingetragen werden; beim zyklischen Auslesen des Speichers wird festgestellt, welche Ereignisse Überfällig sind und an die betreffende Ereignisquelle ein Warnsignal abgegeben.
Durch die Erfindung wird in sehr vorteilhafter Weise

eine Möglichkeit geschaffen, überfällige Ereignisse sowohl von der Schaltungssejte wie auch der Programmsejte festzustellen.

Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispieles näher beschrieben.

Es zeigt

F i g. 1 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

F i g, 2 ein Blockschaltbild der logischen Schaltungen, die für den Betrieb des Detektors für überfällige Ereignisse notwendig sind,

Fig.3 bis 7 Ablaufdiagramme zur Darstellung der sequentiellen Operation des Detektors bei der Durchführung seiner verschiedenen Funktionen,

F i g. 8 ein Blockschaltbild einer logischen Schaltung, die mit dem Impulsgenerator verbunden ist und

Fig.9 ein Blockschaltbild des Vergleichers, der im Zusammenhang mit der Einrichtung gemäß der Erfindung verwendet werden kann.

Ein bevorzugtes Ausführungsbeispiel der Erfindung ist in F i g. 1 dargestellt Sie zeigt als Speiche, medium eine Anordnung von Feldeffekttransistoren (FET), die man sich als eine magnetische Trommel mit mehreren Zeilen oder räumlichen Schlitzen vorstellen kann, die für die Datenspeicherung vorgesehen sind. Die »FET-Trommel« kann man sich ferner so vorstellen, als habe sie eine Lesestation, an der die Information auf der Trommel verfügbar gemacht werden kann und als habe sie eine Schreibstation, an der Daten auf die Trommel geschrieben werden können. Aufeinanderfolgende Schlitze oder Informationsabschnitte können unter die Lese- und Schreibstation gebracht werden, indem die Trommel periodisch schrittweise weitergeschaltet wird

Das in Fig.] dargestellte Ausführungsbeispiel zeigt ein Eingangsregister (I-REG) 10, das die Information über die ubertragungstore 11 von entweder einer Schaltungsschnittstelle 12 oder einer Programmschnittstelle 13 über zweiseitige Datensammelschienen empfangt. Die logischen Schaltungen, die die Operation der Übertragungstore 11 steuern, sowie alle übrigen Steuerfunktionen im Gegenstand der Erfindung ausführen, sind in F i g. 1 als Blöcke 14 und 14a dargestellt, die ferner als OED-Steuerung bezeichnet sind. Eine spezielle Schaltung dieser OED-Steuerung ist in F i g. 2 dargestellt und wird noch später erläutert werden. Bezüglich des Eingangsregisters 10 ist festzustellen, daß die Ereignis-Identifizierungsinformation (EREIGN. ID) sowie die Schaltkreis- und Folgedatenbits (H- und S-Bits) über die Übertragangstore 15 mit den entsprechenden Feldern im Schreibregister (W-REG) 16 verbunden lind. Das Delta-Zeitfeld (AT)des Ausgangsregisters wird zu dem Addierer 17 übertragen, in dem die Addition der Deltazeit mit der augenblicklichen Taktzeit vorgenommen werden kann. Dieser Wert wird dann in das Schreibregister 16 eingegeben. Zu einer bestimmten Zeit wird die Information des Schreibregisters 16 über die Übertragungstore 18 in das Speichermedium 19 übertragen. Bei der speziellen Ausführung, die in F i g. 1 dargestellt ist, ist das Speichermedium 19 eine »FET-Trommel« (dargestellt in schematischer Form), die aufeinanderfolgende Zeitabschnitte besitzt, die sich längs ihrer Oberfläche befinden. Die Schreibstation 20 der Trommel ist mit den Übertragungstoren 18 verbunden, während die Lesestation 21 zu einem Vergleicher 22 führt. Die Trommel 19 wird periodisch schrittweise weitergeschaltet, so daß sich zu jedem gegebenen Zeitpunkt ein Informationsabschnitt an der Lesestation 2t für die Übertragung der Zeitinformation zu dem Vergleicher 22 befindet, wo dieser Wert mit der tatsächlichen Taktzeit des Taktgebers 23 verglichen wird. Entsprechend werden Ereignis-ID- und H-Bit-Information für Aufgaben verglichen, die noch erläutert werden. Die Übertragungstore 24 sind vorgesehen, um festgestellte überfällige Ereignisse vom Vergleicher zu dem Ergebnisregister (E-REG) 25 zu übertragen. Schließlich sind die

ίο Übertragungstore 26 vorgesehen, um die Überfälligkeitsinformation zurück an die Schaltungs- oder Programmfrager zu übertragen.

Eine ausführliche Beschreibung der Speicherung der Ereignisse auf der Trommel 19 und das Wiederlöschen

is wird im Zusammenhang mit den logischen Ablaufdiagrammen in den F i g, 3 bis 5 in Verbindung mit F i g. 1 vorgenommen. Wie F i g. 3 im Block 100 angibt, wird zu Beginn eine Anforderung über die Schaltungs- oder Programmschnittstelle empfangen, um entweder ein Zeitintervall für ein bestimmtes Ereignis in der Einrichtung zu speichern oder die Information für ein vorher gespeichertes Ereignis wieder zu loschen, da das Ereignis auftrat, ohne überfällig geworden zu sein. Wenn eine derartige Anforderung empfangen wird, besteht der erste Schritt darin, das »Belegt«-Bit (B-Bit) im I-REG abzufragen, um den Status dieses Registers sicherzustellen. Wenn das B-Bit nicht vorhanden ist, wodurch angezeigt wird, daß das I-REG verfügbar ist, wird die OED-Steuerung sicherstellen, ob die Anforderung von der Schaltung oder vom Programm stammt, wie an der Stelle 102 im Ablaufdiagramm der Fig.3 angegeben ist Wenn die Anforderung von der Schaltung kommt, wird die Schaltungssammelschiene auf das I-REG geschaltet, das Schaltungsbit (Η-Bit) des I-REG eingestellt wie an der Stelle 103 dargestellt ist, und der Schaltungsanforderer freigegeben. Wäre die Anforderung vom Programm ausgegangen, wäre die Programmsammeischiene auf das I-REG durchgeschaltet worden, das Η-Bit gelöscht und der Programmanforderer freigegeben worden, wie es an den Stellen 105 und 106 des Ablaufdiagramms dargestellt ist Gleichzeitig mit diesen Aktionen setzt die OED-Steuerung das B-Bit des Eingangsregisters an der Stelle 107 und stellt bei 108 fest, ob die Anforderung eine Lösch- oder Speicheroperation betrifft. Wenn eine Löschoperction angezeigt wird, dann wird das Folgebit (S-BH) für das Eingangsregister an der Stelle 109 gesetzt

An dieser Stelle der Operation wurde die ankommende Anforderung in dem Eingangsregister protokolliert und zwar mit der entsprechenden Information, die in der H-Bitstelle, S-Bitstelle und B-Bitstelle von der OED-Steuerung gespeichert wird, wodurch angegeben wird, daß die Anforderung das Löschen oder Speichern, die Schaltung oder das Programm betrifft und daß das Eingangsregister nun belegt ist. Die Operation wird, wie F i g. 4 zeigt, mit dem Schreibregister fortgeseizt, dessen B-Bit an der Stelle UO abgefragt wird, um die Verfügbarkeit dieses Schreibregisters 16 sicherzustellen. Wenn das Rp»ister verfügbar ist, wird sein B-Bit eingestellt und die Ereignis-ID und die H- und S-Bits über die Übefträpngstöre IS vom Eingangsregister 10 zu dem Schreibregister 16 übertragen, wie es im Ablaufdiagramm an den Stellen 111 und 112 angegeben ist. Als nächstes wird das S-Bit des Eingangsregisters 10 abgefragt, wie bei 113 angedeutet, um festzustellen, ob eine Läschoperation angezeigt ist. Wenn dieses der Fall ist, wird das B-Bit des Eingangsregisters 10, das H- und S-Bit an der Stelle 114 zurückgesetzt und die Operation

fortgesetzt. Wenn jedoch eine Speicheroperation angezeigt ist, dann wird das bezeichnete Zeitintervall vom Eingangsregister 10 zu dem Addierer übertragen, was bei 115 im Ablaufdiagramm angegeben ist. Die Taktzeit wird ebenfalls zu dem Addierer übertragen, was im Ablaufdiagramm an der Stelle 116 angegeben ist. Die beiden zuletzt genannten Größen werden, wie an der Stelle 117 angegeben ist, addiert. Wenn dieser Vorgang beendet ist, wird das Resultat in das Zeitfeld des Schreibregisters 16 übertragen, was im Ablaufdiagramm an der Stelle 118 angegeben ist. Wenn diese Folge eingeschlagen worden wäre, dann würde nun bezüglich des Eingaberegisters das B-Bit, das Η-Bit und das S-Bit nun zurückgestellt werden und die Operation würde so fortfahren, wie es in F i g. 5 dargestellt ist.

An dieser Stelle wird wieder eine Abfrage durchgeführt, um festzustellen, ob die Anforderung das Speichern oder Löschen betrifft, wie es an der Stelle 119 im Ahlaufdiagramm anacaeben ist. Wenn Hip AnfnrHe·- rung das Speichern der Information betrifft, die sich nun in dem Schreibregister 16 befindet, dann fährt die OED-Steuerung damit fort, das Lesekopf-U-Bit abzufragen, ob der spezielle Speicherabschnitt der Trommel 19, der dann an dem Lesekopf 21 erscheint, verwendbar ist oder nicht. Wenn ein verwendbarerer Abschnitt gefunden wird und wenn dieser in die Schreibposition 20 weitergeschaltet wird, dann wird die Information des Schreibregisters 16 zu dem Schreibkopf durchgeschaltet und, wie das Ablaufdiagramm bei 121 zeigt, auf die »FET-Trommel« geschrieben. Das B-Bit des Schreibregisters wird dann, wie angegeben, zurückgesetzt.

Wäre die Anforderung als Löschanforderung identifiziert worden, dann wäre die Information in dem Informationsabschnitt auf der »FET-Trommel« am Lesekopf 21 mit der Information im Schreibregister verglichen worden (vgl. 123 in F i g. 5). Die Trommel 19 würde dann weitergeschaltet, bis das entsprechende Ereignis-ID-Feld und die Η-Information gefunden wäre (124; Fig. 5). nachdem das Lesestations-U-Bit geprüft worden wäre, um sicherzustellen, daß es zurückgesetzt ist (vgl. 125, F i g. 5). Diese zuletzt genannte Aktion stellt sicher, daß identische Ereignis-ID- und H-Bit-Informaiiuii von iwci vuiiictgciiciiucn SpciLMcrariiuidctuMgcn keinen Fehler verursachen. Die Löschanforderung wird berücksichtigt, wenn das U-Bit für den Informationsabschnitt als zurückgesetzt festgestellt wird (125; Fig. 3) und dann eingestellt (126; Fig. 5). wodurch der OED-Steuerung in aufeinanderfolgenden Operationen angegeben wird, daß der Informationsabschnitt verwendbarist.

Im folgenden wird nun die logische Operation der Einrichtung besctirieben, die überfällige Ereignisse feststellt, die auf der Trommel 19 protokolliert sind. Diese werden auch für die Schaltung oder das Programm verfügbar gemacht Das logische Flußdiagramm ist in Fig.6 dargestellt und die 7ugehörige logische Schaltung in den F i g. 8 und 9. Der Impulsgenerator 150 bildet einen Teil der OED-Steuerung und liefert Impulse an einen Zähler 151 (Fig. 8). der als höchsten Wert die Zahl der in der elektronischen Trommel 19 vorhandenen Informationsabschnitte aufnehmen kann. Für jeden Impuls stellt die OED-Steuerung fest, ob der Inhalt des Zählers 0 ist Ist dies der Fall, wird der Takt weitergeschaltet und der Zähler auf die Maximalzahl der Informationsabschnitte der Trommel eingestellt Diese Operationen sind im Ablaufdiagramm in Fig.6 an den Stellen 152 und 153 dargestellt Beim nächsten Impuls zeigt die Abfrage des Zählers an. daß sein Inhalt nun nicht mehr gleich 0 ist. Daher wird die »FET-Trommel« um einen Informationsabschnitt weitergeschaltet, um neue Information unter den Lesekopf zu bringen. Das Zeitfeld dieses lnformationsabschnittes wird mit der Taktzeit verglichen (157; Fig.6) und wenn die festgestellten Zeitwerte gleich sind, dann wurde ein überfälliges Ereignis festgestellt und zwar so lange, wie das U-Bit (158; Fig.6) angibt, daß dieser Abschnitt tatsächlich verwendet wurde. Als

in nächstes wird das B-Bit des Ergebnisregisters 25 abgefragt und wenn dieses angibt, daß dieses Ergebnisregister 25 frei ist, dann werden die Überzählige-Ereignis-ID und das Η-Bit in das Ereignisregister durchgeschaltet (159; Fig. 6). Wenn das überfällige Ereignis die

ii Schaltung betrifft, dann wird der Schaltung diese Tatsache als das Vorliegen eines überfälligen Ereignisses in dem Ereignisregister mitgeteilt. Wenn das Ereignis das Programm betrifft, dann wird das Programm davon iinterrrichtet. Für den Fall, daß das B-Bit im Ereignisregister gesetzt war, dann wird das Anpassungsbit (MBit) für diesen Informationsabschnitt als »I« eingeschrieben (160; Fig.6) und wenn dieser Informationsabschnitt beim nächsten Mal am Lesekopf erscheint, wird dieses M-Bit geprüft (156; F i g. 6). Diese

>i Information gibt der OED-Steuerung an, daß ein überfälliges Ereignis zuvor festgestellt, aber noch nicht in das Ereignisregister 25 für die Rückübertragung zu der Scbiltung oder dem Programm eingeschrieben wurde, weil das Register zu dieser Zeit belegt war. Es

in wird dann sofort eine Anfrage bezüglich des Zustandes des Lesestations-U-Bits und des B-Bits im Ereignisregister vorgenommen, um festzustellen, ob das Ereignisregister nun für die Aufnahme der Information aus dem Lesekopf verfügbar ist Wenn sich ein überfälliges

i> Ereignis im Ergebnisregister 25 befindet, dann wird ein Signal zu der Schaltung oder dem Programm ausgesendet (161; Fi g. 6), und die Einheit wartet auf das Auslesen einer Anforderung.

Das Auslesen des überfälligen Ereignisses zu einem

4" Anforde er, sei es nun die Schaltung oder das Programm, ist in dem logischen Ablaufdiagramm in F i g. 7 dargestellt. Dieses logische Ablaufdiagramm criäuici . bier) bereits ncilm. Die iugiM.iicn Siilaiiuiigcn hierfür befinden sich in der OED-Steuerung und sie

Ji werden im folgenden unter Bezugnahme auf die F i g. 2 beschrieben.

Die logischen Schaltungen, die in der OED-Steuerung zur Durchführung der logischen Funktionen verwendet werden können, die im Zusammenhang mit den

in verschiedenen logischen Ablaufdiagrammen beschrieben wurden, sind in einer bevorzugten Ausführungs^form in den F i g. 2. 8 und 9 dargestellt F i g. 8 wurde bereits kurz erläutert: sie zeigt den Impulsgenerator 150. der periodische Impulse zur Weiterschaltung des Taktge-

5ΐ bers und zur Weiterschaltung der Trommel liefert und die Information abtastet die sich augenblicklich im Lesekopf 21 der Trommel 19 befindet Diese Information wird, wie bereits erwähnt, von dem Vergleicher 22 benutzt. Es ist festzustellen, daß die Leitung 200 in

!-ο F i g. 8 nur dann ein Signal führt, wenn sich der Zähler 151 in seiner O-Stellung befindet Es ist weiter zu erwähnen, daß der Taktgeber 23 zu dieser Zeit über die Leitung 204 weitergeschaltet wird, während die Trommel- und die Vergleichs-(Abtast-)Operation we-

h5 gen des Inverters 201 übersprungen wird. Weiter ist festzustellen, daß jeder Impuls, der den Taktgeber weiterschaltet auch den Zähler auf seinen Maximalwert η einstellt während alle übrigen Impulse den Inhalt des

Zählers um I vermindern.

Die Logikschaltung, die den Vergleicher mit Triggerimpulsen steuert, die von dem Impulsgenerator über die Leitung 202 empfangen werden, ist in F i g. 9 dargestellt. Das Zeitfeld, das sich im Augenblick des Abtastimpulsempfangs unter dem Lesekopf befindet, wird mit dem Taktgeber verglichen. Wenn eine Übereinstimmung festges'v'lt wird, wird ein Impuls erzeugt, der angibt, daß ein überfälliges Ereignis über die Leitung 247 festgestellt wurde. Diese Leitung 247 führt zu geeigneten Elementen in der OED-Steuerupf in F i g. 2. Der Rest des Vergleichers wird für die Löschoperation verwendet. Diese fordert den Vergleich des Ereignis-ID-Feldes und des Η-Bits des Informationsabschnittes, der sich unter dem Lesekopf befindet, mit dem Ereignis-ID-Feld und dem Η-Bit im Schreibregister 16, um eine Übereinstimmung bei Löschungsvorgängen festzustellen. Wenn diese festgestellt wird, wird über die Leitung 272 ein Impuls zu geeigneten Elementen in der OED-Steuerung in F i g. 2 übertragen.

In F i g. 2 überträgt die ankommende Leitung 210 die Anforderungen des Programms, ein Ereignis zu speichern. In ähnlicher Weise überträgt die Leitung 2t 1 dieses Anforderungssignal von der Schaltung. In jedem Falle wird das Signal solange aufrechterhalten, bis das B-Bit des Eingangsregisters zurückgesetzt ist, wodurch angezeigt wird, daß das Eingangsregister verfügbar ist. die B-Bit-Information des Eingangsregisters wird über die Leitung 212 zu der OED-Steuerung übertragen. Wenn eine Anforderung des Programms auf der Leitung 210 vorliegt (Signal mit hohem Pegel), während die Leitungen 211 und 212 abgeschaltet sind (niedriger Signalpegel), dann ist die Bedingung für das UND-Tor 213 erfüllt, so daß dieses einen Ausgingsimpuls über die Leitung 214 über das ODER-Tor 215 liefert, um einen Torsteuerimpuls über die Leitung 216 zu übertragen, mit dessen Hilfe die Programmsammeischiene auf das Eingangsregister durchgeschaltet wird. Gleichzeitig oder mit einer entsprechenden Verzögerung wird über die Leitung 217 ein Impuls übertragen, um die Anforderung des Programms wieder abzuschalten. Wenn die Leitung 211 ein Signal führt und die Leitung UND-Tor 225 liefert. Die Leitung 226 führt das B-Bit des Schreibregisters. Wenn das Schreibregister verfügbar ist, dann ist das Signal auf der Leitung abgeschaltet. Die Leitung 227 liefert das S-Bit des Eingangsregisters, das für ein Speicherungsereignis ausgeschaltet ist. Diese Bedingungen erfordern die Erfordernisse des UND-Tores 225, das einen Ausgangsimpuls erzeugt, der über die Leitung 228 die Übertragungstore 15 in F i g. 1 öffnet, so daß die Delta-T-Zeit im Eingangsregister zu dem

ίο Addierer übertragen wird. Ferner werden die ID-, Η-Bit- und S-Bit-Information zu dem Schreibregister 16 übertragen und es wird über die Leitung 229 das B-Bit im Schreibregister gesetzt. Ferner wird über die Leitung 231 im Eingangsregister das B-Bit, das Η-Bit und das

is S-Bit zurückgesetzt. Schließlich wird das Ausgangssignal des UN D-Tores 225 auch auf die Leitung 266 übertragen, so daß es das Übertragungstor zwischen dem Taktgeber 23 und dem Addierer 17 (beide in Fig. 1) durchschaltet, wodurch die Taktzeitinformation

m zu dem Addierer gelangt. Die ankommende Leitung 233 führt ein Signal, wenn die Addition im Addierer 17 vollendet ist. Es schaltet die Übertragungstore durch, die sich zwischen dem Addierer 17 und dem Schreibregister 16 befinden. Die Leitung 234 wird

2i dagegen mit einem Signal beaufschlagt, wenn das U-Bit (Benutzungsbit) des Lesekopfes gesetzt ist, wodurch angegeben wird, daß der Informationsabschnitt verfügbar ist. diese Bedingungen genügen dem UND-Tor 232. daß es über die Leitung 235 ein Ausgangssignal erzeugt,

in das die Übertragungstore 18 (F i g. I) durchschaltet. Auf diese Weise wird die Information des Schreibregisters 16 zu dem Schreibkopf übertragen. Das genannte UND-Tor 232 überträgt das Ausgangssignal ferner auch auf die Leitung 236, um das B-Bit im Schreibregister 16

ü zu löschen. Die vorstehende Beschreibung der F i g. 2 dient der Erläuterung der Operationsfolge, die in der OED-Steuerung für die Speicherung eines Ereignisses der Schaltung oder des Programms in der »FET-Trommel« ablief. Als nächstes wird die Verarbeitung von Löschungsa'iforderungen beschrieben, die mit einer Programmanforderung beginnen, um ein Ereignis zu leschen, d; s auf einer ankorr.,r.cnden Leitung 237

UND-Tor 218 erfüllt, so daß dieses einen Ausgangsimpuls über die Leitung 219 und das Exklusiv-ODER-Tor 120 überträgt, um ebenfalls wieder einen Torsteuerimpuls zu liefern, der die Schaltungssammelschiene über die Leitung 221 auf das Eingangsregister durchschaltet. Das Ausgangssignal des Exklusiv-ODER-Tores 220 wird ferner über die Leitung 222 übertragen, um die Anforderung der Schaltung wieder abzuschalten.

Es sei an dieser Stelle erwähnt, daß, wenn die Leitungen 210 und 211 gleichzeitig ein Signal führen, die Anforderung der Schaltung über das UND-Tor 218 den Vorrang erhält da angenommen wird, daß die Operationen der Schaltung normalerweise in kürzerer Zeit ausgeführt werden als die Programmoperationen.

Wie bereits bezüglich der logischen Ablaufdiagramme erläutert wurde, ist es notwendig, das B-Bit des Eingangsregisters immer dann zu setzen, wenn Information von entweder der Schaltungs- oder Programmsammeischiene in das Eingangsregister durchgeschaltet wird. Daher sind die Leitungen 214 und 219 mit den Eingängen des ODER-Tores 223 verbunden, das über die Leitung 224 ein Ausgangssignal überträgt das das B-Bit des Eingangsregisters setzt

Wenn die Leitung 224 ein Signal führt dann tut es auch die Leitung 2i Z die auch ein Eingangssignal für das

C lipttailgW· -«.«J... ^UJ £.......... £... UU.... .U. »MI«.

/vnforderung der Schaltung, die auf der Leitung 238 empfangen wird. Es sei angenommen, Haß die Anforderung vom Programm her erfolgt; dam >t das UND-Tor 239 so lange durchgeschaltet, wie das Eingangsregister frei ist und außerdem keine Löschungsanforderung der Schaltung zu diesem Zeitpunkt

so vorliegt. Wenn das UND-Tor 239 durchgeschaltet ist. wird ein Ausgangsimpuls abgegeben, der über die Lei'ung 270 das S-Bit (Folge-Bit) im Eingangsregister 10 (Fig. 1) setzt.

Wenn die ankommende Anforderung zur Löschung

eines Ereignisses eine Schaltkreisforderung ist und wenn das Eingangsregister 10 verfügbar ist dann wird die Bedingung für das UND-Tor 240 erfüllt, das das Setzen des S-Bits über die Leitung 270 sowie das Setzen des B- und Η-Bits des Schreibregisters bewirkt. Als

w) nächstes wird die Bedingung für das UND-Tor 241 erfüllt wenn das B-Bit des Schreibregisters 16 angibt daß dieses Register frei ist Das B-Bit des Eingangsregisters 10 gibt an, daß dieses Register gefüllt ist, wohingegen das S-Bit dieses Registers angibt daß gerade eine Löschoperation verarbeitet wird. Unter diesen Bedingungen wird das Ausgangssignal auf die Leitungen 228, 229 und 231 abgegeben, um die im Eingangsregister 10 befindliche Operation zu dem

Schreibregister (6 zu überfragen, das B-Bit dieses Registers einstellen und die B-, H- und S-BiIs des Eingangsregisters 10 zu löschen.

Wenn das Ereignis eine Löschanforderung ist, dann wird das S-Bit des Schreibregisters 16 gleich I gesetzt, wodurch an die ankommende Leitung 242 ein Signal mit hohem Pegel angelegt wird. Wenn die Leitung 226, die das B-Bit des Schreibregisters repräsentiert, ein Signal mit hohem Pegel führt und wenn die Leitung 234, die das U-Bit des Lesekopfes repräsentiert, ebenfalls auf hohem Pegel liegt, und wenn die Leitung 244. die eine Information führt,die die Ereignis-1D und das Η-Bit des Informationsabschnittes am Lesekopf darstellt, gleich der Ereignis-ID und dem Η-Bit sind, die sich augenblicklich im Schreibregister befinden, dann sind alle Bedingungen für das UND-Tor 243 erfüllt. Daher wird über die Leitung 245 ein Ausgangssignal abgegeben, welches das U-Bit dieses Zeitabschnittes auf »I« setzt und so über die Leitung 236 das B-Bit des Schreibregisters 16 löscht. Auf diese Weise wird die Löschungsanforderung berücksichtigt.

Die ankommende Leitung 246 repräsentiert die Anpassungsbit-Information am Lesekopf und wenn dieses Bit gesetzt ist, dann gibt es an, daß das M-Bit bei einem vorhergehenden Vergleichsvorgang gesetzt wurde. Die ankommende Leitung 247 gibt an, daß die Taktzeit im Zeitfeld des Informationsabschnittes am Lesekopf entspricht. Wenn entweder die Leitung 246 oder 247 zusammen mit einem Impuls über die Leitung 248, der angibt, daß das E-Register verfügbar ist, ein entsprechendes Signal mit hohem Pegel führt, dann ist die Bedingung für das UND-Tor 280 erfüllt. Daher wird über die Leitung 249 ein Ausgangssignal abgegeben, um die Ereignis-ID in das Ergebnisregister 25 (E-REG) zu übertragen. Dieses Signal wird ferner über die Leitung 250 zum Setzen des B-Bits des Ergebnisregisters 25 übertragen.

Die Bedingung für UND-Tor 251 ist erfüllt, wenn das Zeitfeld und die Taktzeiten gleich sind und wenn das Ergebnisregister 25 nicht verfügbar ist. Wenn diese beiden Bedingungen erfüllt sind, wird ein Ausgangssignal über die Leitung 252 abgegeben, um das M-Bit zu 5CI/LCII (»i«). Auf diese Weise wird ein überfälliges Ereignis angezeigt, das später in das Ergebnisregister 25 übertragen werden muß.

Die Bedingung für das UND-Tor 253 ist erfüllt, wenn

das Ergebnisrepjster 23 besetzt ist und wenn das H-Bit dieses Registers gesetzt ist, was über die Leitung 254 gemeldet wird. Wenn diese Bedingungen erfüllt sind, wird aus Ausgangssignal über die Leitung 255 abgegeben, um der Schaltung anzugeben, daß ein überfälliges Ereignis festgestellt wurde, das sich nun im Ergebnisregister 25 befindet.

Die Bedingung für das UND-Tor 256 ist erfüllt, wenn das Η-Bit (Schaltungsbit) im Ergebnisregister 25

in zurückgestellt und das B-Bit in diesem Register gesetzt ist. Wenn diese Bedingung vorliegt, wird ein Ausgangssignal über die Leitung 257 übertragen, um dem Programm anzuzeigen, daß ein überfälliges Ereignis festgestellt wurde, das sich nun im Ergebnisregister 25

η befindet.

Wenn ein Programmereignis festgestellt wurde urd eine Anforderung vom Programm empfangen wurde, diese Information auszulesen, dann ist die Bedingung für Ha? Ι.ΙΝΠ-Τογ 25* erfüllt. Wenn dieser Zustand auftritt, wird ein Ausgangssignal über die Leitung 259 übertragen, um den Inhalt des Ereignisregisters auf die Programmsammelschiene durchzuschalten, um an das Programm eine Freigabe zu senden und um über die Leitung 260 das B-Bit des Ereignisregisters zu löschen.

2s Wenn dahingegen das festgestellte überfällige Ereignis von der Schaltung herrührt und wenn von der Schaltung eine Anforderung über die Leitung 262 empfangen wird, diese Information auszulesen, dann ist die Bedingung für das UND-Tor 261 erfüllt. In diesem

w Falle wird ein Ausgangssignal über die Leitung 263 übertragen, um den Inhalt des Ergebnisregisters 25 auf die Schaltungssammelschiene zu übertragen und um ferner das B-Bit dieses Registers zu löschen und zu der Schaltung eine Freigabe über die Leitung 264 zu

ii übertragen.

Es ist abschließend noch zu erwähnen, daß notwendigerweise entsprechende Verzögerungen in die verschiedenen Schaltungen einzubauen sind, so daß die Vorgänge der sequentiellen Logik in der beschriebenen Weise ablaufen. Derartige Verzögerungen und bis zu einem gewissen Grad auch der Ort, an dewi spezielle Verzögerungsschaltungen vorzusehen sind, hängen von den Parametern der Komponenten ab, die für die Realisierung der Erfindung verwendet wurden, waswegen sie auch nicht in den Zeichnungen dargestellt oder in der Beschreibung erläutert wurden.

Hierzu 8 Blatt Zeichnungen

Claims

Patfmtansprüche:

1. Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte und zur Abgabe eines Warnsignals bei Überschreitung des Zeitabschnitts, insbesondere für elektronische Datenverarbeitungsanlagen, dadurch gekennzeichnet, daß die Einrichtung an eine oder mehrere Erejgnisquellen angeschlossen ist, die jeweils eine Anforderung zur Überwachung eines bestimmten Ereignisses abgeben, daß in einem zyklisch betriebenen Speicher (19) eine Vielzahl von Speicherplätzen vorgesehen ist, in die jeweils die Identifizierung der Ereignisquelle und die Länge des Zeiltabschnittes, währenddessen ein Ereignis zu überwachen ist, eingetragen werden, daß beim Auftreten eines überwachten Ereignisses innerhalb des vorbestimmten Zeitabschnittes der zugehörige Speichereintrag gelöscht wird und daß Einrichtungen (22) zum Zeitvergleich beim zyklischen Auslesen des Speichers die Einträge ermitteln, deren Zeitabschnitt überschritten ist, um ein Warnsignal an die zugehörige Ereignisquelle abzugeben.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die jeweilige Ereignisquelle die Länge des verbestimmten Zeitabschnitts (Δ T) angibt, und daß Addiereinrichtiungen (17) vorgesehen sind, die diesen Wert mit dem aktuellen Wert eines Taktgebers ITS) addieren und in ein Schreibregister (16) des zyklisch arbeitenden Speichers geben.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die EreignisqueHen über ein gemeinsames Eingangsregister _v10) und ein gemeinsames Ergebnisregister (25) angeschlossen sind, um Angaben zur Identifizierung und zur Länge des vorbestimmten Zeitabschnitts abzugeben.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in den Einträgen des zyklisch arbeitenden Speichers (19) Kennzeichen zur identifizierung der Ereignisquelle (Η-Bit) vorgesehen sind.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß im Eingangsregister (10) Kennzeichen (S-Bit) für das Löschen des betreffenden Eintrags im zyklisch arbeitenden Speicher vorgesehen sind.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zur zyklischen Abfrage des Speichers ein dekrementierbarer Zähler (ISl, Fig.8) vorgesehen ist, der zu Beginn eines Abfragezyklus auf die maximale Anzahl der im zyklischen Speicher vorhandenen Einträge eingestellt wird und der unter Steuerung eines Oszillators (150) die zyklische Fortschaltung der Speicherplätze bewirkt.

7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß bei Feststellen eines überfälligen Ereignisses und belegtem Ergebnisregister (23) im Eintrag des zyklischen Speichers ein Indikatorbit (M-Bit) für überfällige Ereignisse gesetzt wird.

8. Einrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in den Einträgen des zyklischen Speichers ein Indikatorbit (U- Bit) für einen verwendbaren Eintrag vorgesehen ist.

9. Einrichtung nach einem der Ansprüche 1 bis 8,

dadurch gekennzeiqhnet, daß in einer elektronischen Datenverarbeitungsanlage als Ereignisquellen deren Schaltkreise einerseits und deren Programme andererseits dienen.