DE2225652A1 - Verfahren und Einrichtung zur Codie rung und Decodierung von Videosignalen - Google Patents

Description

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin: SZ 971 001

Verfahren und Einrichtung zur Codierung und Decodierung von Videosignalen

Die Erfindung betrifft ein Verfahren und eine Einrichtung zur Codierung und Decodierung von Videosignalen.

Zur Codierung eines Videosignals/ das durch Rasterabtastung eines Bildes entstanden ist, braucht man im Prinzip 2 Bits pro Bildpunkt, wenn man 2ⁿ verschiedene Grautöne erhalten will, also z, B. 6 Bits pro Bildpunkt bei 64 Stufen. Es hat sich aber herausgestellt, daß bei der Codierung erhebliche Einsparung möglich ist, weil im Videosignal viel redundante oder irrelevante Information enthalten ist, die man für eine Widerherstellung des Bildes mit ausreichender Qualität nicht benötigt.

209851 /1056

Erstens sind die Bildpunkte innerhalb eines Bildes wie auch in zwei aufeinanderfolgenden Bildern statistisch nicht völlig voneinander unabhängig. Zweitens sind für den menschlichen Betrachter wegen der Eigenschaften des Auges und des Sehvorgangs gewisse BiIdveränderungen garnicht wahrnehmbar. Und drittens ist man bei vielen Anwendungen bereit, geringe Qualitätsyerminderungen bei der Bildwiedergabe in Kauf zu nehmen, wenn die wesentliche Information erhalten bleibt.

Eine Verminderung der im Durchschnitt pro Bildpunkt für die Codierung benötigte Anzahl von Bits ergibt erhebliche Einsparungen sowohl bei der Uebertragung als auch bei der Speicherung der codierten Video-Information. Deshalb sind schon verschiedene Verfahren zur Informations-Reduktion bei der Codierung vorgeschlagen worden.

Bei einem bekannt gewordenen Verfahren wird die Information eines ganzen Bildes gespeichert, und es wird für einen Bildpunkt nur dann eine Angabe gemacht und codiert, wenn er in zwei aufeinanderfolgenden Bildern einen Ilelligkeit.sunterschied aufweist, der einen festgesetzten Wert überschreitet. Mit einem solchen Verfahren benötigt man nur noch etwa ein Bit pro Bildpunkt. Dies scheint

sz9-7i-ooi - ; - 2 - Fbad original

209851/1056

das erreichbare Minimum zu sein ; jedoch ist der technische Aufwand sehr gross und für eine breitgestreute Anwendung nicht vertretbar.

Andere bekannt gewordene Verfahren gehen von der Tatsache aus, dass die meisten Bilder einerseits grosse Bereiche geringer Helligkeitsunterschiede (helle, dunkle Flächen) und andererseits begrenzte Bereiche mit Helligkeitssprüngen (Kanten zwischen Hell und Dunkel) enthalten. Für diese beiden Informationsarten kann man zwei untex'schiedliche Codierungen verwenden.

Im U.S.A. Patent Nr. 3. 071. 727 wurde vorgeschlagen, die Bildpunkte in Bereichen geringer Aenderungen durch 8-Bit-PCM-Wörter zu codieren, und an den Uebergängen 4-Bit-Differenz-PCM-Codierung zu verwenden. Zu jedem Codewort von 8 Bits bzw. 2x4 Bits wird ein zusätzliches Kennzeichenbit benötigt, um die Codierungsart anzugeben. Dieses Verfahren erfordert eine relativ grosse Bitzahl pro Bildpunkt, besonders dann, wenn die "flachen" Partien den grösseren Teil der Bilder ausmachen.

Das U.S.A. Patent Nr. 3. 403. 226 beschreibt ein Verfahren, bei dem die Abtastpunkte in Gruppen behandelt werden. Ein Wert jeder Gruppe wird durch ein 8-Bit-PCM-Wort codiert, die übrigen werden

209851/1056 SZ9-71-001 -3- . BADORlGlNAt

in 4-Bit-Differenz-PCM dargestellt. Dem voll codierten Wert jeder Gruppe muss eine Positionsangabe in codierter Form hinzugefügt werden, wodurch die erforderliche Bitzahl erhöht wird. Ausserdem müssen die Abtastwerte für jeweils eine ganze Gruppe von Bildpunkten gespeichert und gemeinsam ausgewertet werden.

Schliesslich wurde noch ein Codierverfahren mit zwei Betriebsarten in dem Artikel "Stop-Scan Edge Detection System for Interplanetary Television Transmission" von W. K. Pratt beschrieben, veröffentlicht im Konferenzbericht "IRE National Symposium on Space Electronics &. Telemetry, 1962" (Paper 43). Bei diesem Verfahren werden die Kanten, d. h. Sprünge in der Intensität, durch zwei Codeangaben dargestellt : 3 Bits für die Amplitude (Differenz-PCM), und 4 Bits für die Position des Uebergangs. Im übrigen wird die gesamte Bildinformation nach Ausfilterung der höherfrequenten Anteile der Uebergänge durch Deltamodulation codiert. Ein Nachteil dieses Verfahrens ist die erforderliche Behandlung der Signale auf zwei getrennten Wegen. Die Bildinformation muss zweimal abgetastet werden, oder sie muss nach der ersten Auswertung bis zur zweiten Auswertung gespeichert werden. Im Empfänger muss das Videosignal wieder aus zwei Bestandteilen zusammengesetzt werden. Ein weiterer Nachteil ist, dass für die Uebergänge neben der Amplitudeninformation noch die Bitposition angegeben werden muss, wofür immerhin je 4 Bits erforderlich sind. ₂„_9851/10s6

original

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Codierverfahren für Videoinformation anzugeben, das möglichst . wenig Biniirinformation pro Bildpunkt erfordert. Dies soll einmal erreicht werden durch die Kombination zweier besonders geeigneter Codierungsarten, ausserdem dadurch, dass möglichst wenige Steueroder Hilfsbits verwendet werden, die ja keine eigentliche Bildinformation übertragen. Ausserdem soll sich dieses Verfahren* mit einer einfachen Schaltungsanordnung und möglichst wenig Hilfsspeicher-Kapazität durchführen lassen.

Diese Forderungen werden erfüllt durch ein Verfahren zur Codierung und Decodierung von Videosignalen, welches dadurch gekennzeichnet ist, dass die Codierung abhängig vom Amplitudenverlauf abwechselnd entweder durch Delta-Modulation oder durch Differenz-Puls codemodulation erfolgt, wobei zur Kennzeichnung der Uebergänge von einer Codierungsart zur anderen jeweils Code-Bitgruppen benutzt werden, die selbst auch Videosignal-Differenzwerte darstellen.

SZ9-71-001 - 5 -

209851/1056

Dieses Verfahren hat den Vorteil, dass vor der Codierung keine Vorbehandlung odor Aufspaltung des Videosignals und demnach auch keine Speicherung erforderlich ist. Die Codierung erfolgt fortlaufend in Echtzeit, und es entsteht ein kontinuierlicher Bitstrom, aus dem mit geringer Zeitverschiebung in einem sehr einfach aufgebauten Decodierer das Videosignal wieder rekonstruiert werden kann.

Ein Ausführungsbeippiel der Ei-firidung wird im folgenden Text anhand von Zeichnungen beschrieben. Es zeigen :

Fig. 1 Schema der Delta-Codierung mit dreifacher Abtastfrequenz und Majoritätsauswahl zur Reduzierung der Anzahl zu über-,

tragender Bits ;
Fig. 2 Schema der Majoritätsauswahl und der Bit-Rekonstruktion

bei einer Delta-Codierung gemäss Fig. 1 ; Fig. 3 Quantisierungs-Keimlinie für DPCM mit unterschiedlichen

Abständen der Quantisierungs-Stufen ; Fig. 4 Beispiel eines Videosignal-Intervalls mit Codierung durch zwei verschiedene Code-Arten samt Umschaltung zwischen den Betriebsarten ;

SZ9-71-001 - 6 -

BAD ORIGINAL ' 209851/1056

Fig. 5 Schema des Einsetzens von Markierbits zur Unterscheidung an sich gleicher Bitfolgen ;

Fig. 6A Blockschaltbild eines Codierers und eines Decodierers zur und 6B

Durchführung des erfindungsgemässen Verfahrens ;

Fig. 6C eine Vorausschau-SchaHungsanordnung für den Codierer von Fig. 6A zur Verhinderung von Kantenflimmern ;

Fig. 7A Blockschaltbild der Auswertungseinheiten für einen Codierer und 7B

und Decodierer gemäss Fig. 6A und 6B.

Das Prinzip des erfindungsgemässen Verfahrens beseht darin, das
Videosignal je nach seinem Amplitudenverlauf abwechselnd entweder durch Delta-Modulation oder durch Differenz-Puls code-Modulation im folgenden DPCM genannt - zu codieren, wobei der Uebergang zur DPCM-Codierung durch das Auftreten bestimmter Kombinationen von Delta-Bits gekennzeichnet wird, während der Uebergaug zur Delta-Codierung durch bestimmte Paare von DPCM-Codewörtern angezeigt wird. Es werden keine besonderen Positionsangaben benötigt, um
die Uebergangsstellen zu kennzeichnen,

Delta- Codie rung

Die Delta-Codierung der Signalintervalle geringer Amplitudenänderung wird nach einem besonderen Schema vorgenommen, das in Fig. 1 und Fig. 2 dargestellt ist. Es wird davon ausgegangen, dass das Signal, welches digitalisiert werden soll, mindestens mit der Nyquist-Frequenz

209851/1056 . ■' ' ,

BAD

i * 2 f abgelastet werden muss, wobei f die zu übertragende
Grenzfrequenz des Videosignals ist.

Im hier beschriebenen Codierverfahren wird für die Delta-Codierung jedoch mit der dreifachen Nyquist-Frequenz, also 3 f , abgetastet,

Pro Nyquistintervall fallen deshalb drei Delta-Bits an, wie dies
in Zeilen IA und IB von Fig. 1 zu sehen ist. Von jeder 3-Bit-Gruppe wird aber im allgemeinen nur ein Bit übertragen, das dem Bit entspricht, welches in der Dreiergruppe die Majorität hatte. Zeile IB zeigt die unkomprimierte, Zeile IC die komprimierte Codierung.
Für die Uebertragung ist also trotz der Abtastrate von 3 f nur
die Bitrate f erforderlich. Auf der Empfänge rs exte wird schematSsch aus jeder "l" die Bitgruppe "101" rekonstruiert, und aus jeder ¹¹O¹¹ die Bitgruppe "010", Hieraus wird durch Addition bzw. Subtraktion des Amplitudenquantums q das Signal wiederhergestellt. Die durch die schematische Dekompression entstehenden Fehler sind, wie in Zeilen ID und IE zu sehen ist, nur geringfügig.

Das vollständige Schema für die Kompression der Delta-'Codierung auf der Senderseite (Codierer) und für die Bekonstruktion auf der. Empfängerseite (Decodierer) ist in der Tabelle in Fig. 2 dargestellt. Die beiden letzten Zeilen dieser Tabelle enthalten die Ausnahme-

SZ9-71-001 - 8 -

209851/1056

fälle, in denen keine Kompression, d. h. Majoritätsauswahl
erfolgt, weil in diesen beiden Fällen die unkomprimiei'ten Delta-Bits als Dreiergruppe zur Kennzeichnung einer Umschaltung von Delta- auf DPCM-Codierung benutzt werden.

Es wird angenommen, dass in den Fällen, wo dreimal !untereinander ein Delta-Schritt in gleicher Richtung (positiv oder negativ) notwendig ist, ein weiterer steiler Amplitudenanstieg bzw. -abfall bevorsteht, für den die DPCM-Codierung besser geeignet ist als die Delta-Codierung. Deshalb erfolgt an diesen Stellen eine Umschaltung. Dieser Vorgang wird noch im Zusammenhang mit Fig. beschrieben.

DPCM-Codierung

Für die DPCM-Codierung werden die Amplitudendifferenzen nur mit der einfachen Abtastfrequenz f abgetastet. Jeder Differenzwert wird durch ein 3-Bit-Codewort dargestellt, so dass also acht
verschiedene Werte dargestellt werden können.

Eine mögliche Quantisierungskennlinie für die DPCM-Codierung ist in Fig. 3 gezeigt. Die Nichtlinearität der Kennlinie (grössere Abstände der Quantisierungsstufen bei höheren Differenzwerten)

SZ9-71-001 - 9 -

— 209851/1056 '

BAD ORfGfNAL

nutzt die von der Amplitudendifferenz abhängige Fehlertoleranz des Auges aus, um den Bereich der Codierung bei gleicher Bitanzahl zu vergrössern.

In Fig. 3 ist auch die Quantisierungskennlinie für Delta-Codierung eingetragen, die im Abstand +q bzw. -q zur Abszisse verläuft (Quantisierungsschritt nur abhängig vom Vorzeichen , unabhängig vom Absolutwert des Differenzsignals).

Die günstigsten Werte für die Quantisierungsstufen in DPCM werden am besten empirisch ermittelt. Sie können evtl. am Codierer variabel einstellbar gemacht werden. Der kleinste DPCM-Wert könnte statt 2q z. B. auch 1, 5 q oder 3 q sein.

Codierungsbeispiel mit Umschaltung zwischen zwei Codierungsarten. In Fig. 4 ist an einem Beispiel gezeigt, wie ein Signahntervall nach dem erfindungsgemässen Verfahren codiert wird. Die stetig verlaufende Kurve stellt das Original-Videosignal dar, die Treppenkurve das aus den codierten Werten rekonstruierte Signai. Die Differenz zwischen der Treppenkurve und der stetigen Kurve ist das jeweils zu codierende Differenzsignal. Zeile A zeigt die umkomprimierten Delta-Bits, Zeile B die zur Uebertragung gelangenden Code-Bits (Delta) bzw. Code-Wörter (DPCM).

- ? ■ SZ9-71-O01 tnaoiOtf «nee BAD ORIGINAL

2098 J°I7 1 056

Links in Zeile A sind zwei Gruppen ungleicher Delta-Bits zu sehen, die durch Abtastung mit 3 f entstellen, und von denen - wie in Fig. 2 gezeigt - je ein Majoritütsbit ausgewählt wird. Dann beginnt der steile Anstieg des Videosignals, wodurch sich die Delta-Bitgruppe "¹IIl" ergibt. Diese Gruppe wird nicht komprimiert, sondern unverändert übertragen, bewirkt aber eine Umschaltung zur DPCM-Codierung. Die Umschaltfunktion ist durch die Doppelstriche am Kästchen dieser Bitgruppe in Zeile B angedeutet. Von dieser Stelle an wird mit einfacher Frequenz f abgetastet, deshalb ist die Schrittweite von da an dreimal so gross. In jedem Abtastzeitpunkt wird der Differenzwert entsprechend der Kennlinie der Fig. durch 3 Bits codiert (je ein Kästchen in Zeile B).

Rückschaltung von der DPCM- zur Delta-Codierung : Wenn das Videosignal wieder in einen flachen Bereich übergeht, pendelt die aus den DPCM-Codewörtern rekonstruierte Treppen^ kurve hin und her {"Leerlauf" - wie bei der Delta-Codierung konstanter Amplitudenwerte). An dieser Stelle soll wieder zum Delta-Betrieb übergangen werden. Das Kennzeichen kann* entweder ein n-maliger Wechsel des Vorzeichens (erstes Bit jedes Codewortes) ohne Eücksicht auf den Amplitudenwert sein, oder ein einmaliger Wechsel des Vorzeichens, wobei das zweite Codewort

SZ9-71-001 - 11 -

209851/1056

2225852

den kleinsten DPCM-Wert darstellt. Die zweite Lösung ist für das Ausführungsbeispiel angenommen und in Fig. 4 gezeigt. Selbstverständlich sind noch weitere Varianten für die Kennzeichnung des Uebergangs möglich.

In Zeile B von Fig. 4 sind die beiden Codewörter, an denen der Uebergang zur anderen Betriebsart erkannt wird, mit Doppelstrichen versehen ("000" und "ill"). Nach dem Auftreten des zweiten dieser beiden Codewörter wird wieder im Delta-Betrieb codiert. Die Abtastung erfolgt also wieder mit dreifacher Frequenz

3 f , und aus je drei Delta-Bits wird das"Majoritätsbit zur Uebers

tragung ausgewählt, wie dies mit den drei Bitgruppen rechts in Zeile A und B gezeigt ist.

Zur Verdeutlichung seien die verschiedenen Abtastfrequenzen und Uebertragungscode-Bitraten hier nochmals gegenübergestellt : Bei Delta-Codierung erfolgt die Abtastung mit dreifacher Frequenz 3 f . Wegen der Majoritätsauswahl ist aber die Bitrate für den zu übertragenden Code nur.f .

Bei jDPCM-Codierung dagegen erfolgt die Abtastung mit einfacher Frequenz f . Da aber jedesmal drei Bits anfallen, ist die Bitrate für die zu übertragenden Codewörter 3 f .

• ε

SZ9-71-001

/3

Die eigentJiche Uebertragung erfolgt aber nicht mit zwei verschiedenen Bitraten, sondern mit einer konstanten mittleren Bitrate f . Deshalb wird ein Pufferspeicher benötigt. Dies wird weiter unten am Beispiel einer erfindungsgemässen Codiereinrichtung gezeigt.

Markierbits

Aus einem im Codierer erzeugten Bitstrom, wie er in Zeile B von Fig. 4 dargestellt ist, kann ein Decodierer grundsätzlich erkennen, Wann ein Wechsel der Codierungsart (Betriebsart) erfolgen muss, damit die eintreffenden Binärzeichen richtig decodiert werden, können.

Es gibt jedoch Sonderfälle, die eine Zugabe von Hilfsbits oder Markierbits erforderlich machen, damit eine eindeutige Zuordnung möglich ist. Es können nämlich im Delta-Betrieb drei gleiche Bits im Bitstrom nicht nur dann auftauchen, wenn eine Umschaltung erfolgen soll (wenn also keine Kompression oder Majoritätsauswalil vorgenommen wurde).; es ist auch möglich,, dass im komprimierten Delta-Bitstrom dreimal hintereinander das gleiche Bit erscheint. So kann z. B. aus der unkomprimierteri Bitfolge ¹IOI¹IOl¹OIl¹ die komprimierte Bitfolge ¹I¹I¹I¹ entstehen, die aber keinesfalls eine Umschaltung auf DPCM-Codierung veranlassen soll.

SZ9-71-001 - 13 -

209851/1066 ·

4 · J

AH

Diese beiden verschiedenen Situationen, in denen im Delta-Betrieb drei gleiche Binärzeichen aufeinanderfolgen, werden durch zusätzliche Markierbits unterschieden. Das Schema hierfür ist in Fig. 5 gezeigt.

Fig. 5A zeigt zwei Fälle, bei denen keine Umschaltung erfolgt, bei denen also der Delta-Betrieb beibehalten wird. Im komprimierten Delta-Code wird an drei gleiche Bits (die durch Majoritätsauswahl selber aus je 3 unkomprimierten Bits entstanden sind) je ein ungleiches Markierbit angehängt. Die Markierbits sind in der Zeichnung in Klammern gesetzt. Sie übertragen keine Video-Information und werden vom Decodierer einfach unterdrückt, nachdem sie bewirkt haben, dass die drei vorangehenden gleichen Bits durch je 3 Rekonstruktionsbits ersetzt werden, aber keine Betriebsartumsehaltung bewirken.

In Fig. 3B sind acht verschiedene Fälle dargestellt, in denen ein Uebergang vom Delta- zum DPCM-Betrieb erfolgt. Jedesmal wird an die Gruppe dreier gleicher Delta-Bits (im Kästchen), die nicht komprimiert sind, von denen jedes einen Delta-Signalschritt bedeutet, und die ausserdem gemeinsam als Umschaitungskennzeichen dienen, zuerst ein gleiches und danacli ein ungleiches

SZ9-71-001 - 14 -

209851/1056

Markierbit (in Klammern dargestellt) angehängt. Das erste Markierbit erhöht die Anzahl aufeinanderfolgender gleicher Bits auf mindestens vier, woran der Decodierer erkennen kann, dass nicht die in Fig. 5A dargestellte Situation vorliegt. Das zweite, ungleiche Markierbit ist zur Abgrenzung erforderlich, weil erstens vor der Umschaltgruppe noch ein oder zwei weitere gleiche Bits vorkommen können, und weil zweitens nach der Umschaltung wieder die gleichen Bits wie die der Umschaltgruppe als Dl'CM-Codewörter auftreten können.

Wenn der Decodierer feststellt, dass er bei einem Uebergang das zweite Markierbit empfangen hat, bewirkt er folgendes :

a) Umschaltung auf DPCM-Betrieb ;

b) Unterdrückung der beiden zuletzt empfangenen Markierbits ;

c) direkte Weitergabe der drei VOrangehenden gleichen Bits zur Signal rekonstruktion (keine Expansion) ; -

d) Expansion der evtl. noch vorher empfangenen ein oder zwei gleichen Bits (angedeutet durcn gestrichelte Linie in der zweiten bis vierten und in der siebten Zeile), d. h. Umwandlung jedes dieser komprimierten Bits in drei unkomprimierte·Bits vor der Weitergabe zur Signalrekonstruktion.

SZ9-71-OO1 - 15 - 8ADC

209851/1056

Die im linken Teil der Fig. 5B erscheinenden einzelnen Markierbits haben nichts mit dem Uebergang zu tun. Sie sind von der gleichen Art wie die in Fig. 5A gezeigten und hier nur zur Veranschaulichung der verschiedenen möglichen Fälle eingesetzt. Immer werden die im linken Teil der Fig. 5B stehenden Bits (ausser den Markierbits) durch je drei Delta-Bits ersetzt ; die innerhalb der gestrichelten Linien stehenden Bits können aber erst verarbeitet werden, wenn die ganze nachfolgende Uebergangsgruppe einschliesslich Markierbits empfangen und erkannt worden ist.

Innerhalb der DPCM-Codierung sind keine Markierbits erforderlich, weil nur 3-Bit-Codewörter mit eindeutiger Zuordnung vorkommen, auch beim Uebergang zur Delta-Codierung.

SZ9-71-001 - 16 -

209851/1056

Codierer / Decodierer * ·

Ausführungsbei.spiele eines Codierers und eines Decödierers, die zur Durchführung des beschriebenen Codierverfahrens geeignet sind, werden anhand von Fig. 6A und 6B im folgenden beschrieben.

Beim Codierer wird das von einer Kamera 11 erzeuge Videosignal zuerst durch ein Tiefpassfilter 13 in der Bandbreite beschränkt, z. B. auf 1 MIIz. Das Videosignal wird über einen Verstärker 15 einer Subtrahierschaltung 17 zugeführt, in welcher die Differenz aus dem Original-Analog-Videosignal und einem aus dem digital codierten Signal rekonstruierten \^;ideosignal gebildet wird. Das Differenzsignal gelangt an einen Quantisierer 19. Der Quantisierer hat 10 Ausgangsleitungen, nämlich zwei Leitungen für die positive und negative Delta-Quantisierung, und acht Leitungen für die acht möglichen DPCM-Stufen. Es ist jeweils ein von den zwei Delta-Leitungen und eine von den acht DPCM-Leitungen erregt.

Die Quantisierer-Ausgangsleitungen sind mit einer Auswertungseinheit 21 verbunden, die ein für die Erfindung wesentlicher Bestandteil des Codierers ist. Diese Einheit tastet die quantisierten Signale ab und stellt aus den aufeinanderfolgenden Abtast werten die erforderliche Codierungs-Betriebsart fest. Sie gibt Ausgangs-

SZ9-71-Ü01 -.17- BAOORfGfNAL

209851/1056 '

signale ab, die zur lokalen Rekonstruktion des codierten Videosignals mittels eines Digital-Analog-Umsetzers 23 und eines Integrators 25 dienen, sowie die Bitfolgen samt Markierbits, welche an den Empfänger übertragen weiden sollen. Die Auswertungseinheit des Codierers wird anhand von Fig. 7A noch genauer beschrieben

Ein Taktgeber 27 liefert der Auswertungseinheit die einfache und die dreifache Abtastfrequenz f ^ und 3 f^ ; im vorliegenden Ausführungsbeispiel 2 MHz und 6 MIIz für eine Videobandbreite von 1 MHz.

Die Bitfolgen aus der Auswertungseinheit werden einem dynamischen Pufferspeicher 29 zugeführt. Dieser kann die Binärzeichen mit verschiedenen Bitraten aufnehmen und mit einer konstanten Bitrate f ,

ti

die durch einen vom Taktgeber 27 gesteuerten Frequenzwähler 31 festgelegt wird, abgeben. Die Bitrate f beträgt im Ausführungsbeispiel etwa 3 MHz.

Je nach Beschaffenheit des zu codierenden Videosignals kann es vorkommen, dass der Speicher die Tendenz hat, überzulaufen oder leer zu werden. Diese extremen Fälle müssen unbedingt vermieden werden. Es ist deshalb eine Verstärkungsregelung 33 vorgesehen, die ein Eingangssignal erhält, das den Füllungsgrad des Puffers angibt, und die ein Steuersignal an den Eingangsverstärker 15 abgibt. Wird der Speicher zu voll (Ueberschreitung eines Grenzwertes),

209851/1056 .· Bad original

so wird,die Verstärkung in 15 vermindert. Dadurch werden alle Differcnzsignale verkleinert, und es werden mehr Abtastwerte im Delta-Betrieb codiert als im DPCM-Betrieb. Damit fallen automatisch weniger Bits pro Zeileinheit an, so dass der Puffer wieder seinen mittleren Füllungsgrad erreichen kann. Bei zu starker Entleerung des Puffers wird die Verstärkung vergrössert. Dadurch werden relativ mehr Abtastwerte in DPCM codiert, so dass sich der Puffer wieder auffüllen kann. Die durch die Verstärkungsregelung hervorgerufene Vei'fälschung der Dynamik wird im Decodierer wieder kompensiert.

Als Pufferspeicher-Einrichtung 29 eignet sich eine Parallelschaltung mehrerer dynamischer Schieberegister, deren Eingänge und Ausgänge durch je einen Ringschalter zyklisch mit dem Gesamt-Eingang bzw. -Ausgang des Puffers verbunden werden können. Während eine Gruppe nebeneinander Hegender Schieberegister {etwa die Hälfte aller Schieberegister) gefüllt ist, wird das im Zyklus "davor" liegende Itegister gerade aufgefüllt, und das "dahinter" liegende gerade entleert. Aus der relativen Stellung des Eingangeringschalters und des Äusgangsringschalters zueinander lässt sich der jeweilige Füllungsgrad bestimmen.

. - 19 -

BADORfQiNAL 2G9851/1056 ·

• «

Ein geeigneter Decodierer ist in Blockform in Fig. RB dargestellt. Er hat an seinem Eingang einen Pufferspeicher 51, der dem Codierer-Puffer 29 entspricht. Mit dem Ausgang des Puffers ist eine Auswertungseinheit 53 verbunden, die anhand von Fig. 7B noch etwas genauer beschrieben wird. Sie stellt aus dem eintreffenden Bitstrom die Betriebsart fest, unterdrückt die Markierbits, und gibt auf getrennten Au*jiHii<»sleitungen die Delta- und DPCM-Signale ab. Zur zeitlichen Steuerung erhält sie die Taktsignale f und 3 f , die ein Taktregenerator 55 aus der Bitrate f_ des Uebertragungskanals ableitet. Die Auswertungseinheit gibt ausserdem ein Lese-Steuersignal an den Puffer 51 ab. In den Puffer werden die eintreffenden Binärzeichen mit konstanter Bitrate f_u eingegeben. Doch müssen die Bits je nach Betriebsart mit zwei verschiedenen Frequenzen ausgelesen werden : im Delta-Betrieb ein Bit pro Zeiteinheit, im DPCM-Betrieb drei Bits pro Zeiteinheit.

Die Codesignale aus der Auswertungseinheit gelangen an einen nachfolgenden Digital- Analog-UiTisetzer·5 7, aus dessen analogem Ausgangssignal in einer Integrierschaltung 59 das Videosignal rekonstruiert wird. Ueber einen Verstärker 61 und ein Tiefpassfilter gelangt das Videosignal zur Abbildung an eine Bildschirmeinheit 65.

SZ9- 71-001, - 20 - ψ

209851/1056 ·

Weil im Codierer eine Verstärkungsregelung erfolgte, um den Füllungsgrad des Puffers möglichst konstant zu halten, muss auch im Decodierer die Verstärkung, abhängig von der Füllung des Puffers gesteuert werden, um die Dynamikkompression zu kompensieren. Hierzu ist die Verstärkungssteuerung 67 vorgesehen. Wenn sich im Codierer der Puffer zu überfüllen begivint, weil zuviel Signalanteile in DPCM codiert werden (höhere Bitrate), muss die Verstärkung vermindert werden. Wenn das entsprechende Signalintervall im Decodierer den Speicher verlässt, hat der Speicher die Tendenz, leer zu werden, weil im DPCM-Betrieb die Entnahme-Bitrate beim Puffer höher als im Durchschnitt ist ; dann muss die Verstärkung vergrössert werden, um am Schluss wieder den richtigen Amplitudenwert des Analogsignals zu erreichen.

Aus wertungs einheit en.

Die Auswertungseinheiten sind die für das beschriebene Verfahren wesentlichen Bestandteile des Codierors und des Decodierers. Sie sind in Blockform in Fig. 7A und 7B dargestellt.

Am Eingang der Auswertungseinheit des Codierei-s ist eine Abtastvorrichtung 81 vorgesehen, die mit den Ausgangsleitungen des Quantisierers, nämlich acht Parallelleitungen für DPCM-Signale

SZ9-71-001 - 21 -

BAD ORfGfWAt ' 209851/1056 -

und zwei Leitungen für Delta-Signale, verbunden ist. Von diesen Leitungen ist je eine pro Gruppe ständig erregt entsprechend den beiden in Fig. 3 gezeigten Kennlinien. Das Delta-Signal kann durch eine Zwangsbitschaltung 83 mit Hilfe von Steuersignalen Sl und S2 auf Werte eingestellt werden, die unabhängig vom Quantisierer sind. Der Zweck dieser Schaltung wird aber erst weiter unten beschrieben, und es sei hier angenommen, dass die Schaltung 83 das Delta-Signal vom Quantisierer unverändert passieren lässt.

Im Delta-Betrieb tastet die Abtastvorrichtung 81 die beiden Delta-Leitungen mit der Frequenz 3 f ab und gibt die entstehenden

Impulse auf den beiden Delta-Leitungen an eine Betriebsart-Steuerung 85, den Digital-Analog-Umsetzer 23 (Fig. 6A) und eine Majoritätsschaltung 87 weiter. Im DPCM-Betrieb werden die acht DPCM-Leitungen mit der einfachen Abtastfrequenz f abgetastet und die entstehenden Impulse auf den acht Ausgangsleitungen an die Betriebsartsteuerung 85, den Digital-Analog-Umsetzer 23 im Rückkopplungszweig und an eine Codierschaltung mit Parallel-Serie-Umsetzer 91 weitergegeben.

SZ9-71-001 -22- . _BAD

209851/1056 -

Die Betriebsartsteuerung ist so eingerichtet, dass sie aus der Kombination aufeinanderfolgender Abtastimpulse feststellen kann, wann eine Umschaltung vom Delta-Betrieb zum DPCM-Betrieb bzw. umgekehrt erfolgen muss (wie dies bereits anhand von Fig. und Fig. 4 erläutert wurde). Nach jeder Umschaltung ist einer ihrer beiden Steuerausgänge mit dem betreffenden Steuersignal "DELTA" oder "DPCM¹¹ laufend aktiviert ist. Diese Signale werden u. a, zur Steuerung des Abtasters 81 benutzt.

Im Delta-Betrieb erzeugt die Majoritätsschaltung 87 aus jeweils drei aufeinanderfolgenden Abtastimpulsen (0 oder 1 je nach Leitung) drei Delta-Bits und bestimmt aus jeder solchen Dreier-Bitgruppe gemäss der Tabelle Fig. 2 ein Majoritätsbit ; sie gibt die Majoritätsbits mit der Bitrate f an die Kombinationsschaltung 93 ab. Wenn jedoch eine Gruppe aus drei gleichen Bits besteht, gibt sie diese drei Bits unverändert, aber mit erhöhter Bitrate, an die Kombinrtionsschaltung 93 weiter ; gleichzeitig erzeugt sie ein Steuersignal "Umschaltung" für den Markierbitgenerator 89.

Der Markierbitgenerator enthält in einem Schieberegister jeweils die drei letzten Delta-Majoritätsbits aus der Schaltung 87, urn festzustellen, ob sie gleich sind. Ist dies der Fall, gibt er ein

SZ9-71-0Q1,, . - 23 -

209851/1056

einzelnes MarkierMt, das von den drei einander gleichen Majoritätsbits verschieden ist, auf seiner Ausgangsleitung ab. Erhält der Markierbitgenerator das Steuersignal "Umschaltung", so gibt er, nachdem die drei gleichen Delia-Bits (unkomprimierte Bits) am Ausgang der Majoritätsschaltung erschienen sind, an seinem eigenen Ausgang ein gleiches und danach ein komplementäres Markierbit ab (gemäss Fig. 5).

Im DPCM-Betrieb erzeugt der Codierer mit Parallel-Serie-Umsetzer 91 aus den empfangenen Abtastimpulsen Drei-Bit-DPCM-Codewörter mit der Rate f , gibt aber die einzelnen Bits

am Ausgang nacheinander mit der Bitrate 3 f ab.

Die auf den drei Ausgangsbitleitungen der Auswertungseinheit asynchron anfallenden Bits werden in einer Kombinationsschaltung 93 zu einem einzigen sequentiellen Bitstrom zusammengefasst und an den Puffer 29 weitergegeben. Beim .Auftreten jedes Ausgabebits wird ein Bitzeitsignal an den Puffereingang abgegebenste, t , t_).

Die Auswertungseinheit des Decodierers (Fig. 7B) enthält an ihrem Eingang eine Vorrichtung 101 zur Markierbit analyse und Betriebsartsteuerung. Aus dem sequentiellen Bitstrom, der dem Puffer entnommen wird, erkennt diese Vorrichtung nach dem Schema von

209 651/105S

SZ9-71-001 - 24 -

Fig. 5 im Delta-Betrieb, wann Markierbits vorliegen und wann eine Umschaltung zum DPCM-Betrieb erfolgen muss. Im DPCM-Betrieb erkennt sie aus je zwei aufeinanderfolgenden 3-Bit-Gruppen, ob eine Umschaltung zum Delta-Betrieb erfolgen muss. Für diese Erkennungsoperation werden nur ein Schieberegister sowie einige Koinzidenzschaltuugen benötigt. Kurzfristige Steuersignale ("Markierbit", "Umschaltung") und andauernde Steuersignale ("DELTA", ¹¹DPCM") gibt die Vorrichtung 101 an die übrigen Schaltungsteile der Auswertungseinheit ab. Die Schaltung 103 zur Markierbitunterdrückung eliminiert aufgrund des betreffenden Steuersignals alle Markierbits aus dem Bitstrom. Die Schaltervorrichtung 105 leitet den Bitstrom je nach dem vorliegenden Betriebsartstcuersignal entweder auf eine DPCM-Leitung oder eine DELTA-Leitung. Die Vorrichtungen 101, 103 und 105 können selbstverständlich zu einer Einheit zusammengefasst oder anders aufgeteilt sein.

Die DPCM-Bits aus der Schaltervorrichtung 105 werden in einem Serie-Parallel-Umsetzer 107 zu je dreien zusammengefasst und mit der Bitrate f jeweils parallel auf drei Leitungen an den Digital-

Analog-Umsetzer 57 (Fig. GB) weitergegeben. Die Deltabit-Hekonstruktions-Einheit 109 erzeugt für jedes ihr zugeführte

SZ9-71-001 · -25- BAD ORIGINAL

20985171056

einzelne Delta-Bit eine Gruppe von drei Delta-Bits gemäss Tabelle Fig. 2 und gibt diese am Ausgang mit der Bitrate 3 f

sequentiell an den Digital-Analog-Umsetzer 57 ab. Nur wenn die Steuersignalleitung "Umschaltung" von der Betriebsartsteuerung erregt ist, werden drei (gleiche) Delta-Bits unverändert an den Ausgang der Einheit 109 weitergegeben.

Da der Pufferspeicher je nach Betriebsart mit verschiedenen Bitraten ausgelesen werden muss, erzeugt die Auswertungseiiiheit im Decodierer ein entsprechendes Lesesteuersignal. Hierfür sind z. B zwei UND-Glieder 111 und 113 und ein ODER-Glied 115 geeignet, die bei Delta-Betrieb das Taktsignal f und bei

DPCM-Betrieb das Taktsignal 3 f als Lesesteuersignal abgeben.

Massnahmen zur Qualitätsverbesserung.

1) Schaltungsanordnung zur Verhinderung des Kantenflimmerns. Bei stehenden oder langsam bewegten Bildern kann es vorkommen, dass vertikale Kanten flimmern, weil sich fti« I umschaltung vom Delta-Betrieb zum DPCM-Belrieb in aufriiM<«i? riolgenden Bildern nicht am gleichen Punkt ereignet. Dieses Phänomen ist aus Fig. 4 ersichtlich. Vom Punkt P aus können sich durch geringe Signalverschiebungen oder Störsignale zwei verschiedene Verläufe des

SZ9-71-001 - 26 ~

209851/1056

rekonstruierten Videosignals ergeben, nämlich der stark ausgezogene oder der gestrichelte. Tritt bei aufeinanderfolgenden Bildabtastungen ein mehrfacher Wechsel zwischen den beiden Verläufen ein, so beginnt die betreffende Kante zu flimmern, was als

sehr störend empfunden Λνί]

Zur Lösung des Problems kann man im Codierer eine Vorausschau-Schaltung einführen, deren Prinzip in Fig. 6C gezeigt ist. Sie besteht aus einem Verzögerungsglied 35 -mit einer Verzögerung von etwa T = l/fs am Plus-Eingang des Subtrahierers 17, zwei Vergleichsschaltungen 37 und 39, welche die Differenz zwischen dem Minus-Eingang des Subtrahierers, d. h. dem rekonstruierten Videosignal vom Ausgang des Integrators 25 (Fig. 6A), und dem Eingang des Verzögerungsgliedes 35 mit einem positiven und einem negativen Schwellenwert +U und -U_T vergleichen, und der Zwangsbitschaltung 83 (Fig. 7A) in der De]ta-Leitung am Eingang der Auswertungseinheit. Wenn eine der Vergleichsschaltungen feststellt, dass im Laufe des nächsten Intervalls T das Video-Differenzsignal

stark ansteigen bzw. abfallen wird (mehr als der Schweltemvert), so erscheint auf der Le Hung 51 bzw. S2 ein Steuersignal, welches zwangsweise dafür sorgt, dass dem Abtaster 81 während der nächsten drei Delta-Abtastzeiten das gleiche binäre Delta-Signal

BADORiGINAL

aa-n.au 2098^/1068 '

zugeführt wird, unabhängig vom Ausgangssignal des Quantisierers. Damit wird bei Beginn eines Signalanstiegs bzw. -abfalls immer sofort eine Umschaltung zur DPCM-Codierung erreicht, so dass kein Kantenflimmern entstehen kann.

2) Zusatzbitfolgen zur Verringerung der Wirkung von Ueber tragungsfehlern.

Werden bei der Uebertragung einzelne Bits verfälscht, so kann gelegentlich eine ungewollte Betriebsart-Umschaltung vorkommen, oder es kann eine erwünschte Betriebsart-Umschaltung unterbleiben. Von da ab ergibt sich u. U . ein grober Fehler im rekonstruierten Videosignal (Streifeneffekt). Damit ein solcher Fehler jeweils nur in einer Bildzeile wirksam wird, muss der Codierer am Ende jeder Bildzeile zusätzlich eine Bitfolge erzeugen (z.B. mit Hilfe eines kleinen Festwertspeichers, der schrittweise ausgelesen wird), welche im Decodierer auf jeden Fall eine Umschaltung zum Delta-Betrieb bewirkt. Eine geeignete Bitfolge ist z.B. --lOlOOOlOlllOlOnoi Sie führt, unabhängig davon, in welcher Betriebsart sich der Decodierer am Schluss der Zeile befindet, zur Umschaltung auf Delta-Betrieb. Hierbei kann die vorausgehende Bitfolge auch mit einem unvollständigen DPCM-Codewort (nur ein oder zwei Bits) geendet haben. Durch die Schaltungsanordnung des Decodierers kann

SZ9-71-001 · ... 28 -

209851/1056 . ^BAD.ontGiNAL

t -v

leicht erreicht werden, dass die zusätzlichen Ums ehalt-Bitfolgen nicht als sichtbares Videosignal rekonstruiert werden (z.B. durch Einbau von Zählern, die den Strahl nach einer festen Anzahl von Taktzeiten ausblenden). Da nun im Codierer und im Decodierer am Anfang jeder Bildzeile mit Delta-Codierung gearbeitet wird, kann sich ein Betriebsart-F¹ ehler nie über ein Zeilenende hinaus fortpflanzen. Zur Synchronisierung des Zeilenanfangs mit dem' Bitstrom kann die Umschalt-Bitfolge noch durch eine die normalen Coderegeln verletzende Bitfolge ergänzt werden, z.B. eine Folge von mehr als sechs gleichen Bits (gemäss Fig. 5 normalerweise nicht möglich).

Erreichbare Bit rate.

Bei der Codierung eines Videosignals nach dem beschriebenen Verfahren benötigt man pro Abtastintervall T₈= l/fs (also pro Bildpunkt) im Üelta-Betrieb ein Bit und im DPCM-Betrieb drei Bits. Wenn man davon ausgeht, dass bei Bildinformatiön meistens die Partien mit geringen Amplitudenänderungen überwiegen, und deshalb z.B. für die Delta-Codierung eine Wahrscheinlichkeit P₁ = 0, 8 , für die DPCM-Codierung eine Wahrscheinlichkeit von ρ = 0, 2 annimmt, so ergibt sich als mittlere Bitzahl pro Abtastintervall

N = 1 ·. P₁ + 3 · p₂ = 0, 8 + 3 . 0, 2 = 1, 4.

SZ9-71-001 -29-

209851/1056

BAD OPlQIMAL

Durch die erforderlichen Markiei bits wird diese Anzahl noch etwas, aber nur geringfügig erhöht, z. B. um etwa 10% .

Mit einem nach dem beschriebenen Prinzip aufgebauten Video-Codierer wurde tatsächlich eine Bitrate von ungefähr 1, 5 f erreicht. Die reproduzierten Bilder sind in der Qualität etwa gleichwertig denjenigen, die sich bei reiner DPCM-Codierung ergeben, welche eine doppelt so grosse Bitrate erfordert.

Die Bitrate von etwa 1, 5 f stellt eine erhebliche Verbesserung

gegenüber den bisher bekannten Verfahren ohne Bildspei ehe rung dar, mit denen bestenfalls eine Bitrate von 3 f - erreicht wurde. Sie liegt nahe bei der Optimalgrenze von etwa 1 Bit/Bildpunkt, die nur mit erheblich grösserem Aufwand erreicht werden kann.

SZ9-71-001 - 30 -

209851/1058 - BADORiGiNAt

Claims (16)

1. PATENTANSPRÜCHE

   Al/ Verfahren zur Codierung und Decodierung·von Videosignalen, dadurch gekennzeichnet, daß die Codierung abhängig vorn Amplitudenverlauf abwechselnd entweder durch Delta-Modulation oder durch Differenz-Pulscodemodulation erfolgt, wobei zur Kennzeichnung der Übergänge von einer Codierungsart zur andern jeweils Code-Bitgruppen benutzt werden, die selbst auch Videosignal-Differenzwerte darstellen.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Delta-Codierung mit dem Dreifachen einer Grund-Abtastfrequenz f_s abgetastet wird, daß von jeweils drei sequentiell ermittelten Delta-Code-Bits entweder eines oder drei zur Übertragung verwendet werden nach dem Schema:

   für 100 und 010 und 001 verwende 0_r

   für 110 und 101 und 011 verwende 1,

   für 000 verwende 000,

   für 111 verwende 111,

   und daß beim Auftreten der Delta-Bit-Gruppen 000 und 111 ein Übergang zur DPCM-Codierung erfolgt.
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur DPCM-Codierung mit der Grund-Abtastfrequenz f_s abgetastet wird,
4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Übergang von DPCM-Codierung zur Delta-Codierung erfolgt, wenn eine bestimmte Anzahl aufeinanderfolgender DPCM-Codewörter

   209851/1056

   SZ 971 001 - 31 -

   abwechselnd Werte mit verschiedenen Vorzeichen darstellen.
5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Übergang zur Delta-Codierung nur erfolgt, wenn mindestens das letzte der bestimmten Anzahl aufeinanderfolgender DPCM-Codewörter dem absolut kleinsten im DPCM-Code darstellbaren Wert entspricht.
6. 6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß während der Delta-Codierung tiberwacht wird, ob drei komprimierte Delta- ' Bits gleichen Binärwertes hintereinander auftreten; daß einer solchen Dreier-Gruppe ein Markierbit mit dem anderen Binärwert angehängt wird zur Unterscheidung von den Gruppen dreier gleicher unkomprimierter, einen Wechsel zur DPCM-Codierung anzeigender Bits, denen jedesmal ein Markierbit gleichen Binärwertes und daran anschließend ein Markierbit des anderen Binärwertes angehängt werden; und daß die Markierbits bei der Decodierung wieder eliminiert werden.
7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß am Ende der Codierung jeder Bildzeile eine zusätzliche Binärzeichenfolge eingefügt wird, die keine Videoinformation darstellt, aber unabhängig von der am Ende der Bildzeile angenommenen Codierungsart für den Beginn der nächsten Bildzeile die Anwendung der Delta-Codierung bewirkt.
8. 8. Einrichtung zur Codierung von Videosignalen nach dem Verfahren

   gemäß Anspruch 1, gekennzeichnet durch eine Differenzschaltung (l7), einen Quantisierer (19) , eine Auswertungseinheit (21)

   209851/1058

   SZ 971 001 - 32 -

   und eine Rückkopplungsschleife mit Einrichtungen (23, 25) zur . Rekonstruktion des Videosignals, v/obei ein Eingang der Differenzschaltung (17) zur Zuführung des zu codierenden Videosignals und der andere Eingang zur Zuführung des rekonstruierten Videosignals dient, und wobei die Auswertungseinheit (21) aus dem Ausgangssignalen des Quantisierers erzeugte digitale Signale sowohl an die Rückkopplungsschleife (23, 25) als auch an die Ausgangsschaltung (29) der Codierungseinrichtung abgeben kann.
9. 9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Auswertungseinheit (Fig. 7A) eine Betriebsartsteuerung (85) enthält, welche die jeweilige Codierungsart festlegt und entsprechend immer je eines von zwei möglichen Steuersignalen (DELTA, DPCM) abgibt; daß die Auswertungseinheit die Quantisiererausgangssignale je nach der Codierungsart entweder mit einer Grund-Abtastfreguenz (f_s) oder mit dem Dreifachen der Grund-Abt as tfreguenz (3 f ) abtastet; und daß der Betriebsartsteuerung die Abtastsignale als Eingangssignale zur logischen Auswertung zugeführt werden.
10. 10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Betriebsartsteuerung (85) im Delta-Betrieb feststellt, ob während drei aufeinanderfolgenden Abtastzeiten der dreifachen Abtastfrequenz 3 f die Quantisiererausgangssignale das gleiche Vorzeichen anzeigen, und wenn dies der Fall ist, ihr Ausgangs-Steuersignal wechselt; und daß die Betriebsartsteüerung im DPCM-' Betrieb feststellt, ob während zwei aufeinanderfolgenden Abtast-

    209851/10 56

    SZ 971 001 - 33 —

    zeiten der einfachen Abtastfrequenz f_s die Quantisiererausgangssignale verschiedene Vorseichen anzeigen und bei der letzten dieser beiden Abtastzeiten den kleinsten in DPCM darstellbaren positiven bzw, negativen Wert repräsentieren, und daß sie, wenn dies der Fall ist, ihr Ausgangs-Steuersignal wechselt.
11. 11. Einrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Auswertungseinheit (Fig. 7A) eine Majoritätsschaltung (87) enthält, welche bei Delta-Codierung jeweils drei aufeinanderfolgende durch die Abtastung entstandene Binärvs/srte miteinander vergleicht, und die bei drei einander gleichen Eingangswerten drei entsprechende, einander gleiche Binärzeichen am Ausgang abgibt, bei drei voneinander verschiedenen Eingangswerten aber nur ein einzelnes, der Majorität entsprechendes Binärzeichen am Ausgang abgibt.
12. 12. Einrichtung nach Anspruch 8 oder einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Quantisierer (19) auf seinen Ausgangsleitungen getrennte Signale sowohl für die Delta-Codierung als auch für DPCM-Codierung abgibt, daß die Auswertungseinheit (21) diese beiden Signalkategorien getrennt verarbeitet, daß die entstehenden Binärzeichenfolgen aber durch eine Kombinationsschaltung (93) am Ausgang der Auswertungseinheit zu einem einzigen Bitstrom zusammengefaßt werden.
13. 13. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß ein Pufferspeicher (31) vorgesehen ist zur Aufnahme von Binärzeichen aus der Auswertungseinheit (21) mit variabler Bitrate, und zur Abgabe der gespeicherten Binärzeichen mit einer konstanten

    2098^/1066

    Bitrate.
14. 14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, daß eine Regelungsschaltung (35) vorgesehen ist zur Überprüfung des Füllungsgrades des Püfferspeichei's (31)., die ein Signal abgibt, das den Füllungsgrad des Speichers anzeigt, und daß dieses Signal auf einen Verstärker (15) im Eingangszweig der Codierschaltung einwirkt derart, daß bei überschreiten eines bestimmten oberen Füllungsgrades relativ weniger Teile des Videosignals im DPCM codiert werden, so daß pro Zeiteinheit weniger Code-Bits anfallen; und umgekehrt bei Unterschreiten eines bestimmten unteren Füllungsgrades.
15. 15. Einrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß der Pufferspeicher (31) aus einer Mehrzal parallel geschalteter dynamischer Schieberegister besteht, deren Einzeleingänge und -ausgänge über je einen Ringschalter derart an einen gemeinsamen Eingang und einen gemeinsamen Ausgang angeschlossen sind, daß jeweils der Einzeleingang eines der Schieberegister mit dem gemeinsamen Eingang, und der Einzelausgang eines anderen Schieberegisters mit dem gemeinsamen Ausgang verbunden ist.
16. 16. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß für die Umschaltung von Delta-Codierung zur DPCM-Codierung eine Vorausschau-Anordnung (Fig. 6C) vorgesehen ist mit einem Verzögerungsglied (35) für das zu codierende Videosignal (V); mit Vergleichsschaltungen (37, 39) zum Vergleich der Differen2 zwischen unverzögertem Videosignal (V) und rekonstruiertem

    sz 971 ooi 2098613Ä1-056

    Videosignal (R) mit Schwellenwerten (+Ut, -Ut), und zur Abgabe von Steuersignalen (Sl, S2) in Abhängigkeit vom Vergleichs ergebnis; und mit einer Zwangssignalschaltung (83; Fig. 7A), zur Beeinflußung der vom Quantisierer (19;, Fig. 6A) an die Auswertungseinheit (21) abgegebenen Signale durch diese Steuersignale (Sl, S2) auf mindestens einer Leitung.

    2 0 9 8 5 1/10 5 6

    SZ 971 001 - 36 -