DE2264166C2

DE2264166C2 - Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung

Info

Publication number: DE2264166C2
Application number: DE2264166A
Authority: DE
Inventors: John L. Sudbury Mass. Curley; Benjamin S. Boston Mass. Franklin; John C. Marlboro Mass. Manton; Chester M. North Billerica Mass. Nibby jun.
Original assignee: Honeywell Information Systems Inc
Current assignee: Bull HN Information Systems Inc
Priority date: 1971-12-29
Filing date: 1972-12-29
Publication date: 1983-03-03
Also published as: AU4988772A; CA985429A; US3760379A; JPS4878839A; JPS5734595B2; NL180056C; NL180056B; FR2166157B1; AU472829B2; DE2264166A1; FR2166157A1; GB1397327A; NL7217353A

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Steuern des Auffrischens von Spcichcrinformationcn in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung, deren Speicherelemente ihren Informationsinhalt ohne zusätzliche Steuermaßnahmen lediglich während eines bestimmten Speicherzeitintervalls nach erfolgter Informationseinspeicherung festzuhalten gestatten, unter Verwendung einer Speichersteuerschaltung, welche jedes Speicherlement während wenigstens einer Zykluszeit des in eine Mehrzahl von Zykluszeiten unterteilbaren Speicherzeitintervalls in einen gesonderten Auffrischvorgang mit einer Auffrischeinrichtung einzubeziehen gestatten.

Es ist bereits bekannt (»Elektronik-Informationen«,

1970, Heft 2. Seiten 20, 21; Datenblatt AMS 6002 vom Oktober 1971, Seiten 133 bis 143, herausgegeben von der Fa. Advanced Memory Systems. Inc.), daß bei einer dynamischen MOS-Speicherschaltung Auffriscliungsvorgänge in bestimmten Zeitabständen erfolgen müssen und daß dazu ein entsprechende! Zugriff zu den in Frage kommenden Speicherelementen zu erfolgen hat. Dies bedeutet aber, daß es im Zuge der Ausführung derartiger Auffrischungsvorgänge sehr leicht zu einer Beeinträchtigung des normalen Speicherbetriebs kommen kann.

Es ist ferner bekannt (»Microelectronics«, April/Mai

1971, Seiten 33 bis 44), zum Auffrischen der Speicherzellen eines Speichers in der Weise vorzugehen, daß dann, wenn ein Auffrischvorgang durch normales Adressieren der Speicherelemente nicht garantiert werden kann, gesonderte Vorkehrungen getroffen werden, um dennoch ein Auffrischen zu erreichen. Dazu wird jedoch e'ne gesonderte Schaltungsanordnung bereitgestellt, die Speicherzyklen gewissermaßen stiehlt. Darunter ist zu verstehen, daß zur Minimierung der Speicherzeit, die von den Auffrischzyklen benötigt wird, in sämtlichen in der Anordnung vorgesehenen Speicher-Chips die Auffrischzyklen gleichzeitig ausgeführt werden. Dadurch ist aber die für normale Speicherzugriffe (Schreiben/Lesen) verfügbare Anzahl von .Speicherzyklen vermindert.

Der Krfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie das Auffrischen von .Speicherinformationen in Spcichcrclcmcnlcn einer Speicheranordnung, insbesondere einer MOS Speicheranordnung, Sf)WoM ohne .Störutiir als auch ohne Uecinträchtigung des normalen .Speicherbetriebs auf einfache Weise erfolgen kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei

einem Verfahren der eingangs genannten An crfindungsgemäQ dadurch, daß mittels einer mit der
Speichersteuerschaltung verbundenen ersten Steuereinheit die Speicherelemente jeweils in einen Auffrischvorgang während einer ersten, normalerweise für einen 5
Speicherzugriff festgelegten Zeitspanne des jeweiligen
Speicherzeitintervalls in dem Fall einbezogen werden,
daß sie infolge fehlenden anderweitigen Zugriffs frei
verfügbar sind, und daß mittels einer mit der
Speichersteuerschuliung verbundenen zweiten Steuer- 10
einheit die Speicherelemente jeweils in einen Auffrischvorgang während einer an die betreffende erste
Zeitspanne sich anschließenden zweiten Zeitspanne des
jeweiligen Speicherzeitiniervalls lediglich in dem Fall
einbezogen werden, daß sie während der vorangegan- 15
genen ersten Zeitspanne auffrischungslos geblieben
sind. 32 ■ 800 - ICT⁹

Die Erfindung bringt den Vorteil mit sich, daß auf 2 - 10 ³

relativ einfache Weise sichergestellt ist, daß sämtliche Speicherzyklen ohne irgendeine Störung für den normalen Speicherbetrieb (Schreiben/Lesen) ausgenutzt werden können.

Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, bei der mit der Speicheranordnung eine Auffrischeinrichtung verbunden ist und die dadurch gekennzeichnet ist, daß die Auffrischeinrichtung eingangsseitig am Ausgang einer Auffrischsteuereinheit angeschlossen ist, die mit einer ersten Steuereinheit und mit einer zweiten Steuereinheit ausgangsseitig außerdem an einer Speichersteuerschaltung der Speicheranordnung angeschlossen ist, und daß die beiden Steuereinheiten eingangsseitig durch von der Speichersteuerschaltung abgeleitete Steuersignale für die Festlegung der jeweiligen Auffrischzeitspanne der Speicheranordnung steuerbar sind. Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstcchnischen Aufwands, der sicherstellt, daß sämtliche Speicherzyklen ohne irgendeine Störung für den normalen Speicherbetrieb ausgenutzt werden können und daß dennoch die hinsichtlich ihrer Speicherinhalte aufzufrischenden Speicherzellen der Speicheranordnung aufgefrischt werden.

Zweckmäßige Ausgestaltungen der vorstehend bezeichneten Schaltungsanordnung ergeben sich aus den Ansprüchen 3 bis 8.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. I zeigt in einem Blockdiagramm die Hauptzüge einer Speicher-Auffrischi-ngsoperation.

Fig. 2 zeigt in einem Zeitplan den Verlauf von Verknüpfungssignalen, die von einer Takteinrichtung zur Steuerung der Speicher-Auffrischungsoperation bei der bevorzugten Ausführungsform erhältlich sind.

Fig. 3 zeigt einen detaillierten Schaltplan der v, bevorzugten Ausführungsform eines Speicher-Auffrischungssteuerwerks.

Fig.4 zeigt eine zusätzliche Schaltung, die erforderlich ist. um das Speicher-Auffrischungssteuerwerk abzuschalten, nachdem eine ausgewählte Gruppe von Speicherelementen durch eine Dalenvcrarbeitungsopcration aufgefrischt worden ist.

Im folgenden sei die bevorzugte Ausführurigsform der Erfindung beschrieben. Die Zeitspanne, innerhalb der die Wiederherstellung ties physikalischen Zustands M eines Speichcrclcmcntcs erfolgen muß. um einen Verlust der in dem Sncichcrclemcnt gespeicherten Information zu verhindern, ist mit 7'bczcichncl. In dem

MOS-Speicher beträgt die Zeitspanne T in typischer Weise 2 ms. Bezüglich dieses Wertes sei bemerkt, daß er zum Zwecke der Veranschaulichung benutzt wird. Die Dauer eines Auffrischungs- bzw. Wiederholungszyklus für jedes Speicherelement beträgt in typischer Weise 800 Nanosekunden. Bei der bevorzugten Ausführungsform der Erfindung sind die Elemente des Speichermoduls in 32 Gruppen unterteilt. Jede Gruppe von Speicherelementen umfaßt eine ausgewählte Spalte von Speicherelementen aus einer integrierte Schaltungsspeicherchips umfassenden Matrix. Zwischen den Auffrischungs- bzw. Wiederholungszyklen und den Anforderungen des Speichermoduls durch die Datenverarbeitungseinheit bzw. Datenzentraleinheit können Konflikte zu

100 = 1,28%

der Zeitspanne auftreten, wobei anp°nommen ist, daß jede Gruppe von Elementen alle 2 iif:. aufgefrischt wird und daß damit ein Konflikt mit einer Forderung nach einem ständigen Zugriff zu dem Speichermodul durch die Datenzentraleinheit vorhanden ist.

Gemäß der vorliegenden Erfindung liegt das Intervall zwischen Auffrischungs- bzw. Wiederholungszyklen nicht fest, sondern vielmehr erfolgt die Auffrischung bzw. Wiederholung in einem Zeitintervall, welches für die Aufrrischung der jeweiligen Gruppe von Speicherelementen zugeteilt wird. Um eine Anpassung an den ungünstigsten Fall vorzunehmen, muß jeder Gruppe der 32 Gruppen ein Intervall von

= 60,6 as

zugeteilt werden, um sicherzustellen, daß für jede Gruppe von Speicherelementen die Zeitspanne zwischen Wiederholungs- bzw. Auffrischungszyklen nicht 2 ms überschreitet.

Gemäß der vorliegenden Erfindung wird das Zeitintervall, das für den Auffrischungs- bzw. Wiederholungszyklus einer bestimmten Gruppe von Speicherelementen zur Verfugung steht, in zwei Unterintervalle aufgeteilt. Während des ersten UnterintPivalls wird der Auffrischungszyklus nur dann eingeleitet, wenn Zustandssignale anzeigen, daß das Speichermodul weder derzeit in Gebrauch ist, noch für eine zukünftige Operation reserviert ist. Bei der bevorzugten Ausführungsform sind 57,6 ns jedes 60,6 ns lang dauernden Intervalls bereitgestellt, um eine geeignete freie Periode bzw. Zeitspanne zur Ausführung der Auffrischung'- bzw. Wiederholungsopel ation zu ermitteln.

Ist ein Auffrischungszyklus nicht am Ende der 57,6 \.ks lang dauernden Zeitspanne eingeleitet worden, so wird ein Auffrischungszyklus automatisch mit der Beendigung des Zugriffs zu dem Speichermodul durch die Datenzentraleinheit eingeleitet, was mit der Beendigung des ersten Unterintervalls geschieht. Die Datenzentraleinhcit bzw. -Verarbeitungseinheit wird hinsichtlich ihres weiteren Zusammenwirkens mit dem Speichermodul bis zum Ende des Spcicherauffn schungszyklus während dr.s betreffenden Intervalls abgeschaltet. Nach dem Auffrischungs/yklus wird eine neue Gruppe- von Speicherelementen adressiert. ι,,:,ί der Vorgang wird während des nächsten Intervalls wiederholt.

Im folecnden sei die Operation des Auffrischuntis/v-

^lliis unter Heranziehung der F ig. I weiter erläutert. Eine in I i g. 1 dargestellte ' iteicherelementreihe 60 umfaßt eine .Speicherclementmatrix. Eine Auffrischungseinrichtung 16 und die Daten/entraleinheit 18 adressieren jeweils eine Gruppe von Spcicherelemen ten in der Speieherelementrcihe. Die durch die Auffrischungseinrichtung 16 adressierte bestimmte Gruppe von Elementen wird durch das Speichcrsteiierwerk 17 bes'inimt. und /war auf Signale von einem Gruppenzähler 15 her. Der Gruppcnzählcr 1 > ist ein Zähler, der nahe des Endes jedes Intervalls um eine Stelle auf das Auftreten eines die Fortschaltung des betreffenden Zählers bewirkenden Impulses AC von einer Takteinrichtung 10 her weiterzahlt. Die durch die Daienverarbcitungscinheit adressierte Gruppe von Speicherelementen in der Speieherelementrcihe (d. h. für tlic Zwecke der Abgabe eier gespeicherten Information) wird durch das Speichersteuerwerk 17 auf Sipnnlp von drr D:itrn/i»ntr:)lpinhpit hnr bestimm!. Diif; Speicherwerk umfaßt neben die Adressierungsfunktion ausführenden Einrichtungen noch Takt- und Steuerschaltungen, die für die Bedienung der Halblcilcrspeicherelcmente erforderlich sind. Die Trennung der Auffrischungseinrichtung von dem Speichersteuerwerk ist eine künstliche Trennung; sie wird hier dazu benutzt, die Erläuterung der Arbeitsweise des Speicher-Au.Trischungssteuerwerks zu erleichtern. In typischer Weise sind die Schaltungen der Auffrischungseinrichtung in dem Speichersteuerwerk enthalten und aufgrund von überlappenden Funktionen nicht voneinander trennbar. Das Speichersteuerwerk ist ferner mit der Daten/cntraleinheit verbunden, um dieser die NichtVerfügbarkeit der Speicherelementereihc zu signalisieren (z. B. während eines Auffrischungs- b/w. Wiederholungszyklus).

Der Gruppenzähler 15 wird so eingestellt, daß die Auffrischungseinrichtung auf die Aufnahme eines Auffrischungssignals RGO von dem Speichersteuerwerk her den Auffrischungs- bzw. Wiederholungszyklus für die ausgewählte Gruppe von Speicherelementen einleitet. Zur Auslösung des /?GO-Signals gibt die Takteinrichtung 10 ein die Nichtbelegung angebendes Prüfsignal NBLK an ein UND-Verknüpfungsglied 11 während der 57.6 ps-Periode ab. innerhalb der eine nicht belegte Periode der Speicherelementreihe gesucht wird. Ein in dem Speichersteuerwerk oder sonstwo erzeugtes Spcicherbelegungssignal MBZY wird komplementiert, und das mit VS-^V'bezeichnete Komplementsignal wird einem anderen Anschluß des UND-Verknüpfungsgliedes 11 zugeführt. Im Zuge der folgenden Erläuterung wird unter einem binären »!«-Signal ein positives Verknüpfungssigna' verstanden, während unter dem Komplement, der binären »0«. ein 0-Verknüpfungssignal verstanden wird. Positive Verknüpfungssignaie sind zur Aktivierung von Verknüpfungselementen erforderlich. Eine keine frühere Auffrischung anzeigendes Signa¹ NOPR, welches durch die Vorzugs-Auffrischungs-Anzeigeeinrichtung 13 erzeugt wird, wird dem letzten Anschluß des Verknüpfungsgliedes 11 zugeführt. Das ,VOP/?-Signal wird solange aufrecht erhalten, wie ein Auffrischungszyklus in dem Intervall nicht vorher aufgetreten ist. Damit führen die den Eingangsanschlüssen des Verknüpfungsgliedes 11 zugeführten Signale MBZY. NOPR und NBLK dazu, daß ein positives Vcrknüpfungssignal am Ausgang des Verknüpfungsgliedes 11 auftritt. Der Ausgangsanschluß des Verknüpfungsgliedes 11 ist mit einem Eingangsanschluß eines ODER-Gliedes 14 verbunden. Ein von dem Verknüpfungsglied 11 abgegebenes positives Verknüpfungssignal bewirkt die Aktivierung des ODCK-Vei knüpfungsgliedes 14. wodurch dieses Verknüpfungsglied 14 veranlal.il wird, ein positives Verknüpfungssignal RCO an dem AiisgangsanvhluB /u erzeugen. Dies fuhrt /u einem Auffrisi hungs- Ιι/κ. VViedei holungs/vklus für die durch den druppen/ahlir 15 bestimmte Gruppe von Speicherelementen. Außerdem isl das t iN D-Verknüpfungsglied 11 mit der Vorzugs Atiffrischungsanzeigeeinrichlung 13 verbunden, l-.in von dem Verknüpfungsglied Il abgegebenes positives Verknüpfungssignal veranlaßt, daß das Ausgangssignal der Anzeigeeinrichtung 1 3 von NOPR in NOI'R komplementiert wird. Die Abgabe des NOPR- Sign a Is an das Verknüpfungsglied 11 (das ist ein »O«-Verknüpfungssignal) führl da/u, da M das Verknüpfungssignal 11 abgeschaltet wird, bis die Vorzugs-Auffrischungsa η Zeigeeinrichtung durch ein Nichtbclegungs-Rückstellsignal NBR zurückgestellt wird, das heißt das Signal NOI'R abgibt. Das von der

ifci-i-.'ii i»..nniife ί -i .i U£ U ^ LU i.:i i <. ,\ ÖJig. .11 ,g vug 11111

NOPR schaltet ferner das UND-Verknüpfungsglied 12 ab. wodurch sichergestellt ist. daß der Auffrischungsb/.w. Wiederholungszyklus für den übrigen Teil dieses Intervalls nicht wiederholt wird.

Ist nach 57,6 jts kein Auffrischungs- b/w. Wiederholungszyklus aufgetreten, so wird das NBLKS\gni\\ durch die Takteinrichtung 10 aufgehoben (das heißt geändert in NBLK), wodurch das Verknüpfungsglied 11 für den übrigen Teil des Intervalls abgeschaltet wird. Dem einen Anschluß des UN D-Verknüpfungsgliedes 12 wird ein die Notwendigkeit einer Auffrischung bzw. Wiederholung anzeigendes Signa! MR zugeführt. Ein /weiter Anschluß des Verknüpiungsgliedes 12 wird durch das dauernde Vorhandensein des NOPR-S\gnah freigegeben (das bedeutet das Fehlen während des Intervalls eines vorhergehenden Auffrischungs- bzw. Wiederholungszyklus). Ein nahe des Endes eines Speicherzugriffszyklus durch die Datenverarbeitung*· einheit zur Verfugung stehender Zyklusrückstell-Impuls CYRST führt zur Freigabe des übrig bleibenden Anschlusses des UND-Vcrknüpfungsgliecles 12. was zur Folge hat. daß an dem Ausgangsanschluß des Verknüpfungsgliedes 12 ein positives Verknüpfungssignal auftritt. Der Ausgangsanschluß des Verknüpfungsgliedes 12 ist mit einem zweiten Eingangsanschluß des ODER-Verknüpfungsgliedes 14 verbunden, so daß das am Ausgang des Verknüpfungsgliedes 12 auftretende positive Verknüpfungssignal zum Auftreten eines /?GO-Signals am Ausgang des Verknüpfungsgliedes 14 führt. Während dieses zweiten Unterintervalls schaltet die Takteinrichtung 10 das A//?-Signal ab. Vor dem Beginn des nächsten Intervalls und der anschließenden Abgabe des das Verknüpfungsglied 11 freigebenden NBLK-Signak schaltet ein Signal von der Takteinrichtung 10 den Gruppenzähler 15 weiter. Der Gruppenzähler 15 veranlaßt seinerseits das Speichersteuerwerk 17. die durch die Auffrischungseinrichtung bzw. Wiederholungseinrichtung adressierte Gruppe von Speicherelementen zu ändern. Damit erhält während des nächsten Intervalls eine neue Gruppe von Speicherlementen einen Auffrischungszyklus bzw. Wiederholungszyklus von der Auffrischungs- bzw. Wiederholungseinrichtung zugeteilt.

Die wesentlichen Merkmale des Betriebs der bevorzugten Auführungsform sind in der obigen Beschreibung erfaßt worden. Der detaillierte Retrieh des Speicher-Auffrischungssteuerwerks ist jedoch komplizierter. So ist z. B. das UND-Glied 12 gemäß Fig. 1 durch eine Schaltung realisiert, die durch einen

MW-Impuls (bei dem es sich nicht um ein Verknüpfungssignal handelt) freigegeben wird und die entweder iiiif ein negiertes .Speicherbelegungssignal MBZY oder auf einen Zyk Ins rück V el I im puls (TWV/an spricht.

(■ i g. 2 zeigt tlen /rillichcn Verlauf der irai der Taktcinrichuing in der bevorzugten Ausfiihningsform der Erfindung abgegebenen Signale. Das A/y/A-Signal wird -jährend 57,6 jis des 60,6 iis lang dauernden Intervall.! abgegeben: es legt die Zeitspanne fest, wenn die Gruppe der Speicherelemente während einer verfügbaren feien Periode aufgefrischt wird. Nach 57.6 μχ wird das /Vfl/./C-Signal abgeschaltet, und ein MW-Impuls wird abgegeben, der die Auffrischung der Kiemente der betreffenden (»nippe von !!lementen freigibt, sobald der vorliegende Spcicherverwcndungszyklus abgeschlossen ist. Mine gewisse Zeit nach Auftreten des MW-Signals bewirkt ein Λ/Λ/ί-Signal die Rück'·'c llung der Vorzugs- Auf frischungsan/eigeei η richtung, wenn die Anzeigeeinrichüin, sich in dem Zustand befindet, in sie das NOPR- S ig η al erzeugt, welches anzeigt, daß ein vorhergehender Aiiffrischiingszyklus stattgefunden hat. Bei der bevorzugten Ausführungsform tritt dieses Signal 240 Nanosekunden nach dem MW-Impuls auf. Schließlich bewirkt die Takteinrichtung die Adressierung einer anderen Gruppe von ["lementen während des nächsten Auffrischzyklusintervalls durch den /AC-lmpuls. Dieser Impuls wird bei der vorliegenden Ausführungsform 2 μ% nach dem MW-Signal abgegeben. Die grundsätzliche Forderung besteht in diesem Zusammenhang jedoch darin, daß der Auffrischun "szyklus für dieses Intervall beendet sein muß.

In F i g. 3 ist der detaillierte Schaltplan der bevorzugten Ausführungsform des Speichcr-Auffrischsteuerwerks gezeigt. Die von der Takteinrichtung abgegebenen Signale sind mit NBLK. NBR und MW bezeichnet: diese Signale sind zuvor definiert worden. Die Zustandssignale sind das MWff5-Signal, welches ein positives Verknüpfungssignal darstellt, das dem Speichermodul für den nächsten Zyklus dient, das CKWS7~-Signal, bei dem es sich um einen in der Nähe des Endes des Speicheradressenzyklus erzeugten Impuls handelt, und das MSZK-Signal, wie es zuvor definiert worden ist. In F i g. 3 beschreibt jeder der durch eine gestrichelte Linie festgelegten Bereich ein anderes Element, welches bei der vorliegenden Ausführungsform durch eine integrierte Schaltungseinheit realisiert ist. Bei den Elementen 19,24,34 und 38 handelt es sich um verknüpfungsmäßig invertierende Verstärkerschaltungen. Die Elemente 11', 14', 25, 30, 35, 39 und 45 bestehen aus zwei UND-Verknüpfungsgliedern. Die Ausgangsanschlüsse der beiden UND-Glieder sind mit dem Eingangsanschluß eines ODER-Verknüpfungsgliedes (welches nicht explizite gezeigt ist) verbunden, und der Ausgangsanschluß des ODER-Gliedes stellt den Ausgangsanschluß des Elements dar. Wenn ein UND-Glied freigegeben bzw. übertragungsfähig gemacht ist, ist somit ein positives Verknüpfungssignal an dem Ausgangsanschluß des Elements vorhanden. Die Ausführung dieser Verknüpfungselemente ist in dem Buch »Digital Electronics for Scientists«, von H. V. Malmstadt und C. G. Enke, W. A. Benjamin Ina, Kapitel 4. New York 1969, beschrieben.

Das Element 14' gemäß Fig. 3 funktioniert in derselben Weise wie das ODER-Glied 14 gemäß F i g. 1. Den Eingangsanschlüssen eines der beiden UND-Verknüpfungsglieder 21 oder 22 zugeführte positive Verknüpfungssignale führen zum Auftreten eines WGOSignals an dem Ausgangsanschluß des Verknüp-

fiingsgliedes 14'. welches den Auffn ■< hungs/vkliis bzw. Wiederholungszvklus aktiviert. Damit bilden das Verknüpfungsglied 14' und die zugehörige Schaltung einen Sign.ilgenerator. der ein Signal zur Einleitung des Auffrischungs- bzw. Wiederholungszyklus erzeugt. Min Eingangsanschlul.l des Verknüpfungsgliedes 21 ist mit dem AusgangsanschluLl des Mlcment.s W verbunden. Das [!lenient I Γ besteht aus zwei UND-Verknüpfungsgliedern 41 und 42. deren Ausgangsanschlüsse an einem ODKR-Verknüpfungsglied angeschlossen sind. Der Ausgantisanschluß des C) DI-! R-Verknüpfiingsgliedes stellt den Ausgangsanschluß des Elements 11' dar. Das von der Takteinrichtung 10 abgegebene Signal NBLK, die Signale MRES und MBZKsowie das Ausgangssignal des Elements 9 (das ist die Vorzugs-Auffrischanzcigecinrichtung), also das Signal NOPR, werden den Mingangsanschliisscn des I 'ND-Verkniipfungsgliedes 41 zugeführt. Ist das Speichermodul nicht reserviert, ist das .Speichermodul ferner nicht belegt, und ist ferner keine vorhergehende Auffrischung vorgenommen worden, so führt das gemeinsame Auftreten zusammen mit dem von der Takteinrichtung abgegebenen Signal NBLK zu einem positiven Verknüpfungssignal an dem Ausgangsanschluß des Elements II' (das heißt, daß die Signale NBLK. NOPR. MRES und MBZY positive Verknüpfungssignale sind). Das Ausgangssignal des Elements 19 nämlich das Signal VOPW, und das Ausgangssignal des Elements II' werdet· den Eingangsanschlüssen des UND-Verkniipfungsgliedes 42 des Elements W zugeführt, um eine »Verriegelung« des Ausgangssignals aufrecht zu halten. Wird das Λ/OPW-Signal weggenommen bzw. abgeschalte!, so verschwindet das Ausgangssignal des UND-Gliedes 42, wodurch die Verriegelung des Signals an dem Ausgangsanschluß des Elements 11' aufgehoben wird.

Der Ausgangsanschluß des Elements W ist mit den Eingangsanschlüssen eines UND-Gliedes 46 des Elements 45 verbunden. Das Ausgangssignal des UND-Gliedes 47 wird mit dem Ausgangssignal des UND-Gliedes 46 odermäßig zusammengefaßt, um das Ausgangssignal des Elements 45 zu Meiern. Der Ausgangsanschluß des Elements 45 ist mit einem Eingangsanschluß des UND-Gliedes 47 verbunden, und der andere Anschluß des UND-Gliedes 47 ist mit der das Signal NBR führenden Takteinrichtungsleitung verbunden. Das Ausgangssignal des Elements 45 wird auf das Signal NBR hin verriegelt, und zwar in dem Fall, daß ein erster Unterintervall-Auffrischzyklus vorliegt. Die betreffende Verriegelung wird aufgelöst bzw. aufgehoben, wenn der Impuls NBR auftritt (das heißt es wird veranlaßt, daß das Signal NBR zu einem Null-Verknüpfungssignal wird). Der Ausgangsanschluß des Elements 45 ist mit einem Eingangsanschluß eines invertierenden Verstärkerelements 19 verbunden. Das Ausgangssignal des Elements 19 ist das NOPR-S\gna\. Dieses Signal ist ein positives Verknüpfungssignal in dem Fall, daß kein vorhergehender Auffrischungszyklus bzw. Wiederholungszyklus vorhanden gewesen ist; das betreffende Signal ist ein Null-Verknüpfungssignal in dem Fall, daß eine vorhergehende Auffrischung stattgefunden hat. Der oben beschriebene Teil der Schaltung führt somit während der ersten 57,6 μ5 des Intervalls die Auffrischungssteuerung aus. Dabei wird ein Auffrischungszyklus dann eingeleitet, wenn das Speichermodul nicht belegt ist und auch nicht zuvor innerhalb der 57,6 u^-Periode eine Auffrischung erfahren hat

Wenn die durch die Auffrischungseinrichtung adres-

sicrlc Gruppe von Speicherelementen während der ersten ")7.b jis des Intervalls nicht aufgefrischt worden ist. wird das positive /V/i/A'-Verknüpfungssignal in ein Null-Vcrkniipfungssign.il ühcrgi'fiihrt. Sodann wird ein Λ/W-lmpiils abgegeben, der während der restlichen 3 us des Intervalls einen Auffrisi h'ings/yklus b/u. Wieder holungs/vklus erzwingt. Tritt der MR Impuls auf. K-v>r der (Vft.S/ Impuls eines Npeicher/ugriffs/ykhis auftritt, so wird die Auffrischungseinrichtung mit der Beendigung des Speicherzykliis aktiviert. Tritt der Λ/W-lmpuls nach dem CVft.ST-'mpuls auf. dann ergibt sieh die Aktivierung der Auffnschungscinrichuing durch ilen O'W.ST-Impuls, der während eines folgenden .Speicherbesetzt- b/w. Speicherbelegt-Zyklus auftritt. Tritt ein nachfolgender Speicherzugriffs/yklus nicht unmittelbar folgend auf. so führt das auftretende Λ/ß/TV-Signal zu der Aktivierung der Auffrischungscinrichtung.

Die Aktivierung der Auffrischungseinrichuing durch den ΛίΚ-impiiis und das MÖZF-Signal sei zuerst betrachtet. Der Auffrischiingszyklus b/w. Wiederholungszyklus tritt dann auf. wenn an dem Ausgangsanschluß des Elements 25 ein positives Verknüpfungssignal erzeugt wird. Ein von dem Element 25 geliefertes Ausgangssignal wird den Eingangsanschlüssen des UND-Gliedes 22 des Elements 14' zugeführt und fuhrt damit zur Auslösung bzw. Abgabe eines KGO-Signals. Das Element 30 besteht aus dem UND-Glied 31 und dem UND-Glied 32. Die Ausgangsanschlüsse dieser UND-Glieder sind an einem ODER-Verknüpfungsglied angeschlossen. Der Ausgangsanschluß des ODERVcrknüpfungsgliedes stellt den Ausgangsanschhiß des Elements 30 dar. Das M/?-Signal wird den Eingangsanschlüssen des UND-Gliedes 32 zugeführt. Der Ausgangsanschluß des Elements 39 ist mit dem Eingangsanschluß eines invertierenden Verstärkers 34 verbunden. Das Ausgangssignal des invertierenden Verstärkers bzw. Inverters 34 das Ausgangssignal des Elements 30 und das /VOP/?-Signal werden den Eingangsanschlüssen des UND-Gliedes 3t zugeführt. Hat somit kein vorhergehender Auffrischungs- bzw. Wiederauffrischungszyklus stattgefunden, so führt der M/?-Impuls zu einer Verriegelung des Ausgangssignals des Elements 30. so daß an dem Ausgangsanschluß ein positives Verknüpfungssignal aufrecht erhalten wird. Hat jedoch ein vorhergehender Wiederauffrischungszyklus stattgefunden, so tritt keine Verriegelung auf. Das Signal von dem Element 30 wird ferner der Datenzentraleinheit oder anderen externen Schaltungen zugeführt, um das Speichermodul für den Wiederauffrischungszyklus zu reservieren.

Der Ausgangsanschluß des Elements 30 ist mit Eingangsanschlüssen der beiden UND-Glieder 26 und 27 des Elements 25 verbunden. Dem UND-Glied 26 werden an den übrigen Anschlußklemmen ferner die Signale NBLK (das ist das auf der NßLK-Leitung über den invertierenden Verstärker 26 zugeführte Signal), NOPR und MBZY zugeführt. Während der auf den M/Mmpuls folgenden 3^s-Periode gemäß F i g.2 tritt daher, sobald der Speicher nicht mehr belegt ist (MBZY ist ein positives Verknüpfungssignal), an dem Ausgang des Elements 25 ein Signal auf, welches das RGO-S\gna\ auslöst Der Ausgangsanschluß des Elements 25 ist mit einem Eingangsanschluß des UND-Gliedes 39 verbunden, welches mit dem zweiten Eingangsanschluß an der CV7?S7-Leitung angeschlossen ist. Ein am Ausgangsanschluß des Elements 25 auftretendes positives Verknüpfungssignai und ein ein positives Verknüpfungssignal darstellendes CVft.ST-Sigrial führen zur Aufhebung eines Verriegelt "'gssignals an dem Alisgangsanschluß des Elements 30.

Durch die vorliegende Aiisführungsform wild ein Aiiffrischungs- bzw. VViederauffrischiingszs klus bereitgestellt, der durch den Λ/rt-Impiils und einen C)RS/-Impuls aiis/ulosen ist, welcher von eier Datcn/cntralcinheit in der Nähe des Endes eines Spcicherbelcgiings/yklus durch die Datenzentralcinheit geliefert wird.

iii Gemäß Ii l'. 3 ist daher eine ("}7?.ST-I.eiliing mit dem UND-Glied 37 und dem invertierenden Verstärker 38 verbunden. Der Allsgangsanschluß des Verstärkers 38 ist mit einem Eingangsanschluß des UND-Gliedes 36 verbunden. Das Ausgangssignal tics Elements 35 wird

ι'< durch odermäßige Zusammenfassung des Ausgangssignals des Verknüpfiuigsgliedcs 36 mit dem Ausgangssignal des Verknüpftingsglicdes 37 erzeugt. Der Eingangsanschluß des Vcrknüpfungsgliedcs 37 ist an dem Ausgangsanschluß des Elements 25 angeschlossen. Die

J" Eingangsanschlüsse des UND-Gliedes 36 sind ferner an dem Ausgangsanschluß des Elements 30 und der NOPR-Leitung angeschlossen. Der Ausgangsanschluß des Elements 35 ist an einem Eingangsanschluß des UND-Gliedes 27 angeschlossen. Die betreffende Schal-

:■> lung arbeitet nun wie folgt. Nachdem der M/?-lmpuls ein Signal am Ausgang des Elements 30 verriegelt hat und kein vorhergehender Wiederauffrischungszyklus vorgelegen hat, macht der CYRST-Impuls das Verknüpfungsglied 36 übertragungsfähig, was dazu führt, daß ein

«ι Ausgangssignal von dem Element 35 zu dem Verknüpfungsglied 27 hin geleitet wird. Das durch das verriegelte Ausgangssignal des Elements 30 übertragungsfähig gesteuerte Verknüpfungsglied 27 bewirkt, daß am Ausgang des Elements 25 ein Signal auftritt, und

υ zwar ein positives RGO-'.Signal. Die erneute Zirkulation des Signals von dem Ausgangsanschiuß des Elements 25 zu dem Eingangsanschluß des Verknüpfungsgliedes 37 führt zu einer kurzzeitigen Verriegelung, und zwar so lange, bis das positive Verknüpfungssignal an dem

-in Ausgangsanschluß des Elements 30 verschwindet.

Die Speicherelemente des MOS-Typs sind verschiedentlich derart miteinander verbunden. daL irgendein von der Datenzentraleinheit geforderter Betrieb automatisch zur Wiederauffrischung des Elements führ'.

Ji Ferner ist verschiedentlich jede Gruppe von Elementen so geschaltet, daß der Betrieb irgendeines Teiles der Elemente zur Wiederauffrischung der gesamten Gruppe führt. Daher ist durch jegliche Aktivität betreffend die Gruppe von Elementen, die aufzufrischen sind, während des vorliegenden Intervalls die Notwendigkeit bezüglich dieser Elemente, aufgefrischt zu werden, vermieden. In Fig.4 ist eine Sperrschaltung gezeigt, die das Speicher-Auffrischsteuerwerk daran hindert, einen Wiederauffrischungszyklus einzuleiten, wenn zu der Gruppe der aufzufrischenden Elemente ein Zugriff zuvor durch die Datenzentraleinheit erfolgt ist. Das Element 50 stellt eine Einrichtung dar, die ein UND-Verknüpfungsglied 51 und ein UND-Verknüpfungsglied 52 enthält. Die Ausgangssignale dieser beiden UND-Glieder sind zur Lieferung des Ausgangssignals odermäßig zusammengefaßt. Der Ausgangsanschluß des Elements 11' ist von dem Eingangsanschluß des Verstärkers 46 gelöst und mit dem Eingangsanschluß des UND-Gliedes 51 verbunden. Der Ausgangsanschluß des Elements 50 ist mit dem Eingangsanschluß des Verstärkers 46 verbunden. Die vorhergehende Erläuterung trifft auch im vorliegenden Fall zu, da das Verknüpfungsglied 51 die oben beschriebene Arbeits-

weise nicht beeinflul.lt. Die Anschliil.tklemnien des UND-Gliedes 52 sind ;iη der N(>I'R- Leitung, der NHLK-1 .ei 'ung und einer I .eituntr iingest !lh 'sm.Ii. die ein Signal führt, weiches die Koin/iden/ /\\ isdien der durch die Auffrischungseinrichtiing iulressicrien Ciriippe um Speicherelementen und a^r (inippe \on Spcicherele

menten anzeigt, zu dem die Datenzentraleuiheil /ugriff liesitzt. In dem I all. dall alle diese Signale gleichzeitig ρ<ΛΊ^;ν 'ir.d. wud '':'. S'.^.'iiil VOfH aufgehoben. Wd Ί,; .!ι ein weiterer Wiederaul'frisehungszyklus für die bett Ciic;ule (ί nippe von Kiemen ten verhindert ist.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

I. Verfahren zum Steuern des Auffrischen von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung, deren Speicherelemente ihren Informationsinhalt ohne zusätzliche Steuermaßnahmen lediglich während eines bestimmten Speicherzeitintervalls nach erfolgter Informationseinspeicherung festzuhalten gestatten, unter Verwendung einer Speichersteuerschaltung, welche jedes Speicherelement während wenigstens einer Zykluszeit des in eine Mehrzahl von Zykluszeiten unterteilbaren Speicherzeitintervalls in einen gesonderten Auffrischvorgang mit einer Auffrischeinrichtung einzubeziehen gestattet, dadurch gekennzeichnet,

daB mittels einer mit der Speichersieuerschaliung (17) verbundenen ersten Steuereinheit (10, 11) die Speicherelemente (60) jeweils in einen Auffrischvorgang während einer ersten, normalerweise für einen Speicherzugriff festgelegten Zeitspanne des jeweiligen Speicherzeitintervalls (T) in dem Fall einbezogen werden, daß sie infolge fehlenden anderweitigen Zugriffs frei verfügbar sind

und daß mittels einer mit der Speichersteuerschaltung (17) verbundenen zweiten Steuereinheit (10,12) die Speicherelemente (60) jeweils in einen Auffrischvorgang während einer an die betreffende erste jo Zeitspanne 'ich anschließenden zweiten Zeitspanne des jeweiligen Speicherzeitintervalls (T) lediglich in dem Fall einbezogen werden, daß sie während der vorangegangenen ersten Zeitspanne auffrischungslos geblieben sind.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, wobei mit der Speicheranordnung eine Auffrischeinrichtung verbunden ist, dadurch gekennzeichnet, daß die Auffrischeinrichtung (16) eingangsseitig am Ausgang einer Auffrisc'isteuereinheit angeschlossen ist, die mit einer ersten Steuereinheit (10, 11) und m^;t einer zweiten Steuereinheit (10, 12) ausgangsseitig außerdem an einer Speichersteuerschaltung (17) der Speicheranordnung (60) angeschlossen ist, und daß die beiden Steuereinheiten (10, U und 10, 12) eingangsseitig durch von der Speicherstcuerschallung (17) abgeleitete Steuersignale für die Festlegung der jeweiligen Auffrischzeitspanne der Speicheranordnung (60) steuerbar sind.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinheiten (10, 11 und 10, 12) der Auffrischsteiicreinheit eingangsseitig über eine gesonderte Anzeigeeinrichtung (13) am Ausgang der Speichersteuereinheit (17) angeschloss-äfi sind.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Steuereinheiten (10, Il und 10, 12) Verknüpfungsglieder (11, 12) umfassen, von denen jeweils eines ein die Abgabe omcs Speicherauffrischsignals bewirkendes Ausgangssignal auf eine gesonderte Ansteuerung hin abzugeben vermag.
"). Schaltungsanordnung nach Anspruch 4. dadurch gekennzeichnet, dal! die Verknüpfungsglicder (II, '■' 12) iiusgnngsscitig über ein ODf-R-Glicd (14) . iTbundcn sind.
6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Steuereinheiten (10, 11 und 10, 12) ausgangsseitig mit einem Steuereingang der Speichersteuerschaltung(17) verbunden sind.
7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß zu der jeweiligen Steuereinheit (10, 11; 10, 12) eine Takteinrichtung (10) gehört, deren Taktimpulse für die Adressierung der Speicheranordnung (60) mitausgenutzt sind.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Takteinrichtung (10) mit einem die Speichersteuerschaltung (17) steuernden Zähler (15) verbunden ist.