DE2260935C3

DE2260935C3 - Signal selection system for an electronic musical instrument

Info

Publication number: DE2260935C3
Application number: DE2260935A
Authority: DE
Inventors: Takatsugu Neyagawa Osaka Nakajima (Japan)
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1971-12-13
Filing date: 1972-12-08
Publication date: 1978-09-21
Also published as: GB1417724A; JPS514101B2; US3781450A; FR2187169A5; JPS4866426A; AU461060B2; AU4964372A; DE2260935B2; IT973922B; CA964903A; ZA728803B; DE2260935A1

Description

zeugen, die den Noten der Tonleiter entsprechen. Eine gleiche Zahl Gatter 21, 22, 23, 24 und 25 vermag die Tonsignale f_v f_t, f₃, /₄ und /_s ein- und auszuschalten. that correspond to the notes of the scale. The same number of gates 21, 22, 23, 24 and 25 can switch the sound signals f _v f _t , f ₃ , / ₄ and / _s on and off.

Eine Zahl einpoliger, normalerweise offener Tastenschalter Kl, Kl, K3, K4, KS entspricht der Zahl der Tongeneratoren 11, 12, 13, 14 und 15, und jeder der Tastenschalter ist mit einem Ende über einen gemeinsamen Leiter 1 mit der einen Klemme 2 einer elektrischen Leistungsversorgung 3 verbunden. Eine transistorisierte Bevorzugungschaltung 4 weist eine der Zahl der Tastenschalter entsprechende Zahl von Vorspannungswiderständen Al, Rl, R3, R 4 und R 5 auf, die miteinander in Reihe geschaltet sind, und ein Ende 5 der Reihenschaltung ist mit der anderen Klemme 6 der elektrischen Leistungsversorgung 3 verbunden. Die Emitter der Transistoren Tl, Γ 2, Γ 3, Γ4, TS sind mit den anderen Enden der entsprechenden Tastenschalter Kl, Kl, K3, K4 bzw. KS verbunden. Die Basen deF Transistoren Tl, Tl, Γ3, T 4 und Γ5 sind jeweils mit dem von der elektrischen Leistungsversorgung 3 entfernten Anschluß 31, 32, 33, 34, 35 des ihnen jeweils zugeordneten Vorspannungswiderstands Rl, Rl, R3, R4, RS verbunden. Die Kollektoren der Transistoren Tl, Tl, T3, T4, T5 liegen über die ihnen zugeordneten Kollektorwiderstände All, RU, RlX R14 und RlS auf einem Potential, das praktisch gleich dem der anderen Klemme 6 der elektrischen Leistungsversorgung 3 ist. Eine gleiche Anzahl Basiswiderstände Yl, Yl, Y 3, Y 4 und YS liegt jeweils zwischen der Basis und dem Emitter der Transistoren Tl, Tl, T3, Γ4 und T5. Die Kollektoren der Transistoren Tl, Γ2, T3, Γ4, Γ5 sind mit den Gattern 21, 22, 23, 24 bzw. 25 gekoppelt, um die von den Tongeneratoren 11, 12, 13, 14, 15 erzeugten Tonsignale Z₁, /₂, /₃, /₄, /_s, die an die Gatter geliefert werden, ein- und auszuschalten.A number of single-pole, normally open key switches Kl, Kl, K3, K4, KS corresponds to the number of tone generators 11, 12, 13, 14 and 15, and each of the key switches has one end via a common conductor 1 to one terminal 2 electrical power supply 3 connected. A transistorized preference circuit 4 has a number of bias resistors A1, R1, R3 , R4 and R5 corresponding to the number of key switches, which are connected in series with one another, and one end 5 of the series circuit is connected to the other terminal 6 of the electrical power supply 3 tied together. The emitters of the transistors Tl, Γ 2, Γ 3, Γ4, TS are connected to the other ends of the corresponding key switches Kl, Kl, K3, K4 and KS . The bases deF transistors Tl, Tl, Γ3, T 4 and Γ5 are each connected to the remote terminal 31, 32, 33, 34, 35 of the bias resistor Rl, Rl, R 3, R4, RS assigned to them . The collectors of the transistors T1, T1, T3, T4, T5 are at a potential that is practically equal to that of the other terminal 6 of the electrical power supply 3 via the collector resistors All, RU, RlX, R14 and RlS assigned to them. An equal number of base resistors Yl, Yl, Y 3, Y 4 and YS are in each case between the base and the emitter of the transistors Tl, Tl, T3, Γ4 and T5. The collectors of the transistors Tl, Γ2, T3, Γ4, Γ5 are coupled to the gates 21, 22, 23, 24 and 25, respectively, in order to generate the tone signals Z ₁ , / _{2 generated by the tone generators 11, 12, 13, 14, 15} , / ₃ , / ₄ , / _s supplied to the gates on and off.

Die Gatter 21. 22, 23, 24 und 25, die nicht Gegenstand der Erfindung sind, umfassen Speicher 41, 42, 43, 44 und 45 sowie Signalschalter 51, 52, 53, 54 und 55. Jeder Speicher 41, 42, 43, 44 und 45 besteht aus einem herkömmlichen Flipflop. Zum Beispiel besteht der Flipflop des Speichers 41 aus einem ersten Transistor Γ 31, einem zweiten Transistor T 32, einem ersten Rückkopplungswidersiand R 35 zwischen dem Kollektor des ersten Transistors Γ 31 und der Basis des zweiten Transistors T 32, einem zweiten Rückkopplungswiderstand R 36 zwischen dem Kollektor des zweiten Transistors T 32 und der Basis des ersten Transistors Γ31, einem ersten Kollektorwiderstand R 33 zwischen dem Kollektor des ersten Transistors T 31, und einer weiteren elektrischen Leistungsversorgung 9, einem zweiten Koilektorwiderstand R 34 zwischen dem Kollektor oes zweiten Transistors T 32 und der weiteren elektrischen Leistungsversorgung, einem Setz-Widerstand i?31 zwischen einem Setz-Anschluß St und der Basis des zweiten Transistors T 32 und aus einem Rücksetz-Widerstand zwischen einem Rücksetz-Anschluß Rt und der Basis des ersten Transistors T 31.The gates 21, 22, 23, 24 and 25, which are not the subject of the invention, comprise memories 41, 42, 43, 44 and 45 and signal switches 51, 52, 53, 54 and 55. Each memory 41, 42, 43, 44 and 45 consists of a conventional flip-flop. For example, the flip-flop of memory 41 consists of a first transistor 31, a second transistor T 32, a first feedback resistor R 35 between the collector of the first transistor Γ 31 and the base of the second transistor T 32, a second feedback resistor R 36 between the Collector of the second transistor T 32 and the base of the first transistor Γ31, a first collector resistor R 33 between the collector of the first transistor T 31, and a further electrical power supply 9, a second coil resistor R 34 between the collector oes the second transistor T 32 and the further electrical power supply, a set resistor i? 31 between a set terminal St and the base of the second transistor T 32 and a reset resistor between a reset terminal Rt and the base of the first transistor T 31.

Wenn eine positive Spannung an den Setz-Anschluß St angelegt wird, geht der zweite Transistor T32 in die Sättigung, und der erste Transistor 731 wird gesperrt. Damit wird eine positive Spannung am Ausgang Q erzeugt, der mit dem Kollektor des ersten Transistors 731 verbunden ist. Wenn andererseits eine positive Spannung an den Rücksetz-Anschluß Rt angelegt wird, geht der erste Transistor Γ31 in die Sättigung, und der zweite Transistor T 32 wird gesperrt, so daß an dem Ausgang Q keine Spannung liegt. Jeder Flipflop der Speicher 42, 43, 44 und 45 ist im Aufbau dem des Speichers 41 ähnlich.When a positive voltage is applied to the set terminal St , the second transistor T32 goes into saturation and the first transistor 731 is blocked. This generates a positive voltage at the output Q , which is connected to the collector of the first transistor 731. If, on the other hand, a positive voltage is applied to the reset terminal Rt , the first transistor φ31 goes into saturation, and the second transistor T 32 is blocked, so that there is no voltage at the output Q. Each flip-flop of memories 42, 43, 44 and 45 is similar in structure to that of memory 41.

Jeder der Signalschalter 51, 52, 53, 54 und 55 besteht aus einer Reihenschaltung einer Kapazität C, eines Widerstandes R 6 und einer Diode D und liegt zwischen dem entsprechenden Tongenetator 11, 12, ίο 13, 14 und 15 und der Ausgangsklemme 7. Jeder Verbindungspunkt einer Diode D mit einem Widerstand R 6 ist mit der entsprechenden Ausgangsklemme Q der Speicher 41, 42, 43, 44 und 45 verbunden und arbeitet als Steueranschluß des entsprechenden Signalschalters 51, 52, 53, 54 oder 55. Diese Signalschalter werden eingeschaltet, wenn die Ausgangsspannungen der entsprechenden Speicher positiv sind.Each of the signal switches 51, 52, 53, 54 and 55 consists of a series connection of a capacitance C, a resistor R 6 and a diode D and is located between the corresponding tone generator 11, 12, 13, 14 and 15 and the output terminal 7. Each Connection point of a diode D with a resistor R 6 is connected to the corresponding output terminal Q of the memory 41, 42, 43, 44 and 45 and works as a control connection of the corresponding signal switch 51, 52, 53, 54 or 55. These signal switches are switched on when the output voltages of the corresponding memories are positive.

Die Setz-Anschlüsse St der Speicher 41, 42, 43, 44 und 45 sind mit den Kollektoren der Transistoren Tl, Tl, T3, T4 bzw. TS verbunden. Ein Detektor 8 ist zwischen den Ausgangsklemmen der Signalwählmittel und den Rücksetz-Anschlüssen Rt der Speicher 41, 42, 43, 44 und 45 verbunden. Der Detektor besteht aus den Transistoren TIl und Γ12. Der Kollektor des Transistors TIl ist mit der elektrischen Leistungsversorgung 9 über einen Kollektorwiderstand R 21 verbunden und liegt deshalb auf der Spannung +£', der Emitter des Transistors TIl ist über den Widerstand R 22 mit Masse und über den Widerstand R 23 mit der Leistungsversorgung 9 verbunden, und die Basis des Transistors TIl ist mit den Ausgängen der Signalschalter 51, 52, 53, 54 und 55 verbunden. Der Emitter des Transistors T12 ist mit der elektrischen Leistungsversorgung 9 verbunden, die Basis des Transistors T12 liegt am Kollektor des Transistors TIl, und der Kollektor des Transistors T12 liegt über einen anderen Kollektorwiderstand R 24 an Masse und an den Rücksetz-Anschlüssen Rt der Speicher 41, 42, 43, 44 und 45.The set terminals St of the memories 41, 42, 43, 44 and 45 are connected to the collectors of the transistors T1, T1, T3, T4 and TS , respectively. A detector 8 is connected between the output terminals of the signal selection means and the reset terminals Rt of the memories 41, 42, 43, 44 and 45. The detector consists of the transistors TIl and Γ12. The collector of the transistor TIl is connected to the electrical power supply 9 via a collector resistor R 21 and is therefore at the voltage + £ ', the emitter of the transistor TIl is connected to ground via the resistor R 22 and to the power supply 9 via the resistor R 23 connected, and the base of the transistor TIl is connected to the outputs of the signal switches 51, 52, 53, 54 and 55. The emitter of the transistor T12 is connected to the electrical power supply 9, the base of the transistor T12 is connected to the collector of the transistor TIl, and the collector of the transistor T12 is connected to ground via another collector resistor R 24 and the memory 41 is connected to the reset terminals Rt , 42, 43, 44 and 45.

Der Detektor 8 spricht an, wenn zwei oder mehr Speicher gleichzeitig gesetzt sind. In diesem Fall übersteigt die Basisspannung des Transistors TIl eine Schwellenspannung, und dieser Transistor TIl geht in die Sättigung. Die Spannung am Kollektor des Transistors TIl wird durch den Transistor T12 invertiert, und es entsteht eine Ausgangsspannung E' am Kollektor des Transistors T12. Dann setzt die Ausgangsspannung E' sofort die beiden Speicher zurück, die vorher gesetzt wurden. Wenn andererseits kein oder nur ein Speicher gesetzt ist, ist die Basisspannung des Transistors TIl geringer als die Schwellenspannung. Deshalb erzeugt der Detektor 8 kein Ausgangsignal, so daß kein Speicher zurückgesetzt wird.The detector 8 responds when two or more memories are set at the same time. In this case, the base voltage of the transistor TIl exceeds a threshold voltage, and this transistor TIl goes into saturation. The voltage at the collector of the transistor TIl is inverted by the transistor T12, and there is an output voltage E ' at the collector of the transistor T12. The output voltage E 'then immediately resets the two memories that were previously set. If, on the other hand, no or only one memory is set, the base voltage of the transistor TIl is lower than the threshold voltage. Therefore, the detector 8 does not generate an output signal, so that no memory is reset.

Nachfolgend wird die Arbeitsweise des erfindungsgemäßen Signalwählsystems erläutert. Es wird angenommen, daß jeder der Basiswiderständo Yl, Yl, 73, Y 4 und YS den Widerstand Y und jeder letzteren zugeordnete Vorspannungswiderstände Rl, Rl, R3, R4 und RS den Widerstand R hat, wobei der Wert von R größer als der von Y gewählt ist.The mode of operation of the signal selection system according to the invention is explained below. It is assumed that each of the base resistors Yl, Yl, 73, Y 4 and YS has the resistor Y and that the bias resistors Rl, Rl, R3, R4 and RS associated with the latter has the resistance R , the value of R being greater than that of Y. is chosen.

Wenn die Tastenschalter Kl und K2 z.B. gleichzeitig geschlossen werden, fließt ein Strom von der einen Klemme 2 der elektrischen Leistungsversorgung 3 über den gemeinsamen Leiter 1, den Tastenschalter ATl, einer Parallelschaltung des Basiswiderstandes Yl und der Basis-Emitter-Strecke des Tran-If the key switches Kl and K2 are closed at the same time, for example, a current flows from one terminal 2 of the electrical power supply 3 via the common conductor 1, the key switch ATl, a parallel connection of the base resistor Yl and the base-emitter path of the tran-

sistors Tl und dem Vorspannungswiderstand Rl zur anderen Klemme 6 der elektrischen Leistungsversorgung 3. Dadurch geht der Transistor Tl in die Sättigung, und an dem Steueranschluß des Gatters 21 liegt eine Spannung, die etwa gleich der Spannung — £, der Ausgangsspannung der elektrischen Leistungsversorgung 3, ist. Die positive Ausgangsspannung am Kollektor des Transistors Tl wird damit an den Setz-Anschluß St des Speichers 41, d. h. des Flipflops, angelegt, um den Speicher 41 zu setzen. Dadurch erzeugt der Speicher eine positive Spannung an der Ausgangsklemme Q, um den entsprechenden Signalschalter 51 zu schalten. Dadurch wird das Gatter 21 eingeschaltet, und das Ausgangstonsignal /, entsprechend dem Tastenschalter Kl geiangt an die Ausgangsklemme 7 und wird gehalten.sistor Tl and the bias resistor Rl to the other terminal 6 of the electrical power supply 3. As a result, the transistor Tl goes into saturation, and a voltage is applied to the control terminal of the gate 21 which is approximately equal to the voltage - £, the output voltage of the electrical power supply 3, is. The positive output voltage at the collector of the transistor Tl is thus applied to the set terminal St of the memory 41, ie the flip-flop, in order to set the memory 41. As a result, the memory generates a positive voltage at the output terminal Q in order to switch the corresponding signal switch 51. As a result, the gate 21 is turned on, and the output tone signal / corresponding to the key switch Kl goes to the output terminal 7 and is held.

In diesem Fall wird eine Spannung, die gleich dem Basis-Emitter-Spannungsabfall V _BE in Vorwärtsrichtung (gewöhnlich 0,6 bis 0,8VoIt bei einem Siliziumtransistor) ist, zwischen dem gemeinsamen Leiter 1 und der Basis des Transistors Tl erzeugt. Andererseits wird eine durch den genannten Basis-Emitter-Spannungsabfall V_Bt des Transistors Tl erzeugte Spannung durch einen Spannungsteiler aus den Widerständen Rl und Yl geteilt, und es wird eine Spannung V _BE ■ Y/(R + Y) über der Basis und dem Emitter des Transistors T 2 erzeugt. In diesem Fall ist jedoch die Spannung V_BE ■ Y/{R + Y) kleiner als die Hälfte von V_BE, da der Widerstandswert von R größer ist als der von Y. Deshalb ist der Transistor 7" 2 nicht leitend, da die Spannung V_BE ■ Yl {R-tY) kleiner ist als die Spannung V_BE(em), die Schwellenspannung der Transistoren Tl, T2. T3, T4 und TS. Die anderen Transistoren T3, Γ4 and T 5 sind ebenfalls nicht leitend, da die Spannungen über den entsprechenden Basen und Emittern viel kleiner sind als die über Basis und Emitter des Transistors T 2.In this case, a voltage which is equal to the base-emitter voltage drop V _BE in the forward direction (usually 0.6 to 0.8VoIt for a silicon transistor) is generated between the common conductor 1 and the base of the transistor T1. On the other hand, a voltage generated by said base-emitter voltage drop V _{Bt of} the transistor Tl is divided by a voltage divider of the resistors Rl and Yl , and a voltage V _BE · Y / (R + Y) across the base and the emitter of the transistor T 2 is generated. In this case, however, the voltage V _BE · Y / {R + Y) is less than half of V _BE , since the resistance value of R is greater than that of Y. Therefore, the transistor 7 "2 is not conductive because the voltage V _BE ■ Yl {R-tY) is smaller than the voltage V _BE (em), the threshold voltage of the transistors Tl, T2, T3, T4 and TS. The other transistors T3, Γ4 and T 5 are also non-conductive because the Voltages across the corresponding bases and emitters are much smaller than those across the base and emitter of transistor T 2.

Infolgedessen ist nur der Transistor Tl gesättigt und betätigt das entsprechende Gatter 21, um an der Ausgangsklemme 7 vorzugsweise nur ein Ausgangstonsignal /, zu erzeugen, das von dem dem Tastenschalter Kl entsprechenden Tongenerator 11 geliefert wird. Die Arbeitsweise der Bevorzugungsschaltung 4 wird zuverlässig in Übereinstimmung mit einer Abnahme des Widerstandswertes Y. Es ist deshalb erwünscht, den Widerstand Y zu verkleinern. In diesem Fall wird jedoch eine hohe Spannung von der elektrischen Leistungsversorgung 3 benötigt, um den Betrieb der Bevorzugungsschaltung 4 sicherzustellen. Wenn die elektrische Leistungsversorgung 3 eine Spannung hat, wie sie normalerweise bei herkömmlichen Transistorschaltungen projektiert wird, reicht es aus, wenn der Widerstand Y kleiner ist als der Widerstand R. As a result, only the transistor Tl is saturated and activates the corresponding gate 21 in order to preferably only generate an output tone signal /, which is supplied by the tone generator 11 corresponding to the key switch Kl, at the output terminal 7. The operation of the preferential circuit 4 becomes reliable in accordance with a decrease in the resistance value Y. It is therefore desirable to make the resistance Y smaller. In this case, however, a high voltage is required from the electric power supply 3 in order to ensure the operation of the preferential circuit 4. If the electrical power supply 3 has a voltage as it is normally projected in conventional transistor circuits, it is sufficient if the resistance Y is smaller than the resistance R.

Nachdem die Tastenschalter Kl und Kl wieder geöffnet sind, bleibt nur der Speicher 41 im gesetzten Zustand. Das einzige ausgewählte Tonsignal /, wird deshalb an der Ausgangsklemme 7 gehalten.After the key switches Kl and Kl are opened again, only the memory 41 remains in the set state. The only selected audio signal /, is therefore held at the output terminal 7.

Nach der oben beschriebenen Arbeitsweise sind nun, wenn irgendein oder mehrere andere Tastenschalter als der Tastenschalter Kl geschlossen werden, z. B. der Tastenschalter K 3, zwei Speicher 41 und 43 gesetzt. Der Detektor 8 spricht an, wenn zwei oder mehr Speicher gesetzt sind, z. B. die Speicher 41 und 43, und er erzeugt eine Ausgangsspannung, die etwa gleich E' ist, um sofort die gesetzten Speicher zurückzusetzen.After the operation described above, if any one or more key switches other than the key switch Kl are closed, for. B. the key switch K 3, two memories 41 and 43 are set. The detector 8 responds when two or more memories are set, e.g. B. the memories 41 and 43, and it generates an output voltage which is approximately equal to E ' to immediately reset the memories.

Wenn der Tastenschalter K 3 auch nach dem Rücksetzen geschlossen ist, wird der Speicher 43 von der Ausgangsspannung am Kollektor des Transistors 73 gesetzt, und damit wird nur ein Tonsignal /₃ an die Ausgangsklemme 7 geliefert. In dem Fall, daß zwei beliebige oder mehrere Tastenschalter gleichzeitig geschlossen werden, z. B. die zwei Tastenschalter K 3 und K 4 oder K 3 und KS oder die drei Tastenschalter K 3, K 4 und KS, ist die Arbeitsweise die gleiche, wie sie oben für den Fall der geschlossenen Tastenschalter TKl und Kl beschrieben wurde.If the key switch K 3 is closed even after resetting, the memory 43 is set by the output voltage at the collector of the transistor 73, and thus only an audio signal / _{3 is} supplied to the output terminal 7. In the event that any two or more key switches are closed simultaneously, e.g. B. the two key switches K 3 and K 4 or K 3 and KS or the three key switches K 3, K 4 and KS, the mode of operation is the same as described above for the case of the closed key switches TKl and Kl .

Das heißt, wenn ein oder mehrere Tastenschalter gleichzeitig geschlossen werden, dann wird nur dei Transistor, dessen Basis mit dem der anderen Klemme 6 der elektrischen Leistungsversorgung 3 am nächsten liegenden Verbindungspunkt verbunder ist, von den den geschlossenen Tastenschaltern entsprechenden Transistoren leitend gemacht, und diesel Transistor betätigt das entsprechende Gatter, um vorzugsweise nur ein Ausgangstonsignal auszuwählen. That is, if one or more key switches are closed at the same time, then only the one Transistor whose base is connected to that of the other terminal 6 of the electrical power supply 3 the closest connection point is connected from the ones corresponding to the closed key switches Transistors made conductive, and this transistor operates the corresponding gate to preferably select only one output sound signal.

Die transistorisierte Bevorzugungsschaltung 4 de« erfindungsgemäßen Signalwählsystems kann somit be: gleichzeitigem Schließen mehrerer Tastenschalter nui den dem höchsten oder tiefsten Ton zugeordneter Tastenschalter wirksam werden lassen, und zwai gemäß der Anordnung der Tastenschalter Kl, K2 K 3, KA und KS und der Tongeneratoren 11,12,13 14 und 15.The transistorized preference circuit 4 of the signal selection system according to the invention can thus, when several key switches are closed simultaneously, only allow the key switch assigned to the highest or lowest tone to become effective, and two according to the arrangement of the key switches K1 , K2 , K3, KA and KS and the tone generators 11, 12,13 14 and 15.

Bevorzugungsschaltung 4 des erfindungsgemäßer Sienalwählsystems ist folglich aus einer kleinen Zah elektronischer Bauelemente zusammensetzbar, was ir vorteilhafter Weise die Einfachheit, die Kostenerspar nis sowie die schnellere Herstellbarkeit des erfin dungsgemäßen Signalwählsystems u. a. bedingt.Preferred circuit 4 of the inventive dialing system is consequently composed of a small number electronic components can be assembled, which advantageously means simplicity and cost savings nis as well as the faster producibility of the signal selection system according to the invention, among others. conditional.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Signal selection system for an electronic musical instrument, with a number of tone generators which generate tone signals corresponding to the notes of the scale, with an equal number of gates that can switch the tone signals on and off, with an equal number of single-pole, normally open key switches, each with one end are connected via a common conductor to a terminal of an electrical power supply, with a transistorized preference circuit which, when several key switches are closed at the same time, only allows the key switch assigned to the highest or lowest tone to become effective, the number of bias resistors corresponding to the number of key switches, an equal number Transistors, an equal number of base resistors "" \ each lying between the base and the emitter of the transistors, and an equal number of collector resistors, which are each connected to the collectors of the transistors, characterized that the bias resistors (Rl, Rl, R 3, A4, RS) are connected to one another in series, one end of this series circuit being connected to the other terminal (5, 6) of the electrical power supply (3), that the emitters of the transistors (Tl, Tl, Γ3, Γ 4, TS) are connected to the other ends of the corresponding key switches (Kl, Kl, K3, K4, KS) so that the bases of the transistors (Γ1, Tl, T3, T 4, Γ5) are each connected to the terminal of the bias resistor (R 1, Rl, R3, R4, RS) assigned to them further away from the electrical power supply, so that the collectors of the transistors (Tl, Tl, T 3, T4, T5) each have their associated collector resistances (RIl, Λ12, R 13, R 14, RlS) are at a potential that is practically the same as that of the other terminal of the electrical power supply, that the collectors with the gates for the purpose of controlling the gate function and switching the on and off of the tone generators to the gates ferten audio signals are coupled that the base resistances (Yl, Yl, Y 3, YA, YS) are each smaller than the bias resistances assigned to them (R 1, R1, R 3, R 4, RS), which means that when one or more of them are closed at the same time Key switch only the transistor, the base of which is connected to the bias resistor closest to the other terminal of the electrical power supply, becomes conductive and actuates the corresponding gate.

The invention relates to a signature selection system for an electronic musical instrument, with a number of tone generators, which generate sound signals corresponding to the notes of the scale, with an equal number Gates that can turn the sound signals on and off; with an equal number of unipolar, usually open key switch, each with one end over a common conductor on a Terminal of an electrical power supply, with a transistorized preference circuit, when closing several key switches at the same time, only the highest or lowest tone assigned key switch can be effective, which one of the number of key switches corresponding Number of bias resistors, one equal

ίο number of transistors, an equal number of base resistors, which are each between the base and the emitter of the transistors, and an equal number Has collector resistors each connected to the collectors of the transistors.

In such a known signal selection system for an electronic musical instrument (DT-AS 19 64 826) proves to be disadvantageous that two transistors are required for each key switch, which necessarily have a low switch-off peak

O zencurrent must have 1 _CBO or I _CE0 to ensure reliable operation and that an additional bias _{circuit is required} to reduce _{the effects of the breaking peak} current / CB0 or I CE0.

The invention is based on the object of a signal selection system for an electronic musical instrument of the type mentioned at the beginning, which with a simpler structure compared to the prior art, is more reliable.

According to the invention, this object is achieved in that the bias resistors are connected to one another are connected in series, one end of this series connection with the other terminal of the electrical Power supply is connected that the emitters of the transistors to the other ends the corresponding key switch are connected so that the bases of the transistors each with that of the electrical power supply remote connection of the bias resistor assigned to them in each case are connected that the collectors of the transistors are each assigned to them Collector resistances are at a potential that is practically the same as that of the other terminal the electrical power supply is that the collectors with the gates for the purpose of controlling the Gate function as well as switching on and off the ones supplied by the tone generators to the gates Sound signals are coupled so that the base resistances are each smaller than the bias resistances assigned to them, which means that when one or more key switches are closed at the same time, only the transistor whose base is connected to that of the other Terminal of electrical power supply closest to bias resistor connected is, is conductive and the corresponding gate is operated.

The signal selection system according to the invention proves to be particularly advantageous in that the Number of necessary transistors and additional parts can be reduced considerably and that his preference circuit can be used with any signal selection system.

The invention will now be explained in detail with reference to the single figure of the drawing.

The figure shows a schematic circuit diagram of an embodiment of the signal selection system according to the invention with a number of tone generators 11, 12, 13, 14 and IS, the tone signals f _v f ₂ , / ₃ , / ₄ and / ₅