DE2129328A1

DE2129328A1 - Verfahren und Anordnung zur Ermittlung von Fehlern in einem Digitaldatenübertragungskanal

Info

Publication number: DE2129328A1
Application number: DE19712129328
Authority: DE
Inventors: David Hatfield Hertfordshire; Dieckmann Denis James Stanmore Middlesex; Graves Frank Alan London Merlo (Großbritannien)
Original assignee: Post Office
Current assignee: Post Office
Priority date: 1970-06-16
Filing date: 1971-06-12
Publication date: 1971-12-23
Also published as: NL7108289A; CA941974A; DE2129328C3; SE361244C; JPS5412762B1; GB1356102A; DE2129328B2; SE361244B

Description

Beschreibung zum

Patentgesuch

THE POST OFFICE, 23 Howland Street, London WlP

E η g la η d

betreffend:

"Verfahren und Anordnung zur Ermittlung von Fehlern in einem Digitaldatenübertragungskanal"

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Ermittlung von Fehlern in einem Digitaldaten-Übertragungskanal .

Bekanntlich kann man Informationen über einen Kanal in digitaler Form übertragen, um an Kanalbandbreite zu sparen, doch wird diese Verringerung der Redundanz begleitet von der Gefahr, daß Übertragungsfehler unentdeckt bleiben. Verschiedene Vorschläge liegen vor, um solche Fehler zu ermitteln, doch hängen sie gewöhnlich von der Form der zu übertragenden Informationen ab. Ein solches System ist die Anwendung von Paritäts-Bits, bei dem die Gesamtzahl von Bits in einer Gruppe durch entsprechende Einfügung eines Bits auf einen gerad- oder ungeradzahligen Gesamtwert gebracht wird; emfjpangsseitig wird dann geprüft, ob die Anzahl von Bits in der empfangenen Gruppe gerad- oder ungeradzahlig ist, wie erforderlich. V/ie oben erwähnt, erfordern solche Systeme die Verarbeitung der digitalen Information selbst. Dies ist aber beispielsweise doshfiLb na.-.nteilig, weil vielfach die Zuständigkeit für den digitaL^n

109852/1707

8AÖ

Übertragungskanal bei einer Behörde liegt, während die Sende- und Empfangsstationen nicht zu ihrem Zuständigkeitsbereich gehören; die Behörde muß aber für die korrekte Funktion des Übertragungskanals geradestehen ohne Rücksicht darauf, ob die Sende- und Empfangsstationen etwa eine Störung aufweisen.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine Anordnung zur Ermittlung von Fehlern in einem Digitaldatenübertragungskanal zu schaffen, bei dem bzw. der die Arbeitsweise des digitalen Übertragungskanals festgestellt werden kann, ohne daß die zu übertragende Information verarbeitet werden muß.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß ein bekanntes Multigitit-Prüfsignal in die über den Kanal übertragenen Informationsdigits eingeführt wird, daß das Prüfsignal nach Übertragung bei Empfang ausgesondert und daß· das empfangene und ausgesonderte Prüfsignal auf Abweichungen von dem bekannten Prüfsignal untersucht wird.

Die Erfindung soll nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert werden.

Fig. 1 ist ein Diagramm eines Ausführungsbeispiels

für eine Sendestation, bei der eine Anordnung gemäß der Erfindung eingesetzt wird,

Fig. 2 zeigt einige Wellenformen des Beispiels nach Fig. 1,

Fig. 3 ist ein Diagramm einer Ausführungsform für

eine Empfangsstation mit einer Anordnung gemä.3 der Erfindung,

Fig. 4 zejitrt die V/ellenformen beim Betrieb der Anordnung nach FLg. "·,

109852/1707

SAD ORfGINAi

Fig. 5 ist das Blockdiagramm einer weiteren Ausführungsform einer Sendestation mit der erfindungsgemäßen Anordnung und

Fig. 6 zeigt das Blockdiagramm einer weiteren Ausführungsfam für eine Empfangsstation mit der erfindungsgemäßen Anordnung.

Gemäß Fig. 1 gelangt über die Leitung JJ ^ein kontinuierlicher Digitalsignalstrom in die Sendestation, wobei die Ppäirate des einlaufenden Digitstromes Bl beträgt.

Die Impulse des einlaufenden Pulsstromes werden erfaßt durch einen Impulsdetektor und ein Oszillatorsynchronisierelement PD, das in bekannter Weise die Impulse des Pulsstromes erfaßt und Zeitinformationen von innen ableitet, die dazu dienen, einen Mutteroszillator OSC für.die Sendestation zu synchronisieren. Der Oszillator OSC seinerseits steuert einen Impulsgenerator SPG an, der an seiner Ausgangsklemme SPGBl einen kontinuierlichen Strom von Digitmarkierimpulsen erzeugt, mit der Wiederholungsrate Bl des einlaufenden Digitstromes, wie bei SPGBl, Fig. 2, angedeutet. Der Impulsgenerator SPGl steuert ferner ein Taktzähler element SC an, das durch Zählung der erzeugten Impulse in Gruppen von achtzehn Impulsen gleicher Polarität in zwei Untergruppen von jeweils neuj&i Impulsen gleicher Polarität dazu ausgebildet ist, die Steuerimpulse SCA, SCB, SCC und SCD zu erzeugen, und zwar an den entsprechend bezeichneten Ausgangsklemmen. Diese Steuerimpulse sind ebenfalls in Fig. 2 angedeutet. Man erkennt, daß die Steuerimpulse SCA solche Impulse sind, die "ein" für alternierende Gruppen von neuj&i Digitimpulsen gleicher Polarität (d.h. Ρχ bis Pg) und "aus" bedeuten für die dazwischenliegenden Gruppen von neun Impulsen (d.h. P_lo bis Pi8) in Wiederholung, während die Steuerimpulse SCB die Inversen zu den Steuerimpulsen SCA sind, h3d. "aus" für die alternierenden Gruppen von neun Digitimpulsen (P₁ bis Pq) und "ein" bilden für die dazwischenliegenden Gruppen (P_{1 o} bis Piß)·

109852/1707

Die Sti^rimpulse SCC und SCD sind einzelne Digit markierimpulse, welche die Start- oder erste Impulslage in jeder Untergruppe von neun Digitimpulsen markieren, d.h. die Kontrollimpulsö SCC rnarkieeren die erste Impulslage in jeder alternierenden Untergruppe Pi bis Po,* während die Steuerimpulse SCD die erste Impulslage in jeder dazwischenliegenden Untergruppe P^₀ bis P^g markieren. Die beiden letztgenannten Steuerimpulse SCC und SCD steuern ferner einen zweiten Impulsgenerator SPG2 an, der so ausgebildet ist, daß an seiner Ausgangsklemme ein Strom von Digitmarkierimpulsen SPGB2 mit einer Wiederholungsrate B2 erscheint, wobei im vorliegenden Beispiel die Rate B2 = lo/9 mal die Rate Bl beträgt. Das bedeutet, daß während jeder Untergruppe von neun Digitmarkierimpulsen mit der Rate Bl Io Digitmarkierimpulse mit der Rate B2 erzeugt werden,wie bei SPGB2, Fig. 2, erkennbar.

Die in Fig. 1 dargestellte Schaltungsanordnung dient allgemein gesehen dazu, jede Untergruppe von neun Digitsignalen, welche an der Sendestation mit der Digitrate Bl einläuft, seitlich so zu komprimieren, daß eine Extra-Digitperiode am Ende jeder Untergruppe für den Einschub eines Bits eines Prüfrasters geschaffen wird. Die Untergruppen können auf die Struktur der Digitalsignale bezogen sein oder auch nicht. Der zusammengesetzte, so erzeugte Digitstrom umfaßt den einlaufenden Digitstrom plus die eingeschobenen Prüfrasterdigits und wird von der Sendestation mit der Digitrate B2 übertragen. Zu diesem Zweck sind zwei Schieberegister SRI und SR2 in der von den einlaufenden Digitaläfenalen zu durchlaufenden Strecke vorgesehen. Diese Speicher sind so ausgebildet und angeschlossen., daß sie aufeinanderfolgend und abwechselnd arbeiten., und zwar mittels Gattern GAl, GA2, GAJ und GA4, die - wie dargestellt - durch die Impulse SCA und SCB gesteuert werden, derart, daß während des Einschreibens der Information in den Speicher die Information aus dem anderen Speicher aus-

109852/1707 ~⁵ "

geBiesen wird und umgekehrt. Während des Einschreibens wird jeder Speicher angesteuert mit der Wiäederholungsrate Bl durch Impulse von der Impulsquelle SPGBl,und während des Auslesens wird er angesteuert mit der Wiederholungsrate B2 durch Impulse von der Impulsquelle SPGB2, und das Schalten der Steuerimpulse wird bewirkt durch die Gatter GA6 bis GA9 unter Steuerung durch die Steuerimpulse SCA und SCB. Das Prüfraster, das im Prinzip irgendein binäres Digitalraster sein kann, obwohl' es vorzuziehen ist, ein Pseudo-Zufallsraster zu wählen, wird erzeugt durch einen Rastergenerator PT, der angesteuert wird durch die Ausgangsimpulse von einem Oder-Gatter IGA5» dessen Eingänge beaufschlagt werden von den Impulsquellen SCC und SCD. Der Ausgang des Rastergenerators PT umfaßt ein Raster "Bit" für jede Untergruppe von neun Bits des einlaufenden Signal-■ stromes und die Einfügung dieser Rasterbits in das letzte Speicherelement jedes Schieberegisters wird in Aufeinanderfolge mit dem Einsetzen der neun einlaufenden Signalbits gesteuert durch die Koinzidenzgatter GAIo und GAIl, von denen jedes einen Eingang aufweist, der beaufschlagt wird vom Ausgang des Rastergenerators PT und einen zweiten Eingang aufweist, der beaufschlagt wird von den Impulsquellen SCC bzw. SCD. Mit der dargestellten Anordnung wird angenommen, daß die Verzögerungen, die in dem Oder-Gatter GA5 und den Eingangskreisen des Rastergenerators PT auftreten, so sind, daß das nächste von dem Rastergenerator PT erzeugte Rasterbit nicht auf dessen Ausgangsleistung 13 erscheint, bis nach der Beendigung des Impulses SCC oder SCD, welcher die Rasterverschiebung initiierte, doch steht das Rasterbit an dem Ausgang des Rastergenerators PT, bis der nächste SCC oder SCD Impuls von dem Rastergenerator PT empfangen wird.

Das Übertragene, zusammengesetzte Digitalsignal wird von den Registern SRI und SR2 über Gatter GA? und GA4 den abgehenden Leitungen JL2 zugeführt.

- 6 1 09852/ 1707

Die Wirkungsweise der Schaltung nach Fig. 1 soll nun im einzelnen betrachtet werden. Die Impulse des Digitstromes, der über die Leitung JLl ankommt, werden einem Eingang jedes Koinzidenzgatters GAl und GA2 zugeführt, deren zweite Eingänge jeweils an die Impulsquellen SCA (P^ bis P^) und SCB (P^₀ bis Pig) angeschlossen sind. Es soll für den Zweck der vorliegenden Beschreibung angenommen werden, daß der Impuls SCA gerade begonnen hat und der Impuls SCB gerade beendet wurde. Demgemäß wird das Gatter GAl leitend für die nächsten neun einlaufenden Digitsignale von der Leitung 21 in das Schieberegister SRI, während das Gatter GA4 leitend wird zum Durchlaß der zehn Digitbits (neun Digitsignale plus ein Rasterbit) vom Register SR2 auf die abgehende Leitung 2²· Für ^das Einschreiben der einlaufenden Digitsignale in das Register SRI wird auch das Gatter GA7 leitend durch den Impuls SCA, derart, daß neun Impulse von der Iisipulsquelle SPGBl durchgelassen werden, um das Schieberegister SRI RiIt der Rate Bl anzusteuern, während für das Auslesen der informationbits vom Register SR2 das Gatter GAS leitend wird durch den Impuls SCA, um zehn Impulse von der Impulsquelle SPGB2 in das Register SR2 mit der Rate B2 gelangen zu lassen«,

Koinzident mit dem Beginn des Impulses SCA, d.h. zum Zeitpunkt Pl, erscheint der Digitmarkierimpuls SCC und gelangt über das Oder-Gatter GA5 zum Rastergenerator PT, um diesen weiterzuschalten, der seinerseits das nächste Rasterbit auf seiner Ausgangsleitung jp präsentiert. Wie oben erwähnt, endet jedoch durch die Anordnung des Odergatters GA5 und die Eingangsschaltungen des Rastergenerators PT der Impuls SCC vor dem Auftreten des nächsten Rasterbits auf der Ausgangsleitung jp des Rastergenerators PT. Das Rasterbit, das sich auf der Leitung 13 befindet, bei Auftreten des Impulses SCC, wird weitergeleiteföffnen des Gatters GAIl in die letzte Speicherposition des Schieberegisters SR2, von welcher Stellung es ausgelesen wird in der Reihenfolge mit den neun

109852/1707

Digitsignalblts, die vorher über das Gatter GA4 - wie oben beschrieben - gespeichert wurden.

Bei Beendigung des Impulses SCA und Beginn des Impulses SCB sperren die Gatter GAl und GA4,und die Gatter GA2 und GAJ öffnen. Ferner erscheint koinzident mit oder kurz nach dem Start des Impulses SCB der Digitmarkierimpuls SCD, mit dem Ergebnis, daß das Gatter GAIo öffnet, zum Durchlaß des nächsten Prüfrasterdigits, das erzeugt wurde durch den letzten SCC Impuls auf der Leitung IJ, in die letzte Speicherposition des Registers SRI. Auf diese Weise wird die Rolle der Speicher vertauscht, die nächsten neun Digitsignalimpulse von der Leitung I^ werden in das Register SR2 eingeschrieben, während die zehn Informationsbits, welche im Register SRI gespeichert sind, auf die Leitung 12. ausgelesen werden. Wieder werden bei Beendigung des Impulses SCA und dem Beginn des Impulses SCB die Gatter GA7 und GA8 geschlossen, während die'Gatter GA6 und GA9 öffnen. Demgemäß werden die Steuerimpulse SPGBl nun dem Register SR2 zugeführt, um zu veranlassen, daß dieses Register Informationsdigits mit der Rate Bl aufnimmt, während die Steuerimpulse SPGB2 an das. Register SRI gelangen, damit dieses Register mit der Rate B2 ausgelesen wird.

Die oben beschriebene Wirkungsweise wiederholt sich aufeinanderfolgend, so daß auf der Ausgangs leitung J.2 ein zusammengesetzter Digitstrom mit der gleichförmigen Digitrate B2 erscheint, der Untergruppen von neun Signaldigitsbits umfaßt, getrennt voneinander durch ein Bit eines Rasters, erzeugt durch den Generator PT.

Die Empfangsstation gemäß Pig. J dient dazu, den zusammengesetzten Digitstrom, wie er von der Sendestation mit der Digitrate B2 ankommt, zu empfangen und aus diesem Digit-

10985 2/1707 ~⁸~

strom die Rasterbits zu extrahieren, die an der Sendestation eingefügt wurden,und diese einem Rasterfehlerdetektorelement PED zuzuführen, sowie die empfangenen Untergruppen von Digitsignalbits zeitlich zu strecken, um die Extra-Digitperiode zu eliminieren, welche von den extrahierten Rastern besetzt wurde, und um schließlich die Digitsignalbits in Form eines kontinuierlichen Bit-Stromes mit der ursprünglichen Digitrate Bl weiterzugeben.

Pur die Erzeugung der verschiedenen Steuerimpulsfolgen für den Betrieb der Empfangsstation, wie in Fig. 4 der Zeichnung dargestellt, werden Schaltungsanordnungen ähnlich jenen benutzt, wie βθθ sie oben unter Bezugnahme auf Fig. 1 beschrieben wurden. Demgemäß dient ein Impulsdetektor und Oszillatorsynchronisierelement RPD dazu, einen Mutteroszillator OSC für die Empfangs station zu synchronisieren. In diesem Falle steuert der Mutteroszillator OSC einen Impulsgenerator RPGl, welcher an seiner Ausgangsklemme RPGB2 einen kontinuierlichen Strom von Digitmarkierimpulsen mit der Pulswiederholungsrate B2 erzeugt; in Fig. 4 sind diese Impulse mit RPGB2 bezeichnet. Der Impulsgenerator RPGl steuert ferner einen Taktzähler RCl, welcher die Digitmarkierimpulse in Gruppen von zwanzig Impulsen gleicher Polarität wiederholt einteilt und so ausgebildet ist, daß Steuerimpulsfolgen RCA, RGB, RCC und RCD an den entsprechend bezeichneten Klemmen erscheinen. Wie in Fig. 4 angedeutet, sind die Steuerimpulse RCA "ein" während des Auftretens Jeder zweiten Untergruppe von neun Digitsignalimpulsen, welche an der Empfangsstation einlaufen (d.h. Digits P₁ bis Pcj) mit der Rate B2 und "aus" für die Dauer der dazwischenliegenden Untergruppen von Digitsignalbits plus zwei eingefügten Rasterbits (hid. P_1o bis Pgo einschließlich). Die Steuerimpulse RCB sind die Inversen der Steuerimpulse SCA, d.h. "ein" für die zwischenliegenden Gruppen von neun Digitsignalbits (d.h. P₁₁ bis Pi9 einschließlich) und "aus" für die Dauer der alternierenden Untergruppen

1098S2/1707

- 9-

von neun Dlgitslgnalbits plus den beiden eingefügten Rasterbits (d.h. P20 und Pl bis Ρχ_ο). Die Impulse RCC und RCD sind Digitmarkierimpulse, welche die Rasterdigitbits des einlaufenden Digitstroraes markieren. Demgemäß markieren die Steuerimpulse RCC alternierende Rasterimpulse, welche bei den Zeitpunkten P^o einlaufen, während die Steuerimpulse RDC die dazwischenliegenden Rasterbits bei dem Zeitpunkt Pg₀ markieren. Die letztgenannten Steuerimpulse RCC und RCD steuern ferner einen zweiten Impulsgenerator RPG2, der so ausgebildet ist, daß an seiner AusgangsklemmeRPGBl ein Strom von Digltmarkierimpulsen mit der Pulswiederholungsrate Bl erscheint, d.h. wie angedeutet bei SPGBl in Fig. 2. In diesem Falle steuert der Impulsgenerator RPG2 ferner einen zweiten Taktzähler RC2, der in der oben für den Taktzähler SC (Pig. 1) beschriebenen Weise dazu dient, an seinen Ausgangsklemmen RCA* und RCB* Steuerimpulse der bei SCA und SCB der Fig. 2 dargestellten Form zu erzeugen.

Beim Betrieb der Schaltungsanordnung gemäß Fig. 3 spricht das Gatter RGl auf die Impulse RCA und RCB an, und das Gatter RG2 spricht auf die Impulse RCC und RCD an, um die Rasterdigitbits aus dem einlaufenden Signalstrom der Leitung _111 auszusortieren. Demgemäß umfaßt der Ausgang des Gatters RGl aufeinanderfolgende Untergruppen von neun Digitsignalelementen, voneinander getrennt durch eine Digitperiode, die vorher durch das eingefügte Rasterbit besetzt war, während das extrahierte Rasterbit auf dem Ausgang des Gatters RG2 erscheint.

Um die Änderung der Digitrate der empfangenen Untergruppen von Digitsignalbits von der Rate B2 auf die Rate Bl zu bewirken und um die Digitperiodenlücke zwischen aufeinanderfolgenden Untergruppen zu eliminieren, sind zwei Schieberegister RRl und RR2 vorgesehen, die jeweils eine Neun-Bitkapazität besitzen und mit den Gattern RG3, RG4 und RG5 und RG6 so zusammengeschaltet sind, dato sie aufeinanderfolgend und abwechselnd eingeschrieben und ausgelesen werden, in einer Methode, ähnlich der, die oben für die

10 9 8 5 2/1707 - ^: ■ -

entsprechenden Schieberegister SRI und SR2 in der Sendestation gemäß Fig. 1 beschrieben.wurde. Die Digitsignalbits vom Gatter RGl werden in die Register RRl und RR2 alternierend mit der Digitrate B2 über die Gatter RG3 und RG4 unter Steuerung durch Steuerimpulse von dem Impulsgenerator RPGBl eingeschrieben und mit der Digitrate Bl über Gatter RG5 und RG6 unter Steuerung durch Steuerimpulse von dem Impulsgenerator RPGB2 ausgelesen, wobei das Überwechseln von der Steuerimpulsquelle zu den Schieberegistern RRl und RR2 bewlrkt^Ä5r"ch die Gatter RG8, RG9, RGIo und RGH unter Steuerung durch Impulse RCA', RCA, RCB* und RCB in ähnlicher Weise, wie es oben für die Sendestation gemäß Fig. 1 beschrieben wurde.

Die Rasterdigits, die am Ausgang des Gatters RG2 erscheinen, werden einem Rasterfehlerdetektorelement PED zugeführt , das in dem dargestellten AusfUhrungsbeispiel ein Rasterregister HPR umfaßt, das dazu dient, die einlaufenden Rasterbits bei ihrer Ankunft vom Gatter RG2 zu speichern unter Steuerung durch Impulse RCC und RCD; die Schaltung umfaßt ferner einen Rastergenerator RPT, der vom Ausgang des Oder-Gatters RG7 im Ansprechen auf Impulse RCC und RCD gesteuert wird, zur zyklischen Erzeugung des am Einlauf des Rasterregisters RPR erwarteten Rasters, sowie ein Komparatorelement COMP, für die jederzeitige Erfassung des Auftretens von Fehlern zwischen dem Raster, das von RPT erzeugt wird und dem durch RPR registrierten Raster. Wenn ein Fehler erfaßt wird, läßt der Komparator COMP ein Fehlersignal an ein Fehlerzählelement EC gelangen, das außerdem eine Logikschaltung umfaßt fjpür die Erfassung, wenn die Anzahl von gezählten Fehlern in einer gegebenen Zeitperiode eine vorgegebene Zahl übersteigt oder dauernd eine gegebene Zahl während jeder Zeitperiode einer gegebenen Anzahl aufeinanderfolgender Zeitperiode übersteigt. Die Logikschaltung dient demgemäß dazu, zwischen intermittierenden Fehlern, die in-

103852/ 1707

folge schlechter Übertragungsbedingungen auftreten und einem mehr, kontinuierlichen Fehlerauftreten infolge verlorengegangener Ausfluchtung zwischen den Steuerimpulsen RCA, RCB, RCC, RCD, RCA* und RCB'und der Struktur des einlaufenden Digitstromes zu*unterscheiden. Im ersteren Falle, wenn die intermittierende Fehlerrate hoch genug ist, daß sie störend wird, Jedoch nicht so hoch, daß sie auf verlorengegangene Ausfluchtung zurückzuführen ist, arbeitet das FehlerzShIelement so, daß ein Signal auf seiner Ausgangsleitung C/0 erscheint, zur Betätigung von (nicht dargestellten)Schaltereinrichtungen, die ein Überwechseln auf einen anderen Übertragungskanal bewirken oder die eine andere Aktion einleiten, die in diesem Fall vorgesehen ist. Im letzteren Falle, wenn man also annehmen muß, daß die Ausfluchtung verlorengegangen ist, wird das Signal auf der Ausgangsleitung C/0 gesperrt und ersetzt durch ein zweites Ausgangssignal, das an ein Rastererfassungssteuerelement PA gelangt, das seinerseits Signale über seine Ausgangsklemme PAC abgibt, zur Verzögerung der Zählung des Taktzählers RCl um eine Digitperiode bei Beginn jeder Untergruppe von zehn Digitperioden, beispielsweise durch Sperrung des Impulses. Die Wirkung der Verzögerung der Zählung des Zählers RCl besteht darin, daß die erzeugten Steuerimpulse progressiv verschoben werden relativ zum einlaufenden Digitstrom um eine Digitperiode für jede Untergruppe von zehn Digitperioden. Der Fehlerdetektor prüft erneut den neuen Strom von extrahierten Digits nach jeder Relativverschiebung. Ein Maximum von solchen Verschiebungen kann erforderlich sein, bevor die korrekte Ausfluchtung durch den Fehlerdetektor erfaßt wird, wenn jedoch nach zehn solchen Verschiebungen ein Zustand entsprechend korrekter Ausfluchtung immer noch nicht erfaßt wird, wird das Vorliegen eines Fehlers angenommen, und das Umschalten auf eine Ersatzempfangsstationsschaltung wird eingeleitet.

- 12 -

109852/1707

Figuren 5 und 6 stellen gemeinsam eine alternative Ausführungsform des Gegenstandes der Erfindung dar, wobei Fig. 5 die Sendestation und Fig. 6 die Empfangsstation zeigt. In den Figuren 5 und 6 sind die Elemente, welche jenen der Fig. 1 bzw. 3 entsprechen, mit den gleichen Bezugszeichen gekennzeichnet.

Fig. 5 zeigt eine Schaltung, welche die gleiche Aufgabe erfüllt wie die Anordnung gemäß Fig. 1. Das einlaufende Signal mit der Digit rate Bl auf der Leitung JLl wird in ein Neun-Stufenschieberegister SR3 unter Steuerung durch Digitmarkierimpulse mit der Rate Bl von der Klemme SPGBl eingespeist. Die Ableitung der Digitmarkierimpulse von dem einlaufenden Signal wird - wie oben unter Bezugnahme auf Fig. 1 beschrieben - durchgeführt, mit der Ausnahme, daß eine zusätzliche Serie von Impulsen mit einer Rate B3 durch einen Impulsgenerator SPG3 erzeugt wird. Die Rate Bjt beträgt 1/1 ο der Rate B2 und 1/9 der Rate Bl. Die Impulse der Klemme SPGB3 werden"dem Rastergenerator PT zugeführt, in dem das Prüfraster gespeichert oder erzeugt wird. Der Rastergenerator PT kann bequemerweise aus einem Drei-Stufenschieberegister bestehen, das als geschlossene Schleife geschaltet ist, so daß die Bits des Prüfrasters in der Schleife umlaufen, unter Steuerung der Impulse von der Klemme SPGB3* und am Ausgang des Generators PT in zyklischer Aufeinanderfolge erscheinen. Wenn das Schieberegister SRJ5 durch neun Bits von den einlaufenden Signalen gefüllt worden ist, wird ein Impuls an der Klemme SPGB3 erzeugt, welcher die Übertragung der in dem Schieberegister SR3 gespeicherten Daten in die Stufen 1 bis 9 eines Zehn-Stufenregisters SR4 auslöst. Gleichzeitig wird ein Bit des Prüfrasters vom Generator PT3 in die Stufe Io dieses Schieberegisters übertragen. Die in dem Register SR4 gespeicherten Bits werden nun ausgelesen, über die abgehende Leitung J.2 unter Steuerung der Digitmarkierimpulse mit der Rate B2, welche von dem impulsgenerator SPG 2 erzeugt werden und an dessen Klemme SPGB2 erscheinen. Man erkennt, daß der abgehende Digitstrom aus einer Gruppe von · neun Bits besteht, die von dem einlaufenden Signal stammen und

109852/1707

- 13 -

einem Bit des Prüfrasters. Aufeinanderfolgende Gruppen von neun Digits des einlaufenden Signals werden über die abgehende Leitung übertragen, wobei zwischen die Gruppen aufeinanderfolgende Digits des Prüfrasters eingestreut sind.

Fig. 6 zeigt die Empfangsstation für den Typ von Signal, der von der Sendestation gemäß Fig. 5 erzeugt wird, wobei das £nkommen_defc Signal^ auf die Empfangsstation über die Leitung 111 gelangt. Die Leitung 211 ist an den Eingang eines Registers RDR mit einstellbarer Verzögerung gelegtem die einlaufenden Signale in Ausfluchtung mit dem örtlich erzeugten Prüfrasters der Digitmarkierimpulse zu bringen. Die Elemente RPD, RPGl und RPG2 für die Erzeugung der Digitmarkierimpulse in der Empfangsstation entsprechen jenen, die oben unter Bezugnahme auf Fig. 3 erläutert wurden, wobei jedoch zusätzlich ein Impulsgenerator RPG3 vorgesehen ist zur Erzeugung von Impulsen mit der Prüfrasterdigitrate B3 an der Klemme RPGB3. Die verzögerten Signale vom Register RDR werden in ein Register RR3 mit der Rate B2 unter Steuerung der Impulse von der Klemme RPGB2 eingespeist. Wenn das Register RR3 gefüllt worden ist, werden die in den Stufen 1 bis 9 des Registers gespeicherten Bits parallel in ein Neu-Stufenregister RR4 unter Steuerung durch einen Impuls von der Klemme RPGB3 verschoben. Gleichzeitig wird das Digit des Prüfrasters in der Stufe Io des Registers RR3 in die erste Stufe des Registers RPR in dem Rasterfehlerdetektorelement PED übertragen. Die neun Bits, die in dem Register RR4 gespeichert sind, werden aus diesem Register über die abgehende Leitung YL2 ^{mit der} Rate Bl ausgelesen unter Steuerung durch die Digitmarkierimpulse von dem Generator RPGl. Das Rasterfehlerdetektorelement PED arbeitet so, wie oben unter Bezugnahme auf Fig. 3 beschrieben wurde, und Fehleranzeigen gelangen zu einem Fehlerzähler EC. Wenn die Fehler im wesentlichen kontinuierlich auftreten und damit anzeigen, daß die Ausfluchtung verlorengegangen ist, erzeugt, wie vorher, der Zähler EC ein Ausgangssignal, das an die Rastererfassungssteuerung PA gelangt,

109852/1707 " ^l4 "

und diese Steuerung erzeugt ein Signal auf der Leitung PAC zur Steuerung des Registers RPR mit variabler Verzögerung derart, daß die einlaufenden Gruppen von Digitsignalimpulsen in Rasterausfluchtung mit den örtlich erzeugten Prüfrasterdigitmarkierimpulsen RPG3 gebracht werden, d.h. mit der Speicherung des Prüfrasterdigits in jeder einlaufenden Gruppe von zehn Digitsignalen in der Stufe Io des Empfangsregisters RR3 bei Auftreten von jedem Prüfrasterdigitmarkierimpuls von RPGB}. Die Verzögerung des Registers RDR kann in.Stufen eines einzelnen Digit über einen Bereich von mindestens neun Digit verändert werden,und im Ansprechen auf ein Signal auf der Leitung PAG wird jeweils nach wenigen Gruppen von zehn Digits die Verzögerung vergrößert oder verringert um eine Digitzeit (d.h. -K₂ Sekunden), bis Synchronismus erreicht ist. Die Anordnung kann so getroffen sein, daß nach neun DigitVerzögerungen das VerzögerungSBgister RDR auf die Verzögerung null in einer Digitperiode geschaltet wird,unter Steuerung der Rastererfassungssteuerung PA. Ein niedrigeres Auftrittsverhältnis von Fehlern, was anzeigt, daß fehlerhafte Signalübertragung vorliegt, bewirkt die Erzeugung eines Umsehaltsignals an der KlemmeC/o.

Ein Vergleich der Schaltkreise gemäß Fig. 5 und 6 mit jenen nach Fig. 1 bzw. 3 zeigt, daß dort, wo die Fig. 1 und 3 in "Gegentaktweise" arbeiteten, unter Benutzung zweier Schieberegister, die abwechselnd tätig werden, leJLgt bei den Fig. 5 und 6 ein Register vor für den Empfang der Information und ein zweites für deren Übertragung, mit schnellem Übertrag von einem zum anderen. Die Anordnungen gemäß Fig. 5 und 6 haben den Vorteil, daß die erforderliche Gatteranzahl herabgesetzt wird, erfordern jedoch, daß die Schieberegister die schnelle Übertragung der Information von einem zum anderen zwischen den normalen Weiterschaltungsintervallen der Register verarbeiten können.

- 15 109852/1707

Wie in Fig. 1 und 2, 5 und 6 dargestellt, wird das Prüfraster in festen Speichern gespeichert, wobei das Prüfraster vorher *ausgewählt worden ist und in das System eingebaut wurde. Alternativ kann das Prüfraster erzeugt werden durch Durchführung einer einfachen logischen Operation, auf die in zwei Stufen eines Schieberegisters gespeicherten Digits, um so ein drittes Digit zu erzeugen, das in eine frühere Stufe des Registers eingespeist wird, wobei das Raster in Serienform für die letzte Stufe des Registers erscheint; ein Raster, das auf diese Weise erzeugt wird, kann erfaßt werden durch Einfügung des Rasters seriell in das Schieberegister einer ähnlichen Anordnung, wie diejenige, die benutzt wird für die Erzeugung des Rasters und das Vergleichen des Ausgangsdigits der logischen Operation mit dem Digit in der Stufe des Registers entsprechend jener, in die der Ausgang der logischen Operation in dem Rastergenerator eingespeist wird.

Patentansprüche:

109852/1707

Claims

Patentansprüche

Verfahren zur Ermittlung von Fehlern in einem Digitaldaten-Übertragungskanal, dadurch gekennzeichnet, daß ein bekanntes Multigitit.-Prüfsignal in die über den Kanal übertragenen Informationsdigits eingefügt wird, daß das Prüfsignal nach Übertragung bei Empfang ausgesondert und daß das empfangene und ausgesonderte Prüfsignal auf Abweichungen von dem bekannten Prüfsignal untersucht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsdigits in Gruppen bekannter Länge eingeteilt werden und das Prüfsignal jeweils am Ende der Gruppen eingefügt wird zur Ausbildung des über den Kanal zu übertragenden Digitalsignals.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Informationsdigits in Gruppen gleicher Anzahl von Digits eingeteilt werden.
4. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, 2 oder J, mit einer Sendestation, die über den Übertragungskanal mit einer Empfangsstation verbunden ist, dadurch gekennzeichnet, daß die Sendestation einen Eingangsschaltkreis für die zu übertragenden Informationsdigits und einen Schaltkreis für die Erhöhung von deren Pulsfolgefrequenz sowie für das Einfügen von Digits eines bekannten MultidigitprÜfsignals zwischen Gruppen der Informationsdigits umfaßt, und daß die Empfangsstation einen Schaltkreis für die Aussonderung der Prüfsignaldigits nach der Übertragung über den Kanal, einen Schaltkreis für die Herabsetzung der Informationsdigit-Pulsfolgefrequenz, einen Ausgangsschaltkreis für die Informationsdigits, Speicher für das bekannte Prüfsignal, einen Komparatorschaltkreis für den Vergleich des gespeicherten Prüf signals mit den Digits des ausgesonderten P:iif-

109852/1707

signals sowie einen Fehlerauftritts-Anzeigeschaltkreis, der an den Koraparatorschaltkreis angekoppelt ist, aufweist.
5. Anordnung nach Anspruch 4 zur Durchführung des Verfahrens nach Anspruch J>, dadurch gekennzeichnet, daß der Komparatorschaltkreis zur Erzeugung eines ersten Signals bei Überschreiten eines ersten Grenzwertes durch die Fehlerrate und eines zweiten Signals bei Unterschreiten der ersten, jedoch Überschreiten eines zweiten, niedrigeren Grenzwertes ausgebildet ist, daß der Anzeigeschaltkreis auf das zweite Signal ansprechend ausgebildet ist, und daß ein Korrekturschaltkreis vorgesehen ist, der - auf das erst Signal ansprechend - für die Korrektur der Ausfluchtung der übertragenen digitalen Signale mit dem Aussonderungsschaltkreis ausgebildet ist.
6. Anordnung nach Anspruch 5* dadurch gekennzeichnet, daß die Sendestation zwei Schieberegister umfaßt mit einer Stufenzahl, die die Anzahl der Digits in jeder Gruppe von Informationsdigits um eins übersteigt, und in die die Gruppen abwechselnd einsp^eicherbar sind unter zyklischer Hinzufügung der Digits des Prüfsignals an den Enden aufeinanderfolgender Informationsdigitgruppen in den Registern, und daß die Digits aufeinanderfolgend aus den Registern auslesbar sind zur Übertragung über den Kanal.
7. Anordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Empfangsstation zwei Schieberegister umfaßt mit derselben Anzahl von Stufen wie in der Gruppe von Informationsdigits enthalten sind, daß ein Schaltkreis vorgesehen ist für die abwechselnde Einspeicherung in die beiden Schieberegister von Digitgruppen aus dem über den Übertragungskanal ankommenden Signal, welche Gruppen durch ein einzelnes Digit voneinander getrennt sind, das dem Aussonderungsschaltkreis und dem Komparatorschaltkreis zugeführt wird, daß ein Zähler für die Zählung der Nichtübereinstimmungen von ausgesondertem Digit und dem zugeordneten Prüfsignaldigit in einem vorgegebenen Zeitintervall und für die Erzeugung des ersten Signals und des zweiten Signals

109852/1707

-S-

vorgesehen ist, und daß ein Schaltkreis - auf das. erste Signal ansprechend - für die Taktverschiebung bei der Aussonderung des einzelnen Digits vorgesehen ist, während die Speicherwerte der Schieberegister seriell abwechselnd ausgelesen werden zur Reproduktion des Informationssignals.
8. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Sendestation ein erstes Schieberegister mit einer der Zahl der Digits in einer Informationsdigitgruppe entsprechenden Anzahl von Stufen und ein zweites Schieberegister mit einer Stufe mehr aufweist, in welches erste Schieberegister eine Informationsdigitgruppe einspeicherbar und parallel in zugeordnete Stufen des zweiten Schieberegisters übertragbar sind, in dessen zusätzliche Stufe ein Digit des bekannten Prüfsignals in zyklischer Aufeinanderfolge einspeicherbar ist, und daß ein Schaltkreis für die Übertragung der im zweiten Schieberegister gespeicherten Digits über den Kanal vorgesehen ist.
9. Anordnung nach Ansprüchen 5 oder 8, dadurch gekennzeichnet, daß die Empfangsstation ein Register veränderbarer Verzögerung aufweist sowie ein Eingangsschieberegister mit einer die Zahl der Digits in den Informationsdigitgruppen um eins übersteigenden Stufenanzahl, daß ein Ausgangsschieberegister mit einer der Zahl der Digits in den Informationsdigitgruppen entsprechenden Stufenanzahl vorgesehen ist, daß das über den Kanal übertragene Signal über das Verzögerungsregister in das Eingangsschieberegister einspeicherbar und aus diesem die in allen bis auf eine Stufe bei Füllung des Registers gespeicherten Digits parallel in zugeordnete Stufen des Ausgangsschieberegisters übertragbar sind, während das Digit aus der einzelnen Stufe gleichzeitig in ein weiteres Register übertragbar ist, das mit dem Komparatorschaltkreis gekoppelt ist, und daß der Korrekturschaltkreis an das Verzögerungsregister angekoppelt ist zur nacheinander erfolgenden Veränderung von dessen Verzögerung um jeweils ein einzelnes Digit, bis die Fehlerrate herabgesetzt ist.

109852/1707

>ί3

Leerseite