DE2101609B2 - Kontaktanordnung fuer ein halbleiterbauelement - Google Patents
Kontaktanordnung fuer ein halbleiterbauelementInfo
- Publication number
- DE2101609B2 DE2101609B2 DE19712101609 DE2101609A DE2101609B2 DE 2101609 B2 DE2101609 B2 DE 2101609B2 DE 19712101609 DE19712101609 DE 19712101609 DE 2101609 A DE2101609 A DE 2101609A DE 2101609 B2 DE2101609 B2 DE 2101609B2
- Authority
- DE
- Germany
- Prior art keywords
- heat
- layer
- resistant
- contact arrangement
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P95/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10W20/484—
-
- H10W72/5363—
-
- H10W72/5522—
-
- H10W72/59—
-
- H10W72/934—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Kontaktanordnung für ein Halbleiterbauelement mit einem Halbleitcrkörper,
J. -ssen eine Hauptfläche mit Ausnahme mindestens
ein τ Öffnung von einem Isolierüberzug bedeckt ist. bei dem auf dem Isolierüberzug eine WiderStandsschicht
aus Halbleitermaterial vorgesehen ist. die auch die Öffnung(en) unter Kontaktbildung zu
der Hauptfläche ausfüllt, und auf die zwei Metallschichten aufgebracht sind, von denen eine nicht
hitzebeständig i'Jt.
Eine derartige Kontaktanordnung ist aus der schweizerischen Patentschrift 474157 bekannt. Bei
den beiden Metallschichten handelt es sich um Aluminiumschichten, die auf einem Siliziumdioxidüberzug
ausgebildet sind. Zwar haften aufgedampfte Alumlniumkontakte gut an Silizium und Siliciumdioxid
und sind billig und relativ leicht herzustellen, jedoch neigt Aluminium zur Bildung von Porenkurzschlüssen,
wenn es auf dünnen Siliziumdioxid-Isolier-
\5 schichten abgelagert wird. Ferner stellt Aluminium
einen p-Dotierstofl hoher Trägerbeweglichkeit dar und führt zu unerwünschten Unidotierungen des
Halbleitermaterials, wenn es auf einen n-leitenden Halbleiterbereich aufgedampft wird. Bei sehr niedrigen
Behandlungstemperaturen, von beispielsweise 550 bis 600 C, bildet sich weiterhin ein Silizium
Aluminium-Eutektikum, und Aluminium hat einen relativ niedrigen Schmelzpunkt von etwa 600 C
Außerdem neigt Aluminium bei hohen Betriebsteinperaturen zu Wanderungserscheinungen in Richtung
des Fleklronenflusses welche häufig zu Ausfällen des Bauelementes führen.
Einige Halbleiterbauelemente erfordern jedoch einen Kontaktaufbau größerer Zuverlässigkeit. Insbesondere
gilt dies für integrierte Schaltungen und Leistuimstransistoren. Bei den Forschungen über
einen zuverlässigeren Kontaktaufbau hat sich herausgestellt, daß abgelagerte Filme hitzebeständiger
Materialien, insbesondere Wolfram und Molybdän.
zu außerordentlich gut leitenden Kontaktschichten führen, die nicht mit Siliciumdioxid reagieren, erst
*iei Temperaturen zwischen 3000 und 4000 C
schmelzen und erst bei sehr hohen Temperaturen zur Eutektikumbildung neigen. Derartige Transistoren
sind aus den USA.-Patentschriften 3 465 ?11 und 3 290 570 sowie aus der britischen Patentschrift
972 512 bekannt. Hierbei werden mehrschichtige Kontaktaufbauten aus Materialien wie polykristallinem
Silizium, Siliziumdioxid, Titan, Molybdän.
Chrom, Mangan oder Gold verwendet. Die vorerwähnten Vorteile sind insbesondere für Leistungstransistoren von Bedeutung, da sie höhere Betriebstemperaturen
zulassen. Diese hitzebeständigen Kontaktschichten haben aber einen wesentlichen Nachteil,
sie sind nämlich bei einer Ablagerung nach bekannten Verfahren relativ- brüchig. Daher haften die
allgemein verwendeten Aluminium- und Goldanschlußdrähte nicht gut an Wolfram oder Molybdänkontaktschichten.
Durch die USA.-Patentschrift 3 460 007 ist schließlich eine Kontaktanordnung für ein Halbleiterbauelement
mit einem Halbleiterkörper aus einkristallincm Silizium, dessen eine Hauptfläche mit Ausnahme
mindestens einer Öffnung von einem Isolierüberzug aus Siliziumoxid, Siliziumnitrid, Siliziuinoxynitrid
oder einem ähnlichen Material besteht, bei dem auf dem Ioslicrüberzug eine Schicht aus polykristallinen!
Silizium vorgesehen ist, die auch die Öffnung unter Kontaktbildung zur Hauptfläche ausfüllt und auf die
eine metallische Elektrode aufgebracht ist, bekannt.
Aus der deutschen Offenlegungsschrift 1 961 641
und der Zeitschrift »Solid-State Electronics«, Pergamon
Press 1968, Bd. 11, Seiten 653 bis 660, ist
schließlich die Verwendung von polykristallinem Silizium als Material für Elektroden, beispielsweise
Cateelektroden von MOS-Feldeffekttransistoren, bekannt. Auch sind aus der USA.-Patentschrift
3 434 (Jl 9 sogenannte Overlay-Transistoren bekannt, bei denen auf einer gemeinsamen Kollektorzone getrennte
Basiszonen mit eingelagerten Emitterzonen angeordnet sind und die Kontaktierung zu diesen
getrennten Zonen durch eine gitterartig durchbrochene Isolierschicht hindurch erfolgt.
Bei hohen Betriebstemperaturen treten jedoch häufig zwischen den einzelnen metallischen Bestandteilen
der Kontaktanordnung durch gegenseitige Einwirkungen der verschiedenen Metalle metallurgische
Reaktionen auf, die wiederum zu Störungen führen. Die Aufgabe der Erfindung besteht darin, das Auftreten
metallurgischer Reaktionen durch Vermeidung tier gegenseitigen Einwirkungen der metallischen
]i Randteile der Kontaktanordnung auszuschalten.
Diese Aulgabe wird bei einer Kontaktanordnung tür ein Halbleiterbauelement mit einem Halbleiterkörper,
dessen eine Hauptfläehe mit Ausnahme mindestens einer Öffnung von einem Isolierüberzug bedeckt
ist, bei dem auf dem Isolierüberzug eine Widerstandsschicht aus Halbleitermaterial vorgesehen
ist. die auch die Öffnung(en) unter Kontaktbildung zu der Hauptfläehe ausfüllt, und auf die
zwei Metallschichten aufgebracht sind, von dcnui
eine nicht hitzebeständig ist, erlindungsgemäß dadurch gelöst, daß die andere Metallschicht hitzebeständig
ist und daß die hit/.ebeständige und die nicht hitzebeständige Metallschicht beide auf der
Widerstandsschicht aus polykristallinem Halbleitermaterial in seitlichem Abstand d voneinander angeordnet
sind.
Hierbei nimmt die Schicht aus polykristallinem Halbleitermaterial einmal die Funktion der Stromzuleitung
zu unter den Öffnungen des Isolierüberzugs befindlichen Halbleiterzonen, zum anderen
dient sie der Trennung der hitzeber.tändigen von der nicht hit7cbcständigen Metallschicht, so daß zwischen
du sen beiden Metallschichten die bei einer unmittelbaren Berührung auftretenden metallurgischen
Reaktionen mit ihren unerwünschten Folgen unterbunden werden. Außerdem ist eine derartige
Kontaktanordnung für den Fall mehrerer Emitterzonen in jinem Transistor von Vorteil, da die über
der polykristallinen Halbleiterschicht angeordnete hitzebeständige Metallschicht infolge ihrer elektrischen
Leitungseigenschaft für eine gleichmäßige Potentiaherteilung zwischen den einzelnen Halbleiterzonen
sorgt und außerdem infolge ihrer thermischen Leitungseigenschalten für eine wirkungsvolle
Wärmeabführung sorgt. Die Gefahr eines Abblättcrns dieser hit/ebcständigcn Schicht besteht im
Gegensatz zum Stande der Technik nicht, da metallurgische Wechselwirkungen mit der nicht wärmebeständigen
Schicht vermieden sind. Die Metallschicht geringer Wärmebeständigkeit, die sich insbesondere
für die iicfestigung eines Anschiußdrahtcs
eignet, ist dagegen an ?iner Stelle geringerer Wärmeentwicklung angeordnet, wo sie nicht über Gebühr
erhitzt wird und damit vor Beschädigungen geschützt ist.
Vorzugsweise eignen sich für die hitzebeständige Metallschicht die Materialien Wolfram und Molybdän,
während für die nicht hitzebeständige Metallschicht Materialien wie Gold. Silber oder Platin für
die erfindungsgemäße Anwendung besonders geeignet sind.
Eine besondere Ausgestaltung der Erfindung besteht darin, daß der Isolierüberzug Flächenbereiche
unterschiedlicher Dicke aufweist und daß die hitzebeständige Metallschicht auf Flächenbereiehc geringerer
Dicke und die wenig hitzebeständige Metallschicht auf Flächenbereiche größerer Dicke des Isolierüberzugs
aufgebracht ist. Dadurch läßt sich die
ίο hitzebeständige Metallschicht möglichst nahe an die
sich im Betrieb erwärmenden Halbleitcrzonen heranbringen,
so daß eine besonders gute Wärmeabführung erreicht wird. Andererseits ist der Abstand d.-r
wenig hitzebeständigen Metallschicht vom HaIbleiterkristall demgegenüber vergrößert, so daß hier
eine bessere Wärmeisolierung dieser wenig hit'/ebeständigen
Schicht erreicht wir ' In diesem Sinne läßt sich auch der seitliche Abstai.d -/ so groß wählen,
daß die beiden Metallschichten voneinander gut metallurgisch getrennt und thermisch isoliert sind, so
daß sich durch diese Bemessung zwei vorteilhafte Eig nschaften erreichen lassen.
Ein zweckmäßiges Verfahren zur Einstellung eines Widerstandes bei einem Transistor mit einer
Kontaktanordnung nach der Erfindung, bei der das Halbleiterbauelement als Transistor mit mehreren
Emitterzonen ausgebildet ist. die über Belasiungswiderstände
kontaktiert sind, welche aus den in den Öffnungen befindlichen Teilen der Widerstandsschicht
bestehen, besteht darin, daß ein einzustellender zusätzlicher Widerstand zwischen den beiden
Metallschichten durch Veränderung des Abstands d und/oder der Ladungsträgerkonzentration des die
Widerstandsschicht bildenden polykrist'.'linen SiIiziums
eingestellt wird. Der auf diese Weise eingestellte zusätzliche Widerstand kann dann als Gegenkopplungswiderstand
im Sinne einer gleichmäßigen Stromaufteilung auf die einzelnen Emitterzonen dienen,
so daß lokale Erhitzungen einzelner Emitterzonen infolge zu starker Strornbelastung gegenüber
den anderen Emitterzonen vermieden werden.
Die Erfindung ist im folgenden an Hand der Darstellung eines Alisführungsbeispiels in Form eines
Overlay-Transistors näher erläutert.
Der mit der Bezugsziffer 10 bezeichnete Overlay-Transistor ist in einem Halbleiterkörper 12, beispielsweise
aus Silizium, ausgebildet, der eine obere und eine untere Hauptfläehe 14 bzw. 16. welche sich
gegenüberliegen, aufweist. Do, Transistor 10 kann als npn- oder ;-;np-Transistor ausgebildet sein. Nachfolgend
ist er als npn-Transistor beschrieber.. Die Abmessungen des Halbleiterkörpers 12. die Leitfähigkeit
und Dicke der Halblciterzonen sind nicht kritisch und können etwa den Lehren der USA.-Patentschrift
3 434 019 entsprechen.
Der Transistor 10 hat einen n-lehcnden Träger 18,
welcher an die untere Hauptfläehe 16 angrenzt und einen Teil des Kollektors darstellt, und eine n-leitendc
Kollekto zone 20, welche sich an den Träger 18 anschließt. Die η-leitende Kollektorzone 20 reicht
bis zur oberen Hauptfläehe 14 am Ende des Halbleiterkörpers 12. Auf der unteren Hauptfläehe 16 ist
ein Kcllektorkontakt 22 angeordnet. Mehrere p-leitende Basiszonen 24 ragen von der oberen Hauptfläche
14 in die Kollektorzone 20 hinein, und zwischen benachbarten Basiszonen 24 befindet sich ein
p-lcitendes Gitter 26. In jede der Basiszonen 24 ragt von aer oberen Hauotfläche 14 eine Emitterzone 28.
Über der oberen Hauptfläche 14 ist eine Isolier- 980° C liegen. Die zweite Metallschicht kann zweck-
schicht 30, beispielsweise aus Siliziumdioxid, angc- mäßigerweise zwischen 1000 und 25 000 Λ dick sein,
ordnet. Durch die Schicht 30 erstrecken sich mch- Die zweite Metallschicht 42 ist mit einem An-
rcre Öffnungen 32, deren jede eine der Emitter- schlußdraht 44 kontaktiert, der sich über dem dicken
zonen 28 zur oberen Hauptfläche 14 freilegt. In be- 5 Teil 34 der Schicht 30 befindet. Der Transistor 10
kannter Weise ist die Schicht 30, bedingt durch das wird vervollständigt durch eine Basiskontaktschicht
Herstellungsverfahren des Transistors 10, unter- 46 mit Fingern 48, welche durch nicht dargestellte
schiedlich dick. So hat die Schicht 30 beispielsweise Schlitze in der Schicht 30 Kontakte zu dem p-Gitter
einen relativ dicken Teil 34 neben und über der 26 bilden.
Kollektorzone 20 am Ende des Halbleiterkörpers 12 ίο Der Transistor und der Kontaktaufbau können
und einen relativ dünnen Teil 36 neben und über den nach bekannten Verfahren hergestellt werden. BeiBasiszonen
24 und dem leitenden Gitter 26. spielsweise kann das Halbleiterzonenprofil des HaIb-
Sowohl über den dicken als auch über den dünnen leiterkörpers 12 nach der erwähnten USA.-Patent-Teilen
34 bzw. 36 der Schicht 30 befindet sich eine schrift 3 434 019 hergestellt werden. Die polykristal-Schicht
38 aus η-leitendem polykristallinen Silizium, 15 line Siliziumschicht 38 kann durch Ablagerung einer
welche durch die Öffnungen 32 mit sämtlichen polykristallinen Schicht auf der gesamten Oberfläche
Emitterzonen 28 in Berührung steht. Die Silizium- der Schicht 30 und Ausbildung der gewünschten
schicht 38 ist vorzugsweise zwischen 1000 und Konfiguration der Siliziumschicht 38 durch übliche
10 000 Ä dick und weist eine Ladungsträgerkonzen- Photoätztechniken hergestellt werden. Die hitzebetration
zwischen 1019 und 1021 Atomen/cm'1 auf. Han- 20 ständige Metallschicht 40 läßt sich durch Reduktion
delt es sich bei dem Transistor 10 um einen pnp- von Hexafluorid des hitzebeständigen Metalls abTransistor,
dann ist die polykristalline Silizium- lagern, wjj es beispielsweise in der USA.-Patentschicht
p-leitend, und ihre Ladungsträgerkonzentra- schrift 3 477 872 beschrieben ist. Die weniger hitzetion
liegt im selben Bereich. beständige Metallschicht 32 kann in üblicher Weise
Eine erste Schicht 40 aus einem relativ hitzebe- 25 im Anschluß an einen Photoätzschritt aufgedampft
ständigen Metall befindet sich nur oberhalb des- werden.
jenigen Teiles der Siliziumschicht 38, der auf dem Der Kontaktaufbau des Transistors 10 bietet u. a.
dünnen Teil 36 der Isolierschicht 30 liegt. Unter die folgenden Vorteile. Erstens sichert der Abstand d
relativ hitzebeständig sei verstanden, daß die Metall- längs der Siliziumschicht 38 einen guten Grad mcschicht
40 entweder einen Schmelzpunkt von wesent- 30 tallurgischer Isolation zwischen den beiden Metalllich
mehr als 1000 C hat oder oberhalb von 1000r C schichten, so daß nachteilige metallurgische Reaktiomit
dem Halbleitermaterial der Schicht 38 ein Eutek- nen vermieden werden, welche anderenfalls durch
tikum bildet. Besteht die Halbleiterschicht 38 aus gegenseitige Einwirkungen der unterschiedlichen
Silizium, dann enthält die erste Schicht 40 geeigneter- Metalle bei höheren Temperaturen auftreten. Zweiweise ein hitzebeständiges Metall wie Wolfraum oder 35 tens sichert das polykristalline Silizium längs des
Molybdän. Dabei ist Wolfram zu bevorzugen, weil es Abstands d einen guten Grad thermischer Isolation
oberhalb von 3000 C schmilzt und mit Silizium ein zwischen den beiden Metallschichten, da Silizium
Eutektikum oberhalb von 1400° Cbildet. Die Dicke einen relativ niedrigen Wärmeleitungskoeffizienten
dieser Schicht 40 ist nicht kritisch, sie kann zwischen hat. Drittens sorgt der Abstand d der Siliziumschicht
5000 und 50 000 A liegen. 40 38 zwischen den beiden Metallschichten 40 und 42
Eine zweite Metallschicht 42 aus einem Metall für einen Ballastwiderstand, dessen Wert durch Berelativ
geringer Hitzebeständigkeit, d. h. dessen Stimmung der Lage der beiden Metallschichten und
Schmelzpunkt unter 1000: C liegt oder dessen der Ladungsträgerkonzentration des polykristp'linen
Eutektikumbildungstemperatur hinsichtlich Silizium Siliziums gewählt werden kann. Viertens stellt die
unterhalb oder bei 1000° C liegt, ist über demjenigen 45 Siliziumschicht 38 innerhalb jeder Öffnung 32 einen
Teil der Siliziumscliicht 38 angeordnet, welche über zusätzlichen Belastungswiderstand zwischen der
dem dicken Teil 34 der Isolierschicht 30 liegt. Die hitzebeständigen Schicht 40 und jeder der Emitterzweite
Schicht 42 hat einen Abstand d von der zonen 38 dar. Fünftens i· t die hitzebeständige Meersten
Metallschicht 40. Vorzugsweise wird das Me- tallschicht 40 in der ^äht der Emitterzonen 28 angetall
der zweiten Schicht 42 aus der Materialgruppe 50 ordnet, wo im Beirieb die größte Erwärmung aufAluminium,
Gold, Silber und Platin gewählt, deren tritt. Das weniger hitzebeständige Metall befindet
Schmelzpunkte bei 660, 1063, 960 bzw. 1765° C sich demgegenüber nur über den dicken Oxidschichtliegen,
während die Temperaturen zur Bildung eines bereichen am Kollektor, wo die Betriebstemperatur
Eutektikums mit Silizium bei 577, 370, 830 bzw. relativ niedrig ist.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Kontaktanordnung für ein Halbleiterbauelement mit einem Halbleiterkörper, dessen eine
Hauptfläche mit Ausnahme mindestens einer Öffnung von einem Isolierüberzug bedeckt ist,
bei dem auf dem Isolierüberzug eine Widerstandsschicht aus Halbleitermaterial vorgesehen
ist, die auch die ÖfFnung(en) unter Kontaktbildung zu der Hauptfläche ausfüllt, und auf die
zwei Metailschicfuen aufgebracht sind, von denen eine nicht hitzebeständig ist, dadurch gekennzeichnet,
daß die andere Metallschicht (40) hitzebeständig ist und daß die hitzebestündice
1 !()) und die a cht hitzebeständige (42) Metallschicht
beide auf der Widerstandsschicht aus polykristallinen! Halbleitermaterial in seitlichem
Abstand </ voneinander angeordnet sind.
2. Kontaktanordnung nach Anspruch 1. dadurch gekennzeichnet, daß die hitzebeständige
Metallschicht (40) aus Wolfram od;r Molybdän
bestellt.
3. Kontaktanordnung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß die relativ wenig
hitzebeständige Metallschicht aus Aluminium. Gold, Silber oder Platin besteht.
4. Kontaktanordnung nach eil.em der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der
Isolierüberzug (30) Flächenbereiche unterschied-Heller
Dicke aufweist und daß die hitzebeständige Metallschicht (40) auf Flächenbereiche (36)
geringerer Dicke und die wenig hitzebeständige Metallschicht (42) auf Flächenbereiche (34) größerer
Dicke des Isolierüberzugs (30) aufgebracht sind.
5. Kontaktanordnung nach einem der Ansprüche I bis 4, dadurch gekennzeichnet, daß der
seitliche Abstand d so groß gewählt ist, daß die beiden Metallschichten (40, 42) voneinander gut
metallurgisch getrennt und thermisch isoliert sind.
6. Verfahren zur hinstelk'ng eines Widerstandes
bei einem Transistor mit einer Kontaktanordnung nach einem der Ansprüche 1 bis 5. bei der
das Halbleiterbauelement als Transirtor mit mehreren limitterzonen ausgebildet ist, die über Belastungswiderstände
kontaktiert sind, welche aus den in den Öffnungen befindlichen Teilen der Widerstandsschicht bestehen, dadurch gekennzeichnet,
daß ein einzustellender zusätzlicher Widerstand zwischen den beiden Metallschichten
(40 und 42) durch Veränderung des Abstands d und/oder der Ladungsträgerkonzentration des die
Widerstandsschicht bildenden polykristallinen Siliziums eingestellt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8495870A | 1970-10-29 | 1970-10-29 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2101609A1 DE2101609A1 (de) | 1972-05-04 |
| DE2101609B2 true DE2101609B2 (de) | 1973-06-20 |
| DE2101609C3 DE2101609C3 (de) | 1974-01-10 |
Family
ID=22188279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2101609A Expired DE2101609C3 (de) | 1970-10-29 | 1971-01-14 | Kontaktanordnung für ein Halbleiterbauelement |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3667008A (de) |
| JP (1) | JPS5038553B1 (de) |
| BE (1) | BE761668A (de) |
| DE (1) | DE2101609C3 (de) |
| GB (1) | GB1296951A (de) |
| YU (1) | YU36420B (de) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909319A (en) * | 1971-02-23 | 1975-09-30 | Shohei Fujiwara | Planar structure semiconductor device and method of making the same |
| DE2251727A1 (de) * | 1972-10-21 | 1974-04-25 | Licentia Gmbh | Halbleiteranordnung mit mindestens zwei zonen entgegengesetzten leitfaehigkeitstyps |
| US4106051A (en) * | 1972-11-08 | 1978-08-08 | Ferranti Limited | Semiconductor devices |
| GB1399163A (en) * | 1972-11-08 | 1975-06-25 | Ferranti Ltd | Methods of manufacturing semiconductor devices |
| US3886578A (en) * | 1973-02-26 | 1975-05-27 | Multi State Devices Ltd | Low ohmic resistance platinum contacts for vanadium oxide thin film devices |
| US3860945A (en) * | 1973-03-29 | 1975-01-14 | Rca Corp | High frequency voltage-variable capacitor |
| US4042953A (en) * | 1973-08-01 | 1977-08-16 | Micro Power Systems, Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US4096510A (en) * | 1974-08-19 | 1978-06-20 | Matsushita Electric Industrial Co., Ltd. | Thermal printing head |
| US3988759A (en) * | 1974-08-26 | 1976-10-26 | Rca Corporation | Thermally balanced PN junction |
| US4152823A (en) * | 1975-06-10 | 1979-05-08 | Micro Power Systems | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US4127863A (en) * | 1975-10-01 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast |
| JPS5917852B2 (ja) * | 1977-02-07 | 1984-04-24 | 日本電気株式会社 | 半導体装置 |
| US4265935A (en) * | 1977-04-28 | 1981-05-05 | Micro Power Systems Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US4234889A (en) * | 1977-05-31 | 1980-11-18 | Texas Instruments Incorporated | Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon |
| US4240097A (en) * | 1977-05-31 | 1980-12-16 | Texas Instruments Incorporated | Field-effect transistor structure in multilevel polycrystalline silicon |
| US4209716A (en) * | 1977-05-31 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer |
| NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
| US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
| JPS55138273A (en) * | 1979-04-11 | 1980-10-28 | Fujitsu Ltd | Transistor |
| DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
| US4291322A (en) * | 1979-07-30 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Structure for shallow junction MOS circuits |
| US4404737A (en) * | 1979-11-29 | 1983-09-20 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching |
| DE3135007A1 (de) * | 1981-09-04 | 1983-03-24 | Licentia Gmbh | Mehrschichtenkontakt fuer eine halbleiteranordnung |
| JPS5921034A (ja) * | 1982-07-27 | 1984-02-02 | Toshiba Corp | 半導体装置 |
| US4888297A (en) * | 1982-09-20 | 1989-12-19 | International Business Machines Corporation | Process for making a contact structure including polysilicon and metal alloys |
| US5280188A (en) * | 1985-03-07 | 1994-01-18 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor integrated circuit device having at least one bipolar transistor and a plurality of MOS transistors |
| EP0193934B1 (de) * | 1985-03-07 | 1993-07-21 | Kabushiki Kaisha Toshiba | Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung |
| US4794093A (en) * | 1987-05-01 | 1988-12-27 | Raytheon Company | Selective backside plating of gaas monolithic microwave integrated circuits |
| US4949162A (en) * | 1987-06-05 | 1990-08-14 | Hitachi, Ltd. | Semiconductor integrated circuit with dummy pedestals |
| FR2618254B1 (fr) * | 1987-07-16 | 1990-01-05 | Thomson Semiconducteurs | Procede et structure de prise de contact sur des plots de circuit integre. |
| JP2894777B2 (ja) * | 1990-03-02 | 1999-05-24 | 日本電気株式会社 | 半導体装置 |
| US5355015A (en) * | 1990-12-13 | 1994-10-11 | National Semiconductor Corporation | High breakdown lateral PNP transistor |
| US5567988A (en) * | 1993-08-13 | 1996-10-22 | Lsi Logic Corporation | Integrated circuit interconnect structure with back reflection suppressing electronic "speed bumps" |
| EP0660396B1 (de) * | 1993-12-24 | 1998-11-04 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS-Leistungs-Chip-Typ und Packungszusammenbau |
| DE69321966T2 (de) * | 1993-12-24 | 1999-06-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Leistungs-Halbleiterbauelement |
| US5798287A (en) * | 1993-12-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for forming a power MOS device chip |
| US5767546A (en) * | 1994-12-30 | 1998-06-16 | Siliconix Incorporated | Laternal power mosfet having metal strap layer to reduce distributed resistance |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3504239A (en) * | 1964-01-31 | 1970-03-31 | Rca Corp | Transistor with distributed resistor between emitter lead and emitter region |
| US3443175A (en) * | 1967-03-22 | 1969-05-06 | Rca Corp | Pn-junction semiconductor with polycrystalline layer on one region |
| US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
| US3519901A (en) * | 1968-01-29 | 1970-07-07 | Texas Instruments Inc | Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation |
| US3559003A (en) * | 1969-01-03 | 1971-01-26 | Ibm | Universal metallurgy for semiconductor materials |
-
1970
- 1970-10-24 US US84958A patent/US3667008A/en not_active Expired - Lifetime
-
1971
- 1971-01-14 DE DE2101609A patent/DE2101609C3/de not_active Expired
- 1971-01-14 GB GB194371A patent/GB1296951A/en not_active Expired
- 1971-01-15 BE BE761668A patent/BE761668A/xx unknown
- 1971-01-29 YU YU00206/71A patent/YU36420B/xx unknown
- 1971-02-01 JP JP46003720A patent/JPS5038553B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| BE761668A (fr) | 1971-06-16 |
| DE2101609A1 (de) | 1972-05-04 |
| YU36420B (en) | 1983-06-30 |
| YU20671A (en) | 1981-11-13 |
| DE2101609C3 (de) | 1974-01-10 |
| JPS5038553B1 (de) | 1975-12-10 |
| GB1296951A (de) | 1972-11-22 |
| US3667008A (en) | 1972-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2101609B2 (de) | Kontaktanordnung fuer ein halbleiterbauelement | |
| DE2300847C3 (de) | Halbleiterfestwertspeicher | |
| DE68917848T2 (de) | Halbleiteranordnung. | |
| DE977615C (de) | Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements | |
| DE2116828A1 (de) | Elektrischer (Sicherungs ) Schmelzeinsatz | |
| DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
| DE2063579B2 (de) | Codierbare Halbleiteranordnung | |
| DE2041497A1 (de) | Halbleiterelement und Verfahren zur Herstellung desselben | |
| DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
| DE2226613B2 (de) | Schutzvorrichtung fuer einen isolierschicht-feldeffekttransistor | |
| DE1913053A1 (de) | Feldeffekttransistor mit isolierter Torelektrode | |
| DE2151632A1 (de) | Halbleiterbauteil mit schmelzbaren Verbindungen | |
| DE1539087A1 (de) | Halbleiterbauelement mit Oberflaechensperrschicht | |
| DE3200953A1 (de) | Halbleitervorrichtung | |
| DE1514335B1 (de) | Flaechentransistor | |
| DE2944069A1 (de) | Halbleiteranordnung | |
| DE2004776C2 (de) | Halbleiterbauelement | |
| DE2649935A1 (de) | Referenzdiode | |
| DE112009005017T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE3789913T2 (de) | Leistungstransistor. | |
| DE112014005925B4 (de) | Halbleitervorrichtung | |
| DE2504846A1 (de) | Halbleiteranordnung mit gleichrichtender grenzschicht | |
| DE1805261A1 (de) | Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben | |
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
| DE112021006302T5 (de) | Elektronische komponente |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |