DE1805261A1

DE1805261A1 - Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben

Info

Publication number: DE1805261A1
Application number: DE19681805261
Authority: DE
Inventors: Lawrence Lamonte Howard
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1967-11-13
Filing date: 1968-10-25
Publication date: 1969-06-26
Also published as: FR1592236A; US3519900A; NL6816160A

Description

Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben Die Erfindung bezieht sich auf eine temperaturkompensierte Referenzdiode, bei der in einem Halbleiterstück in Durch lassrichtung und in Sperrichtung wirksame PN-2bergänge vorhanden sind, wobei der in Durchlassrichtung wirksame über gang eine Temperaturkompensation für den in Sperrichtung wirksamen Übergang (Zener-Grenzschicht) und umgekehrt bewirkt. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer derartigen temperaturkompensierten Referenzdiode.
Es sind die verschiedensten Typen von temperaturkompensierten Referenzdioden in Benutzung, und es ist bekannt, die charakteristische Abhängigkeit der Spannung von der Temperatur eines in Sperrichtung betriebenen PN-tYbergangs (Zener-Grenzschicht) durch das entsprechende charakteristische Verhalten halten eines in Durchlassrichtung betriebenen PN-Überganges zu kompensieren0 Unter den bekannten Spannungsreferenzdioden gibt es solche, die aus zwei oder mehr diskreten Dioden aufgebaut sind. Bei diesen Referenzdioden wird der in Durchlassrichtung vorgespannte PN-Übergang der einen diskreten Diode durch den in Sperrichtung vorgespannten PN-Übergang einer anderen diskreten Diode kompensiert und diese beiden diskreten Dioden in einer einzigen Baueinheit untergebracht. Diese Technik für die Herstellung einer temperaturkompensierten Referenzdiode ist verhältnismässig teuer auf Grund der Herstellungskosten, die mit dem Aufbau zweier oder mehrerer diskreter Dioden in einer einzigen Baueinheit entstehen.
Um diese Montagekosten zu verringern, wurden auch bereits Referenzdioden in planarer Bauweise unter Verwendung von individuellen, in der Halbleitertechnik bekannten Verfahrensschritten hergestellt. Die Herstellungsverfahren derartiger Anordnungen beruhen auf der Verwendung des epitak tischen Aufbaus von einem oder mehreren PN-Übergängen und einer nachfolgenden Passivierung aller PN-Übergänge mit Siliciumdioxyd oder einem anderen geeigneten Materials Das Herstellen von PN-Übergängen für planare Halbleiteranordnungen mit Hilfe epitaktisch gewachsener Schichten besitzt einen mit diesem Verfahren untrennbar verbundenen Nachteil, da verschiedene kritische Bedingungen eingehalten werden müssen, um das epitaktische Wachsen einer Halbleiterschicht aus einem Material vom einen Leitfähigkeitstyp auf einer ans deren Halbleiterschicht mit entgegengesetzter Leitfähigkeit sicherzustellen. Ausserdem ist die Verwendung epitaktischer Herstellungsverfahren im Vergleich mit anderen Verfahren zur Bearbeitung von Halbleitermaterialien wesentlich teurer Die Sie bekannten Planardioden besitzen weitere Nachteile wie z.B. das Auftreten von Materialleckströmen und einer Oberflächenkanalbildung, , d.h. es entstehen Kurzschlüsse an den Übergängen auf Grund der häufig auftretenden Leckströme an der Oberfläche und ii Eernazterial der Dioden. Die Material leckströme werden von Verunreinigungen im Kernmaterial und auf Grund dieser Verunreinigungen erzeugten vergrösserten Rekombinationszentren verursacht. Die Oberflächenanalbildung wird durch die zur Passivierung auf Dioden vorgesehenen Überzüge verursacht, welche die leitfähigkeit eines Teils des Oberflächenbereiches der Dioden uikehren.
Der Erfindung liegt die Aufgabe zugrunde, eine temperaturkompensierte planardiffundierte Referenzdiode zu schaffen, bei der die Oberflächenkanalbildung und der Materialleckstrom ja zufriedenstellenden Grenzen gehalten werden können.
Zur Herstellung derartiger Dioden soll ein Verfahren geschaffen werden, bei den epitaktische Verfahrensschritte nicht erforderlich, jedoch für den Aufbau einer Referenzdiode nit legierter Grentschicht verwendbar sind. Dabei soll die temperaturkonpensierte Referenzdiode vollkommen passiviert und nit einen Minimum an Kosten herstellbar sein.
Jedoch soll es möglich sein, auch nur teilweise passivierte Dioden für derartige Anwendungsfälle zu schaffen, bei denen eine Passivierung der in Durchlassrichtung wirksamen über ginge nicht erforderlich ist.
Ausgehend von der eingangs erwähnten Referenzdiode wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass auf einer ersten Uauptfläche des Halbleiterstückes für den in Durchlassrichtung wirksamen Übergang ein erster diffundierter Bereich des einen Ieitfähigkeitstyps vorgesehen ist, dass das Halbleiterstück einen zweiten Bereich des einen Leitfähigkeitstyps umfasst, der durch das Einlegieren eines Metalls Metalls durch eine zweite Hauptfläche des Halbleiterstückes hergestellt wird und einen in Sperrichtung wirksamen über gang bildet, und dass zwischen dem diffundierten Übergang und dem legierten Übergang das Halbleiterstück eine bestimmte Dicke aufweist und eine wechselseitige Temperaturkompensation für die in den leitenden Zustand vorgespannte Diode bewirkt.
Nach einem weiteren Merkmal der Erfindung ist der Nullpunkt des Temperaturkoefizienten durch eine Änderung der Kristallorientierung oder des Widerstands des Trägermaterials einstellbar.
Die nach den Merkmalen der Erfindung aufgebaute scheibenförmige Referenzdiode kann schichtweise in einem einzigen Bauelement übereinander gestapelt werden, wodurch Dioden mit verhältnismässig hochliegender Durchbruchspannung für bestimmte Anwendungsbereiche herstellbar sind. Die Dioden gemäss der Erfindung können auch als Plättchenelemente in den Handel gebracht werden, ohne dass sie zuvor in.einem Gehäuse montiert werden müssen. Dies ist von besonderem Vorteil, da derartige Plättchenelemente für den Einbau in Hybridschaltkreise zunehmend benötigt werden.
Ein weiteres Merkmal der Erfindung besteht darin, dass ein dritter Bereich in das Halbleiterstück und durch die zweite Hauptfläche hindurch diffundiert ist, der den zweiten legierten Bereich umgibt und Teile der Zener-Grenzschicht abgrenzt, und dass der zweite Bereich durch den dritten Bereich legiert wird, nachdem der dritte Bereich hergestellt ist, um eine kontinuierliche PN-Zener-Grenzschicht zu schaffen, die teilweise diffundiert und teilweise legiert ist.
Nach Nach einem weiteren Merkmal der Erfindung umgibt ein diffundierter Ringbsreich den zweiten und dritten Bereich, um eine Getterwirkung auf die Fremdatome in dem Halbleiterstück zu bewirken und um dadurch die Trägerlebensdauer in der Umgebung der Zener-Grenzschicht zu vergrössern.
Ferner ist gemäss der Erfindung eine Metallisierung der Diode zur Schaffung ohmischer Kontakte vorgesehen, die den Effekt der Oberflächenkanalbildung innerhalb der Diode beim Betrieb als Zener-Diode veringert.
Weitere Merkmale der Erfindung sind Gegenstand weiterer Unteransprüche.
Eine beispielsweise Ausführungsform der Erfindung ist in der Zeichnung dargestellt. Es zeigen: Fig. 1 ein scheibenförmiges Halbleiterstück als Ausgangsmaterial für die Halbleiteranordnung gemäss der Erfindung.
Fig. 2 eine auf eine erste Hauptfläche des Halbleiterstücks gemäss Fig. 1 aufgebrachte erste Oxydschicht.
Fig. 3 die Entstehung von in Durchlassrichtung und in Sperrrichtung wirksamen PN-2bergängen in dem Halbleiterstück, welche nach dem Anbringen einer Öffnung in der Oxydschicht gemäss Fig. 2 erzeugt werden.
Fig. 4 eine über einem Aufbau gemäss Fig. 3 erneut angebrachte Oxydschicht.
Fig. 5 einen Aufbau, bei dem ein Teil der auf der Oberfläche befindlichen Oxydschichten gemäss Fig. 4 entfernt sind.
Fig. 6 Fig. 6 einen in den Aufbau gemäss Fig. 5 eindiffundierten Ring mit einer nachfolgend wiederhergestellten Oxydschicht auf der Oberfläche des Aufbaus.
Fig. 7 den Aufbau gemäss Fig. 6, von dem ein Teil der aufgebrachten Oxydschicht in bestimmten Bereichen entfernt ist.
Fig. 8 eine auf die Oberfläche des Aufbaus gemäss Fig. 7 aufgedampfte Metallschicht.
Fig. 9 den Aufbau gemäss Fig. 8 nach dem Einlegieren der Metallschicht zur Bildung eines legierten PN-2bergangs.
Fig. 10 eine auf dem Aufbau gemäss Fig. 9 angebrachte metallische Kontaktschicht, über welche das elektrische Anschliessen des Diodenaufbaus erleichtert wird.
Fig. 11 ein scheibenförmiges Halbleiterstück, das nach Einem anderen Verfahren gemäss der Erfindung bearbeitet wird und auf der einen Hauptfläche eine epitaktische Schicht und eine darüber angebrachte Oxydschicht besitzt.
Fig. 12 in die Bodenfläche des Aufbaus gemäss Fig. 11 eindiffundierte Störstellen zur Bildung eines in 1)urchlassrichtung wirksamen PN-8bergangs für die Diode.
Fig. 13 den Aufbau gemäss Fig. 12, bei dem ein bestimmter Teil der oberen Oxydschicht entfernt ist.
Fig. 14 einen in oder durch die epitaktische Schicht des Aufbaus gemäss Fig. 13 eindiffundierten Ring und die sich bei der Diffusion ausbildende Oberflächenoxydschicht.
Fig. 15 den Aufbau gemäss Fig. 14, bei dem in bestimmten Bereichen die Oxydschicht entfernt ist.
Fig. 16 Fig. 16 eine auf die gemäss Fig. 15 freiliegende Oberfläche der epitaktischen Schicht aufgedampfte Metallschicht Fig. 17 die Entstehung eines in Sperrichtung wirksamen PN-Übergangs (Zener-Grenzschicbt), wobei die Metallschicht nach dem Aufbau gemäss Fig. 16 durch die epitaktische Schicht legiert wird, Fig. 18 einen Aufbau gemäss Fig. 17, bei dem die Metall- und Oxydschicht der oberen Hauptfläche und die untere Hauptfläche mit einer Netallschicht zur ohmischen Kontaktgabe versehen ist.
Fig. 19 und 20 zwei weitere Ausführungsformen der Erfindung, wobei die Zener-Grenzschicht auf einer mesafdrmigen Struktur aufgebaut ist, iii das Zusamaenlöten eines in Serie geschalteten Stapels unter Vermeidung eines Kurzschliessens der Zener-Grenzschicht zu erleichtern.
Fig. 21 und 22 weitere Ausführungsformen der Erfindung, wobei der Aufbau gemäß den Fig. 14 und 18 vollkommen passiviert ist.
Fig. 23 eine weitere Ausführungsform der Erfindung, bei dem alle PN-Übergänge der Diode passiviert und alle legierten Bereiche sowie elektrischen Kontaktbereiche in völlig syuetrischer Form aufgebaut sind.
Fig. 24 eine Ausführungsfori der Erfindung, wobei als Kompensation für den in Durchlassrichtung wirksamen PN-Übergang eine Shottky-Barriere Verwendung findet.
In Fig 1 ist ein scheibenförmiges Halbleiterstück 30 vorgesehen, das als Ausgangsmaterial für das nachfolgend beschriebene Verfahren dient und z.B. aus einem monokristallinen Silicium Silicium besteht. Zum Zwecke der Beschreibung sei angenommen, dass das Halbleiterstück 30 ein monokristallines Silicium mit N-Leitung ist.
Auf der oberen Hauptfläche der Siliciumscheibe 30 wird ein dielektrisches Material 32 gemäss Fig. 2 angebracht, das z.B. aus Siliciumdioxyd bestehen kann und mit Hilfe eines bekannten Oxydationsverfahrens gebildet wird. Anschliessend wird eine Öffnung 33 (Fig. 3) in dåe aus dem dielektrischen Material bestehenden Oxydschicht 32 mit Hilfe bekannter photolithographischer Verfahren eingeschnitten und~;ein Bereich 34 mit P-Leitung geschaffen, in den eine P-Leitung erzeugende Fremdatome, z.B. Bor, durch die freiliegende obere Fläche der Halbleiterscheibe 30 diffundiert werden, wodurch ein planarer PN-Ubergang 40 entsteht. Während demselben oder auch einem getrennten Diffusionsschritt wird ein weiterer Bereich 36 mit P-Leitung durch eine Diffusion von eine P-Leitung erzeugenden Fremdatomen in die untere, freiliegende Oberfläche in der Halbleiterscheibe 30 erzeugt, wodurch ein zweiter PN-2bergang 42 entsteht. Der erstePN-Übergang 40 wird nachfolgend als Zener-Grenzschicht bezeichnet, da dieser nur in Sperrichtung betrieben wird, wogegen der zweite PN-Ubergang 42 in Durchlassrichtung vorgespannt und zur Temperaturkonipensation verwendet wird.
Gemäss Fig. 4 wird auf der oberen Hauptfläche der Halbleiterscheibe 30 eine Oxydschicht 44 erneut aufgebracht und dadurch die Dicke der vorhandenen Teile der ursprünglichen Oxydschicht 32 vergrössert. Gleichzeitig wird eine Oxydschicht 38 auf der freiliegenden Fläche des Bereiches 36 mit P-Leitung aufgebaut. Die Verfahrensschritte zur Herstellung der Oxydschichten sind allgemein bekannt und werden nicht weiter erläutert.
Gemäss Gemäss Fig. 5 wird die Oxydschicht 44 in ausgewählten Bereichen, vorzugsweise in einem ringförmigen Bereich, entfernt, um eine Phosphordiffusion in die Halbleiterscheibe 30 möglich zu machen, durch die ein ringförmiger, diffundierter Bereich 46 mit der Leitfähigkeit N+ gemäss Fig. 6 gebildet wird. Für ein nicht dargestelltes NPN-Gebilde kann Bor als Dotierungssubstanz verwendet werden, um in einer Halbleiterscheibe mit P-Leitung einen ringförmigen Bereich mit der Beitfähigkeit P+ zu schaffen. Sowohl während als auch nach der Diffusion zur Herstellung des Bereiches N+ nimmt die Oxydschicht 45 kontinuierlich in der Dicke zu. Es ist allgemein bekannt, dass die Reoxydation der Halbleiterscheibe, nachdem Teile der ursprünglichen Oxydschicht entfernt wurden, eine Oxydation der Siliciumoberfläche bewirkt und daher das Aufbringen einer diskreten zusätzlichen Oxydschicht auf die vorhandene entfallen kann.
Gemäss Fig. 7 wird eine weitere Öffnung 47 in der Oxydschicht 45 vorgesehen und ein Metall 38, wie z.B. Aluminium, auf die freigelegte Oberfläche des diffundierten Bereiches 34 mit P-Leitung aufgedampft, um den nachfolgenden Legierungsvorgang vorzubereiten. Der Aufbau gemäss Fig. 8 wird auf eine erhöhte Legierungstemperatur erwärmt, sodass das Metall 48 und die Siliciumscheibe bis zu einem solchen Umfang legiert werden, dass der erste PN-8bergang oder die Zener-Grenzschicht 50 gemäss Fig. 9 entsteht. Dieser liegierungsvorgang kann bei einer Temperatur in einem Bereich von 577°C (eutektische Temperatur) bis zu 13000C ausgeführt werden. Bei einem typischen Legierungsvorgang wird zunächst das Metall bis zu einer Dicke von etwa 60,000-100,000 i aufgedampft. Danach wird der Aufbau für weniger als eine Minute auf einer Temperatur zwischen 800°-1100°C gehalten. Anschliessend lässt man den Gesamtaufbau langsam abkühlen, um alle Spannungen zu beseitigen, die während der Erwärmung im Gitteraufbau der Diode entstehen.
Als Legierungsmetall kann Silber Verwendung finden, das mit einer einer nicht dargestellten Goldschicht zum Schutz gegen Oxydation überzogen ist.
Anschliessend wird auf das Metall 48 und auf die Oxydschicht 45 gemäss Fig. 10 eine für die ohmische Kontaktgabe verwendete Metallisierung 52 aufgebracht und damit die erste Elektrode der Diode gebildet. Die Metallisierung 52 kann durch Aufdampfen einer Zusammensetzung aus Chrom, Silber und/oder Gold gebildet werden, wobei die relativen Anteile der einzelnen Komponenten unkritisch sind. Es kann hierfür auch reines Gold oder reines Silber verwendet werden. Eine weitere, für die ohmische Kontaktgabe wirksame Metallisierung 54 wird auf der Oberfläche des Bereiches 36 mit P-Leitung angebracht, wodurch gleichzeitig die zweite Elektrode der Diode entsteht.
Der ringförmige Bereich 46 mit der Leitfähigkeit N+, der entsprechend der zuvor gegebenen Be-schreibung in einem Diffusionsvorgang hergestellt werden kann, wirkt als Getter für die Fremdatome mit P-Leitung in der Halbleiterscheibe 30, die sich in der Umgebung des PN-Ubergangs 40 befinden. Durch diese Getterwirkung wird der Materialleckstrom in der Halbleiterscheibe 30 verringert und die Trägerlebensdauer in der Umgebung des PN-Ubergangs 40 vergrössert. Der Temperaturkoeffizient der Diode ist eine Funktion der Trägerlebensdauer, die in einigen Temperaturbereichen, z.B. 1000C bis 1500C, für die Einstellung des :3perrleckstroms, des Ohm'schen Widerstandes (IR) und damit des Temperaturkoeffizienten der Dioden kritisch ist.
Bei Dioden mit einem NPN-Aufbau wird durch den mit Hilfe einer Bor-Diffusion in einer Halbleiterscheibe mit P-Leitung gebildeten ringförmigen Bereich mit der Leitfähigkeit P+ nicht nur eine Getterwirkung für die Fremdatome in der Nähe der Zener-Grenzschicht bewirkt, sondern auch jegliche Oberflächen-Kanalbildung verhindert, die sich auf Grund der Siliciumdioxydschicht schicht auf der Oberfläche des Diodenaufbaus auszubilden trachtet.
Die die eine Elektrode der Diode bildende Metallisierung 52 für die ohmische Kontaktgabe, welche sich über die Siliciumdioxydschicht 45 erstreckt, wird negativ vorgespannt und zieht die positiven Ionen der oberen Fläche der Siliciumdioxydschicht 45 an. Diese Anziehung der Ionen bewirkt in der Praxis eine Verarmung an positiven Ionen in den unteren Bereichen der Siliciumdioxydschicht 45, wodurch die Kanalbildung im Bereich 30 unterdrückt wird.
Im Betrieb besitzt der zweite, in Durchlassrichtung vorgespannte PN-Ubergang 42 einen positiven Temperaturkoeffizienten für die Spannung, wogegen der erste PN-8bergang oder die Zener-Grenzschicht 50 einen negativen Temperaturoeffizienten für die Spannung besitzt. Der PN-8bergang 42 kompensiert das Temperaturverhalten der Zener-Grenzschicht 50 über einen Temperaturbereich von z.B. -55oC bis +15000. Die Spannung zwischen der oberen Elektrode 52 und der unteren Elektrode 54 kann über den beispielsweise gegebenen Temperaturbereich im wesentlichen konstant gehalten werden, da nämlich die Temperaturkoeffizienten der beiden Übergänge gleich gross und entgegengesetzt verlaufend sind. Der Temperaturkoeffizient des Gesamtaufbaus gemäss Fig. 10, d. h. der Xemperaturkoeffizient, der sich aus dem Zusammenwirken des Temperaturkoeffizienten des jeweils in Durchlassrichtung oder in Sperrichtung wirksamen PN-Uberganges zusammensetzt, kann entweder durch die änderung der Eristallorientierung oder des Widerstands der Siliciumscheibe 30 eingestellt werden. Es.ist auch wichtig, zunächst die Fremdatomkonzentration und dann die Trägerlebensdauer einzustellen, indem ein wesentlicher Anteil der Fremdatome in der Umgebung der Zener-Grenzschicht durch eine vorausgehend beschriebene Getterwirkung gebunden und anschliessend der Diodenaufbau mit einer Dotierungssubstanz wie wie z.B. Gold zur Erzielung einer geeigneten Lebensdauer selektiv dotiert wird.
Die Oxydschicht 45 gemäss Fig. 10 bewirkt eine Passivierung des ersten PN-Ubergangs oder der Zener-Grenzschicht in den Bereichen, in welchen diese an der Oberfläche enden, und bewirkt dadurch die gewünschte Stabilisierung der elektrischen Charakteristik des Diodenaufbaus.
Bei einer weiteren Ausführungsform der Erfindung ist auf einer monokristallinen Siliciumscheibe 54 eine epitaktische Schicht 56 gemäss Fig. 11 angebracht, die dieselbe Leitfähigkeit wie die Trägerschicht 54, jedoch einen höheren Widerstand aufweist. Der höhere Widerstand der epitaktischen Schicht 56 erzwingt den Zenerdurchbruch in dem Materialkörper der Diode und nicht an dessen Oberfläche, wodurch ein plötzlicher, nicht von den Oberflächeneigenschaften der Anordnung beeinflusster Durchbruch der Grenzschicht sichergestellt wird. Gewünschtenfalls kann eine weitere, nicht dargestellte epitaktische Schicht zwischen den beiden Schichten 54 und 56 zur Erzielung einer besseren Einstellbarkeit des Widerstands des Diodenaufbaus vorgesehen sein. Auf der epitaktischen Schicht 56 wird eine Oxydschicht 58 aus Siliciumdioxid angebracht.
Gemäss Fig. 12 wird eine Schicht 60 entgegengesetzter Leitfähigkeit durch eine Diffusion der unteren Hauptfläche der Halbleiterscheibe 54 gebildet, wodurch ein PN-Übergang 61 entsteht. Auf der freiliegenden Oberfläche der Schicht 60 wird eine dielektrische Schicht 62 aus Siliciumdioxyd angebracht. Ferner wird die Oxydschicht 58, wie aus Fig. 13 erkennbar, an den Randbereichen 59 entfernt und durch eine nachfolgende Diffusion ein ringförmiger Bereich 64 gemäss Fig. 14 geschaffen. Der durch Diffusion gebildete Ring 64 erstreckt sich in oder durch die epitaktische Schicht 56 und in in die Halbielterscheibe 54.
Gemäss Fig. 15 wird die Oxydschicht 66 an ausgewählten Bereichen weggeätzt, um den Aufbau für den nachfolgenden Legierungsvorgang vorzubereiten. Ein Metall 68, z.B. Aluminium, wird auf die freigelegte Oberfläche der epitaktischen Schicht 56 mit N-Leitung gemäss Fig. 16 aufgedampft und der derart hergestellte Aufbau anschliessend auf eine erhöhte Legierungstemperatur erhitzt, um ein Legieren des Metalles 68 durch die epitaktische Schicht 56 in das Material der Halbleiterscheibe 54 zu bewirken, wedurch der legierte PN-2bergang 70 gemäss Fig. 17 entsteht.
Auf die untere und obere Hauptfläche des Aufbaus gemäss Fig.
17 wird in der anhand der Fig. 10 beschriebenen Weise eine Metallisierung 71 für die ohmische Kontaktgabe aufgebracht. Dadurch wird ein Aufbau gemäss Fig. 18 geschaffen.
Die in den Fig. 11 bis 18 dargestellte Ausführungsform der Erfindung lässt sich mit weniger Verfahrensschritten als die Ausführungsform gemäss den Fig. 1 bis 10 herstellen. Bei der Ausführungsform gemäss den Fig. 11 bis 18 ist keine Diffusion für die Zener-Grenzschicht vorgesehen, und da auf dem Halbleiterträger mit P-Leitung eine Schicht mit der Leitfähigkeit N+ epitaktisch aufgebaut wird, ist das Verfahren zum Aufbau einer Diode nach den Fig. 11 bis 18 das weniger teure der beiden Verfahren. Jedoch ist auch der ohne einen epitaktischen Verfahrensschritt nach dem den Fig. 1 bis 10 entsprechenden Verfahren hergestellte Halbleiteraufbau gemäss Fig. 10 dem Halbleiteraufbau gemäss Fig. 18 elektrisch equivalent.
Der Diodenaufbau gemäss Fig. 19 unterscheidet sich von dem Aufbau gemäss Fig. 10 durch einen mesaförmig ausgebildeten Teil 51, der durch einen Xtzvorgang erzeugt wird. Die Geometrie der Atzung wird mit Hilfe bekannter Maskier- und Atzverfahren verfahren erzielt, die im einzelnen nicht beschrieben sind.
Der Aufbau gemäss Fig. 19 ist besonders nützlich, wenn die Dioden übereinander gestapelt werden sollen und dabei die Metallisierung 52 an eine andere ähnliche Diodenelektrode angelötet wird. Durch das Wegätzen des Bereiches 51 vor dem Eindiffundieren des Ringes 46 mit N-Leitung in den Halbleiteraufbau kann dieser Ring 46 mit N-Leitung weiter von der Metallisierung 52 für den Ohm'schen Kontakt entfernt angebracht werden, wodurch mit grösserer Sicherheit ein Kurzschluss zwischen dem Ring 46 und der Metallisierung 52 vermieden wird, wenn letztere in einem Diodenstapel verlötet wird.
Der Diodenaufbau gemäss Fig. 20 stellt eine mesaförmig geätzte Variation des Diodenaufbaus gemäss Fig. 18 dar. Durch das Wegätzen des Bereiches 61 vor der Diffusion des Ringes mit N-teitung kann dieser diffundierte Ring 64 weiter von der Metallisierung 71 für die Kontaktgabe entfernt angebracht werden, als dies bei dem Aufbau gemäss Fig. 18 der Fall ist.
Wenn somit die Metallisierung 71 der übereinander gestapelten Diode mit einer anderen Diode verlötet wird, ist die Gefahr eines Kurzschlusses zwischen der Metallisierung 71 und dem Ring 64 mit N-Leitung wesentlich geringer.
In Fis 21 ist ein allseitig passivierter Diodenaufbau dargestellt, der sich von dem Aufbau gemäss Fig. 10 darin unterscheidet, dass der in Durchlassrichtung betriebene, als Temperaturkompensation wirkende PN-tbergang 81 in planarer Form mit einem passivierenden Siliciumdioxydüberzug 8 ausgeführt ist. Für die ohmische Kontaktgabe ist über die Siliciumdioxydschicht 83 auf der Oberfläche des Bereichs 80 mit P-Leitung eine Metallisierung 85 aufgedampft.
In Fig. 22 ist eine allseitig passivierte Ausführungsform des Aufbaus gemäss Fig. 18 dargestellt, der einen planarförmigen förmigen PN-2bergang 87 besitzt, welcher mit einem Siliciumdioxydüberzug 89 passiviert ist. Zur ohmischen Kontaktgabe ist auf der Siliciumdioxydschicht 89 und auf der Oberfläche des Bereiches 88 mit P-Leitung eine Metallisierung 91 aufgedampft.
In Fig. 23 ist ein symmetrischer Aufbau der Ausführungsform gemäss Fig. 10 dargestellt, wobei sowohl die Zener-Grenzschicht 50 als auch der in Durchlassrichtung wirksameind als Temperaturkompensation wirkende Übergang 93 mit Hilfe einer Legierung in der anhand der für die Herstellung der Zener-Grenzschicht 50 gemäss Fig. 10 beschriebenen Weise aufgebaut sind. Der temperaturkompensierende Übergang 93 wird mit Hilfe eines Siliciumdioxydüberzugs 95 auf der unteren Hauptfläche der Diode passiviert. Eine Metallisierung 9? für die Ohm'sche Kontaktgabe wird in der vorausgehend beschriebenen Weise angebracht. Der dem Aufbau gemäss Fig. 18 entsprechende symmetrische Aufbau ist nicht dargestellt, jedoch entspricht er im wesentlichen dem Aufbau gemäss Fig. 23, wobei dieser epitaktisch gewachsene Schichten 56 enthält, die nach einem entsprechenden Verfahrensschritt aufgebaut sind, wie er in dem Verfahren anhand der Fig. 11-18 beschrieben ist.
In Fig. 24 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der der in Durchlassrichtung wirksame, die Temperaturkompensation bewirkende Übergang 96 als Oberflächen-Randschicht oder als Shottky-Randschichtübergang ausgebildet ist. Der Übergang 96 hat eine gleichrichtende Funktion und wird durch die innige Kontaktgabe einer Metallschicht, z.B. einer Aluminiumschicht 100, mit der unteren Hauptfläche der Halbleiterscheibe 30 gebildet. Anstelle des Aluminium kann für die Metall schicht 100 auch Chrom oder Molybdän Verwendung finden. Auf der unteren Hauptfläche der Halbleiterscheibe 30 mit N-Leitung kann in bekannter Weise zur Passivierung des übergangs 96 eine Oxydschicht 99 angebracht werden.
werden. Vor dem Anbringen der Oxydschicht 99 kann eine epitaktische Schicht 98 mit N-Leitung und einem höheren Widerstand auf der unteren Oberfläche der Halbleiterscheibe 30 aufgebaut und darüber die Metallschicht 100, wie zuvor beschrieben, angebracht werden. Durch das Vorhandensein der epitaktischen Schicht 98 wird eine Anordnung geschaffen, die gegenüber der gleichen Anordnung mit fehlender epitaktischen Schicht eine höhere Spannung verträgt.
Zusammenfassend gilt, dass die Verfahren und Vorrichtungen gemäss der Erfindung keine einen epitaktischen Aufbau bewirkenden und damit teuren bezw. kritischen Verfahrensschritte benötigen, obwohl diese ohne Beeinträchtigung des Aufbaus möglich sind. Bei der Ausführungsform nach den Fig. 11-18 wird die Zener-Grenzschicht vollkommen durch Legieren gebildet, wobei der verwendete epitaktische Verfahrensschritt relativ unkritisch ist, da die epitaktisch hergestellte Schicht lediglich einen höheren Widerstand als die ursprüngliche Halbleiterscheibe 30 aufweisen muss.
Bei der Ausführungsform der Erfindung nach den Fig. 19 und 20 ist die Zener-Grenzschicht auf einem Mesa geordnet, wodurch das Verlöten eines in Serie geschalteten Diodenstapels ohne einen Kurzschluss zwischen der oberen Elektrode und dem kreisförmigen Ring mit N-leitung erleichtert wird.
Die Ausführungsformen nach den Fig. 22 d 23 stellen Variationen des Aufbaus nach den Fig. 10 d 18 dar bei denen alle Übergänge im Interesse einer grösseren Zuverlässigkeit und höheren Stabilität ohne wesentliche Kostenerhöhung passiviert sind.
Der symmetrische Aufbau gemäss Fig. 23 gestattet eine bequeme Verwendung dieser Diode als grenzer, wobei infolge dieses symmetrischen Aufbaus die Orientierung der Diode beim Fassen Fassen nicht berücksichtigt zu werden braucht Schliesslich wird anhand der Fig. 24 eine Diode mit einer Shottky-Randschicht dargestellt und gezeigt, dass die Diode gemäss der Erfindung ohne die Diffusion eines unteren Bereiches mit P-Leitung zur Schaffung eines in Durchlassrichtung wirksamen oder für die Temperaturkompensation wirkenden Übergangs aufgebaut werden kann. Das Weglassen dieses Diffusionsschrittes kann für bestimmte Anwendungsfälle der Zener-Dioden wünschenswert sein, insbesondere wenn niedere Zener-Spannungen mit einer guten Kompensation gefordert werden.
Es können auch weitere, im einzelnen nicht beschriebene nderungen des Di odenaufb aus oder des Herstellungsverfahrens vorgesehen sein, wobei z.B. auf den Hauptflächen des scheibenförmigen Halbleiterstückes 30 eine oder mehrere epitaktische Schbhten aufgedampft werden, um eine bessere Kontrolle über den Widerstand des Diodenaufbaus zu erhalten, bevor mit den zuvor beschriebenen Verfahrens schritten begonnen wird.
Patentansprüche ,

Claims

P a t e n t a n s p r ü c h e 1. Temperaturkompensierte Referenzdiode, bei der in einem Halbleiterstück in Durchlassrichtung und in Sperrichtung wirksame PN-Übergänge vorhanden sind, wobei der in Durchlassrichtung wirksame Übergang eine Temperaturkompensation für den in Sperrichtung wirksamen Übergang (Zener-Grenzschich@ und umgekehrt bewirkt, dadurch g e k e n n z e i c dass auf einer ersten Hauptfläche des H-albleiterstückes (30) für den in Durchlassrichtung wirksamen Übergang (42) ein erster diffundierter Bereich (36) des einen Leitfähigkeittyps vorgesehen ist) dass das Halbleiterstück (50) einen zweiten Bereich des einen Leitfähigkeittyps umfasst, der durch das Einlegieren eines Metalls (48 durch ine zweite Hauptfläche des Halbleiterstückes @0) hergestellt wird, und einen in Sperrichtung wirksamen Übergang (50) bildet, und dass zwischen dem diffundierten Übergang ( 42) und dem legierten Übergang (50) das Halbleiterstück eine bestimmte Dicke aufweist und eine wechselseitige Temperaturkompensation für die in den leitenden Zustand vorgespannte Diode bewirkt.
2. Temperaturkompensierte Referenzdiode nach Anspruch 1, dadurch g e k e n n z e i c h n e t, dass ein dritter Bereich (34) in das Halbleiterstück (30) und durch die zweite Hauptfläche hindurch diffundiert ist, der den zweiten legierten Bereich umgibt - gibt und Teile der Zener-Grenzschicht abgrenzt, und dass der zweite Bereich durch den dritten Bereich (34) legiert wird, nachdem der dritte Bereich hergestellt ist, um eine kontinuierliche PN-Zener-Grenzschicht (50) zu schaffen, die teilweise diffundiert und teilweise legiert ist.
3. Temperaturkompensierte Referenzdiode nach Anspruch 2, dadurch g e k e n n z e i c h n e t, dass ein diffundierter Ringbereich (46) im Bereich der zweiten Hauptfläche des Halbleiterstückes (30) vorgesehen ist, der den zweiten und dritten Bereich, umgibt, und dass der Ringbere@ (46) aus einem Halbleitermaterial mit verhältnismässig niederem Widerstand besteht, um eine Getterwirkung auf die Fremdatome im Halbleiterstück (30) in den die Zener-Grenzschicht (50) umgebenden Bereichen zur Vergrösserung der Trägerlebensdauer im Bereich der Zener-Grenzschicht auszuüben.
4. Tenperaturkonpensierte Referenzdiode nach Anspruch 1, dadurch g e k e n n z e i c h n e t. dass in der Nähe der zweiten Hauptfläche des Halbleiterstückes (@0) @in epitak@i scher Bereich (56) des einen Leitfähigkeitstyps ausgebildet ist, dass die Zener-Grenzschict zum Teil von dem zweiten, durch den epitaktischen dritten Bereich (56) sich erstreckenden legierten Bereich und zum Teil durch den epitaktischen dritten Bereich abgegrenzt ist, und dass der epitaktische Bereich (56) mit hohen Widerstand den Zenerdurchbruch im Kernmaterial des Halbleiterstückes ( 30) und nicht an der Oberfläche desselben bewirkt, um einen von den Oberflächeneigenschaften der Diode unbeeinflussten plötzlichen Sperrschichtdurchbruch sicherzustellen.
5. Temperaturkompensierte Referenzdiode nach Anspruch 4, dadurch 6 c k e n n z C i c h n e t, dass ein diffundierter Ringbereich den zweiten und dritten Bereich umgibt, um eine Getterwirkung auf die Fremdatome in Halbleiterstück zu bewirken, und um um dadurch die Trägerlebensdauer in der Umgebung der Zener-Grenzschicht zu vergrössern.
6. Temperaturkompensierte Referenzdiode, nach einem oder mehreren der Ansprüche 1-5, dadurch g e k e n n z e i c h -n e t, dass über allen an der Oberfläche des Aufbaus endenden PN-übergängen ein dielektrischer und eine Passivierung bewirkender überzug vorgesehen ist, und dass in diesem di elektrischen überzug oeffnungen fiir metallische Elektrodenanschlüsse der Diode vorgesehen sind.
7. Temperaturkompensierte Referenzdiode, nach einem oder mehreren der Ansprüche 1-6, dadurch g e k e n n z e i zu c h -n e t, dass der Nullpunkt des Temperaturkoeffizienten durch eine Änderung der Kristallorientierung oder des Widerstands des Trägermaterials einstellbar ist.
8. Verfahren zur Herstellung einer temperaturkompensierten Referenzdiode nach einem oder mehreren der Ansprüche 1-7, dadurch g e k e n n z e i c h n e t, dass in eine erste Hauptfläche eines Halbleiterkörpers (30) Fremdatome vom einen Leitfähigkeitstyp eindiffundiert werden, um dadurch einen in Durchlassrichtung wirksamen PN-Übergang (42) zu schaffen, und dass in eine zweite cier ersten Hauptfläche gegenüberliegende Hauptfläche des Halbleiterstückes (30) ein Metall (48) zur Bildung eines zweiten PN-Zener-Übergangs (50) einlegiert wird, wobei durch die Diffusion des einen übergangs und die Legierung des anderen übergangs der Abstand zwischen den beiden übergängen genau einstellbar ist.
9. Verfahren nach Anspruch 8, dadurch g e k e n n z e i c h -II e t, dass in das Material des Halbleiterstückes (30) durch selektive Diffusion Störatome des einen Leitfähigkeitstyps zur zur Bildung eines dritten diffundierten Bereiches (34) in der Nähe der zweiten Hauptfläche des Halbleiterstückes (3Q) derart eingebracht werden, dass der dritte Bereich (54) einen Teil der Zener-Grenzschicht bestimmt, und dass auf der zweiten Hauptfläche des Halbleiterkörpers (30) zur Legierungsvorbereitung das Metall (48) selektiv aufgedampft wird , um eine teilweise legierte und teilweise diffundierte Zener-Grenzschicht zu schaffen, wobei der diffundierte Teil der Zener-Grenzschicht sich bis zur zweiten Haupt fläche erstreckt und der legierte Teil der Zener-Grenzschicht in den diffundierten Teil kontinuierlich verläuft und sich bis in das Kernmaterial des Halbleiterstückes erstreckt, sodass der Zenerdurchbruch innerhalb des Kernmaterials erfolgt.
10. Verfahren nach den Ansprüchen 8 oder 9, dadurch g e k e n n -z e i c h n e t, dass zur Erzeugung einer Getterwirkung im Halbleiterstück Störatome vom einen Leitfähigkeitstyp in einen ringförmigen Bereich (46) eindiffundiert werden, um dadurch die rägerlebensdauer im Halbleiterstück zu erhöhen und das Niveau der Rekombinationszentren einzustellen, und dass der ringförmige Bereich (46) gleichzeitig mit der Herstellung des diffundierten dritten Bereiches (34) gebildet wird.
11. Verfahren nach einem oder mehreren der Ansprüche 8-10, dadurch g e k e n n z e i c h n e t, dass auf der Oberfläche des Halbleiterstückes zur Passivierung der Zener-Grenzschicht (50) ein dielektrischer überzug (45) angebracht wird, und dass eine schichtförmige Metallisierung (52, 54) zur Herstellung ohmischer Kontaktanschlüsse mit dem Metall (48) bezw. den diffundierten Bereich (36) gebildet werden.
12. Verfahren nach Anspruch 8, dadurch g e k e n n z e i c h -n e t, dass vor der Herstellung der legierten Zener-Grenzschicht schicht eine epitaktische Schicht (56) auf der zweiten Hauptfläche des Halbleiterstückes (54) angebracht wird, wobei die epitaktische Schicht vom selben Leitfähigkeitstyp ist und einen höheren Widestand als das Halbleiterstück besitzt und den Zenerdurchbruch im Material des Halbleiterstückes (54) erzwingt, wodurch ein plötzlicher, von den Oberflächeneigenschaften des Halbleiterstückes unbeeinflusster Durchbruch der Grenzschicht sichergestellt wird.
13. Verfahren nach einem oder mehreren der Ansprüche 8-12, dadurch g e k e n n z e i c h n e t, dass der in Durchlassrichtung wirksame PN-übergang unter Verwendung einer selektiven Maskierung der ersten Hauptfläche des Halbleiterkörpers mit einem dielektrischen überzug (83) gebildet wird, dass Fremdatome vom einen Leitfähigkeitstyp in das Halb3; terstück zur Bildung des in Durchlassrichtung wirksamen P@ Übergangs eindiffundiert werden, und dass der in Durchlassrichtung wirksame PN-übergang zur Passivierung von dem dio elektrischen überzug zur Bildung eines vollkommen passivierten Aufbaus bedeckt wird.

L e e r s e i t e