DE2164660A1

DE2164660A1 - Semiconductor device

Info

Publication number: DE2164660A1
Application number: DE19712164660
Authority: DE
Inventors: Takahiro; Kamei Tatsuya; Ogawa Takuzo; Hitachi Nagano (Japan). P
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1970-12-26
Filing date: 1971-12-24
Publication date: 1972-07-13
Also published as: DE2164660B2; JPS552740B1

Description

Halbleiteranordnung Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einer Halbleiterunterlage, einem Paar gegenüberliegender Hauptoberflächen, einer die Hauptoberflächen verbindenden Seitenfläche, wenigstens einer ersten Schicht eines Leitungstyps, einer zweiten Schicht des anderen Leitungstyps mit geringerer Verunreinigungskonzentration als der der daran unter Bildung eines ersten PN-Übergan ges angrenzenden ersten Schicht und einer an die zweite Schicht unter Bildung eines zweiten PN-Überganges angrenzenden dritten Schicht des ersten Leitungstyps mit höherer Verunreinigungskonzentration als der der zweiten Schicht oder mit diesen drei Schichten und einer vierten, mit einer Oberfläche in der dritten Schicht freiliegend eingebetteten und mit dieser einen dritten PN-Übergang bildenden Schicht des anderen Leitungstyps mit höherer Verunreinigungskonzentration als der der dritten Schicht, wobei der erste und der zweite PN-Übergang bis zur Seitenfläche reichen, die einen Seilroilenquerschnitt aufweist. Semiconductor arrangement The invention relates to a semiconductor arrangement with a semiconductor substrate, a pair of opposing major surfaces, one the side surface connecting the main surfaces, at least one first layer one conduction type, a second layer of the other conduction type with less Impurity concentration than that at it forming a first PN junction ges adjoining first layer and one to the second layer to form a second PN junction adjoining third layer of the first conductivity type with a higher Impurity concentration than that of the second layer or with these three layers and a fourth embedded with a surface exposed in the third layer and with this layer of the other conductivity type forming a third PN junction with higher impurity concentration than that of the third layer, wherein the first and the second PN junctions extend to the side surface, the one Having rope rope cross-section.

Allgemein besteht zur Erhöhung der Durchbruchspannung von Haibleiteranordnungen, wie z. B. Dioden und Thyristoren, ein sehr wesentliches Problem im Oberflächenzustand von Halbleiterunterlagen, an denen ein PN-Übergang freiliegt. Eine Halbleiterunterlagenoberfläche ist sehr aktiv und wird leicht durch die umgebende Atmosphäre beeinflußt. Wenn Feuchtigkei-t und/oder ionisierbares Material- in der Atmosphäre vorhanden sind, haften sie an der Unterlagenoberfläche und machen die Oberflächenfeldstärke größer als die Feldstärke in der Halbleiterunterlage, So wird die Durchbruchsspannung einer Halbleiteranordnung durch den Oberflächenzustand der Halbleiterunterlage beeinflußt. In general, to increase the breakdown voltage of semiconductor arrangements, such as B. diodes and thyristors, a very significant problem in the surface condition of semiconductor pads on which a PN junction is exposed. A semiconductor pad surface is very active and is easily influenced by the surrounding atmosphere. When moisture t and / or ionizable material - are present in the atmosphere, they adhere the substrate surface and make the surface field strength greater than the field strength in the semiconductor substrate, so becomes the breakdown voltage of a semiconductor device influenced by the surface condition of the semiconductor substrate.

Zum Erreichen einer guten Reproduzierbarkeit der Durchbruchsspannung von Haltleiteranordnungen ist es erforderlich, Vorsorge zu treffen, daß die Durchbruchsspannung einer Halbleiteranordnung durch die der Halbleiterunterlage bestimmt wird, die einfach durch die Verunreinigungskonzentration festgelegt wird. Um dies zu erreichen, soll die Oberflächenfeldstärke einer Halbleiterunterlage ausreichend geringer als die Feldstärke in der Unterlage sein. Es ist bekannt, daß zur Verringerung der Oberflächenfeldstärke unter die Innenfeldstärke die Seitenoberfläche einer Halbleiterunterlage, an der ein PN-Übergang freiliegt, mit Erfolg diesem gegenüber abgeschrägt werden kann. Es ist ebenfalls bekannt, daß im Fall einer positiven Abschrägung, wo die Seitenzone höherer Verunreinigungskonzentration einen größeren Querschnitt hat, enn sie sich von einem PN-Übergang entfernt, der Winkel zwischen der PN-Übergangsoberfläche und der Seitenkantenoberfläche an der Seite niedrigerer Verunreinigungskonzentration: vorzugsweise 15 - 60 beträgt und daß im Fall einer negativen Abschrägung, wo die Seitenzone höherer VerunTelnigungskonzentration einen geringeren Querschnitt hat, wo sie sich von einem PN-Übergang entfernt, der Winkel zwisc hen der PN-Übergangsoberfläche und der Seitenkantenoberfläche an der Seite niedrigerer Verunreinigungskonzentration vorzugsweise 170 - 1800 beträgt (d. h. To achieve good reproducibility of the breakdown voltage of semiconductor arrangements, it is necessary to take precautions that the breakdown voltage a semiconductor arrangement is determined by that of the semiconductor substrate, the simple is determined by the impurity concentration. To achieve this, you should the surface field strength of a semiconductor substrate is sufficiently lower than that Field strength in the pad. It is known that to reduce the surface field strength below the internal field strength is the side surface of a semiconductor substrate on which a PN junction is exposed, can be successfully beveled with respect to this. It is also known that in the case of a positive bevel, where the side zone of higher impurity concentration has a larger cross section As it moves away from a PN junction, the angle between the PN junction surface has and the side edge surface on the lower impurity concentration side: is preferably 15-60 and that in the case of a negative bevel where the The side zone with a higher concentration of contamination has a smaller cross-section, where it moves away from a PN junction, the angle between the PN junction surface and the side edge surface on the lower impurity concentration side is preferably 170-1800 (i.e.

0 - 10° , wenn auf der Seite höherer Verunreinigungskonzentration betrachtet) Entsprechende Einzelheiten sind in den US-PS 3 179 860 und 3 361 943 bzw. in den DT-PS 1 464 622 und 1 212 215 beschrieben.0 - 10 ° if on the side of higher impurity concentration Corresponding details are given in U.S. Patents 3,179,860 and 3,361,943 or in DT-PS 1,464,622 and 1,212,215.

Bei bekannten Thyristoren hoher Durchbruchsspannung werden sowohl Vorwärts- als auch Rückwärtseigenschaften benötigt, und ein PN-Übergang zwischen einer P-Emitterschicht und einer N Basisschicht wird mit einer positiven Abschrägung von 15 - 600 und ein weiterer PN-Übergang zwischen der N-Basisschicht und der P-Basisschicht mit negativer Abschrägung von 0 - 100 gebildet. Solche Strukturen, wo eine positive und eine negative Abschrägung in der Seitenoberfläche einer Halbleiterunterlage gebildet werden, nennt man auch Doppelabschrägungsstrukturen,da die abgeschrägte Oberfläche in zwei Stufen gebildet wird. In known thyristors high breakdown voltage are both Forward as well as reverse properties are needed, and a PN junction between a P emitter layer and an N base layer will have a positive bevel from 15 - 600 and another PN junction between the N base layer and the P base layer formed with negative bevel from 0 - 100. Such structures where a positive and a negative bevel in the side surface of a semiconductor substrate are also called double bevel structures because the beveled Surface is formed in two stages.

Beim Doppelabschrägungsaufbau wird die Fläche der Hauptoberfläche, die auf der N-Emitterschichtseite ist, viel kleiner als die der P-Emitterschichtseite, und daher bestimmt sich die Maximalstromkapazität nach der Fläche der N-Emitterschicht. So haben Halbleiteranordnungen der Doppelabschrägungsstruktur einen Nachteil dadurch, daß die maximale Stromkapazität für eine Halbleiterunterlage bestimmter Abmessung gering ist. Weiter muß bei der Doppelabschrägungsstruktur, wenn die Vorwärts- und Rückwärts-Durchbruchs spannungen von gleicher Größe sein sollen, der Winkel für die negative Abschrägung etwa 10° oder geringer sein. Dies führt zu einem anderen Nachteil, indem nämlich Hochqualitätstechniken zum Erhalten solcher Abschrägungswinkel mit guter Reproduzierbarkeit erforderlich sind.In the double bevel construction, the area of the main surface, which is on the N emitter layer side, a lot smaller than that of the P-emitter layer side, and therefore the maximum current capacity is determined according to the Area of the N emitter layer. Thus, semiconductor devices have the double bevel structure a disadvantage in that the maximum current capacity for a semiconductor substrate certain dimension is small. Furthermore, with the double bevel structure, when the forward and reverse breakdown voltages are of the same magnitude the angle for the negative bevel should be about 10 ° or less. this leads to another disadvantage, namely, high quality techniques for obtaining such bevel angles are required with good reproducibility.

Sot hat man zur Beseitigung solcher Nachteile ein Verfahren vorgeschlagen, nach dem die Seitenoberfläche einer Haibleiterscheibe in Seilrollenform oder V-Form (im folgenden als Seilrollenquerschnitt bezeichnet) gebildet ist, um positive Abschrägungen für die jeweiligen PN-Übergänge zu erzeugen. Es wurden jedoch nur wenige Untersuchungen hinsichtlich des Abs#hrägungsaufbaus von Seilrollenquerschnitt-Oberflächen vorgenommen, darunter solche, um zu zeigen, daß infolge Steigerns der Tiefe der Talsohle des Seilrollenquerschnitts in gewissem Grad, d. h. Verringerung des Abschrägungswinkels der PN-Übergangsoberfläche und dadurch Verringerung der Stärke des elektrischen Oberflächenfeldes die Durchbruchsspannung eines Halbleiters durch diejenige innerhalb der Halbleiterunterlage bestimmt werden kann, und daß es einen geeigneten Bereich für die Tiefe der Talsohle geben muß, da eine übermäßige Tiefe einen Anstieg der elektrischen Oberflächenfeldstärke in der Talsohle sowie Verringerungen der Fläche des Stromflusses und der mechanischen Festigkeit herbeiführt. Es war daher schwiering, die Seilrollenqüerschnitt-Abschrägungsstruktur anzuwenden und Halbleiteranordnungen mit bestimmten Durchbruchs spannungen für verschiedene Anforderungen zu entwerfen und herzustellen und eine optimale Ausnutzung der Haiblelterunterlagen für einen bestimmten Stromfluß zu erreichen. So a method has been proposed to eliminate such disadvantages, after which the side surface of a semiconductor disk in the form of a pulley or V-shape (hereinafter referred to as pulley cross-section) is formed to positive bevels for the respective PN junctions. However, there have been few investigations made with regard to the bevel structure of rope pulley cross-section surfaces, including some to show that as the depth of the valley floor increased, the Pulley cross-section to a certain extent, d. H. Reduction of the bevel angle the PN junction surface and thereby reducing the strength of the electrical Surface field the breakdown voltage of a semiconductor by that within the semiconductor substrate can be determined and that there is a suitable area for the depth of the valley floor there must be an excessive depth as a rise the electric surface field strength in the valley floor as well as reductions in area the current flow and the mechanical strength. It was therefore difficult to apply the pulley cross-sectional bevel structure and semiconductor devices to design with specific breakdown voltages for different requirements and to make and optimal use of the half-parent records for one to achieve a certain current flow.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs genannten Art so auszubilden, daß mit der Abschrägungsform der Seitenkantenoberfläche der Halbleiteranordnung in eindeutiger Weise erreichtawird, daß die Durchbruchsspannung der Anordnung von der innerhalb der Halbleiterunterlage bestimmt wird, wobei eine möglichst hohe Durchbruchsspannung, eine große Stromkapazität, ein hoher Ausnutzungsfaktor der Halbleiterunterlage für eine bestimmte Stromkapazität, möglichst kompakte Abmessungen der Anordnung und eine Herstellbarkeit der Anordnung zu niedrigen Fertigungskosten ermöglicht werden sollen. The invention is based on the object of a semiconductor arrangement of the type mentioned in such a way that with the bevel shape of the side edge surface of the semiconductor device is achieved in a clear manner that the breakdown voltage the arrangement of which is determined within the semiconductor substrate, wherein a The highest possible breakdown voltage, a large current capacity, a high utilization factor the semiconductor base for a certain current capacity, dimensions that are as compact as possible the arrangement and a producibility of the arrangement at low manufacturing costs should be made possible.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Talsohle des Seilrollenquerschnitts der Seitenfläche an der zweiten Schicht liegt und der Bedingung genügt, worin d die Tiefe der Talsohle, w die Dicke der Halbleiterunterlage und ~ die spezifische Dielektrizitäts--konstante der Atmosphäre um die Talsohle bedeuten.According to the invention, this object is achieved in that the bottom of the cable pulley cross section of the side surface lies on the second layer and the condition suffices, where d is the depth of the valley floor, w the thickness of the semiconductor substrate and ~ the specific dielectric constant of the atmosphere around the valley floor.

Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen: Fig. 1 einen schematischen Querschnitt zur Erläuterung eines Ausführungsbeispiels einer Halbleiteranordnung gemäß der Erfindung; Fig. 2 Verhaltenskurven zur Erläuterung der Beziehung zwischen dem normalisierten Spitzenoberflächenfeld E und dem Verhältnis der Tiefe der sp Talsohle des Seilrollenquerschnitts d zur Dicke der Halbleiterunterlage w für verschiedene Werte der spezifischen Dielektrizitätskonstante 6 der Umgebungsatmosphäre als Parameter; und Fig. 3 und 4 schematische Querschnitte anderer Ausführungsbeispiele der Halbleiteranordnung gemäß der Erfindung. The invention is illustrated with reference to the in the drawing Embodiments explained in more detail; 1 shows a schematic cross section to explain an embodiment of a semiconductor arrangement according to the invention; Fig. 2 behavior curves for explaining the relationship between the normalized Peak surface field E and the ratio of the depth of the sp valley floor of the pulley cross section d is the thickness of the semiconductor substrate w for different values of the specific dielectric constant 6 the ambient atmosphere as a parameter; and Figs. 3 and 4 are schematic cross-sections other embodiments of the semiconductor device according to the invention.

Es-sollen nun die bevorzugten Ausführungsbeispiele der Erfindung im Zusammenhang mit den Figuren erläutert werden. Let us now consider the preferred exemplary embodiments of the invention are explained in connection with the figures.

Fig. 1 zeigt eine Vierschicht-Dreianschluß-Halbleiteranordnung gemäß der Erfindung, und zwar einen rückwärts sperrenden Ihyristor. Eine Halbleiterunterlage 1 hat eine solche Gestalt, daß sie von einem Paar gegenüberliegender paralleler Hauptoberflächen 11 und 12 und einer Seilrollenqerschnitt-Seitenoberfläche 13 begrenzt wird, die die beiden Hauptoberflächen 11 und 12 verbindet, und umfaßt zusammenhängend vier Schichten von abwechselnd verschiedenem Leitungstyp, die mit PE, NB, P3 und NE bezeichnet sind. iteiis die PN-Übergänge J1 und J2, die zwischen den Schichten PE und NB bzw. NB und P3 gebildet sind, reichen bis zur Seitenoberfläche. Weiter ist die Talsohle 131 des Seilrollenquerschnitts so angeordnet, daß sie in der Schicht NB liegt. Diese Schichten PE, NB, P3 und NE sind eine P-Emitter-, eine N-Basis-, eine P-Basis-und eine N-Emitterscllicht, die in dieser Reihenfolge übereinandergeschichtet sind. Dabei ist die N-Emitterschicht NE in del P-Basisschicht P3 eingebettet, und die P-Basisschicht P3 und die P-Emitterschicht PE haben eine -höhere Verunreinigungskonzentration als die der N-Basisschicht NB. Eine Anodenelektrode 2 ist in ohm'schen Kontakt mit einer Hauptoberfläche 12 der Unterlage 1, und zwar der Oberfläche der P-Emitterschicht PE gebracht Eine Kathodenelektrode 3 ist in ohm'schen Kontakt mit der anderen Hauptoberfläche 11, d. h. der Oberfläche der N-Emitterschicht NE gebracht. An der anderen Hauptoberfläche 11 ist noch eine Steuerelektrode 4 in ohm'schem Kontakt mit der P-Basisschicht PB angeordnet. Die Halbleiterunterlage 1 ist auf einem Träger 5 befestigt, der eine angenähert gleiche Wärmeausdehnungskonstante wie die Halbleiterunterlage 1 aufweist, wobei die Anodenelektrode 2 als Klebmittel dient. Fig. 1 shows a four-layer, three-terminal semiconductor device according to of the invention, namely a reverse blocking Ihyristor. A semiconductor pad 1 has such a shape that it is formed by a pair of opposite parallel Main surfaces 11 and 12 and a pulley cross section side surface 13 limited which connects the two main surfaces 11 and 12, and includes contiguous four layers of alternately different line types, denoted by PE, NB, P3 and NE are designated. iteiis the PN junctions J1 and J2 that are between the layers PE and NB or NB and P3 are formed, extend to the side surface. Further the valley floor 131 of the pulley cross-section is arranged so that it is in the layer NB lies. These layers PE, NB, P3 and NE are a P-emitter, an N-base, a P-base and an N-emitter light, which are stacked in this order are. The N emitter layer NE is embedded in the P base layer P3, and the P base layer P3 and the P emitter layer PE have a higher impurity concentration than that of the N base layer NB. An anode electrode 2 is in ohmic contact with a main surface 12 of the substrate 1, namely the surface of the P-emitter layer PE brought A cathode electrode 3 is in ohmic contact with the other main surface 11, d. H. brought to the surface of the N-emitter layer NE. On the other main surface 11 is another control electrode 4 in ohmic contact with the P base layer PB arranged. The semiconductor substrate 1 is attached to a carrier 5, the one has approximately the same thermal expansion constant as the semiconductor substrate 1, the anode electrode 2 serving as an adhesive.

Die Seitenoberfläche dieser Halbleiterunterlage 1 ist mit einem derartigen Seilrollenquerschnitt ausgebildet, daß die Formel erfüllt wird, worin w die Dicke der Unterlage (d. h. den Abstand zwischen den beiden Hauptoberflächen), d die Tiefe der Talsohle des Seilrollenquerschnitts, 8 die spezifische Dielektrizitätskonstante der Umgebungsatmosphäre und log den Logarithmus zur Basis 10 bedeuten. Der Grund, aus dem die Seitenoberfläche der Unterlage 1 mit einem solchen Seilrollenquerschnitt ausgebildet ist, der die Gleichung (1) erfüllt, wird in der folgenden Beschreibung offenbar.The side surface of this semiconductor substrate 1 is formed with such a pulley cross section that the formula where w is the thickness of the base (ie the distance between the two main surfaces), d is the depth of the valley bottom of the pulley cross section, 8 is the specific dielectric constant of the surrounding atmosphere and log is the logarithm to the base 10. The reason why the side surface of the base 1 is formed with such a pulley cross section which satisfies the equation (1) will be apparent in the following description.

Nach im Rahmen der Erfindung durchgeführten Experimenten wurde bestätigt, daß im Fall der Ausbildung der Seitenoberfläche einer Halbleiterunterlage als Seilrollenquerschnitt das Spitzenoberflächenfeld in einer gewissen Tiefe der Talsohle konstant wird, wenn man zu immer tieferen Niveaus der Talsohle 131 übergeht. Diese Tatsache ist in Fig. 2 angedeutet. Fig. 2 zeigt das normalisierte Spitzenoberflächenfeld E in Abhängigkeit vom Verhältnis sp der Talsohle d des Seilrollenquerschnitts zur Dicke w der Halbleiterunterlage in Form von Kurven bei verschiedenen spezifischen Dielektrizitätskonstanten e für die Umgebung atmosphäre als Parameter. Das normalisierte Spitzenoberflächenfeld Esp erhält man aus der folgenden Beziehung: worin E das tatsächliche Spitzenoberflächenfeld in Volt p je cm, w die Verarmungsschichtdicke des Schrittüberganges 5 und V die angelegte Spannung bedeuten a Es läßt sich aus diesen Verhaltenskurven ablesen, daß das normalisierte Spitzenoberflächenfeld Esp angenähert konstant wird, wenn das Verhältnis der Talsohle d zur Dikke der Haibleiterunterlage w, d. h. d/w bestimmte Werte überschreitet (und zwar solche Werte an den Punkten A, B, C und D für die jeweiligen Kurven). Das Mindestverhältnis (d/w) min der Talsohle d und der Unterlagendicke w, d. h solche Werte an den Punkten A, Bs G und D und die spezifische Dielektrizitätskonstante @ der Umgebungsat-Atmosphäre um die Seitenoberfläche, so findet man, genügen der Beziehung ............. (2) worin der Logarithmus zur Basis 10 genommen ist. So wählt man zum Herabdrücken der Oberflächenfeldstärke an der Seitenoberfläche der Halbleiterunterlage von Seilrollenquerschnitt auf einen bestimmten Wert mit guter Reproduzierbarkeit das Verhältnis der Talsohle d zur Unterlagendicke w, d. h. d/w so, daß die Gleichung ........... (3) erfüllt wird.According to experiments carried out within the scope of the invention, it was confirmed that in the case of the formation of the side surface of a semiconductor substrate as a rope pulley cross section, the tip surface field becomes constant at a certain depth of the valley floor when one goes to lower and lower levels of the valley floor 131. This fact is indicated in FIG. Fig. 2 shows the normalized peak surface field E as a function of the ratio sp of the valley floor d of the pulley cross-section to the thickness w of the semiconductor substrate in the form of curves with different specific dielectric constants e for the ambient atmosphere as parameters. The normalized peak surface field Esp is obtained from the following relationship: where E is the actual peak surface field in volts p per cm, w is the depletion layer thickness of the step transition 5 and V is the applied voltage a Semiconductor pad w, ie d / w exceeds certain values (namely such values at points A, B, C and D for the respective curves). The minimum ratio (d / w) min of the valley floor d and the underlay thickness w, i.e. h such values at points A, Bs G and D and the specific dielectric constant @ of the ambient atmosphere around the side surface are found to satisfy the relationship ............. (2) where the base 10 logarithm is taken. To reduce the surface field strength on the side surface of the semiconductor substrate of the cable pulley cross-section to a certain value with good reproducibility, the ratio of the valley floor d to the substrate thickness w, ie d / w, is chosen so that the equation ........... (3) is fulfilled.

Andererseits wurde gefunden, daß die Sandblasmethode, bei der Schleifpulver, wie z. B. Aluminiumoxydpulver aus einer dünnen Düse gegen eine Unterlagenseitcnoberfläche geblasen wird, zur Bildung einer Seitenoberfläche mit Seilrollenquerschnitt in der Hinsicht am geeignetsten ist, daß sie eine gute Reproduzierbarkeit gewährleistet Nach diesem Verfahren sind, bis die Talsohle d angenähert gleich der Unterlagendicke w wird, sowohl die Reproduzierbarkeit als auch die Wirksamkeit gur, wenn jedoch die Talsohle d größer als die Unterlagendicke w wird, ist die Reproduzierbarkeit des Seilrollenquerschnitts schlechter, und außerdem werden solche Teile, wo die Seitenoberfläche die Hauptoberflächen erreicht, sehr #ünn und mechanisch schwach und können daher leicht brechen. On the other hand, it has been found that the sandblasting method, in which abrasive powder, such as B. Aluminum oxide powder from a thin nozzle against a Unterlagenseitcnfläche is blown to form a side surface with a pulley cross-section in the It is most suitable in that it ensures good reproducibility According to this procedure, until the bottom d is approximately equal to the pad thickness w will, both reproducibility and effectiveness gur, if however the bottom d becomes greater than the substrate thickness w, is the reproducibility of the pulley cross-section worse, and in addition, those parts where the Side surface reaches the main surfaces, very thin and mechanically weak and can therefore easily break.

Ein weiteres Vertiefen der Talsohle führt zu einer Verringerung der Querschnittsfläche für den Stromfluß, und so gehen die guten Wirkungen der Verwendung der Seilrollenquerschnitt-Abschrägungsstruktur anstelle des Doppelabschrägungsaufbaus weitgehend verloren. A further deepening of the trough leads to a decrease in the Cross-sectional area for current flow, and so go the good effects of use the pulley cross section bevel structure instead of the double bevel structure largely lost.

Deshalb wählt man, wenn diese Seilrollenquerschnitt Abschrägungsstruktur verwendet wird, das Verhältnis der Talsohlentiefe d zur Unterlagendicke w unter Berücksichtigung der Reproduzierbarkeit, der Wirksamkeit und des Erhaltens eines gewünschten Seilrollenquerschnitts mit einer ausreichend weiten Querschnittsfläche für den Stromfluß vorzugsweise im Bereich d/w 5 1. Therefore one chooses bevel structure when this pulley cross section is used, the ratio of the valley floor depth d to the underlay thickness w below Consideration of reproducibility, effectiveness and maintenance of a desired pulley cross-section with a sufficiently wide cross-sectional area for the current flow preferably in the range d / w 5 1.

Aufgrund vorstehender Überlegungen wählt man, wenn man in industriellem Maßstab Halbleiteranordnungen mit einer Halbleiterunterlage von Seilrollenquerschnitt-Seitenoberflächenaufbau herstellt, das Verhältnis der Talsohlentiefe des Seilrollenquerschnitts d zur Dicke einer Halbleiterunterlage w vorzugsweise in dem Bereich worin 6 die spezifische Dielektrizitätskonstante der At-Atmosphäre um die Seitenoberfläche herum bedeutet Gemäß der vorstehend erläuterten Erfindung läßt sich eine Halbleiteranordnung hoher Durchbruchsspannung und großer Stromkapazität im Verhältnis zur Abmessung der Halbleiterunterlage schaffen. Z. B. ist bei der Fertigung eines Thyristors der Durchbruchsspannung von 4000 V unter Verwendung einer Siliziumunterlage eines Durchmessers von 40 mm und einer Dicke von 1 mm die Stromkapazität nach dem bekannten Zweistufenabschrägungsaufbau 350 Ag während sie nach dem erfindungsgemäßen Seilrollenquerschnitt-Abschrägungsaufbau 500 A, d. h. das 1,4fache gegenüber dem bekannten wird.On the basis of the above considerations, when manufacturing semiconductor devices with a semiconductor substrate of sheave cross-section side surface structure on an industrial scale, the ratio of the valley bottom depth of the sheave cross-section d to the thickness of a semiconductor substrate w is preferably selected in the region wherein 6 is the specific dielectric constant of the atomic atmosphere around the side surface. According to the invention described above, a semiconductor device having a high breakdown voltage and a large current capacity in relation to the size of the semiconductor substrate can be provided. For example, when manufacturing a thyristor, the breakdown voltage is 4000 V using a silicon substrate with a diameter of 40 mm and a thickness of 1 mm, the current capacity according to the known two-stage bevel structure is 350 Ag, while it is 500 A according to the rope pulley cross-section bevel structure according to the invention, ie the 1, 4 times that of the known.

Wenn die Durchbruchsspannung erhöht, d. h. die Dicke der Halbleiterunterlage gesteigert wird, erweist sich der Unterschied in der Stromkapazität für die beiden Fälle, d. h. die bekannte Anordnung einerseits und die erfindungsgemäße Anordnung'andererseits noch größer. When the breakdown voltage increases, i. H. the thickness of the semiconductor substrate is increased, the difference in power capacity proves for the two Cases, d. H. the known arrangement on the one hand and the arrangement according to the invention on the other hand even bigger.

So lassen sich zur Herstellung von Halbleiteranords nungen mit bestimmter Du,rchbruchsspannung und Stromkapazität erfindungsgemäß kleinere Halbleiterunterlagen verwenden, was zu einer Verringerung der Herstellungskosten und gleichzeitig zu einem verbesserten Fertigungswirkungsgrad führt. So can be used to manufacture semiconductor devices nations with a certain breakdown voltage and current capacity according to the invention smaller Use semiconductor pads, which leads to a reduction in manufacturing costs and at the same time leads to improved manufacturing efficiency.

Weiter wurde im Fall der Auslegung des Oberflächenaufbaus eines Halbleiterelementes mit einer bestimmten hohen Durchbruchs spannung nach dem bekannten Aufbau nur der Abschrägungswinkel verringert, um die Oberflächenfeldstärke herabzusetzen,während nach dem erfindungsgemäßen Aufbau die Tiefe der Talsohle unter gleichzeitiger Berücksichtigung der Dielektrizitätskonstante der Atmosphäre um die Seitenoberfläche bestimmt werden kann. So läßt sich der Oberflächenaufbau unter Berücksichtigung des Herstellwirkungsgrades vorteilhaft bestimmen, und dadurch läßt sich der letztere im Vergleich mit dem des bekannten Aufbaus steigern, Fig. 3 zeigt ein anderes Ausführungsbeispiel einer Halbleiteranordnung mit einer Halbleiterunterlage des Seilrollenquerschnitt#Seitenflächenaufbaus ~der der Beziehung der Gleichung (i) genügt, wobei Wendepunkte nahe der an die Oberfläche tretenden PN-Übergangsoberflächen liegen. Next, in the case of designing the surface structure of a semiconductor element with a certain high breakdown voltage according to the known structure only the Bevel angle decreased to decrease the surface field strength while according to the structure according to the invention, the depth of the valley floor, taking into account at the same time the dielectric constant of the atmosphere around the side surface can be determined can. In this way, the surface structure can be determined taking into account the manufacturing efficiency can be determined advantageously, and this allows the latter to be compared with that of the Increase known structure, Fig. 3 shows another embodiment of a semiconductor device with a semiconductor support of the rope pulley cross-section # side surface structure ~ the the relationship of equation (i) satisfies, with inflection points close to that on the surface stepping PN transition surfaces lie.

In Fig. 3 bezeichnen gleiche Bezugszeichen wie in Fig. 1 gleiche Teile.In Fig. 3, the same reference numerals as in Fig. 1 designate the same parts.

Ein solcher Wendepunkt 132 ist nahe eines an die Seitenoberfläche tretenden PN-Übergangs gebildet, und der Abschrägungswinkel an der Hauptoberflächenseite ist größer als an der Tal seite ausgebildet. Such an inflection point 132 is close to one on the side surface entering PN junction, and the taper angle on the main surface side is larger than formed on the valley side.

Wenn man die Sellrollenquerschnitte nach Fig. 1 und 3 vergleicht, so ergibt sich, daß das Spitzenoberflächenfeld im Fall von Fig. 3 kleiner als das nach Fig 1 gemacht werden kann. Dies kommt daher, daß in Fig. 1 der Maximalpunkt des Oberflächenfeldes nur an dem Tal teil existiert, während nach Fig. 3 ein anderes Maximum am Wendepunkt auftritt, von dem ein erheblicher Betrag von Spannung aufgenommen wird Weiter ist auch die mechanische Festigkeit der Halbleiterunterlage im Fall von Fig. 3 größer als nach Fig. 1. So ermöglicht der Aufbau nach Fig. 3 eine leichtere mechanische Behandlung und führt zu einer besseren Ausbeute. If one compares the Sellroller cross-sections according to Fig. 1 and 3, so it turns out that the tip surface field in the case of Fig. 3 is smaller than that according to Fig. 1 can be made. This is because in Fig. 1 the maximum point of the surface field only exists in the valley part, while according to Fig. 3 another Maximum occurs at the inflection point from which a significant amount of tension is absorbed The mechanical strength of the semiconductor substrate is also in the case of FIG. 3 larger than that of FIG. 1. Thus, the structure of FIG. 3 enables a lighter one mechanical treatment and leads to a better yield.

Fig. 4 zeigt noch ein weiteres Ausführungsbeispiel einer Halbleiteranordnung mit Seilrollenquerschnitt-Seitenoberfläche,die der Gleichung (1) genügt und mit einer Schicht niedriger Dielektrizitätskonstante~6 und einer weiteren Schicht hoher Dielektrizitätskonstante 7 bedeckt ist. 4 shows yet another exemplary embodiment of a semiconductor arrangement with pulley cross-section side surface that satisfies equation (1) and with a layer of low dielectric constant ~ 6 and another layer of higher dielectric constant Dielectric constant 7 is covered.

Wie oben beschrieben wurde, ist die Oberfläche einer Halbleiterunterlage aktiv und daher empfindlich gegenüber dem Einfluß der Umgebungsatmosphäre. So wird allgemein die Oberfläche von Haibleiteranordnungen mit einem Dielektrikumsfilm, wie z. B. Siliziumdioxyd oder Siliziumnitrid bedeckt, um den Oberflächenzustand zu passivieren. As described above, the surface is a semiconductor substrate active and therefore sensitive to the influence of the surrounding atmosphere. So will generally the surface of semiconductor arrangements with a dielectric film, such as B. silicon dioxide or silicon nitride covered to the surface condition to passivate.

In Leistungshalbleiteranordnungen ist außer der Passivierung der-Oberfläche eine Vergleichmäßigung der Oberflächenfeldverteilung und Verringerung der Oberflächenfeldstärke erforderlich.In power semiconductor arrangements there is also the passivation of the surface an equalization of the surface field distribution and reduction of the surface field strength necessary.

In der Beschreibung der Anordnungen nach Fig. 1 und 3 wurde-angenommen, daß die dielektrische Festigkeit der Umgebungsatmosphäre größer als die Oberflächenfeldstärke der Unterlage ist. In Anordnungen hoher Durchbruchsspannungen kann jedoch die-Umgebungsatmosphäre, z. B. Luft, einen dielektrischen Durchschlag bewirken. Dann wird ohne Rücksicht auf die Gestalt der Seitenoberfläche die Durchbruchsspannung der Anordnung allein durch die elektrische Durchschlagsspannung der Atmosphäre bestimmt, und es wird unmöglich, eine Anordnung mit einer höheren Durchbruchsspannung als der der umgebenden dielektrischen Atmosphäre zu schaffen. Der leichteste Weg, dieses Problem zu lösen, wäre die Anordnung der Halbleiteranordnung in einer Atmosphäre hoher dielektrischer Durchschlagspannung oder die Abdeckung der Seitenoberfläche der Anordnung mit einem dielektrischen Material hoher dielektrischer Durchschlagsspannung. Bei dem letzteren Verfahren ist festzustellen, daß man einen Leckstrom durch die Unterlagenoberfläche fließen lassen kann, wenn sie mit einem dielektrischen Stoff hoher dielektrischer Durchschlagsspannung bedeckt ist. Die in Fig. 4 gezeigte Anordnung löst dieses Problem. In the description of the arrangements according to FIGS. 1 and 3, it was assumed that the dielectric strength of the surrounding atmosphere is greater than the surface field strength the document is. In arrangements with high breakdown voltages, however, the ambient atmosphere, z. B. air, cause a dielectric breakdown. Then it will be regardless on the shape of the side surface the breakdown voltage of the arrangement alone determined by the electrical breakdown voltage of the atmosphere, and it will impossible to have an arrangement with a higher breakdown voltage than that of the surrounding create a dielectric atmosphere. The easiest way to solve this problem the arrangement of the semiconductor device would be more dielectric in an atmosphere Breakdown voltage or covering the side surface of the assembly with a dielectric material with high dielectric breakdown voltage. With the latter The method is to determine that there is a leakage current through the substrate surface can flow when using a dielectric material of high dielectric Breakdown voltage is covered. The arrangement shown in Fig. 4 solves this problem.

Und zwar ist zunächst eine Überzugsschicht 6 geringerer Dielektrizitätskonstange, z. B. Siliziumdioxyd (spezifische Dielektrizitätskonstante 4,5), auf der Seitenoberfläche der Halbleiterunterlage angebracht und dann ein Mantelteil 7 höherer Dielektrizitätskonstante, z. B. eine Mischung von Bariumtitanat (spezifische Dielektrizitätskonstante 10 - 18) mit Silikongummi über der Überzugsschicht 6 so angeordnet, daß dadurch das Tal des Seilrollenquerschnitts ausgefüllt ist. Die Überzugsschicht 6 wirkt zur Verringerung des Leckstroms, und der Mantelteil 7 verringert die Oberflächenfeldstärke und macht das Auftreten einer Raumentladung durch Verlängerung des Entladungsweges schwierig.First of all there is a coating layer 6 with a lower dielectric constant, z. B. silicon dioxide (specific dielectric constant 4.5), on the side surface attached to the semiconductor substrate and then a jacket part 7 of higher dielectric constant, z. B. a mixture of barium titanate (specific dielectric constant 10 - 18) arranged with silicone rubber over the coating layer 6 so that thereby the valley of the pulley cross-section is filled out. The coating layer 6 acts to reduce of the leakage current, and the shell part 7 reduces the surface field strength and makes spatial discharge occur by lengthening the discharge path difficult.

Vorstehend wurden nur Vierschicht-Dreianschluß-Haibleiteranordnungen beschrieben, doch ist die Erfindung in keiner Weise auf solche Anordnungen beschränkt, sondern läßt sich in gleicher Weise auch auf Halbleiteranordnungen anderer Art, z. B. Vierschicht-Zweianschluß-Anordnungen anwenden. Only four-layer, three-terminal semiconductor arrangements have been described above described, but the invention is in no way limited to such arrangements but can also be used in the same way on semiconductor arrangements of other types, z. B. Apply four-layer two-terminal arrangements.

Claims

1. Semiconductor arrangement with a semiconductor substrate, a pair of opposite main surfaces, a side surface connecting the main surfaces, at least a first layer of one conductivity type, a second layer of the other conductivity type - with a lower impurity concentration than that of the first layer adjoining it to form a first PN junction and a third layer of the first conductivity type adjoining the second layer, forming a second PN junction, with a higher impurity concentration than that of the second layer or with these three layers and a fourth, embedded with one surface exposed in the third layer and with this a third The PN junction forming layer of the other conductivity type with a higher impurity concentration than that of the third layer, wherein the first and the second PN junction extend to the side surface which has a pulley cross section, characterized in that the bottom (131) of the rope pulley cross-section of the side surface (13) lies on the second layer (NB) and the condition suffices, where d is the depth of the valley floor, w is the thickness of the semiconductor substrate (1) and 6 is the specific dielectric constant of the atmosphere around the valley floor.

2. Semiconductor arrangement according to claim 1, characterized in that the ratio d / w is not greater than 1 (d / w <1) -

3 semiconductor arrangement according to claims 1 and 2, characterized in that in the course of the rope pulley cross-section (13) near the first PN junction (J1) and the second PN junction (J2) turning points (132) are formed.

4. Semiconductor arrangement according to Claims 1 and 2, characterized in that that they additionally have a coating layer covering the cable pulley cross-section side surface (13) (6) low dielectric constant and a valley bottom (131) of the pulley cross-section filling cladding part (7) has a higher dielectric constant than ler of the coating layer (6).

5. Semiconductor arrangement according to claim 1 or the following claims, characterized in that the ratio of the depth of the valley floor (131) of the pulley cross section to the thickness of the semiconductor substrate d / w greater than that of the points A, B, C and D of the graphic representation L e r s e i t e