DE2140305B2

DE2140305B2 - Statisches Schieberegister

Info

Publication number: DE2140305B2
Application number: DE2140305A
Authority: DE
Inventors: Yasoji Kawasaki Kanagawa Suzuki (Japan)
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1970-08-11
Filing date: 1971-08-11
Publication date: 1978-06-08
Also published as: FR2102186A1; DE2140305C3; DE2140305A1; NL7111040A; US3745371A; GB1321916A; FR2102186B1

Description

Die Erfindung betrifft ein statisches Schieberegister aus einer Anzahl von in Kaskade geschalteten Schieberegistereinheiten, deren eine Hälfte eine Haupttorschaltung, die aus einer Hauptschiebetorschaltung, an deren Eingang binär codierte Signale liegen, und aus einer Haupttakttorschaltung besteht, an deren Gatter zwei in ihrer Phase entgegengesetzte Taktimpulse zum Weiterschieben der in der Hauptschiebetorschaltung gespeicherten Signale zu einer nachgeschalteten Schiebetorschaltung liegen, einen Inverter, dessen Eingang mit dem Ausgang der Hauptschiebetorschaltung in Verbindung steht, und eine Hilfstorschaltung umfaßt, die aus einer Hilfsschiebetorschaltung, deren Eingang und Ausgang mit dem Eingang und Ausgang des Inverters verbunden sind, und aus einer Hilfstakttorschaltung besteht, an deren Gatter Taktimpulse liegen, deren Phase der Phase der Taktimpulse für die Haupttakttorschaltung entgegengesetzt ist, und deren andere Hälfte wenigstens eine Haupttorschaltung umfaßt, die aus einer Hauptschiebetorschaltung, an deren Eingang die binär codierten Ausgangssignale der ersten Hälfte liegen, und aus einer Haupttakttorschaltung besteht, an deren Gatter zwei in ihrer Phase entgegengesetzte Taktimpulse zum Weiterschieben der in der zugehörigen Hauptschiebetorschaltung gespeicherten Signale zu einer nachgeschalteten Schiebetorschaltung liegen.

Das Ausmaß, in welchem die Technik der integrierten Schaltung beim Bau von Schieberegistern der obengenannten Art verwendet wird, wird im allgemeinen durch die folgenden drei Hauptgesichtspunkte bestimmt:

1. Wie stark wird der Leistungsverbrauch verringert?

2. Wie weit kann das Stromversorgungssystem vereinfacht werden?

3. Wie symmetrisch ist die elektrische und ebenso die räumliche Anordnung der IGFETs?

F i g. 1 zeigt ein typisches Beispiel eines bekannten statischen Schieberegisters, welches unter Verwendung der üblichen Technik der integrierten Schaltungen hergestellt ist. F i g. 1 zeigt nur die Anordnung einer Registereinheit dieses Schieberegisters, wobei jede Einheit ein Paar von P-Kanal und N-Kanal IGFETs UP-iiN (oder \2P-t2N) umfaßt. Die Gates sind miteinander verbunden, um einen Eingangsanschluß // (oder I_r) zu bilden. Die Drains sind miteinander

ίο verbunden, um einen Ausgangsanschluß Or (oder O_r) zu bilden. Weiter sind die Sources der P-Kanal IGFETs WPund 12/*dieser zwei Paare llP-HNund 12P-12N mit einer positiven geerdeten Spannungsquelle, die im folgenden als Masse bezeichnet wird, und die N-Kanal IGFETs HN und 12N mit. einer negativen Vorspannungsquelle — V verbunden, wodurch eine Schiebetorschaltung 11 der Vorwärtshälfte und eine Schiebetorschaltung 12 der Rückwärtshälfte gebildet wird, die komplementär zueinander geschaltet sind.

Zwischen dem Eingangsanschluß I_n, dem, wie später beschrieben wird, die gewünschten Eingangsdaten zugeführt werden, und dem Eingang Ir der Schiebetorschaltung 11 der Vorwärtshälfte, zwischen dem Ausgang Or der Vorwärtsschiebetorschaltung 11 und dem Eingang I_r der Schiebetorschaltung 12 der Rückwärtshälfte, und zwischen dem Ausgang des Ein-Bit-Schieberegisters, d.h. dem Ausgang O_r der Schiebetorschaltung 12 der Rückwärtshälfte und dem Eingang //-der Schiebetorschaltung 11 der Vorwärtshälfte sind ein p-Kanal-IGFET 13P und zwei n-Kanal-IG-FETs 14N und 15N (im folgenden als »Kopplungs-IG-FET« bezeichnet) angeordnet, wie in F i g. 1 gezeigt ist, deren Source-Drain-Strecken so geschaltet sind, daß sie erste, zweite und dritte Übertragungen bewirken oder als Kopplungstorschaltungen verwendet werden. Die Substratelektroden der p-Kanal-IGFETs IIP, 12Pund 13P liegen an Masse und die Substratelektroden der n-Kanal-IGFETs HN, 12N 14N und 15N sind mit der negativen Spannungsquelle - V verbunden. Die Torschaltung der ersten und zweiten Kopplungs-IGFETs 13P und 14N sind miteinander verbunden, um ein gemeinsames Tor G\ (im folgenden als »erstes Takttor« bezeichnet) zu bilden, welchem Taktimpulse Φ zugeführt werden, wie später beschrieben wird. Dem Tor G₂ des dritten Kopplungs-IGFET 15N (im folgenden als »zweites Takttor« bezeichnet) werden Taktimpulse Φ_ρ zugeführt, wie später beschrieben wird. In diesem Fall werden dem Eingangsanschluß I_n vorgewählte Eingangsdaten, die aus einer Reihe von binären Werten »1«

so und »0« bestehen, wie in Fig.2C gezeigt ist, in einem Abstand zugeführt, der für eine Verschiebung von einem Bit erforderlich ist

Dem ersten Takttor G\ werden Takt- oder Schiebeimpulse Φ_π zugeführt, welche aus Impulsen einer geeigneten negativen Spannung, die einen binären Wert »0« darstellen, und aus Impulsen von normalerweise Erdpotential bestehen, die einen binären Wert »1« darstellen und sich zwischen diesen »0«-Impulsen befinden, wobei die Wiederholungsperiode τ gleich der Zeitdauer ist, die für eine Verschiebung von einem Bit erforderlich ist (F i g. 2A). Entgegengesetzt dazu werden dem zweiten Takttor G₂ Taktimpulse Φ_ρ zugeführt, die aus Impulsen von Erdpotential, welche einen binären Weii »1« darstellen, und aus Impulsen einer negativen Spannung bestehen, welche einen binären .Wert »0« darstellen und sich zwischen den »1 «-Impulsen befinden, wobei die Wiederholungsperiode τ gleich der Zeitdauer ist, die für eine Verschiebung von einem Bit erforderlich

ist (F ig. 2B).

Die Wirkungsweise eines Schieberegisters, das in der in F i g. 1 gezeigten Weise aufgebaut ist, soll im folgenden anhand des speziellen Zeitdiagramms beschrieben werden, das in den F i g. 2A bis 2G angegeben ist.

Es werden zum Beispiel dem Eingangsanschluß /„ Daten zugeführt, die durch einen binären Wert »0« der positiven Logik dargestellt werden. Wenn dem ersten Takttor G der »O«-Impuls zugeführt wird, der in den Taktimpulsen Φ_η enthalten ist, die in Fig.2A gezeigt sind, dann wird der erste Kopplungs-IGFET 13P eingeschaltet, um eine Gate-Kapazität O zwischen dem Eingang //der Schiebetorschaltung 11 der Vorwärtshälfte und ihrer Masse plätzlich auf ein »O«-Niveau über den 1 eingeschalteten IGFET13P aufzuladen. (Siehe F i g. 2D; wenn das Aufladen auf das »O«-Niveau bereits stattgefunden hat, wird dieser aufgeladene Zustand beibehalten.) Da der P-Kanal-IGFET IIP der Schiebetorschaltung 11 der Vorwärtshälfte leitend wird, wird der Ausgang Or dieser Torschaltung 11 in den geerdeten Zustand gebracht, d.h. in den Zustand des binären Wertes »1« (siehe Fig.2E). Wenn in diesem Zustand das Gate des zweiten Kopplungs-IGFET 14Nmit einem »1«-Impuls versorgt wird, der in den Taktimpulsen Φ_π enthalten ist, die in Fig.2A gezeigt sind, dann wird dieser IGFET 14N leitend gemacht, um eine Gate-Kapazität Cr zwischen dem Eingang /_rder Schiebetorschaltung 12 der Rückwärtshälfte und ihrer Masse plötzlich über diesen betätigten IGFET 14N zu entladen. (Siehe F i g. 2F; wenn diese Kapazität bereits entladen ist, wird dieser Zustand beibehalten.) Da der Eingang h der Schiebetorschaltung 12 der Rückwärtshälfte in den Zustand des binären Wertes »1« gebracht wird und der N-Kanal-IGFET \2N dieser Torschaltung 12 leitend wird, wird daher der Ausgang O_r in den Zustand des binären Wertes »0« gebracht. Daher wird der Eingangswert »0«, der dem Eingangsanschluß /„ zugeführt wird, von dem Ausgangsanschluß O_n einer Schieberegistereinheit nach einem Intervall von einem Bit herausgeführt In gleicher Weise wird der Eingangswert »1«, der dem Eingangsanschluß /„ zugeführt wird, von dem Ausgangsanschluß Or nach einem Intervall von einem Bit erhalten.

In diesem Falle haben die ersten und zweiten Kopplungs-IGFETs 13P und 147V die Source-Drain-Strecken in Reihe zwischen die Ausgänge der jeweiligen vorhergehenden Schiebetorschaltungen und die Eingänge der entsprechenden folgenden Schiebetorschaltungen geschaltet, wodurch sie als eine Art von Schaltelementen für die Übertragungsausgänge von den vorhergehenden Schiebetorschaltungen zu den Eingängen der folgenden Schiebetorschaltungen unter Steuerung der Taktimpulse, die zu diesen Toschaltungen zugeführt werden, wirken. Im Gegensatz dazu hat der dritte Kopplungs-IGFET 15Λ/ seine Source-Drain-Strecke parallel zwischen den Eingang 1, der Schiebetorschaltung 11 der vorderen Hälfte und den Ausgang Or der Schiebetorschaltung 12 der rückwärtigen Hälfte geschaltet, wobei er stets die gleiche Phase hat, wie aus Fig.2 zu sehen ist. Dem Gate Gi des dritten Kopplungs-IGFETs 15/Vwird ein »1«-Impuls zugeführt, der in den Taktimpulsen Φ_ρ enthalten ist, wie in Fi g. 2B gezeigt ist, um diesen leitend zu machen, wodurch der Zustand des Ausgangsanschlusses O_r positiv zu dem es Eingangsanschluß //-zurückgekoppelt wird. Der resultierende Zustand dieses Eingangsanschlusses U wird stets in der Form eines Gleichstroms pro Einheit aufrecht erhalten, wodurch das Schieberegister als ein Schieberegister vom sogenannten statischen Typ arbeitet.

Bei dem in F i g. 1 gezeigten bekannten Schieberegister sind die Schiebetorschaltungen der jeweiligen Hälften aus einem komplementären Paar von P-Kanal und N-Kanal-IGFETs gebildet, so daß im Vergleich zu irgendeinem früheren Typ, welchem die Schiebetorschaltung IGFETs enthält, die als Lastwiderstand wirken, das Schieberegister der F i g. 1 tatsächlich die Vorteile hat, daß nicht nur der Leistungsverbrauch verringert wird, sondern daß auch die Symmetrie der elektrischen und räumlichen Anordnung der IGFETs verbessert ist Die elektrische und räumliche Anordnung der IGFETs insgesamt bleibt jedoch immer noch merklich unsymmetrisch, da die obengenannten Kopplungs-IGFETs 13P, 14/Vund 15N enthalten sind, was die Nachteile zur Folge hat, daß nicht nur eine kompakte Anordnung der IGFETs, sondern ebenso auch ihre ebene Anordnung verhindert wird.

Wird angenommen, daß im allgemeinen eine Schwellenspannung von 4 Volt (absolut) an die Gates der IGFETs für den Betrieb angelegt werden soll (dies trifft sowohl für die P- als auch die N-Kanal-IGFETs zu), ist es erforderlich, die Gates mit einer Spannung von etwa dem Doppelten der Schwellenspannung, d.h. etwa 8 Volt, zu versorgen und die Vorspannungsquelle mit einer Spannung von etwa dem 2,5fachen dieser Schwellenspannung, d. h. etwa 10 Volt, um den IGFET in einem Sättigungszustand zu betreiben.

In der Schaltungsanordnung der F i g. 1 zeigen die Kopplungs IGFETs 13P, 14/V und 15/V jedoch den später zu beschreibenden Source-Folger-Zustand (oder Rück-Gate-Vorspannungszustand). Mit Bezug auf den zweiten Kopplungs-IGFET 14/V wird, wenn der p-Kanal-IGFET IIP der Schiebetorschaltung U der vorderen Hälfte vollständig leitend ist und dem Gate G\ ein »1 «-Impuls zugeführt wird, der in den Taktimpulsen Φ_ρ der Fig.2B enthalten ist, um diesen zweiten Kopplungs-IGFET 14/V zu betätigen, dem Eingang /, der Schiebetorschaltung 12 der rückwärtigen Hälfte nicht das gewünschte Erdpotential zugeführt, sondern eine Spannung, die um ein solches Maß verringert ist, wie es der Schwellenspannung dieses zweiten Kopplungs-IGFETs 14/V entspricht. Demgemäß muß die Eingangs-Gate-Spannung für den Sättigungsbetrieb der Kopplungs-IGFETs 13P, 14/V und 15/V auf etwa das Zweifache der vorher genannten 8 Volt erhöht werden, d. h. auf etwa 16 Volt. Das Schieberegister der Fig. 1 erfordert zwei Arten von Spannungen, nämlich — 10 Volt für die negative Spannungsquelle — V und -16VoIt für eine Quelle von Taktimpulsen, und ist daher vom Standpunkt einer wirkungsvollen Ausnützung der Technik der integrierten Schaltungen nicht vorteilhaft Wenn die negative Spannungsquelle -V die gleiche Spannung von —16 Volt wie die Quelle dei Taktimpulse haben kann, dann kann eine einzige Spannungsquelle verwendet werden. Dies vergrößen jedoch unnötigerweise den Leistungsverbrauch und isi daher für die meisten Anwendungen der Technik dei integrierten Schaltungen in gleicher Weise ungünstig.

Die der Erfindung zugrunde liegende Aufgabe lieg darin, ein Schieberegister der eingangs genannten Ar so auszugestalten, daß eine höhere Anordnungsdichtc der Schaltungselemente beim Aufbau des Registers ir integrierter Form erreicht werden kann. Diese Aufgab< wird erfindungsgemäß dadurch gelöst, daß beide Hauptschiebetorschaltungen, beide Haupttakttorschal tungen, der Inverter, die Hilfsschiebetorschaltung um

die Hilfstakttorschaltung jeweils aus einem Paar komplementärer Isolierschicht- Feldeffekt-Transistoren vom Anreicherungstyp bestehen.

Ein derart aufgebautes Register hat den zusätzlichen Vorteil, daß nur eine einzige Spannungsquelle erforder-Hch ist, ohne daß sich der nutzlose Energieverbrauch erhöht, und daß die größtmögliche Symmetrie der gesamten räumlichen und elektrischen Anordnung der IGFETs erreicht ist.

Die Erfindung wird im folgenden in Ausführungsbeispielen genauer anhand der Zeichnung erläutert.

F i g. 1 ist ein Schaltungsdiagramm eines typischen Beispieles eines statischen Schieberegisters mit IGFETs nach dem bekannten Stand der Technik.

Fig.2 zeigt im einzelnen die Betriebszeitsteuerung der verschiedenen Abschnitte der Schaltung der F i g. 1,

Fig.3 ist ein schematisches Schaltungsdiagramm eines statischen Schieberegisters mit IGFETs nach einer Ausführungsform der Erfindung.

F i g. 4 zeigt im einzelnen eine praktische Schaltungsanordnung jeder Schieberegistereinheit der F i g. 3,

F i g. 5A bis 5M zeigen im einzelnen die Zeitsteuerung im Betrieb der verschiedenen Abschnitte der Schaltung der F i g. 4,

F i g. 6 bis 8 sind Schaltungsdiagramme von statischen Schieberegistern mit IGFETs gemäß anderen Ausführungsformen der Erfindung,

Fig.9 ist ein schematisches Schaltungsdiagramm einer Abwandlung der F i g. 3.

F i g. 1OA bis 1OM zeigen im einzelnen die betriebliche Zeitsteuerung der verschiedenen Abschnitte der Schaltung der F i g. 9.

Fig. 11 bis 13 sind schematische Schaltungsdiagramme von anderen Abwandlungen der F i g. 3.

Fig.3 ist ein schematisches Schaltungsdiagramm eines Schieberegisters gemäß einer Ausführungsform der Erfindung. Gemäß dieser Ausführungsform sind Schieberegistereinheiten 201,202... 2On, die die gleiche später zu beschreibende Schaltungsanordnung besitzen, in einer Anzahl in Kaskade geschaltet, die der gewünschten Anzahl von Einheiten entspricht Unter Bezugnahme auf den Schaltungsaufbau allein der Schieberegistereinheit 201 der ersten Stufe haben die vordere und hintere Hälfte der Einheiten den gleichen Schaltungsaufbau. Die jeweiligen Hälften der Einheiten umfassen Hauptschiebetorschaltungen 23 und 24, um die später zu beschreibenden binär codierten Signale »1« und »0«, die den Eingängen 21 und 22 zugeführt werden, unter Steuerung der später zu beschreibenden gepaarten Taktimpulse Φ\_ρ—Φ\_η und Φ211—Φ20, die mit umgekehrter Phase zugeführt werden, zu den jeweiligen Ausgängen 25 und 26 zu leiten, Inverter 27 und 28, die mit den Ausgängen 25 und 26 der Hauptschiebetorschaltungen 23 und 24 verbunden sind, und Hilfsschiebetorschaltungen 29 und 30, die parallel zwischen die Eingangs- und AusgangsanschlUsse der entsprechenden Inverter 27 und 28 so geschaltet sind, daß sie die Ausgangssignale von den entsprechenden Hauptschiebetorschaltungen 23 und 24 in der Form von Gleichstrom pro Abschnitt der Einheit unter Steuerung dieser gepaarten Taktimpulse Φ\_ρ—Φ\_π und Φι_ρ—Φ_ϊη halten, wodurch bewirkt wird, daß die Hauptschiebetorschaltungen 23 und 24 statisch arbeiten. Alle genannten Hauptschiebetorschaltungen, Inverter und Hilfsschiebetorschaltungen werden aus komplementären Paaren von IGFETs vom P- und N-Kanal gebildet.

F i g. 4 zeigt eine praktische Schaltungsanordnung der verschiedenen Abschnitte der ersten Schieberegistereinheit 201, die in F i g. 3 gezeigt ist. Die Hauptschiebetorschaltungen 23 und 24 umfassen Schiebetorschaltungsabschnitte 231 und 241, die aus gepaarten P-Kanal und N-Kanal-IGFETs 231P-231N und 241P-241N vom Anreicherungstyp bestehen, wobei die Gates dieser IGFETs gemeinsam mit den entsprechenden Eingangsanschlüssen 21 und 22 und ihre Drains gemeinsam mit den entsprechenden Ausgangsanschlüssen 25 und 26 verbunden sind. Weiter umfassen sie Takttorschaltungsabschnitte 232 und 242, die in gleicher Weise aus gepaarten IGFETs vom Anreicherungstyp 232P-232JV und 242P-242N bestehen, bei denen die Drains der P-Kanal-IGFETs 232P und 242P mit den Sources der P-Kanal-IGFETs 231P und 241P der Hauptschiebetorschaltungsabschnitte 231 und 241 verbunden sind, und wobei die Sources dieser P-Kanal-IGFETs 232P und 242P an Masse liegen, und wobei die Drains der N-Kanal-IGFETs 232Nund 242Nmit den Sources der N-Kanal-IGFETs 231Nund 241Nder Schiebetorschaltungsabschnitte 231 und 241 verbunden sind und die Sources dieser N-Kanal-IGFETs 232N und 242N mit einer negativen Spannungsquelle — V verbunden sind.

Die Substratelektroden der P-Kanal-IGFETs liegen alle an Masse, und die der N-Kanal-IGFETs sind alle mit der negativen Spannungsquelle — V verbunden.

In diesem Falle werden dem Eingangsanschluß 21 vorgewählte binär codierte Signale »1« und »0«, die in Fig.5E gezeigt sind, mit einem Zeitintervall τ zugeführt, das für eine Verschiebung von einem Bit erforderlich ist.

Dem Gate Gn des n-Kanal-IGFETs 232N des Taktorschaltungsabschnittes 232 der vorderen Hälfte werden Taktimpulse (oder Schiebeimpulse) Φ\_ρ, die aus Impulsen von normalerweise Erdpotential, die einen binären Wert »1« darstellen, und aus Impulsen von einer geeigneten negativen Spannung bestehen, die einen binären Wert »0« darstellen und sich zwischen den »1 «-Impulsen befinden, mit einer Wiederholungsperiode τ zugeführt, die gleich der Zeitdauer ist, die für eine Ein-Bit-Verschiebung erforderlich ist, die in Fig.5A gezeigt ist, und dem Gate Gi₂ des p-Kanal-IGFETs 232P des Taktorschaltungsabschnittes 232 werden Taktimpulse Φΐπ zugeführt, die eine umgekehrte Phase haben wie die obengenannten Taktimpulse Φ\ρ, wie in F i g. 5B gezeigt ist.

Dem Gate Gi₃ des n-Kanal-IGFETs 242N des Takttorschaltungsabschnittes 242 der hinteren Hälfte werden Taktimpulse Φζ_ρ zugeführt, die aus Impulsen von Erdpotential, welche einen binären Wert »1« darstellen, und aus Impulsen einer geeigneten negativen Spannung bestehen, die einen binären Wert »0« darstellen und sich zwischen den »1 «-Impulsen befinden, mit einer Wiederholungsperiode τ, die gleich der Zeitlänge ist, die für eine Ein-Bit-Verschiebung erforderlich ist, wie in F i g. 5C gezeigt ist, und dem Gate Gh des P-Kanal-IGFETs 242PdJeSeS Takttorschaltungsabschnittes 242 werden Taktimpulse Φ_2η zugeführt, deren Phase umgekehrt zu der der obengenannten Taktimpulse Φι_Ρ ist, wie in F i g. 5D angezeigt ist. Es ist daraus klar, daß die gepaarten P- und N-Kanal-IGFETs 231P-231N und 241P-241N, die die Hauptschiebetorschaltungsabschnitte 231 und 241 bilden, und die gepaarten P- und N-Kanal-IGFETs 232Ρ-232Λ/ und 242P-242N, die die Takttorschaltungsabschnitte 232 und 242 bilden, jeweils komplementär zueinander geschaltet sind.

Bei den Invertern 27 und 28 sind die Sources der P-Kanal-IGFETs 27 P und 28P direkt geerdet und die Sources der N-Kanal-IGFETs 27/Vund 28Λ/direkt mit

der negativen Spannungsquelle — ^verbunden, aber im übrigen haben sie die gleiche Anordnung wie die Schiebetorschaltungsabschnitte 231 und 241. Wie die gepaarten IGFETs 231P-231Nund 241Ρ-241Λ/ sind die gepaarten IGFETs 27P-27N und 28P-28A/, da diese Inverter 27 und 28 bilden, komplementär geschaltet.

Bei den Hilfsschiebetorschaltungen 29 und 30 sind die Eingangsanschlüsse ihrer Schiebetorschaltungsabschnitte 291 und 301 mit den Ausgangsanschlüssen der entsprechenden Inverter 27 und 28 verbunden und die Ausgangsanschlüsse dieser Hilfsschiebetorschaltungsabschnitte 291 und 301 sind mit den Eingangsanschlüssen der entsprechenden Inverter 27 und 28 verbunden. Taktimpulse werden den Takttorschaltungsabschnitten 292 und 302 der genannten Hilfsschiebetorschaltungen 29 und 30 genau umgekehrt zu dem Fall der Takttorschaltungsabschnitte 232 und 242 der Hauptschiebetorschaltungen 23 und 24 zugeführt, d.h. den Gates der N-Kanal-IGFETs 292Λ/ und 302/V dieser Hilfstakttorschaltungsabschnitte 292 und 302 werden die gleichen Taktimpulse zugeführt wie die, die den Gates der P-Kanal-IGFETs 232P und 242P der Takttorschaltungsabschnitte 232 und 232 der Hauptschiebetorschaltungen 23 und 24 zugeführt werden, und den Gates der P-Kanal-IGFETs 292P und 302P dieser Hilfsschiebetorschaltungsabschnitte 292 und 302 werden die gleichen Taktimpulse zugeführt wie die, die den Gates der N-Kanal-IGFETs 2327V und 242N der Takttorschaltungsabschnitte 232 und 242 der Hauptschiebetorschaltungen 23 und 24 zugeführt werden. In den übrigen Beziehungen haben die Hilfsschiebetorschaltungen 29 und 30 den gleichen Aufbau wie die Hauptschiebetorschaltungen 23 und 24. So sind die gepaarten IGFETs 291P-291N, 292P-292W, 301Ρ-301Λ/ und 302P-302/V" dieser Hilfsschiebetorschaltungen 29 und 30 jeweils komplementär geschaltet.

Es soll nun die Wirkungsweise eines Schieberegisters, das wie in F i g. 4 gezeigt angeordnet ist, gemäß einer Ausführungsform der Erfindung beschrieben werden, wobei im einzelnen auf die Zeitsteuerungsdiagramme der verschiedenen Schaltungsabschnitte Bezug genommen wird, die in den F i g. 5A bis 5M gezeigt sind.

Wenn dem Eingangsanschluß 21 Daten zugeführt werden, die durch einen binären Wert »0« der positiven Logik dargestellt werden, der in Fig.5E gezeigt ist, dann wird eine Gate-Kapazität C\ mit einer dem Wert »0« entsprechenden Spannung aufgeladen, die zwischen dem Eingangsanschluß des Hauptschiebetorschaltungsabschnitts 231 und der Masse liegt Wenn unter dieser Bedingung dem Gate des P-Kanal-IGFETs 232N des Haupttakttorschaltungsabschnittes 232 der vorderen Hälfte ein »0«-Impuls zugeführt wird, der in den Impulsen Φ,_η der Fig.5B enthalten ist, wird der P-Kanal-IGFET 23JP des Hauptschiebetorschaltungsabschnittes 231 zusammen mit dem IGFET 232P leitend gemacht, was bewirkt, daß der Ausgangsanschluß 25 der Hauptschiebe torschaltung 23 in den Zustand »1« gebracht wird (siehe F i g. 5F). Als Folge davon wird die Gate-Kapazität Ci zwischen dem Eingangsanschluß des Inverters 27 der vorderen Hälfte und der Masse über die durchgeschalteten IGFETs 231P und 232P entladen, wodurch der N-Kanal-IGFET 277V des Inverters 27 eingeschaltet wird und demzufolge der Ausgangsanschluß in den Zustand »0« gebracht wird (siehe F i g. 5G). Als Folge davon wird eine Gate-Kapazität C₃ zwischen dem Eingangsanschluß des Schiebetorschaltungsabschnittes 241 der hinteren Hälfte und Masse auf eine dem Wert »0« entsprechende Spannung aufgeladen. Wenn in diesem Zustand dem Gate Gm des P-Kanal-IGFETs 242P des Takttorschaltungsabschnittes 242 der hinteren Hälfte ein »0«-Impuls zugeführt wird, der in den Taktimpulsen Φϊ_π enthalten ist, wie in F i g. 5D gezeigt ist, dann wird der IGFET 242P und demzufolge der P-Kanal-IGFET 241P des Schiebetorschaltungsabschnittes 241 eingeschaltet, um den Ausgangsanschluß der Schiebetorschaltung 24 der hinteren Hälfte in den Zustand »1« zu bringen (siehe Fig.5H). Demgemäß wird eine Gate-Kapazität C\ zwischen dem Eingangsanschluß des Inverters 28 der hinteren Hälfte und Masse über die durchgeschalteten IGFETs 241P und 242P entladen, wodurch der N-Kanal-IGFET 28Λ/ des Inverters 28 der hinteren Hälfte eingeschaltet wird und demzufolge der Ausgangsanschluß dieses Inverters, d. h. der Ausgangsanschluß der entsprechenden Schieberegistereinheit 20, in den Zustand »0« gebracht wird (Fig.51). Daher wird der Eingangswert, der dem Eingangsanschluß 21 dieser Schieberegistereinheit 20 zugeführt wird, nach einem Bit-Intervall zu deren Ausgangsanschluß geleitet.

Wenn der Ausgangsanschluß des Inverters 27 der vorderen Hälfte in den Zustand »0« gebracht wird (der Eingangsanschluß stellt den Zustand »1« dar), dann wird eine Gate-Kapazität C₅ zwischen dem Eingangsanschluß des Hilfsschiebetorschaltungsabschnittes 291 der vorderen Hälfte und Masse auf eine dem Wert »0« entsprechende Spannung aufgeladen (siehe Fig.5J). Wenn in diesem Zustand dem Gate des P-Kanal-IGFETs 292P des Takttorschaltungsabschnitts 292 der vorderen Hälfte ein »0«-ImpuIs zugeführt wird, der in den Taktimpulsen Φ\_ρ enthalten ist, wie in Fig.5A gezeigt ist, dann wird der IGFET 292Pund demzufolge der P-Kanal-IGFET 291P des Hilfsschiebetorschaltungsabschnittes 291 durchgeschaltet, wodurch bewirkt wird, daß der Ausgangsanschluß der Hilfsschiebetorschaltung 29 der vorderen Hälfte in den Zustand »1« gebracht wird (siehe Fig.5K). Wenn daher dem Eingangsanschluß 21 der Schieberegistereinheit 20 der Wert »0« zugeführt wird, hält die Hilfsschiebetorschaltung 29 der vorderen Hälfte den Ausgangsanschluß 25 der Hauptschiebetorschaltung 23 der vorderen Hälfte, nämlich den Eingangsanschluß des Inverters 27 der vorderen Hälfte, in der Form eines Gleichstromes, wodurch die Schieberegistereinheit der vorderen Hälfte für ihren statischen Betrieb geregelt wird. Die genannte Beziehung trifft ebenfalls für den Fall zu, wenn dem Eingangsanschluß 21 dieser Schieberegistereinheit 20 der Wert »1« zugeführt wird.

Wenn der Ausgangsanschluß des Inverters 28 der rückwärtigen Hälfte in den Zustand »0« gebracht wird (der Eingangsanschluß stellt den Zustand »1« dar), dann wird eine Gate-Kapazität C% zwischen dem Eingangsanschluß des Hilfsschiebetorschaltungsabschnittes 301 der rückwärtigen Hälfte und Masse auf eine dem Wert »0« entsprechende Spannung aufgeladen (siehe Fig.5L). Wenn in diesem Zustand dem Gate des P-Kanal-IGFETs 302Pdes Takttorschaltungsabschnittes 302 der rückwärtigen Hälfte ein »0«-Impuls zugeführt wird, der in den Taktimpulsen Φ_2ρ enthalten ist, wie in Fig.5C gezeigt ist, dann wird der IGFET 302Pund demzufolge der P-Kanal-IGFET 301P des Hilfsschiebetorschaltungsabschnittes 301 leitend gemacht, wodurch der Ausgangsanschluß der Hilfsschiebetorschaltung 30 der rückwärtigen Hälfte in den Zustand »1« gebracht wird (siehe F i g. 5M).

Ebenso wie die Hilfsschiebetorschaltung 29 der vorderen Hälfte hält daher die Hilfsschiebetorschaltung

30 der rückwärtigen Hälfte den Ausgangsanschluß der Hauptschiebetorschaltung 24 der rückwärtigen Hälfte, d. h. den Eingangsanschluß des Inverters 28 der rückwärtigen Hälfte in der Form eines Gleichstromes für ein Bit-Intervall der Eingangsdaten, wodurch die Schieberegistereinheit der rückwärtigen Hälfte für ihren statischen Betrieb geregelt wird.

Wenn dem Eingangsanschluß 21 der Schieberegistereinheit 20 der Wert »1« zugeführt wird, ist die Beziehung der eingeschalteten IGFETs der Hauptschiebetorschaltungen, der Inverter und der Hilfsschiebetorschaltungen genau umgekehrt zu dem Fall, bei dem diesem Eingangsanschluß der Wert »0« zugeführt wird, d. h„ die N-Kanal-IGFETs werden anstelle der P-Kanal-IGFETs leitend gemacht oder umgekehrt In anderer Hinsicht führt die Schieberegistereinheit 20 denselben Vorgang aus wie im Falle dieses »0«-Wertes. Daher wird der »1«-Wert, der dem Eingangsanschluß der Schieberegistereinheit 20 zugeführt wird, zu deren Ausgangsanschluß nach einem Bit-Intervall geleitet.

Das erfindungsgemäße Schieberegister, das wie oben beschrieben aufgebaut ist, enthält keine Kopplungs-IGFETs, welche sowohl die elektrische als auch die räumliche Anordnung der IGFETs in unerwünschter Weise unsymmetrisch machen, sondern umfaßt Paare komplementärer P-Kanal- und N-Kanal-IGFETs vom Anreicherungstyp, wodurch es möglich wird, wie aus F i g. 4 zu sehen ist, die IGFETs elektrisch und ebenso räumlich in einem ideal symmetrischen Muster anzuordnen, das den Vorteil bietet, daß eine möglichst kompakte Anordnung der IGFETs möglich wird.

Weiter muß infolge des Fehlens der oben genannten Kopplungs-IGFETs, weiche einen Source-Folger-Zustand aufweisen, die Gate-Spannung für den Sättigungsbetrieb der IGFETs nur etwa 8VoIt betragen, wenn deren Schwellenspannung zu etwa 4 Volt gewählt wird, was es möglich macht, die Spannung der negativen Spannungsquelle - Vauf etwa 10 Volt zu setzen.

Weiter kann mit dem erfindungsgemäßen Schieberegister die Spannung der negativen Spannungsquelle - V gleichzeitig als Spannungsquelle des »0«-Teiles der Taktimpulse Φ\ρ, Φ\_η Φ_2ρ und Φ_2η verwendet werden (für den »1«-Teil wird das Massepotential verwendet), wodurch die Verwendung eines einzigen Spannungsversorgungssystems erleichtert wird.

Ein Schieberegister gemäß der Ausführungsform der Fig.4 ist noch darin nachteilig, daß, wenn versucht wird, die Hauptschiebetorschaltungsabschnitte 291 und 301 allein durch Signale zu steuern, die deren Gates zugeführt werden, daß die eine Gruppe der P- und N-Kanal-IGFETs von einem unbetätigbaren in einen betätigbaren Zustand und die andere Gruppe dagegen von einem betätigbaren in einen unbetätigbaren Zustand gebracht wird, mit dem Ergebnis, daß während des Umschaltvorganges beide die P- und die N-Kanal-IGFETs gleichzeitig einen betätigbaren Augenblick haben. Wenn jedoch die P- und N-Kanal-IGFETs der Haupt- und Nebenschiebetorschaltungsabschnitte durch die entsprechenden Takttorschaltungsabschnitte 232,242,292 und 302 gesteuert werden, wird verhindert, daß die gepaarten P- und N-Kanal-IGFETs nicht nur dieser Takttorschaltungsabschnitte, sondern auch der Haupt- und Nebenschiebetorschaltungsabschnitte im gleichen Augenblick in einen betätigbaren Zustand gebracht werden, wie oben beschrieben wurde, wodurch es stets möglich wird, eine Gruppe von IGFETs in einen entgegengesetzten Zustand zu der anderen unter Steuerung der Taktimpulse, die den Takttorschaltungsabschnitten zugeführt werden, umzukehren, d. h. durch das sogenannte Taktsynchronisationssystem. Jedoch brauchen nur die Inverter 27 und 28 der Fig.4 Takttorschaltungsabschnitte und werden demzufolge durch ein Synchronisatior^ystRm ohne Takt betätigt Gemäß der Ausführungsform der F i g. 6 sind daher die Inverter 27 und 28 mit Takttorschaltungsabschnitten 272 und 282 versehen, die denselben Aufbau haben wie die Takttorschaltungsabschnitte 232 und 242 der

ίο Hauptschiebetorschaltungen 23 und 24, d.h. die aus Paaren komplementärer P-Kanal- und N-Kanal-IGFETs 272P-272Nund 282P-282.Nbestehen, so daß sie durch das Taktsynchronisationssystem wie die Haupt- und Hilfsschiebetorschaltung betätigt werden.

Während die Schieberegister der Fig.4 und 6 so gebaut sind, daß sie mit einem einzigen Eingang betätigt werden, haben die der F i g. 7 und 8 NAND/NOR- und NOR/NAND-Funktion, so daß sie mit mehrfachen Eingängen betätigt werden (der Kürze halber sind nur zwei Eingänge eingezeichnet).

In F i g. 7 umfaßt eine Schiebetorschaltung 23Λ der vorderen Hälfte einen P-Kanal-IGFET 40P, dessen Drain-Source-Strecke parallel zu der des IGFETs 231P geschaltet ist, und weiter einen N-Kanal-IGFET 4ON, dessen Drain-Source-Strecke in Reihe zwischen die Source des IGFETs 231N und die Drain des IGFETs 232N geschaltet ist Dem gemeinsamen Gate dieser IGFETs 40Pund 40Wwerden binär codierte Signale »1« und »0« (als B bezeichnet) ähnlich den Eingangswerten (als A bezeichnet), die dem Eingangsanschluß 21 zugeführt werden, geliefert

Die Beziehung zwischen dem Ausgang (als O bezeichnet), der von dem Ausgangsanschluß der Schiebetorschaltung 23.4 der vorderen Hälfte der Schieberegistereinheit der F i g. 7 erhalten wird, und den genannten zwei Eingängen A und B ist in Wahrheitswerten in den Tabellen 1 und 2 im folgenden mit Bezug auf jeweils die positive und negative Logik angegeben.

Tab. 1 (NAND)

Tab. 2 (NOR)

B O (positive
Logik)

O (negative
Logik)

45 0	0	1	0	0	1
0	1	1	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0

Demgemäß hat die Schieberegistereinheit der F i g. 7 eine NAND-Funktion, bei welcher in der positiven Logik ausgedrückt eine Beziehung AxB=Ozwischen den zwei Eingängen und dem daraus folgenden Ausgang besteht, und ebenso eine NOR-Funktion, bei welcher in der negativen Logik ausgedruckt eine Beziehung A + fi=Obesteht.

In Fig.8 umfaßt eine Schiebetorschaltung der vorderen Hälfte 23Ä einen N-Kanal-IGFET 41N, dessen Drain-Source-Strecke parallel zu der des IGFETs 23IN geschaltet ist, und einen P-Kanal-IGFET P-Kanal-IGFET 41P, dessen Drain-Source-Strecke in Reihe zwischen die Source des IGFET 231Pund die Drain des IGFET 232P geschaltet ist. Dem gemeinsamen Gate dieser IGFETs 41P und 41N werden binär codierte Signale »1« und »0« (als B bezeichnet), ebenso wie die Eingangswerte (als A bezeichnet), für den Eingangsanschluß 21 zugeführt
Die Beziehung zwischen dem Ausgang (als O

bezeichnet), der von dem Ausgangsanschluß der Schiebetorschaltung 23ß der vorderen Hälfte der Schieberegistereinheit rler Fig.8 erhalten wird, und di ^sen Eingangswerten A und B ist unten in Tabelle 3 und 4 im Zusammenhang mit der positiven und negativen Logik in Wahrheitswerten angegeben.

Tab.	3	(NOR)	Tab.	4	(NAND)	10
A	B	O (positive	A	B	O (negative
		Logik)			Logik)
0	0	1	0	0	1
0	1	0	0	1	1	15
1	0	0	1	0	1
1	1	0	1	1	0

Datier führt die Schieberegistereinheit der F i g. 8 im Gegensatz zu der der F i g. 7 eine NOR-Funktion aus, bei welcher in der positiven Logik ausgedrückt, eine Beziehung A + B— O zwischen den zwei Eingängen und dem erhaltenen Ausgang besteht, und ebenso eine NAND-Funktion, bei welcher in der negativen Logik ausgedrückt eine Beziehung A x B= O besteht.

F i g. 9 ist eine Abwandlung der F i g. 3 (oder F i g. 4). Bei dem Schieberegister der Fig.3 wurde die Steuerung durch getrennte Taktimpulse mit vier Phasen bewirkt, d. h. Taktimpulse mit den zwei Phasen Φ_ίρ und Φι „ für den Schiebetorschaltungsabschnitt der vorderen Hälfte der Schieberegistereinheiten 201 bis 2On und Taktimpulse mit zwei Phasen Φ_ΐρ und $2« für die Schiebetorschaltungsabschnitte der rückwärtigen Hälfte. Es ist jedoch aus F i g. 9 klar, daß diese Steuerung ausgeführt werden kann, indem eine der obengenannten zwei Gruppen von Taktimpulsen Φι_Ρ-Φι_η und Φϊρ-Φΐπ ebenso für die Schiebetorschaltungsabschnitte der vorderen und der hinteren Hälfte verwendet werden. Diese Anordnung hat darüber hinaus den Vorteil, die elektrische Symmetrie der IGFETs weiter zu erhöhen.

Die Fig. 1OA bis 1OM sind konkrete Betriebszeit-Steuerungsdiagramme der verschiedenen Schaltungsabschnitte der F i g. 9, die den F i g. 5A bis 5M entsprechen. Wie aus F i g. 10 zu sehen ist werden die Eingangswerte, die aus einer Reihe von binären codierten Signalen »1« und »0« bestehen, zu dem Ausgangsanschluß der Schieberegistereinheit nach einem Bit-Intervall geleitet, wie in der Schaltung der F i g. 3.

F i g. 11 ist eine andere Abwandlung der F i g. 3. Ir dem Schieberegister der F i g. 3 wurden dem Eingangsanschluß der Hauptschiebetorschaltung der hinterer Hälfte der Schieberegistereinheiten 201 bis 2On der Ausgang von dem entsprechenden Inverter 27 dei vorderen Hälfte zugeführt In der Schaltung der F i g. 11 wird dagegen dem Eingangsanschluß der Hauptschiebetorschaltung der rückwärtigen Hälfte der Eingang vor dem entsprechenden Inverter 27 der vorderen Hälfte zugeführt Die Abwandlung der F i g. 11 unterscheidet sich von den vorhergehenden nur darin, daß die Werte, die dem Eingangsanschluß der Schieberegistereinheit zugeführt werden, stets die umgekehrte Phase zu denen haben, die von ihrem Ausgangsanschluß erhalten werden, und werden in der übrigen Hinsicht in gleicher Weise betrieben.

F i g. 12 ist noch eine weitere Abwandlung der F i g. 3, Gemäß dieser Abwandlung fehlt die Hilfsschiebetorschaltung 30 in der vorderen oder rückwärtigen Hälfte der Schieberegistereinheit Mit einem Schieberegister dieser Anordnung führt die Schieberegistereinheit der vorderen Hälfte einen statischen Betrieb durch, während die Schieberegistereinheit der rückwärtigen Hälfte den sogen;, iinten dynamischen Betrieb ausführt In der übrigen Hinsicht wird das Schieberegister der F i g. 12 in der gleichen Weise wie die vorhergehender Ausführungsformen betrieben.

Fig. 13 ist eine weitere Abwandlung der Fig.3. In diesem Fall ist nicht nur die Hilfsschiebetorschaltung sondern auch der Inverter aus der vorderen oder rückwärtigen Hälfte der Schieberegistereinheit entfernt Mit dem Schieberegister dieser Anordnung fühn die Schieberegistereinheit der vorderen Hälfte einer statischen Betrieb aus, während die Schieberegistereinheit der rückwärtigen Hälfte einen dynamischen Betrieb wie in F i g. 12 ausführt und die Werte, die den Eingangsund Ausgangsanschlüssen der Schieberegistereinheil zugeführt werden, sind stets in der Phase entgegengesetzt In der übrigen Hinsicht besitzt das Schieberegister der Fig. 13 dieselbe Wirkungsweise wie die vorhergehenden Ausführungsformen.

Mit 50 ist in Fig. 13 ein Inverter bezeichnet der erforderlichenfalls vorgesehen ist um zu bewirken, da£ der Ausgang von der letzten Schieberegistereinheit 20/ eine Phase hat, die gleich oder entgegengesetzt zu dei Eingangs ist, der dem Eingangsanschluß der erster Schieberegistereinheit 201 zugeführt wird.

Hierzu 12RkUl Zeichnungen

Claims

Patentansprüche:

1. Statisches Schieberegister aus einer Anzahl von

in Kaskade geschalteten Schieberegistereinheiten, deren eine Hälfte eine Haupttorschaltung, die aus einer Hauptschiebetorschaltung, an deren Eingang binär codierte Signale liegen, und aus einer Haupttakttorschaltung besteht, an deren Gatter zwei in ihrer Phase entgegengesetzte Taktimpulse zum Weiterschieben der in der Haupischiebetorschaltung gespeicherten Signale zu einer nachgeschalteten Schiebetorschaltung liegen, einen Inverter, dessen Eingang mit dem Ausgang der Hauptschiebetorschaltung in Verbindung steht, und eine Hilfstorschaltung umfaßt, die aus einer Hilfsschiebetorschaltung, deren Eingang und Ausgang mit dem Eingang und Ausgang des Inverters verbunden sind, und aus einer Hilfstakttorschaltung besteht, an deren Gatter Taktimpulse liegen, deren Phase der Phase der Taktimpuise für die Haupttakttorschaltung entgegengesetzt ist, und deren andere Hälfte wenigstens eine Haupttorschaltung umfaßt, die aus einer Hauptschiebetorschaltung, an deren Eingang die binär codierten Ausgangssignale der ersten Hälfte liegen, und aus einer Haupttakttorschaltung besteht, an deren Gatter zwei in ihrer Phase entgegengesetzte Taktimpulse zum Weiterschieben der in der zugehörigen Hauptschiebetorschaltung gespeicherten Signale zu einer nachgeschalteten Schiebetorschaltung liegen, dadurch gekennzeichnet, daß beide Hauptschiebetorschaltungen (231, 241), beide Haupttakttorschaltungen (232, 242), der Inverter (27), die Hilfsschiebetorschaltung (291) und die Hilfstakttorschaltung (292) jeweils aus einem Paar komplementärer Isolierschicht-Feldeffekt-Transistoren (231P-231A/, 241P-241N, 232P-232N, 242P-242N, 27P-27N, 291P-291N, 292P-292N) vom Anreicherungstyp bestehen.

2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptschiebetorschaltungen (231,241) jeweils ein erstes Paar komplementärer P-Kanal und N-Kanal-IGFETs (231P-231N, 241P-241N) umfassen, deren Gates gemeinsam mit einer entsprechenden Eingangsklemme (21, 22) in Verbindung stehen, an der binär codierte Signale liegen, und deren Drains zusammen mit dem Eingang des zugehörigen Inverters (27) oder einer nachgeschalteten Hauptschiebetorschaltung (241, 231) in Verbindung stehen, und daß die Haupttakttorschaltungen (232, 242) jeweils ein zweites Paar komplementärer IGFETs (232P-232N, 242Ρ-242Λ/) umfassen, das von einem zweiten P-Kanal-IGFET (232P-242P), dessen Drain-Source-Weg zwischen die Source des ersten P-Kanal-IGFETs (231P-241P) und eine positive Spannungsquelle geschaltet ist, und an dessen Gate Taktimpulse bestimmter Phase liegen, und von einem zweiten N-Kanal-IGFET (232N-242N) gebildet wird, dessen Drain-Source-Weg zwischen die Source des ersten N-Kanal- to IGFETs (231N, 241Λ/) und eine negative Spannungsquelle — V geschaltet ist und an dessen Gate ein Taktimpuls mit einer gegenüber dem Taktimpuls für das Gate des zweiten P-Kanal-IGFETs (232P, 242P) umgekehrten Phase liegt.

3. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Inverter (27) ein drittes Paar komplementärer P-Kanal und N-Kanal-IGFETs (37Ρ-37Λ/) umfaßt, deren Gates sowie Drains jeweils zusammengeschaltet sind, wobei die Source des P-Kanal-IGFETs (27P) an einer positiven Spannungsquelle und die Source des N-Kanal-IGFETs (27N) an einer negativen Spannungsquelle - V liegt.

4. Schieberegister nach Anspruch 3, dadurch gekennzeichnet, daß der Inverter (27) nicht nur den Inverterabschnitt (271) mit dem dritten Paar komplementärer P- und N-Kanal-IGFETs (271P-271N), sondern auch eine Takttorschaltung (272) umfaßt, die ein viertes Paar komplementärer IGFETs (272Ρ-272Λ/) enthält, das von einem vierten P-Kanal-IGFET (272P), dessen Drain-Source-Weg zwischen die Source des dritten P-Kanal-IGFETs (271P) und die positive Spannungsquelle geschaltet ist, und von einem vierten N-Kanal-IGFET (272N) gebildet wird, dessen Drain-Source-Weg zwischen die Source des dritten N-Kanal-IGFETs (271N) und die negative Spannungsquelle — V geschaltet ist, wobei die Gates der vierten P- und N-Kanal-IGFETs (272P, 272N) mit Taktimpulsen versorgt werden, deren Phasen gegenüber den Phasen der Taktimpulse für die Gates des zweiten P- und N-K-anal-IGFETs (232P, 232N) in der zugehörigen Haupttakttorschaltung (231) umgekehrt sind.

5. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die Hilfsschiebetorschaltung (291) ein fünftes Paar komplementärer P-Kanal und N-Kanal-IGFETs (291P-291N) umfaßt, deren Gates zusammen an der Ausgangsklemme des zugehörigen Inverters (27) liegen und deren Drains zusammen mit der Eingangsklemme des zugehörigen Inverters (27) in Verbindung stehen, und daß die Hilfstakttorschaltung (292) ein sechstes Paar komplementärer IGFETs (292P-292N) umfaßt, das von einem sechsten P-Kanal-IGFETs (292P), dessen Drain-Source-Weg zwischen die Source des fünften P-Kanal-IGFETs (291P) und eine positive Spannungsquelle geschaltet ist, und von einem sechsten N-Kanal-IGFET (292P) gebildet wird, dessen Drain-Source-Weg zwischen die Source des fünften N-Kanal-IGFETs (291N) und eine negative Spannungsquelle — V geschaltet ist, wobei die Gates der sechsten P- und N-Kanal-IGFETs (292P, 292N) mit Taktimpulsen versorgt werden, deren Phasen gegenüber den Phasen der Taktimpulse für die Gates der zugehörigen Haupttakttorschaltung (231) umgekehrt sind.

6. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die andere Hälfte der Schieberegistereinheiten einen Inverter (28) und eine Hilfsschiebetorschaltung (30) enthält und daß die Eingangsklemme der Hauptschiebetorschaltung (24) in der anderen Hälfte der Schieberegistereinheiten mit der Ausgangsklemme (25) der Hauptschiebetorschaltung (32) in der ersten Hälfte in Verbindung steht, wobei die Ausgangsklemme (26) der Hauptschiebetorschaltung (24) mit der Eingangsklemme des zugehörigen Inverters (28) in Verbindung steht und Eingang und Ausgang der Hilfsschiebetorschaltung (30) mit dem Eingang und Ausgang des zugehörigen Inverters (28) verbunden sind.

7. Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß die Hauptschiebetorschaltung (231) weiterhin wenigstens einen zusätzlichen P-Kanal-IGFET (40P), dessen Drain-Source-Weg parallel zum Drain-Source-Weg des ersten P-Kanal-

IGFETs (23IPi geschaltet ist, und wenigstens einen zusätzlichen N-Kanal-IGFET (40N) enthält, dessen Drain-Source-Weg zwischen die Source des ersten N-Kanal-IGFETs (231 N) und den Drain des zweiten N-Kanal-IGFETs (232N) geschaltet ist, wobei die Gates der zusätzlichesn P- und N-Kanal-IGFETs (4OP, 40N) zusammen mit einer zusätzlichen Eingangsklemme verbunden sind, an der zusätzliche binär codierte Signale liegen, die von den übrigen binär codierten Signalen unabhängig sind, wodurch eine NAND-NOR-Funkticn bezüglich der binär codierten Eingangssignale erreicht wird.

δ. Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß die Hauptschiebetorschaltung (231) weiterhin wenigstens einen zusätzlichen N-Kanal-IGFET (41N), dessen Drain-Source-Weg parallel zum Drain-Source-Weg des ersten N-Kanal-IGFETs (231N) geschaltet ist, und wenigstens einen zusätzlichen P-Kanal-IGFET (4If) enthält, dessen Drain-Source-Weg zwischen dip Source des ersten P-Kanal-IGFETs (231/) und den Drain des zweiten P-Kanal-IGFETs (232/) geschaltet ist, wobei die Gates des zusätzlichen N- und P-Kanal-IGFETs (41N₁41 P) zusammen mit einer zusätzlichen Eingangsklemme in Verbindung stehen, die mit zusätzlichen binär codierten Signalen versorgt wird, die von den übrigen binär codierten Signalen unabhängig sind, wodurch eine NOR-NAND-Funktion bezüglich der binär codierten Eingangssignale erreicht wird.