DE2039183C3 - Method and device for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation - Google Patents
Method and device for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulationInfo
- Publication number
- DE2039183C3 DE2039183C3 DE19702039183 DE2039183A DE2039183C3 DE 2039183 C3 DE2039183 C3 DE 2039183C3 DE 19702039183 DE19702039183 DE 19702039183 DE 2039183 A DE2039183 A DE 2039183A DE 2039183 C3 DE2039183 C3 DE 2039183C3
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- output
- input
- flip
- regenerator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 19
- 238000012360 testing method Methods 0.000 claims description 22
- 238000002360 preparation method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000004088 simulation Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Description
zwischen dem ersten Regenerator und dem ersten npn-Transistor vorgesehen ist, dessen Basis über Kontakt zur Unterbrechung des Nachrichtenflusses einen Bastswiderstand mit dem Ö-Ausgang des zweieine Demodulationsschaltung angeschlossen ist, an ten JK-Flip-Flops und dessen Emitter sowie Kollekderen Ausgang das erste Bandfilter sowie das zweite tor über je eine entgegengesetzt gepolte Diode mit Bandfilter mit nachgeschalteter Verzögerungseinrich- 5 dem Rückstelleingang des zweiten JK-Flip-Flops verturig vorgesehen sind, daß eine von den Ausgängen bunden sind, der über einen Kondensator an Masse des ersten Regenerators, des ersten Bandfilters und liegt.is provided between the first regenerator and the first npn transistor, the base of which is above Contact to interrupt the flow of messages a bast resistance with the Ö output of the two Demodulation circuit is connected to th JK flip-flops and their emitters and collectors Output the first band filter and the second gate via an oppositely polarized diode each Band filter with downstream delay device 5 the reset input of the second JK flip-flop it is provided that one of the outputs is tied to ground via a capacitor of the first regenerator, the first belt filter and lies.
der Verzögerungseinrichtung ansteuerbare Ansteuer- An Hand von Ausführungsbeispielen wird die Er-of the delay device controllable control On the basis of exemplary embodiments, the
logik vorgesehen ist, und daß eine von dieser Steuer- findung nachstehend näher erläutert, bare, den Arbeitskontakt und die Kontakte zur Unter- io F i g. 1 zeigt ein der Fehlerortung dienendes Pulsbrechung des Nachrichtenflusses betätigende Schalt- programm;logic is provided, and that one of this control invention is explained in more detail below, bare, the working contact and the contacts to the sub-io F i g. 1 shows a pulse refraction used for fault location switching program actuating the message flow;
vorrichtung vorgesehen ist. Fig. 2a bis 2d zeigen die prinzipielle Wirkungs-device is provided. Fig. 2a to 2d show the basic effect
Vorteilhaft ist es dabei, wenn der Arbeitskontakt weise des erfindungsgemäßen Fehlerortungsverfahzwischen dem Eingang des Impulssendeverstärkers rens;It is advantageous if the normally open contact is between the fault location method according to the invention the input of the pulse transmitter amplifier rens;
des ersten Regenerators und dem Eingang des hinter 15 Fig. 3 zeigt die für die Realisierung des erfindem Leitungsentzerrer angeordneten Empfangsver- dungsgemäßen Verfahrens erforderlichen Einrichstärkers des zweiten Regenerators vorgesehen ist und tungsteile;of the first regenerator and the input of the rear 15 Fig. 3 shows the implementation of the invent Line equalizer arranged receiving according to the method required Einrichstrom the second regenerator is provided and device parts;
wenn auch die Demodulationsschaltung am Eingang Fi g. 4 zeigt eine Variante dieser Einrichtungsteile,even if the demodulation circuit at the input Fi g. 4 shows a variant of these pieces of equipment,
des Impulssendeverstärkers angeschlossen ist. Die F i g. 1 zeigt ein Ausführungsbeispiel eines derof the pulse transmitter amplifier is connected. The F i g. 1 shows an embodiment of one of the
Vorteilhaft ist es weiter, wenn der erste Kontakt 20 Fehlerortung dienenden Pulsprogramms mit einem zur Unterbrechung des Nachrichtenflusses in der Vorbereitungspuls zO, einem Startpuls x, Prüf pulsen Stromzuführung des Impulssendeverstärkers angeord- yl und y2 und Einstellpulsen zl und ζ2. net ist und wenn der zweite Kontakt zur Unter- Die F i g. 2 a bis 2 d zeigen ein ÜbertragungssystemIt is also advantageous if the first contact 20 error location serving pulse program with a to interrupt the flow of messages in the preparation pulse zO, a start pulse x, test pulses, power supply of the pulse transmitter amplifier yl and y2 and setting pulses zl and ζ2. net and if the second contact to the sub- The F i g. 2 a to 2 d show a transmission system
brechung des Nachrichtenflusses durch Kurzschluß mit Endstellen 1 und 1' und Zwischenstellen 8, 8' parallel zum Ausgang des Leitungsentzerrers im 25 und 8". Jede Zwischenstelle 8 enthält Regeneratozweiten Regenerator vorgesehen ist. ren 9 und 13, einen Arbeitskontakt al, Ruhekon-interruption of the message flow by short circuit with terminals 1 and 1 'and intermediate points 8, 8' parallel to the output of the line equalizer in the 25 and 8 ". Each intermediate point 8 contains two regenerators Regenerator is provided. ren 9 and 13, a normally open contact al, closed contact
Für die praktische Ausführung der Erfindung ist takte α2, α3 und Umschaltkontakte ul und u2. Die es vorteilhaft, wenn als Kontakte Halbleiterschalter Fehlerortung wird in diesem Ausführungsbeispiel vorgesehen sind. vom prüfenden Endamt 1 aus durchgeführt. Die inFor the practical implementation of the invention is clocks α2, α3 and switching contacts ul and u2. the In this exemplary embodiment, it is advantageous if semiconductor switches are used as contacts for fault location are provided. carried out by the examining end office 1. In the
Von besonderem Vorteil ist es, wenn das Über- 30 der Fig. 1 dargestellten Pulse werden über die Leitragungssystem derart ausgebildet ist, daß seine Fern- tung 6 zu den Zwischenstellen 8, 8' und 8" ausgespeisung in jeder Lage der Kontakte erhalten bleibt. sendet. Bei vorliegendem Schleifenschluß gelangen Für die erfindungsgemäße Einrichtung ist es vor- die Prüfpulse yl und y2 über die Leitung 7 zum teilhaft, wenn in der Ansteuerlogik ein erstes und ein prüfenden Endamt zurück.It is particularly advantageous if the pulses shown in FIG. 1 are transmitted via the line transmission system is designed in such a way that its remote 6 is fed out to the intermediate points 8, 8 'and 8 " the contacts are retained in every position. sends. If the loop is closed For the device according to the invention it is before the test pulses yl and y2 via the line 7 to part if in the control logic a first and a checking end office back.
zweites JK-Flip-Flop vorgesehen sind, wenn der 35 Die F i g. 2 a zeigt das Übertragungssystem mit den Ausgang der Verzögerungseinrichtung und der Kontaktlagen, die für die Übertragung des normalen Ö-Ausgang des ersten JK-Flip-Flops je mit einem Nachrichtenflusses erforderlich sind. Alle Schleifen-Eingang eines ersten invertierenden UND-Gatters Schlüsse ul, al, ul sind unterbrochen und die Leiverbunden sind, wenn der Ausgang des ersten UND- tungen 6 und 7 sind von Endamt 1 zu Endamt 1' Gatters und der ß-Ausgang des zweiten JK-Flip- 40 durchgeschaltet.second JK flip-flop are provided if the 35 Die F i g. 2 a shows the transmission system with the output of the delay device and the contact layers that are required for the transmission of the normal Ö output of the first JK flip-flop, each with a message flow. All loop input of a first inverting AND gate closes ul, al, ul are interrupted and the wire-connected are when the output of the first AND connections 6 and 7 are from end office 1 to end office 1 'gate and the ß-output of the second JK flip-40 switched through.
Flops je mit einem Eingang eines zweiten invertieren- Die F i g. 2 b zeigt den Betriebszustand des Über-Invert flops with one input of a second each. The F i g. 2 b shows the operating status of the
den UND-Gatters verbunden sind, wenn der Aus- tragungssystems nach Aussendung des Vorbereitungsgang des zweiten UND-Gatters mit dem K-Eingang pulses zO. Dieser hat über nicht dargestellte Schaltundes zweiten JK-Flip-Flops verbunden ist, wenn die gen bewirkt, daß in allen Zwischenstellen 8,8' und 8" Ausgänge der Verzögerungseinrichtung und des 45 die Umschaltekontakte ul, ul' und ul", u2, u2', Bandfilters je mit einem Eingang eines dritten inver- ul" umgeschaltet wurden und die Schleifenschlüsse tierenden UND-Gatters verbunden sind, wenn der vorbereiten.the AND gate are connected when the delivery system after sending the preparatory course of the second AND gate with the K input pulses zO. This is connected via switching and second JK flip-flops, not shown, when the gene causes the switching contacts ul, ul 'and ul ", u2, u2", u2, u2 ', Band filters each with an input of a third inver- ul "were switched and the AND gate closing the loops are connected when the prepare.
Ausgang des dritten UND-Gatters über einen In- Die Fig. 2c zeigt die Kontakteinstellungen imOutput of the third AND gate via an In- Fig. 2c shows the contact settings in
verter mit dem J-Eingang des zweiten JK-Flip-Flops Übertragungssystem nach Beendigung des Startpulverbunden ist, wenn der Ausgang des ersten UND- 50 ses x. In allen Zwischenstellen 8, 8' und 8" wurden Gatters und der δ-Ausgang des zweiten JK-Flip- die Kontakte al, al' und al" und damit die Schlei-Flops mit je einem Eingang eines vierten invertieren- fen geschlossen und alle Unterbrechungen α 2, α 2', renden UND-Gatters verbunden sind, wenn der Aus- α 2", α 3, α 3' und a 3" geöffnet. Der vom prüfenden gang des vierten UND-Gatters mit dem Rückstell- Endamt 1 ausgesendete Prüfimpuls yl läuft dann eingang des ersten JK-Flip-Flops verbunden ist, wenn 55 über die Leitung 6, den Regenerator 9, den Schleifender Ausgang des Bandfilters mit dem J-Eingang und schluß ul, el, u2, den Regenerator 13 und die Leidem dynamischen Eingang des ersten JK-Flip-Flops tung 7 zum prüfenden Endamt 1 zurück und wird verbunden ist, wenn der K-Eingang des ersten JK- dort ausgewertetverter is connected to the J input of the second JK flip-flop transmission system after the start of the powder if the output of the first AND 50 ses x. In all intermediate points 8, 8 'and 8 ", the gate and the δ-output of the second JK flip- the contacts a1, a1' and a1" and thus the loop flops each with an input of a fourth inverting fen were closed and all Interruptions α 2, α 2 ', renden AND gate are connected when the off α 2 ", α 3, α 3' and a 3" open. The test pulse yl sent out by the testing passage of the fourth AND gate with the reset end office 1 then runs at the input of the first JK flip-flop when 55 is connected via line 6, the regenerator 9, the loop of the output of the band filter with the J -Input and conclusion ul, el, u2, the regenerator 13 and the dynamic input of the first JK flip-flop device 7 back to the checking end office 1 and is connected when the K input of the first JK- evaluated there
Flip-Flops auf Masse liegt, wenn der Ausgang des Anschließend wird, wie Fig. 2d zeigt, der Einersten Regenerators mit dem dynamischen Eingang 60 Stellimpuls ζ 1 über die Leitung 6 zur Zwischenstelle 8 des zweiten JK-Flip-Flops verbunden ist, wenn zwi- ausgesendet. Wegen der Unterbrechungen α 2 und α 3 sehen dem ^-Ausgang und dem Rückstelleingang des kann er nicht weiter zu den Zwischenstellen 8' und 8" zweiten JK-Flip-Flops eine Rückstelleinrichtung vor- gelangen. Zum Zeitpunkt der Beendigung des Eingesehen ist, und wenn der Q- und 5-Ausgang des Stellpulses ζ 1 wird der Schleifenschluß a I geöffnet ersten /K-Flip-Flops mit den Eingängen der Schalt- 65 und die Unterbrechungen α2 und α3 aufgehoben, vorrichtung verbunden sind. Der nachfolgend ausgesendete Prüfpuls y 2 fließt überFlip-flops is at ground when the output of the next, as shown in FIG - sent out. Because of the interruptions α 2 and α 3 see the ^ output and the reset input of the, a reset device cannot advance to the intermediate points 8 'and 8 "of the second JK flip-flops when the Q and 5 output of the control pulse ζ 1, the loop closure a I is opened first / K flip-flops are connected to the inputs of the switching device 65 and the interruptions α2 and α3 are canceled flows over
Für die erfindungsgemäße Einrichtung ist es weiter die Leitung 6, Regenerator 9, den Ruhekontakt α 3, vorteilhaft, wenn in der Rückstelleinrichtung ein den Regenerator 9', den Schleifenschluß η 1', α Γ, u 2',For the device according to the invention, it is also the line 6, regenerator 9, the break contact α 3, advantageous if a regenerator 9 ', the loop closure η 1', α Γ, u 2 ',
(ο(ο
\ ~ 7 8 \ ~ 7 8
den Regenerator 13', den Ruhekontakt al, den Rege- Einstellimpulses ζ 1 aufgehoben, und es kann die nerator 13 und die Leitung 7 zur prüfenden End- Prüfung der Schleife in der nachfolgenden Zwischenstelle 1 zurück und wird ausgewertet. stelle 8' mit dem Prüfpuls yl erfolgen.the regenerator 13 ', the normally closed contact al, the rule setting pulse ζ 1 canceled, and the generator 13 and the line 7 can return to the final testing of the loop in the subsequent intermediate point 1 and is evaluated. place 8 'with the test pulse yl .
Der zweite Einstellimpuls ζ2 bewirkt jetzt die Um- Ein günstiger Geräteaufwand ist dann erzielbar,The second setting pulse ζ 2 now causes the
schaltungen in der Zwischenstelle 8', der Prüfimpuls 5 wenn zur Prüfung der einzelnen Schleifen nicht eincircuits in the intermediate point 8 ', the test pulse 5 if not to test the individual loops
)>3 bewirkt die Prüfung der Zwischenstelle 8" und beliebiges Impulsmuster verwendet wird, sondern die)> 3 causes the test of the intermediate point 8 "and any pulse pattern is used, but the
der dritte Einstellimpuls z3 gibt die Gesamtübertra- Prüfung jeweils während des Sendens des zweitenthe third setting pulse z3 gives the total transmission test while the second is being sent
gungsslrecke wieder für die Nachrichtenübertragung Befehls zl, zl durchgeführt wird. In diesem Fallgungsslrecke again for the message transmission command zl, zl is carried out. In this case
frei. Die dafür erforderlichen Schaltstellungen sind in wird zweckmäßigerweise für die Zeiten yl, y2 einfree. The switching positions required for this are expediently for the times y1, y2 a
der Fig. 2 nicht mehr dargestellt, da sie nur eine io Impulsmuster gesendet, das das obige Synchronwortof Fig. 2 is no longer shown, since it only sent an io pulse pattern that the above sync word
Wiederholung des an Hand der F i g. 2 a bis 2d be- enthält und bei dem alle Stellen, die mit m bezeichnetRepetition of the FIG. 2 a to 2d contains and in which all places marked with m
schriebenen darstellen. sind, als Eins ausgesendet werden.written represent. are to be sent out as one.
Nach Ablauf des in der F i g. 1 dargestellten Prüf- In der Zwischenstelle 8 in der F i g. 3 werden mitAfter the expiry of the FIG. 1 illustrated test In the intermediate point 8 in F i g. 3 will be with
Programms gehen die Umschaltkontakte u 1, u 1', i<l", Hilfe des Demodulators 10 die modulierenden Nie-Program go the changeover contacts u 1, u 1 ', i <l ", the help of the demodulator 10 the modulating low
H2, μ2' und ul" wieder in ihre ursprüngliche Lage 15 derfrequenzen aus dem in der Fig. 1 dargestelltenH2, μ2 'and ul " back to their original position 15 derfrequenzen from that shown in FIG
zurück. Pulsprügramm wiedergewonnen. Das Bandfilter 11back. Pulse program recovered. The belt filter 11
In der F i g. 3 ist ein Ausführungsbeispiel der zur ist auf die Frequenz /, und das Bandfilter 12 auf die Realisierung des erfindungsgemäßen Verfahrens er- Frequenz /ä abgestimmt. Die Verstärker 14 und IS forderlichen Schaltungsteile in der prüfenden End- sind so ausgebildet, daß am Ausgang jeweils so lange stelle 1 und der Zwischenstelle 8 dargestellt. Die prü- 20 eine logische Eins auftritt, wie der entsprechende fende Endstelle 1 enthält einen Pulsprogrammgene- Befehl empfangen wird. Auf den Ausgang des Verrator 32, eine Pulsvergleichseinrichtung 4 und ein An- stärkers 15 folgt die Verzögerungseinrichtung 16, die zeigegerät S. Die Zwischenstelle 8 enthält außer den den Zustand der logischen Eins am Ausgang des in den Fig. 2a bis 2d gezeigten Schaltungselementen Verstärkers 15 auch nach der Beendigung des Voreine Demodulatorschaltung 10, Bandpaßfilier 11 und 25 bereitungspulses zO oder der Einstellimpulse ζ 1, zl 12, Verstärker 14 und 15, eine Vcrzögerungseinrich- noch eine definierte Zeit aufrechterhält. Während des tung 16, eine Ansleuerlogik 17 und eine Schaltvor- normalen Betriebes geben die Ausgänge des Verstärrichtung 18. kers IS und der Verzögerungseinrichtung 16 jeweilsIn FIG. 3 an embodiment is / tuned to the frequency is on the / and the band filter 12 to the realization of the method according to the invention ER frequency like. The amplifiers 14 and IS required circuit parts in the testing end are designed so that at the output point 1 and the intermediate point 8 are shown as long. The check 20 a logical one occurs, as the corresponding end station 1 contains a Pulsprogrammgene- command is received. The output of the verator 32, a pulse comparison device 4 and an amplifier 15 is followed by the delay device 16, the pointing device S. The intermediate point 8 also contains the state of the logic one at the output of the circuit element amplifier 15 shown in FIGS. 2a to 2d a demodulator circuit 10, bandpass filter 11 and 25 preparation pulse zO or the setting pulses ζ 1, zl 12, amplifiers 14 and 15, a delay device still maintains a defined time even after the end of the Vore. During the device 16, a steering logic 17 and a switching pre-normal operation, the outputs of the amplifier 18. kers IS and the delay device 16 respectively
Die Ansteuerlogik 17 enthält JK-Flip-Flops 19 und eine logische Null ab. Das JAT-Flip-Flop 19 wirdThe control logic 17 contains JK flip-flops 19 and a logic zero. The JAT flip-flop 19 becomes
20, invertierende UND-Gatter 21, 22, 23 und 25, 30 nicht angesteuert.20, inverting AND gates 21, 22, 23 and 25, 30 not activated.
einen Inverter 24 und eine Rückstelleinrichtung 26. Am /-Eingang des Flip-Flops 20 liegt eine logische Letztere enthält wiederum einen npn-Transistor 27, Null an. Es befindet sich beim Einschalten der Ferneinen Basiswiderstand 28, Dioden 29 und 30 sowie stromversorgung immer im Ruhezustand, d. h. mit einen Kondensator 31. einer logischen Null am Ausgang Q. Dies wird da-an inverter 24 and a resetting device 26. A logic input of the flip-flop 20 is connected to the / input, the latter in turn contains an npn transistor 27, zero. When the remote is switched on, a base resistor 28, diodes 29 and 30 and the power supply are always in the idle state, ie with a capacitor 31. a logic zero at output Q. This is
Wie beim Ortungsverfahren nach dem Hauptpatent 35 durch erreicht, daß der am Rückstelleingang desAs with the location method according to the main patent 35 achieved by the fact that the reset input of the
werden auch beim erfindungsgemäßen Verfahren Flip-Flops 20 liegende Kondensator 31 beim Fehlenalso in the method according to the invention flip-flops 20 lying capacitor 31 in the absence
definierte Impulsmuster übertragen. Diese enthalten der Fernspeisespannung über die Diode 30 entladentransmit defined pulse patterns. These contain the remote feed voltage discharged through the diode 30
ebenfalls ein Synchronwort, beispielsweise 11 mm- wird. Der Kondensator 31 wird nur dann auf einealso a sync word, for example 11 mm . The capacitor 31 is only on one
00 mm 11 mm 00 mm .. . Die mit m gekennzeichneten positive Spannung aufgeladen, wenn der Ausgang {500 mm 11 mm 00 mm ... The positive voltage marked with m is charged when the output {5
Stellen werden wie beim Hauptpatent je nach Befehl 40 des Flip-Flops 20 positiv ist. Dann liegt jedoch amPlaces are as in the main patent depending on the command 40 of the flip-flop 20 is positive. Then, however, is on
mit einer niederfrequenten Rechteckspannung derart K-Eingang des Flip-Flops 20 eine logische Eins an,with a low-frequency square-wave voltage such as the K input of the flip-flop 20 a logic one,
moduliert, daß während der ersten Halbwelle der und das Flip-Flop bleibt auch bei ankommendenmodulated that during the first half-wave the and the flip-flop remains even with incoming
Niederfrequenz für jedes m eine Null (Eins) und in Taktimpulsen in seiner Ruhelage. Im normalen Über-Low frequency for every m a zero (one) and in clock pulses in its rest position. In normal over-
der zweiten Halbwelle für jedes m eine Eins (Null) tragungsbetrieb liegt damit an beiden Eingängen desof the second half-wave for every m a one (zero) carrying operation is thus at both inputs of the
ausgesendet wird. 45 invertierenden UND-Gatters 25 eine logische Eins an,is sent out. 45 inverting AND gate 25 to a logical one,
Die Reihenfolge der Befehle zur Fehlerortung ist, d. h., der Rückstelleingang des Flip-Flops 19 liegtThe order of the commands for fault location is, i. that is, the reset input of the flip-flop 19 is located
wie bereits an Hand der Fig. 2 prinzipiell erläutert, ständig auf Null und das Flip-Flop 19 kann auchas already explained in principle with reference to FIG. 2, constantly to zero and the flip-flop 19 can also
folgende. Zuerst wird die Impulsfolge ζ 0 ausgesen- beim Empfang des Startimpulses χ nicht geschalteithe following. First the pulse sequence ζ 0 is sent out when receiving the start pulse χ not switched
det, bei der jede mit m gekennzeichnete Stelle mit werden.det, in which every position marked with m becomes with.
einer Rechteckspannung der Frequenz f„ moduliert 50 Zur Fehlerortung wird nun zunächst der Vorbereiist. Hierdurch wird die Schallung für den Empfang tungsnuls z0 gesendet, wobei alle m mit J2 moduliert des Startpulses jc zur Schleifenschließung für eine sind. Dadurch geht der Ausgang der Verzögerungskurze Zeit vorbereitet. Wird unmittelbar anschlie- einrichtung 16 in den Einszustand über. Wird nun anßend jede mit m gekennzeichnete Stelle mit einer schließend der Startpuls χ gesendet, so bleibt zu Rechteckspannung der Frequenz /, moduliert, d. h. 55 nächsi der Zustand an der Verzögerungseinrichtunj der Startpuls χ gesendet, so wird dieser Befehl im 16 erhalten. Gleichzeitig erscheint auch am Ausgang Zwischenverstärker 8 und in den nachfolgenden Zwi- des Verstärkers 14 eine Eins. Damit wird einmal dei schenverstärkern 8' und 8" empfangen und dort die Takt- und der J-Eingang des Flip-Flops 19 positiv Schleifenschließung vorbei citet. Endet der Startpuls λ:, Gleichzeitig wird jedoch über das invertierend! so werden in allen Zwischenverstärkern die beiden 60 UND-Gatter 23 und den Inverter 24 der /-Eingan] Übertragungsrichtungen über die Kontakte al, al', des Flip-Flops 20 positiv. Da nun an den beidei a\" in Schleife geschaltet. Es folgt die Prüfung der J, K-Eingängen des Flip-Flops20 eine logische Ein Schleife mit dem Impulsmustcryl. Anschließend anliegt, wird dieses vom nächsten vom Regenerator 1 wird der Einstellimpuls ζ 1, bei dem alle m in einer gelieferten Impuls umgetastet. Nun liegt über da Rechteckspannung der Frequenz /, moduliert sind, 65 invertierende UND-Gatter 22 am K-Eingang de ausgesendet. Während der Aussendung dieses Ein- Flip-Flops 20 eine logische Null an. Das Flip-Flop 21 stellimpulses ζ 1 wird die Aufhebung der ersten bleibt demnach auch bei weiteren Impulsen am Aus Schleife vorbereitet. Diese wird mit dem Ende des gang des Regenerators 9 in der Arbeitsilage; am Ausa square-wave voltage of the frequency f “ modulated 50 To locate the fault, the preparation is now first made. As a result, the sound for the reception pulse z0 is sent, whereby all m of the start pulse jc are modulated with J 2 to close the loop for one. This prepares the output for the delay for a short time. Is immediately connected to device 16 in the one state. If the start pulse χ is sent at each point marked with m with a closing, the frequency /, remains modulated to the square-wave voltage, ie the start pulse χ is sent to the delay device next, this command is received in 16. At the same time, a one also appears at the output intermediate amplifier 8 and in the subsequent signals of amplifier 14. This means that the amplifiers 8 'and 8 "are received once and the clock and the J input of the flip-flop 19 are positively closed by the loop. If the start pulse λ ends, however, the inverting! both 60 AND gates 23 and the inverter 24 of the / input transmission directions via the contacts a1, a1 ', of the flip-flop 20 positive. Since now connected to the two a \ " in a loop. The test of the J, K inputs of the flip-flop 20 follows, a logical one loop with the pulse pattern acrylic. Subsequently, this is applied by the next from the regenerator 1, the setting pulse ζ 1, with which all m in a supplied pulse is keyed. Now there is a square wave voltage of the frequency /, modulated, 65 inverting AND gate 22 sent out at the K input de. During the transmission of this one-on flip-flop 20, a logic zero appears. The flip-flop 21 control pulse ζ 1 is the cancellation of the first remains prepared for further pulses on the off loop. This is with the end of the gang of the regenerator 9 in the working position; at the end
2020th
ίοίο
gangQ liegt eine logische Eins. Durch das Umschalten des Flip-Flops 20 erscheint am Ausgang des invertierenden UND-Gatters 25 eine logische Eins. Damit wird der Rückstelleingang des Flip-Flops 19 freigegeben, und dieses schaltet am Ende des Startimpulses je in die Arbeitslage um. Vom Flip-Flop 19 wird die Auswerteschaltung 18 angesteuert, die die Kontakte al,al und α3 betätigt. Wird nun zur Auflösung der Schleife vorbereitend der Einstellpuls ζ 1 gesendet, so geht der Ausgang der Verzögerungseinrichtung 16 wieder in den Eins-Zustand über. Solange der Einstellpuls ζ I anliegt, erscheint am Ausgang des invertierenden UND-Gatters 21 eine logische Null, d.h., der logische Zustand am Ausgang de-. UND-Gatters 25 bleibt unverändert auf Eins. Da am ./-Eingang des Flip-Flops 20 eine logische Null anliegt, setzt nun der nächste vom Regenerator 9 gelieferte Impuls das Flip-Flop 20 in seinen Ruhezustand zurück. Erscheint nun am Ende des Einstellpulses ζ 1 am Ausgang der Verzögerungseinrichtung 16 eine logische Null, so erscheint am Ausgang des UND-Gatters 21 wieder eine Eins und am Ausgang des UND-Gatters 25 eine Null. Das Flip-Flop 19 wird wieder zurückgesetzt, und die Kontakte al bis a3 werden in ihre Ruhelage gebracht. Eine erneute Ansteuerung des Flip-Flops 19 ist nur möglich, wenn unmittelbar auf den Vorbereitungspuls ζ 0 der Startpuls χ empfangen wird. Da auch jede Unterbrechung der Fernspeisespannung die Flip-Flops 19 und 20 in ihre Ruhelage schallet, wird eine irrtümliche Schlcifcnschaltung ausgeschlossen.gangQ is a logical one. By switching over the flip-flop 20, a logical one appears at the output of the inverting AND gate 25. This enables the reset input of the flip-flop 19, and this switches to the working position at the end of the start pulse. From the flip-flop 19, the evaluation circuit 18 is driven, the al, al actuates the contacts and α3. If the setting pulse ζ 1 is now sent in preparation for the dissolution of the loop, the output of the delay device 16 changes back to the one state. As long as the setting pulse ζ I is applied, a logic zero appears at the output of the inverting AND gate 21, that is, the logic state at the output de-. AND gate 25 remains unchanged at one. Since a logic zero is present at the ./ input of the flip-flop 20, the next pulse delivered by the regenerator 9 now resets the flip-flop 20 to its idle state. If a logical zero now appears at the end of the setting pulse ζ 1 at the output of the delay device 16, a one appears again at the output of the AND gate 21 and a zero at the output of the AND gate 25. The flip-flop 19 is reset again, and the contacts a1 to a3 are brought into their rest position. A renewed activation of the flip-flop 19 is only possible if the start pulse χ is received immediately after the preparation pulse ζ 0. Since every interruption in the remote supply voltage resounds the flip-flops 19 and 20 to their rest position, an erroneous connection is excluded.
F i g. 4 zeigt ein weiteres Ausführungsbeispiel der Zwischenstelle 8, in der lediglich die Regeneratoren 9 und 13, die Demodulatorschaltung 10 und die Kontakte αϊ, al, α3 dargestellt sind. Der ert,te Regeneralor 9 enthält einen ersten Leitungsentzerrer 33, einen ersten Empfangsverstärker 34, eine erste Regenerierschaltung 35 und einen ersten Impulssendeverstärker 36. Der zweite Regenerator 13 besteht aus einem zweiten Leitungsentzerrer 37, einem zweiten Empfangsverstärker 38, einer zweiten Regenerierschaltung 39 und einem zweiten impulssendeverstärker 40. Während der Arbeitskontakt α 1 in der Zwischenstelle 8 nach der F i g. 3 zwischen dem Ausgang des Regenerators 9 und dem Eingang des Regenera-F i g. 4 shows a further embodiment of the intermediate point 8, in which only the regenerators 9 and 13, the demodulator circuit 10 and the contacts αϊ, al, α3 are shown. The first regenerator 9 contains a first line equalizer 33, a first reception amplifier 34, a first regeneration circuit 35 and a first pulse transmission amplifier 36. The second regenerator 13 consists of a second line equalizer 37, a second reception amplifier 38, a second regeneration circuit 39 and a second pulse transmission amplifier 40. While the normally open contact α 1 in the intermediate point 8 according to FIG. 3 between the output of the regenerator 9 and the input of the regenerator
ao tors 13 angeordnet ist, liegt er hier zwischen dem Eingang des Impulssendeverstärkers 36 und dem Eingang des Empfangsverslärkers 38. Die Demodulatorschaltung 10 ist an den Eingang des Impulssendeverstärkers 36 angeschlossen, während sie beim Ausfüh- ao tors 13 is arranged, it is here between the entrance of the pulse transmit amplifier 36 and the input of the receive amplifier 38. The demodulator circuit 10 is connected to the input of the pulse transmitter amplifier 36, while in the execution
S5 rungsbeispiel nach der F i g. 3 mit dessen Ausgang verbunden ist.S5 approximation example according to the F i g. 3 with its output connected is.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (15)
Gatter* (22) mit dem X-Eingang des zweiten io Bei diesem im Hauptpatent 2004 810 vorgeschla-/K-Flip-Flops (20) verbunden ist, daß die Aus- genen Verfahren und der entsprechenden Einrichtung gänge der Verzögerungseinrichtung (16) und des zur Durchführung dieses Verfahrens besteht die aller-Bandfilters (11) je mit einem Eingang eines dings relativ unwahrscheinliche Möglichkeit, daß dritten invertierenden UND-Gatters (23) verbun- während einer normalen Übertragung durch eine zuden sind, daß der Ausgang des dritten UND^ 15 fällige Simulation des Startpulses irrtümlich alle Re-Gatters (23) über einen Inverter (24) mit dem generatoren in Schleife geschaltet werden und somit /-Eingang des zweiten /K-Flip-Flops (20) ver- der normale Betrieb unterbrochen wird,
bunden ist, daß der Ausgang des ersten UND- Aufgabe der Erfindung ist es, ein Verfahren nachare seen that the output of the delay is sent out at the end of the first device (16) and the Q output of the first control pulse of the loop closure and the interrupt / K-FUp-flops (19) each with an input of one conditions in the first intermediate point are canceled, first inverting AND gate (21) connected ■ in which a fourth pulse pattern as the second test pulse is that the output of the first AND 5 from the checking end office through the loop via the gate (21) and the Q output of the second second intermediate point is sent out and evaluated / X flip-flops (20) each with an input of one, and with the further alternating setting pulses of the second inverting AND gate (22). compare pulse pattern and test pulses sent out are bound to the output of the second AND until all intermediate points are checked. .
Gate * (22) is connected to the X input of the second io In this main patent 2004 810 proposed / K flip-flops (20) is connected that the outcomes method and the corresponding device gears of the delay device (16) and the all-band filter (11) with an input of a thing is a relatively unlikely possibility that a third inverting AND gate (23) connected during a normal transmission through a zuden that the output of the third AND ^ 15 due simulation of the start pulse erroneously all Re-gates (23) via an inverter (24) with which the generators are switched in a loop and thus / -input of the second / K-flip-flop (20) before normal operation is interrupted,
is bound that the output of the first AND object of the invention is to provide a method according to
der Ausgang des ersten Regenerators (9) mit dem Für die praktische Ausführung des erfindungsdynamischen Eingang des zweiten /K-Flip-Flops 30 gemäßen Verfahrens ist vorteilhaft, wenn das Impuls-(20) verbunden ist, daß zwischen dem Q-Ausgang muster des Startpulses eine aufmodulierte erste Nie- und dem Rückstelleingang des zweiten /X-FHp- derfrequenzspannung einer ersten Frequenz und die Flops (20) eine Rückstelleinrichtung (26) vor- Impulsmuster des Vorbereitungspulses und aller Eingesehen ist und daß der Q- und Q~-Ausgang des stellpulse eine aufmodulierte zweite Niederfrequenzersten /K-Flip-Flops (19) mit den Eingängen der 35 spannung der zweiten Frequenz enthalten.
Schaltvorrichtung (18) verbunden sind (F i g. 3). Vorteilhaft ist es dabei, wenn das ImpulsmusterGate with the reset input of the first type described, this object is connected to the invention / X flip-flops (19) that the output is achieved in that immediately before the output of the band filter (11) with the / input and 45 Startpnls from the checking end office a preparatory input of the first JK flip-flop with the third pulse pattern is sent out, flops (19) connected that the K input of and that only after the arrival of the preparatory pulse the first / K flip-flop (19) is grounded so that the start pulse is effective in the intermediate points,
the output of the first regenerator (9) with the For the practical execution of the inventive dynamic input of the second / K flip-flop 30 according to the method is advantageous if the pulse (20) is connected that between the Q output pattern of the start pulse a modulated first low and the reset input of the second / X-FHp- der frequency voltage of a first frequency and the flops (20) a reset device (26) before the pulse pattern of the preparation pulse and all received and that the Q and Q ~ output of the control pulses contain a modulated second low frequency first / K flip-flops (19) with the inputs of the voltage of the second frequency.
Switching device (18) are connected (F i g. 3). It is advantageous if the pulse pattern
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702039183 DE2039183C3 (en) | 1970-08-06 | Method and device for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| JP10691370A JPS5133845B1 (en) | 1969-12-04 | 1970-12-04 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702004810 DE2004810C3 (en) | 1970-02-03 | 1970-02-03 | Method and arrangement for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation |
| DE19702039183 DE2039183C3 (en) | 1970-08-06 | Method and device for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2039183A1 DE2039183A1 (en) | 1972-02-10 |
| DE2039183B2 DE2039183B2 (en) | 1975-02-27 |
| DE2039183C3 true DE2039183C3 (en) | 1976-01-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3226367C2 (en) | Remote feedback testing system | |
| EP0008608B2 (en) | Circuit arrangement for carrying out a loop test for data transmission lines | |
| DE1809913A1 (en) | Method and device for the transmission of information in a data transmission system | |
| DE1437173B2 (en) | CIRCUIT ARRANGEMENT FOR DEMODULATION OF FREQUENCY SWITCHED DIGITAL TEKEGRAPHY SIGNALS | |
| EP0009586B1 (en) | Method for the synchronization of transmitting and receiving devices | |
| DE2004810C3 (en) | Method and arrangement for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| DE2039183C3 (en) | Method and device for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| DE1919958B2 (en) | Arrangement for switching off a defective terminal in a data transmission system | |
| DE2551204B2 (en) | Circuit arrangement for establishing data connections in data switching systems | |
| EP0044556B1 (en) | Method of monitoring repeating regenerators | |
| DE3304300C2 (en) | ||
| DE2603524A1 (en) | SYSTEM FOR TWO-SIDED INFORMATION TRANSFER | |
| DE2039183B2 (en) | Automatic fault location in transmission system regenerators - uses programmed sequence of instructions to regenerators | |
| DE2134783C3 (en) | Method for determining errors in the intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| DE1287190B (en) | Procedure for securing code telegrams against falsification of the start step in telecontrol systems | |
| DE2557214C2 (en) | Procedure for phasing key devices in half-duplex operation without an auxiliary channel | |
| WO1989008359A1 (en) | Process for addressing processing units | |
| DE3028582C2 (en) | Information transmission device in which an interrogation signal is reflected in a frequency-selective manner | |
| EP0410117A2 (en) | Method for the improvement of the security of the signal transmission in track circuits as well as circuit arrangement for the realisation of the method | |
| DE2600676A1 (en) | RECEIVER FOR SIGNAL TRANSMISSION SYSTEMS WORKING WITH FREQUENCY SWITCHING | |
| DE2808937A1 (en) | Communications system with several substations - initiating changeover of active state from one main station to second listening main station | |
| DE2520042C2 (en) | Procedure for testing the functionality of amplifiers in a digital transmission system | |
| AT331902B (en) | REMOTE TRANSMITTER FOR MESSAGES OF DIFFERENT PRIORITIES | |
| DE2735375A1 (en) | Two=way signal transmission system - is tested by back transmission from one station of test material transmitted by other station | |
| DE2020666C3 (en) | Circuit for determining the location and type of error in transmission errors in a serial communication system |