Vorliegende
Erfindung bezieht sich auf eine Halbleitereinrichtung, hergestellt
durch das Bonden eines Halbleiterchips auf ein Trägersubstrat
mit der Kontaktseite nach unten.This
The invention relates to a semiconductor device manufactured
by bonding a semiconductor chip to a carrier substrate
with the contact side down.
15 zeigt
die Vorderansicht einer herkömmlichen
Halbleitereinrichtung. In den Zeichnungen bezeichnet Ziffer 1 ein
Trägersubstrat;
2 bezeichnet einen ersten Halbleiterchip, chip-gebondet mit dem
Trägersubstrat 1; 3 bezeichnet
einen Bond-Draht, der das Trägersubstrat 1 und
den ersten Halbleiterchip 2 elektrisch verbindet; 4 bezeichnet
einen zweiten Halbleiterchip, der mit der Kontaktseite nach unten
mit dem ersten Halbleiterchip 2 gebondet ist; und 5 bezeichnet
eine Mehrzahl von Kontakthöcker,
die vorher auf dem zweiten Halbleiterchip 4 hergestellt
worden sind. All diese Kontakthöcker 5 sind aus
elektrisch leitendem Material wie Lot oder Gold so hergestellt,
dass die Kontakthöcker
von gleicher Höhe und
die Kontakthöcker
mit den Kontaktflächen des
ersten Halbleiterchips 2 leitend verbunden sind. 15 shows the front view of a conventional semiconductor device. In the drawings, numeral 1 a carrier substrate; 2 denotes a first semiconductor chip, chip-bonded to the carrier substrate 1 ; 3 denotes a bonding wire which is the carrier substrate 1 and the first semiconductor chip 2 connects electrically; 4 denotes a second semiconductor chip having the contact side down with the first semiconductor chip 2 is bonded; and 5 denotes a plurality of bumps previously on the second semiconductor chip 4 have been produced. All these contact bumps 5 are made of electrically conductive material such as solder or gold so that the bumps of the same height and the contact bumps with the contact surfaces of the first semiconductor chip 2 are conductively connected.
16A–16G zeigen erläuternde Zeichnungen
des Herstellungsprozess der Kontakthöcker 5. Gemäß 16A wird der äußere Bereich der
Kontaktfläche 6,
hergestellt aus Aluminium oder ähnlichem,
in einem ersten Schritt mit einer Passivierungsschicht 7 überzogen.
Wenn nun die Kontakthöcker 5 hergestellt
werden, wird zuerst, in 16B verdeutlicht,
eine Kontakthöcker-Metallunterlage 8 über die
Kontaktfläche 6 und
die Passivierungsschicht 7 gesputtert. Dann wird, wie in 16C gezeigt, eine Produktionsmaske 9 über die
Kontakthöcker-Metallunterlage 8 positioniert
und eine Aussparung 9A dieser Produktionsmaske über der
Kontaktfläche 6 ausgerichtet.
Darauf hin wird, wie in 16D gezeigt,
die Aussparung 9A mit Lot 10 verfüllt. Danach
wird, gemäß 16E, die Produktionsmaske 9 entfernt
und, wie in 16F zu sehen, die Kontakthöcker-Metallunterlage 8 bis
auf die Teile, die sich unterhalb des Lotes 10 befinden,
mittels Ätzen
beseitigt. Schließlich
wird, wie in 16G gezeigt, das Lot 10 mittels
eines Aufschmelz-(Reflow-)Ofens erhitzt und geschmolzen, so dass
der Kontakthöcker 10A seine
Form erhält. 16A - 16G show explanatory drawings of the production process of the contact bumps 5 , According to 16A becomes the outer area of the contact area 6 made of aluminum or the like, in a first step with a passivation layer 7 overdrawn. If now the contact bumps 5 will be produced first, in 16B illustrates a contact bump metal pad 8th over the contact surface 6 and the passivation layer 7 sputtered. Then, as in 16C shown a production mask 9 over the contact bump metal pad 8th positioned and a recess 9A this production mask over the contact surface 6 aligned. Thereupon, as in 16D shown the recess 9A with lot 10 filled. After that, according to 16E , the production mask 9 removed and, as in 16F to see the contact bump metal underlay 8th except for the parts that are below the solder 10 are removed by etching. Finally, as in 16G shown the lot 10 heated and melted by means of a reflow oven, so that the contact bump 10A gets his shape.
Eine
herkömmliche
Halbleitereinrichtung ist wie oben beschrieben ausgeführt. Sie
besteht im Einzelnen aus: einem einzelnen zweiten Halbleiterchip 4,
ausgestattet mit Kontakthöcker 5 von
gleicher Höhe,
ausschließlich
mit der aktive Seite nach unten auf die Oberseite eines ersten Halbleiterchips 2 gebondet.
Das führt
dazu, dass eine sehr kompakte Verschaltung bei einer herkömmlichen
Halbleitereinrichtung schwierig herzustellen ist. Weiter ist der
erste Halbleiterchip 2 mit dem Trägersubstrat 1 mit
Hilfe eines Bond-Drahtes 3 elektrisch leitend verbunden. Das
führt zu
dem Problem, dass die Reduktion der Verdrahtungs-Kapazität, entstanden
durch das Umlenkung des Bond-Drahtes 3, bei einer Ausführung der
Halbleiterchips 2 und 4 als Hochfrequenzchips, äußerst schwierig
ist.A conventional semiconductor device is configured as described above. It consists in detail of: a single second semiconductor chip 4 , equipped with contact bump 5 of equal height, excluding the active side down on top of a first semiconductor chip 2 bonded. As a result, a very compact interconnection is difficult to produce in a conventional semiconductor device. Next is the first semiconductor chip 2 with the carrier substrate 1 with the help of a bond wire 3 electrically connected. This leads to the problem that the reduction of the wiring capacity, caused by the deflection of the bonding wire 3 in an embodiment of the semiconductor chips 2 and 4 as high-frequency chips, is extremely difficult.
Vorliegende
Erfindung löst
oben genannte Probleme. Gegenstand dieser Erfindung ist eine Halbleitereinrichtung,
in der eine Vielzahl von Halbleiterchips, ohne Bond-Drähte oder
mit reduzierter Anzahl von Bond-Drähten, auf kleinster Fläche, auf
einem Substrat angeordnet werden können, und ein Herstellungsverfahren
für Kontakthöcker auf
einem Halbleiterchip zur Herstellung der Halbleitereinrichtung.This
Invention solves
above problems. The subject of this invention is a semiconductor device,
in a variety of semiconductor chips, without bond wires or
with reduced number of bond wires, in the smallest area, on
a substrate can be arranged, and a manufacturing method
for contact bumps on
a semiconductor chip for manufacturing the semiconductor device.
In
Bezug auf einen ersten Aspekt vorliegender Erfindung, wird eine
Halbleitereinrichtung bereitgestellt, in der ein Halbleiterchip,
der mehrere Kontakthöcker
verschiedener Höhe
aufweist, mit der Kontaktfläche
nach unten mindestens auf ein Trägersubstrat
oder einen anderen Halbleiterchip gebondet ist.In
Referring to a first aspect of the present invention, a
Semiconductor device provided in which a semiconductor chip,
the multiple contact bumps
different height
having, with the contact surface
down to at least one carrier substrate
or another semiconductor chip is bonded.
Somit
kann die elektrische Verbindung zwischen einem Halbleiterchip und
einem Trägersubstrat
bzw. dem Halbleiterchip und einem anderen Halbleiterchip allein
durch die Verwendung von Kontakthöcker hergestellt werden. Folglich
kann ein Halbleiterchip über
einen anderen Halbleiterchip, chip-gebondet mit einem Substrat,
ohne die Benutzung eines Bond-Drahtes chip-gebondet werden. Halbleiterchips
können
ohne dessen Verwendung auf engstem Raum angeordnet und gleichzeitig
kann die Verdrahtungskapazität
reduziert werden. Zusätzlich
ist diese Einbaumethode, da kein einziger Bond-Draht verwendet wird,
gerade bei der Verwendung von als Hochfrequenz-Halbleiterchips ausgebildeten
Halbleiterchips besonders nützlich.Consequently
can the electrical connection between a semiconductor chip and
a carrier substrate
or the semiconductor chip and another semiconductor chip alone
be made by the use of bumps. consequently
can a semiconductor chip over
another semiconductor chip, chip-bonded to a substrate,
chip-bonded without the use of a bond wire. Semiconductor chips
can
arranged in a confined space and at the same time without its use
can the wiring capacity
be reduced. additionally
is this installation method, since not a single bond wire is used,
especially when using as high-frequency semiconductor chips trained
Semiconductor chips especially useful.
Folglich
können,
bezugnehmend auf die vorliegende Erfindung, zwei oder mehrere verschieden hohe
Arten von Kontakthöcker
leicht geformt werden. Zusätzlich
können
herkömmliche
Kontakthöcker
gleicher Höhe
in Kontakthöcker
verschiedener Höhe
umgewandelt werden.consequently
can,
referring to the present invention, two or more different high
Types of contact bumps
be easily shaped. additionally
can
conventional
bumps
same height
in contact bumps
different height
being transformed.
1 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
1 vorliegender Erfindung. 1 shows the front view of the semiconductor device according to an embodiment 1 of the present invention.
2 zeigt
die Draufsicht der Halbleitereinrichtung aus 1. 2 shows the top view of the semiconductor device 1 ,
3 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
2 vorliegender Erfindung. 3 shows the front view of the semiconductor device according to an embodiment 2 of the present invention.
4 zeigt
die Draufsicht der Halbleitereinrichtung aus 3. 4 shows the top view of the semiconductor device 3 ,
5 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
3 vorliegender Erfindung. 5 shows the front view of the semiconductor device according to an embodiment 3 of the present invention.
6 zeigt
die Draufsicht der Halbleitereinrichtung aus 5. 6 shows the top view of the semiconductor device 5 ,
7 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
4 vorliegender Erfindung. 7 shows the front view of the semiconductor device according to an embodiment 4 of the present invention.
8 zeigt
die Draufsicht der Halbleitereinrichtung aus 7. 8th shows the top view of the semiconductor device 7 ,
9 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
5 vorliegender Erfindung. 9 shows the front view of the semiconductor device according to an embodiment 5 of the present invention.
10 zeigt
die Draufsicht der Halbleitereinrichtung aus 9. 10 shows the top view of the semiconductor device 9 ,
11 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform 6
vorliegender Erfindung. 11 shows the front view of the semiconductor device according to an embodiment 6 of the present invention.
12 zeigt
die Draufsicht der Halbleitereinrichtung aus 11. 12 shows the top view of the semiconductor device 11 ,
13 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform 7
vorliegender Erfindung. 13 shows the front view of the semiconductor device according to an embodiment 7 of the present invention.
14 zeigt
eine erläuternde
Schnittzeichnung der Herstellungsmethode von Kontakthöcker auf
einem Halbleiterchip gemäß einer
Ausführungsform
8 vorliegender Erfindung. 14 FIG. 11 is an explanatory sectional view of the production method of bumps on a semiconductor chip according to Embodiment 8 of the present invention. FIG.
15 zeigt
die Vorderansicht Halbleitereinrichtung nach konventioneller Bauweise. 15 shows the front view semiconductor device according to conventional construction.
16 zeigt
eine erläuternde
Schnittzeichnung des Herstellungsverfahrens eines Kontakthöckers auf
einem Halbleiterchip nach konventioneller Verfahrenstechnik. 16 shows an explanatory sectional view of the manufacturing process of a bump on a semiconductor chip according to conventional processing technology.
Eine
Ausführungsform
vorliegender Erfindung wird im folgenden näher beschrieben.A
embodiment
present invention will be described in more detail below.
AUSFÜHRUNGSFORM 1EMBODIMENT 1
1 zeigt
die Vorderansicht einer Halbleiterordnung entsprechend einer Ausführungsform
1 vorliegender Erfindung. 2 zeigt
die Draufsicht der Halbleitereinrichtung aus 1. In den
Zeichnungen bezeichnet Ziffer 11 ein Trägersubstrat oder eine Leiterplatte; 12 bezeichnet
einen ersten Halbleiterchip, chip-gebondet mit der Oberfläche des
Trägersubstrats 11; 13 bezeichnet
einen zweiten Halbleiterchip, der mit der Kontaktseite nach unten
mit dem Trägersubstrat 11 und
dem ersten Halbleiterchip 12 gebondet ist, 14 bezeichnet
eine Mehrzahl hoher Kontakthöcker,
die zuvor auf dem zweiten Halbleiterchip 13 hergestellt
wurden, und 15 bezeichnet eine Mehrzahl niedriger Kontakthöcker, die
zuvor auf dem zweiten Halbleiterchip 13 hergestellt wurden.
In Bezug auf die Grundfläche
ist der zweite Halbleiterchip 13 kleiner als das Trägersubstrat 11 und
der erste Halbleiterchip 12 kleiner als der zweite Halbleiterchip 13. 1 shows the front view of a semiconductor device according to an embodiment 1 of the present invention. 2 shows the top view of the semiconductor device 1 , In the drawings, numeral 11 a carrier substrate or a printed circuit board; 12 denotes a first semiconductor chip, chip-bonded to the surface of the carrier substrate 11 ; 13 denotes a second semiconductor chip having the contact side down with the carrier substrate 11 and the first semiconductor chip 12 is bonded, 14 denotes a plurality of high bumps previously on the second semiconductor chip 13 were produced, and 15 denotes a plurality of low bumps previously on the second semiconductor chip 13 were manufactured. With respect to the footprint is the second semiconductor chip 13 smaller than the carrier substrate 11 and the first semiconductor chip 12 smaller than the second semiconductor chip 13 ,
Das
Herstellungsverfahren der Halbleitereinrichtung gemäss Ausführungsform
1 wird im folgenden beschrieben:
Der zweite Halbleiterchip 13,
auf dem die hohen Kontakthöcker 14 und
die niedrigen Kontakthöcker 15 geformt
wurden, wird vorher vorbereitet. Dann wird der erste Halbleiterchip 12 nahe
des Zentrums mit der Oberfläche
des Trägersubstrats 11 chip-gebondet. Anschließend wird
der zweite Halbleiterchip 13 mit der aktiven Seite nach
unten mit dem Trägersubstrat 11 und
dem ersten Halbleiterchip 12 gebondet, so dass der zweite
Halbleiterchip den ersten Halbleiterchip 12 überdeckt.
Zu diesem Zeitpunkt sind die hohen Kontakthöcker 14 mit den Kon taktflächen des Trägersubstrats 11 und
die niedrigen Kontakthöcker 15 mit
den Kontaktflächen
des ersten Halbleiterchips 12 leitend verbunden.The manufacturing method of the semiconductor device according to Embodiment 1 will be described below.
The second semiconductor chip 13 on which the high bumps 14 and the low contact bumps 15 are prepared beforehand. Then the first semiconductor chip 12 near the center with the surface of the carrier substrate 11 chip bonded. Subsequently, the second semiconductor chip 13 with the active side down with the carrier substrate 11 and the first semiconductor chip 12 bonded, so that the second semiconductor chip, the first semiconductor chip 12 covered. At this time, the high bumps are 14 with the con tact surfaces of the carrier substrate 11 and the low contact bumps 15 with the contact surfaces of the first semiconductor chip 12 conductively connected.
Wie
bereits erwähnt
werden, bei Ausführungsform
1, die hohen Kontakthöcker 14 und
die niedrigen Kontakthöcker 15 auf
dem zweiten Halbleiterchip 13 hergestellt und das Trägersubstrat 11 und die
Halbleiterchips 12 und 13 lediglich durch diese Kontakthöcker 14 und 15 elektrisch
verbunden. Folglich können
die Halbleiterchips 12 und 13 dreidimensional
und äußerst dicht
aneinander, ohne die Verwendung eines Bond-Drahtes, angeordnet werden, wodurch
die Verdrahtungskapazität
reduziert wird. Weil kein Bond-Draht verwendet wird, erhält man besonders
bei der Verwendung von als Hochfrequenz-Halbleiterchips ausgebildeten
Halbleiterchips einen vorteilhaften Effekt.As already mentioned, in Embodiment 1, the high contact bumps 14 and the low contact bumps 15 on the second semiconductor chip 13 prepared and the carrier substrate 11 and the semiconductor chips 12 and 13 only through these contact bumps 14 and 15 electrically connected. Consequently, the semiconductor chips 12 and 13 Three-dimensional and extremely close together, without the use of a bonding wire, are arranged, whereby the wiring capacity is reduced. Because no bond wire is used, an advantageous effect is obtained especially when using semiconductor chips formed as high-frequency semiconductor chips.
AUSFÜHRUNGSFORM 2EMBODIMENT 2
3 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform
2 vorliegender Erfindung. 4 zeigt
die Draufsicht der Halbleitereinrichtung aus 3. In den
Zeichnungen bezeichnet Ziffer 21 ein Trägersubstrat; 22 bezeichnet
einen ersten Halbleiterchip, chip-gebondet mit der Oberseite des
Trägersubstrats 21; 23 bezeichnet
einen zweiten Halbleiterchip, der mit der aktiven Seite nach unten
mit dem Trägersubstrat 21 und dem
ersten Halbleiterchip 22 gebondet ist; 24 bezeichnet
eine Mehrzahl hoher Kontakthöcker,
die zuvor auf dem zweiten Halbleiterchip 13 hergestellt wurden;
und 25 bezeichnet eine Mehrzahl niedriger Kontakthöcker, die
zuvor auf dem zweiten Halbleiterchip 23 hergestellt wurden.
In Bezug auf seine Grundfläche
ist der zweite Halbleiterchip 23 kleiner als das Trägersubstrat 21,
der erste Halbleiterchip 22 ist kleiner als der zweite
Halbleiterchip 23 und ein Teil des ersten Halbleiterchips
ist außerhalb
der Fläche des
zweiten Halbleiterchips 23 angeordnet. 3 shows the front view of the semiconductor device according to an embodiment 2 of the present invention. 4 shows the top view of the semiconductor device 3 , In the drawings, numeral 21 a carrier substrate; 22 denotes a first semiconductor chip, chip-bonded to the top of the carrier substrate 21 ; 23 denotes a second semiconductor chip, with the active side down to the carrier substrate 21 and the first semiconductor chip 22 is bonded; 24 denotes a plurality of high bumps previously on the second semiconductor chip 13 were manufactured; and 25 denotes a plurality of low bumps previously on the second semiconductor chip 23 were manufactured. In terms of his Base is the second semiconductor chip 23 smaller than the carrier substrate 21 , the first semiconductor chip 22 is smaller than the second semiconductor chip 23 and a part of the first semiconductor chip is outside the area of the second semiconductor chip 23 arranged.
Das
Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsform
2 wird im folgenden beschrieben.The
Manufacturing method of the semiconductor device according to the embodiment
2 will be described below.
Der
zweite Halbleiterchip 23, auf dem die hohen Kontakthöcker 24 und
die niedrigen Kontakthöcker 25 hergestellt
wurden, wird zuvor vorbereitet. Dann wird der erste Halbleiterchip 22 mit
dem Trägersubstrats 21,
beispielsweise in einem Eckbereich der Oberfläche des Trägersubstrates 21,
chip-gebondet. Daraufhin wird der zweite Halbleiterchip 23 mit
der aktiven Seite nach unten, mit dem Trägersubstrat 21 und
dem ersten Halbleiterchip 22 gebondet, so dass der zweite
Halbleiterchip einen größeren Teil
des ersten Halbleiterchips 22 bedeckt. Zu diesem Zeitpunkt sind
die hohen Kontakthöcker 24 mit
den Kontaktflächen
des Trägersubstrats 21 und
die niedrigen Kontakthöcker 25 mit
den Kontaktflächen
des ersten Halbleiterchips 22 leitend verbunden.The second semiconductor chip 23 on which the high bumps 24 and the low contact bumps 25 are prepared beforehand. Then the first semiconductor chip 22 with the carrier substrate 21 , For example, in a corner region of the surface of the carrier substrate 21 , chip-bonded. Then, the second semiconductor chip becomes 23 with the active side down, with the carrier substrate 21 and the first semiconductor chip 22 bonded, so that the second semiconductor chip a larger portion of the first semiconductor chip 22 covered. At this time, the high bumps are 24 with the contact surfaces of the carrier substrate 21 and the low contact bumps 25 with the contact surfaces of the first semiconductor chip 22 conductively connected.
Wie
oben erwähnt,
erhält
man bei Ausführungsform
2, weil die hohen Kontakthöcker 24 und die
niedrigen Kontakthöcker 25 auf
dem zweiten Halbleiterchip 23 hergestellt sind und das
Trägersubstrat 21 und
die Halbleiterchips 22 und 23 nur mit Hilfe der
Kontakthöcker 24 und 25 elektrisch
leitend verbunden sind, einen ähnlichen
Effekt wie in Ausführungsform
1. Zusätzlich
können
das Trägersubstrats 21 und
die Halbleiterchips 22 und 23 auf verschiedenste
Weise angeordnet werden, indem man die Position des ersten Halbleiterchips 22 verändert.As mentioned above, in Embodiment 2, because of the high contact bumps 24 and the low contact bumps 25 on the second semiconductor chip 23 are manufactured and the carrier substrate 21 and the semiconductor chips 22 and 23 only with the help of the contact bumps 24 and 25 are electrically connected, a similar effect as in embodiment 1. In addition, the carrier substrate 21 and the semiconductor chips 22 and 23 be arranged in a variety of ways, by the position of the first semiconductor chip 22 changed.
AUSFÜHRUNGSFORM 3EMBODIMENT 3
5 zeigt
eine Vorderansicht der Halbleitereinrichtung entsprechend einer
Ausführungsform 3
vorliegender Erfindung. 6 zeigt eine Draufsicht der
Halbleitereinrichtung aus 5. In den
Zeichnungen bezeichnet Ziffer 31 ein Trägersubstrat; 32 bezeichnet
einen ersten Halbleiterchip chip-gebondet mit der Oberfläche des
Trägersubstrats 31; 33 bezeichnet
einen zweiten Halbleiterchip, chip-gebondet mit der Oberfläche des
Trägersubstrats 31,
neben dem ersten Halbleiterchip 32; 34 bezeichnet
einen dritten Halbleiterchip, der mit der aktiven Seite nach unten
mit dem ersten Halbleiterchip 32 und dem zweiten Halbleiterchip 33 gebondet
ist; 35 bezeichnet eine Mehrzahl hoher Kontakthöcker, die
zuvor auf dem dritten Halbleiterchip 34 hergestellt wurden;
und 36 bezeichnet eine Mehrzahl niedriger Kontakthöcker, die
zuvor auf dem dritten Halbleiterchip 34 hergestellt wurden.
Die Grundfläche
des dritten Halbleiterchips 34 ist kleiner als die des
Trägersubstrats 31. Außerdem sind
der erste Halbleiterchip 32 und der zweite Halbleiterchip 33 gleich
groß und
innerhalb der Fläche
des dritten Halbleiterchips 34 angeordnet. 5 shows a front view of the semiconductor device according to an embodiment 3 of the present invention. 6 shows a plan view of the semiconductor device 5 , In the drawings, numeral 31 a carrier substrate; 32 denotes a first semiconductor chip chip-bonded to the surface of the carrier substrate 31 ; 33 denotes a second semiconductor chip, chip-bonded to the surface of the carrier substrate 31 , next to the first semiconductor chip 32 ; 34 denotes a third semiconductor chip having the active side down with the first semiconductor chip 32 and the second semiconductor chip 33 is bonded; 35 denotes a plurality of high bumps previously on the third semiconductor chip 34 were manufactured; and 36 denotes a plurality of low bumps previously on the third semiconductor chip 34 were manufactured. The base of the third semiconductor chip 34 is smaller than that of the carrier substrate 31 , In addition, the first semiconductor chip 32 and the second semiconductor chip 33 equal in size and within the area of the third semiconductor chip 34 arranged.
Das
Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsform
3 wird im folgenden beschrieben.The
Manufacturing method of the semiconductor device according to the embodiment
3 will be described below.
Der
zweite Halbleiterchip 34, auf dem zuvor die hohen Kontakthöcker 35 und
die niedrigen Kontakthöcker 36 hergestellt
wurden, wird zuerst vorbereitet. Dann wird der erste Halbleiterchip 32 und
der zweite Halbleiterchip 33 mit der Oberfläche des
Trägersubstrats 31 chip-gebondet.
Anschließend
wird der dritte Halbleiterchip 34 mit der aktiven Seite
nach unten mit dem Trägersubstrat 31,
dem ersten Halbleiterchip 32 und dem zweiten Halbleiterchip 33 gebondet,
so dass der dritte Halbleiterchip 34 den ersten Halbleiterchip 32 und
den zweiten Halbleiterchip 33 überdeckt. Zu diesem Zeitpunkt
sind die hohen Kontakthöcker 35 mit
den Kontaktflächen
des Trägersubstrats 31 und
die niedrigen Kontakthöcker 36 mit
den Kontaktflächen
des ersten Halbleiterchips 32 und des zweiten Halbleiterchips 33 leitend
verbunden.The second semiconductor chip 34 , on the previously the high contact bumps 35 and the low contact bumps 36 are prepared first. Then the first semiconductor chip 32 and the second semiconductor chip 33 with the surface of the carrier substrate 31 chip bonded. Subsequently, the third semiconductor chip 34 with the active side down with the carrier substrate 31 , the first semiconductor chip 32 and the second semiconductor chip 33 bonded, leaving the third semiconductor chip 34 the first semiconductor chip 32 and the second semiconductor chip 33 covered. At this time, the high bumps are 35 with the contact surfaces of the carrier substrate 31 and the low contact bumps 36 with the contact surfaces of the first semiconductor chip 32 and the second semiconductor chip 33 conductively connected.
Wie
oben erwähnt
erhält
man bei Ausführungsform
3, weil die hohen Kontakthöcker 35 und die
niedrigen Kontakthöcker 36 zuvor
auf dem dritten Halbleiterchip 34 hergestellt und das Trägersubstrat 31 und
die Halbleiterchips 32–34 allein
mit Hilfe dieser Kontakthöcker 35 und 36 miteinander
elektrisch leitend verbunden sind, einen ähnlichen Effekt wie in Ausführungsform
1.As mentioned above, in Embodiment 3, because of the high contact bumps 35 and the low contact bumps 36 previously on the third semiconductor chip 34 prepared and the carrier substrate 31 and the semiconductor chips 32 - 34 solely with the help of these contact bumps 35 and 36 are electrically connected to one another, a similar effect as in embodiment 1.
AUSFÜHRUNGSFORM 4EMBODIMENT 4
7 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend Ausführungsform
4 vorliegender Erfindung. 8 zeigt
die Draufsicht der Halbleitereinrichtung aus 7. In den
Zeichnungen bezeichnet Ziffer 41 ein Trägersubstrat; 42 bezeichnet
einen ersten Halbleiterchip, der mit der Oberfläche des Trägersubstrats 41, beispielsweise
mit einem Eckbereich des Trägersubstrates,
chip-gebondet ist; 44 bezeichnet einen dritten Halbleiterchip,
der mit der aktiven Fläche
nach unten, mit dem Trägersubstrat 41,
dem ersten Halbleiterchip 42 und dem zweiten Halbleiterchip 43 gebondet
ist; 45 bezeichnet eine Mehrzahl von hohen Kontakthöcker, die
zuvor auf dem dritten Halbleiterchip 44 hergestellt wurden; und 46 bezeichnet
eine Mehrzahl von niedrigen Kontakthöcker, die zuvor auf dem dritten
Halbleiterchip 44 hergestellt wurden. In Bezug auf seine
Grundfläche
ist der dritte Halbleiterchip 44 kleiner als das Trägersubstrat 41,
der erste Halbleiterchip 42 und der zweite Halbleiterchip 43 sind
kleiner als der dritte Halbleiterchip 44; und ein Teil
des ersten Halbleiterchips und ein Teil des zweiten Halbleiterchips
sind außerhalb
der Fläche
des dritten Halbleiterchips 44 angeordnet. 7 shows the front view of the semiconductor device according to Embodiment 4 of the present invention. 8th shows the top view of the semiconductor device 7 , In the drawings, numeral 41 a carrier substrate; 42 denotes a first semiconductor chip which is connected to the surface of the carrier substrate 41 , for example, with a corner region of the carrier substrate, is chip-bonded; 44 denotes a third semiconductor chip, with the active surface down, with the carrier substrate 41 , the first semiconductor chip 42 and the second semiconductor chip 43 is bonded; 45 denotes a plurality of high bumps previously on the third semiconductor chip 44 were manufactured; and 46 denotes a plurality of low bumps previously on the third semiconductor chip 44 were manufactured. In terms of its footprint is the third semiconductor chip 44 smaller than the carrier substrate 41 , the first semiconductor chip 42 and the second semiconductor chip 43 are smaller than the third semiconductor chip 44 ; and a part of the first semiconductor chip and a part of the second semiconductor chip are outside the area of the third semiconductor chip 44 arranged.
Das
Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsform
4 wird im folgenden beschrieben.The
Manufacturing method of the semiconductor device according to the embodiment
4 will be described below.
Der
dritte Halbleiterchip 44, auf dem zuvor die hohen Kontakthöcker 45 und
die niedrigen Kontakthöcker 46 hergestellt
wurden, wird zuerst vorbereitet. Dann wird der erste Halbleiterchip 42 und
der zweite Halbleiterchip 43 mit der Oberfläche des
Trägersubstrats 41 chip-gebondet.
Anschließend
wird der dritter Halbleiterchip 44 mit der aktiven Seite
nach unten mit dem Trägersubstrat 41,
dem ersten Halbleiterchip 42 und dem zweiten Halbleiterchip 43 gebondet,
so dass der dritte Halbleiterchip einen Teil des ersten Halbleiterchips 42 und
einen Teil des zweiten Halbleiterchips 43 überdeckt.
Zu diesem Zeitpunkt sind die hohen Kontakthöcker 45 mit den Kontaktflächen des
Trägersubstrats 41 und
die niedrigen Kontakthöcker 46 mit
den Kontaktflächen
des ersten Halbleiterchips 42 und des zweiten Halbleiterchips 43 leitend
verbunden.The third semiconductor chip 44 , on the previously the high contact bumps 45 and the low contact bumps 46 are prepared first. Then the first semiconductor chip 42 and the second semiconductor chip 43 with the surface of the carrier substrate 41 chip bonded. Subsequently, the third semiconductor chip 44 with the active side down with the carrier substrate 41 , the first semiconductor chip 42 and the second semiconductor chip 43 bonded so that the third semiconductor chip forms part of the first semiconductor chip 42 and a part of the second semiconductor chip 43 covered. At this time, the high bumps are 45 with the contact surfaces of the carrier substrate 41 and the low contact bumps 46 with the contact surfaces of the first semiconductor chip 42 and the second semiconductor chip 43 conductively connected.
Wie
oben erwähnt
erhält
man bei Ausführungsform
4, weil die hohen Kontakthöcker 45 und die
niedrigen Kontakthöcker 46 zuvor
auf dem dritten Halbleiterchip 44 hergestellt worden sind
und das Trägersubstrat 41 und
die Halbleiterchips 42-44 lediglich
mit Hilfe dieser Kontakthöcker 45 und 46 elektrisch
leitend verbunden sind, einen ähnlichen
Effekt wie in Ausführungsform
3. Außerdem
ergibt sich eine Vielzahl von Anordnungsmöglichkeiten des Trägersubstrats 41 und
der Halblei terchips 42–44,
indem man die Position des ersten Halbleiterchips 42 und die
des zweiten Halbleiterchips 43 verändert.As mentioned above, in Embodiment 4, because of the high contact bumps 45 and the low contact bumps 46 previously on the third semiconductor chip 44 and the carrier substrate 41 and the semiconductor chips 42 - 44 only with the help of these contact bumps 45 and 46 are electrically connected, a similar effect as in embodiment 3. In addition, there are a variety of possible arrangements of the carrier substrate 41 and the semicon terchips 42 - 44 by taking the position of the first semiconductor chip 42 and the second semiconductor chip 43 changed.
AUSFÜHRUNGSFORM 5EMBODIMENT 5
9 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend Ausführungsform
5 vorliegender Erfindung. 10 zeigt
die Draufsicht der Halbleitereinrichtung aus 9. In den
Zeichnungen bezeichnet Ziffer 51 ein Trägersubstrat; 52 einen
ersten Halbleiterchip, chip-gebondet mit der Oberfläche des
Trägersubstrats 51; 53 bezeichnet
einen zweiten Halbleiterchip, der mit der aktiven Seite nach unten mit
dem Trägersubstrat 51 und
dem ersten Halbleiterchip 52 gebondet ist; 54 bezeichnet
einen dritten Halbleiterchip, der zuvor mit dem zweiten Halbleiterchip 53 chip-gebondet
wurde; 55 bezeichnet eine Mehrzahl hoher Kontakthöcker, die
zuvor auf dem ersten Halbleiterchip 52 hergestellt wurden; 56 bezeichnet
eine Mehrzahl niedriger Kontakthöcker,
die zuvor auf dem ersten Halbleiterchip 52 hergestellt wurden; 57 bezeichnet
eine Mehrzahl hoher Kontakthöcker,
die zuvor auf dem zweiten Halbleiterchip 53 hergestellt
wurden; und 58 bezeichnet eine Mehrzahl niedriger Kontakthöcker, die
zuvor auf dem zweiten Halbleiterchip 53 hergestellt worden
sind. Darüber
hinaus ist, in Bezug auf die Grundfläche, der zweite Halbleiterchip 53 kleiner
als das Trägersubstrat 51, der
erste Halbleiterchip 52 kleiner als der zweite Halbleiterchip 53,
und der dritte Halbleiterchip 54 kleiner als der erste
Halbleiterchip 52. 9 shows the front view of the semiconductor device according to embodiment 5 of the present invention. 10 shows the top view of the semiconductor device 9 , In the drawings, numeral 51 a carrier substrate; 52 a first semiconductor chip, chip-bonded to the surface of the carrier substrate 51 ; 53 denotes a second semiconductor chip, with the active side down to the carrier substrate 51 and the first semiconductor chip 52 is bonded; 54 denotes a third semiconductor chip previously connected to the second semiconductor chip 53 chip-bonded was; 55 denotes a plurality of high bumps previously on the first semiconductor chip 52 were manufactured; 56 denotes a plurality of low bumps previously on the first semiconductor chip 52 were manufactured; 57 denotes a plurality of high bumps previously on the second semiconductor chip 53 were manufactured; and 58 denotes a plurality of low bumps previously on the second semiconductor chip 53 have been produced. In addition, with respect to the footprint, the second semiconductor chip 53 smaller than the carrier substrate 51 , the first semiconductor chip 52 smaller than the second semiconductor chip 53 , and the third semiconductor chip 54 smaller than the first semiconductor chip 52 ,
Das
Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsform
5 wird im folgenden beschrieben.The
Manufacturing method of the semiconductor device according to the embodiment
5 will be described below.
Der
erste Halbleiterchip 52, auf dem zuvor die hohen Kontakthöcker 55 und
die niedrigen Kontakthöcker 56 hergestellt
worden sind, wird zuerst vorbereitet. Danach wird der zweite Halbleiterchip 53,
der mit dem der dritten Halbleiterchip 54 chip-gebondet
ist und auf dem zuvor die hohen Kontakthöcker 57 und die niedrigen
Kontakthöcker 58 hergestellt
wurden, vorbereitet. Dann wird der erste Halbleiterchip 52 mit
der Oberfläche
des Trägersubstrat 51 im
Bereich des Zentrums der Oberfläche
chip-gebondet. Anschließend
wird der zweite Halbleiterchip 53 mit der aktiven Seite
nach unten mit dem Trägersubstrat 51 und
dem ersten Halbleiterchip 52 gebondet, so dass der zweite
Halbleiterchip den ersten Halbleiterchip 52 überdeckt.
Zu diesem Zeitpunkt sind die hohen Kontakthöcker 55 des ersten
Halbleiterchips 52 und die niedrigen Kontakthöcker 58 des zweiten
Halbleiterchips 53 miteinander leitend verbunden; die niedrigen
Kontakthöcker 56 des
ersten Halbleiterchips 52 sind mit den Kontaktflächen des dritten
Halbleiterchips 54 elektrisch leitend verbunden; und die
hohen Kontakthöcker 57 des
zweiten Halbleiterchips 53 sind mit den Kontaktflächen des Trägersubstrats 51 elektrisch
leitend verbunden.The first semiconductor chip 52 , on the previously the high contact bumps 55 and the low contact bumps 56 are prepared first. Thereafter, the second semiconductor chip 53 that with the third semiconductor chip 54 chip-bonded and on the previously the high contact bumps 57 and the low contact bumps 58 prepared, prepared. Then the first semiconductor chip 52 with the surface of the carrier substrate 51 Chip-bonded in the area of the center of the surface. Subsequently, the second semiconductor chip 53 with the active side down with the carrier substrate 51 and the first semiconductor chip 52 bonded, so that the second semiconductor chip, the first semiconductor chip 52 covered. At this time, the high bumps are 55 of the first semiconductor chip 52 and the low contact bumps 58 of the second semiconductor chip 53 connected to each other conductively; the low contact bumps 56 of the first semiconductor chip 52 are with the contact surfaces of the third semiconductor chip 54 electrically connected; and the high bumps 57 of the second semiconductor chip 53 are with the contact surfaces of the carrier substrate 51 electrically connected.
Wie
oben erwähnt
sind bei Ausführungsform 5
die hohen Kontakthöcker 55 und
die niedrigen Kontakthöcker 56 auf
dem ersten Halbleiterchip 52 hergestellt; die hohen Kontakthöcker 57 und
die niedrigen Kontakthöcker 58 sind
auf dem zweiten Halbleiterchip 53 hergestellt; und das
Trägersubstrat 51 und die
Halbleiterchips 52–54 sind
allein mit Hilfe dieser Kontakthöcker 55–58 elektrisch
leitend verbunden. Aus diesem Grund ist eine dichtere und flexiblere
Bestückung
im Vergleich zu der Bestückung
gemäß der Ausführungsformen
1–4 möglich. Darüber hinaus
erhält
man, in Bezug auf die anderen Eigenschaften, den gleichen Effekt
wie bei Ausführungsform
3.As mentioned above, in Embodiment 5, the high bumps are 55 and the low contact bumps 56 on the first semiconductor chip 52 produced; the high contact bumps 57 and the low contact bumps 58 are on the second semiconductor chip 53 produced; and the carrier substrate 51 and the semiconductor chips 52 - 54 are alone with the help of these contact bumps 55 - 58 electrically connected. For this reason, a denser and more flexible mounting is possible as compared with the mounting according to the embodiments 1-4. Moreover, with respect to the other properties, the same effect as in Embodiment 3 is obtained.
AUSFÜHRUNGSFORM 6EMBODIMENT 6
11 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend einer Ausführungsform 6 vorliegender
Erfindung. 12 zeigt die Draufsicht der
Halbleitereinrichtung aus 11. In
den Zeichnungen bezeichnet Ziffer 61 ein Trägersubstrat; 62 einen
ersten Halbleiterchip, chip-gebondet mit der Oberfläche des
Trägersubstrats 61; 63 bezeichnet
einen zweiten Halbleiterchip, der mit der aktiven Seite nach unten
mit der Oberfläche
des Trägersubstrats 61 und
dem ersten Halbleiterchips 62 gebondet ist; 64 bezeichnet
einen dritten Halbleiterchip, der zuvor mit dem zweiten Halbleiterchip 63 chip-gebondet wurde; 65 bezeichnet
einen vierten Halbleiterchip, der zuvor mit dem zweiten Halbleiterchip 63 chip-gebondet wurde; 66 bezeichnet
eine Mehrzahl hoher Kontakthöcker,
die zuvor auf dem ersten Halbleiterchip 62 hergestellt
wurden; 67 bezeichnet eine Mehr zahl niedriger Kontakthöcker, die
zuvor auf dem ersten Halbleiterchip 62 hergestellt wurden; 68 bezeichnet
eine Mehrzahl hoher Kontakthöcker,
die zuvor auf dem zweiten Halbleiterchip 63 hergestellt
wurden; und 69 bezeichnet eine Mehrzahl niedriger Kontakthöcker, die
zuvor auf dem zweiten Halbleiterchip 63 hergestellt wurden.
Darüber
hinaus, in Bezug auf ihre Grundfläche, entsprechen die Halbleiterchips
in Ausführungsform
6 den Halbleiterchips in Ausführungsform
5, außer
dass in Ausführungsform
6 der dritte Halbleiterchip 64 und der vierte Halbleiterchip 65 anstelle
des in Ausführungsform
5 verwendeten dritten Halbleiterchips 54 verwendet werden. 11 shows the front view of the semiconductor device according to an embodiment 6 present invention. 12 shows the top view of the semiconductor device 11 , In the drawings, numeral 61 a carrier substrate; 62 a first semiconductor chip, chip-bonded to the surface of the carrier substrate 61 ; 63 denotes a second semiconductor chip, with the active side down to the surface of the carrier substrate 61 and the first semiconductor chip 62 is bonded; 64 denotes a third semiconductor chip previously with the second semiconductor chip 63 chip-bonded was; 65 denotes a fourth semiconductor chip previously connected to the second semiconductor chip 63 chip-bonded was; 66 denotes a plurality of high bumps previously on the first semiconductor chip 62 were manufactured; 67 denotes a multiple number of low bumps previously on the first semiconductor chip 62 were manufactured; 68 denotes a plurality of high bumps previously on the second semiconductor chip 63 were manufactured; and 69 denotes a plurality of low bumps previously on the second semiconductor chip 63 were manufactured. Moreover, in Embodiment 6, the semiconductor chips in Embodiment 6 correspond to the semiconductor chips in Embodiment 5 except that, in Embodiment 6, the third semiconductor chip 64 and the fourth semiconductor chip 65 instead of the third semiconductor chip used in Embodiment 5 54 be used.
Der
Herstellungsvorgang der Halbleitereinrichtung gemäß Ausführungsform
6 wird im folgenden beschrieben.Of the
Manufacturing process of the semiconductor device according to the embodiment
6 will be described below.
Der
erste Halbleiterchip 62, auf dem zuvor die hohen Kontakthöcker 66 und
die niedrigen Kontakthöcker 67 hergestellt
worden sind, wird zuerst vorbereitet. Der zweite Halbleiterchip 63,
mit dem der dritte Halbleiterchip 64 und der vierte Halbleiterchip 65 chip-gebondet
sind und auf dem zuvor die hohen Kontakthöcker 68 und die niedrigen
Kontakthöcker 69 hergestellt
wurden, wird als nächstes
vorbereitet. Dann wird der erste Halbleiterchip 62 mit
der Oberfläche
des Trägersubstrats 61 im
Bereich des Zentrums chip-gebondet. Anschließend wird der zweite Halbleiterchip 63 mit
der aktiven Seite nach unten mit dem Trägersubstrat 61 und
dem ersten Halbleiterchip 62 gebondet, so dass der zweite
Halbleiterchip den ersten Halbleiterchip 62 überdeckt.
Zu diesem Zeitpunkt sind die Kontakthöcker 66–69 auf
dieselbe Weise leitend verbunden wie die Kontakthöcker 55–58 in
Ausführungsform
5.The first semiconductor chip 62 , on the previously the high contact bumps 66 and the low contact bumps 67 are prepared first. The second semiconductor chip 63 to which the third semiconductor chip 64 and the fourth semiconductor chip 65 chip-bonded and on the previously the high contact bumps 68 and the low contact bumps 69 are prepared is prepared next. Then the first semiconductor chip 62 with the surface of the carrier substrate 61 Chip-bonded in the area of the center. Subsequently, the second semiconductor chip 63 with the active side down with the carrier substrate 61 and the first semiconductor chip 62 bonded, so that the second semiconductor chip, the first semiconductor chip 62 covered. At this time, the contact bumps 66 - 69 conductively connected in the same way as the contact bumps 55 - 58 in embodiment 5.
Wie
oben erwähnt
werden bei Ausführungsform
6 die hohen Kontakthöcker 66 und
die niedrigen Kontakthöcker 67 auf
dem ersten Halbleiterchip 62 hergestellt; die hohen Kontakthöcker 68 und
die niedrigen Kontakthöcker 69 werden
auf dem zweiten Halbleiterchip 63 hergestellt; und das
Trägersubstrat 61 und
die Halbleiterchips 62–65 lediglich
mit Hilfe dieser Kontakthöcker 66–69 elektrisch
leitend verbunden. Aus diesem Grund erhält man einen ähnlichen
Effekt wie in Ausführungsform
5.As mentioned above, in Embodiment 6, the high contact bumps 66 and the low contact bumps 67 on the first semiconductor chip 62 produced; the high contact bumps 68 and the low contact bumps 69 be on the second semiconductor chip 63 produced; and the carrier substrate 61 and the semiconductor chips 62 - 65 only with the help of these contact bumps 66 - 69 electrically connected. For this reason, a similar effect is obtained as in Embodiment 5.
AUSFÜHRUNGSFORM 7EMBODIMENT 7
13 zeigt
die Vorderansicht der Halbleitereinrichtung entsprechend Ausführungsform
7 vorliegender Erfindung. In den Zeichnungen bezeichnet Ziffer 71 ein
Trägersubstrat; 72 einen
ersten Halbleiterchip, chip-gebondet mit der Oberseite des Trägersubstrats 71; 73 bezeichnet
einen zweiten Halbleiterchip chip-gebondet mit der Oberfläche des
ersten Halbleiterchips 72; 74 bezeichnet einen
dritten Halbleiterchip, der mit der aktiven Seite nach unten mit dem
ersten Halbleiterchip 72 und dem zweiten Halbleiterchip 73 gebondet
ist; 75 bezeichnet eine Mehrzahl hoher Kontakthöcker, die
zuvor auf dem dritten Halbleiterchip 74 hergestellt wurden; 76 bezeichnet eine
Mehrzahl niedriger Kontakthöcker,
die zuvor auf dem dritten Halbleiterchip 74 hergestellt
wurden; und 77 bezeichnet einen Bond-Draht, der die Kontaktfläche des
Trägersubstrats 71 und
die Kontaktfläche des
ersten Halbleiterchips 72 leitend verbindet. Darüber hinaus,
in Bezug auf ihre Grundfläche,
ist der erste Halbleiterchip 72 kleiner als das Trägersubstrat 71;
der dritte Halbleiterchip 74 kleiner als der erste Halbleiterchip 72;
und der zweite Halbleiterchip 73 kleiner als der dritte
Halbleiterchip 74. 13 shows the front view of the semiconductor device according to embodiment 7 of the present invention. In the drawings, numeral 71 a carrier substrate; 72 a first semiconductor chip, chip-bonded to the top of the carrier substrate 71 ; 73 denotes a second semiconductor chip chip-bonded to the surface of the first semiconductor chip 72 ; 74 denotes a third semiconductor chip having the active side down with the first semiconductor chip 72 and the second semiconductor chip 73 is bonded; 75 denotes a plurality of high bumps previously on the third semiconductor chip 74 were manufactured; 76 denotes a plurality of low bumps previously on the third semiconductor chip 74 were manufactured; and 77 denotes a bonding wire, which is the contact surface of the carrier substrate 71 and the contact surface of the first semiconductor chip 72 conductively connects. In addition, in terms of their footprint, is the first semiconductor chip 72 smaller than the carrier substrate 71 ; the third semiconductor chip 74 smaller than the first semiconductor chip 72 ; and the second semiconductor chip 73 smaller than the third semiconductor chip 74 ,
Das
Herstellungsverfahren der Halbleitereinrichtung gemäß Ausführungsform
7 wird im folgenden beschrieben.The
Manufacturing method of the semiconductor device according to the embodiment
7 will be described below.
Der
dritte Halbleiterchip 74, auf dem zuvor die hohen Kontakthöcker 75 und
die niedrigen Kontakthöcker 76 hergestellt
worden sind, wird zuerst vorbereitet. Dann wird der erste Halbleiterchip 72 mit der
Oberfläche
des Trägersubstrats 71,
im Bereich des Zentrums der Oberfläche, chip-gebondet. Anschließend wird
der zweite Halbleiterchip 73 mit der Oberfläche des
ersten Halbleiterchips 72, im Bereich des Zentrums der
Oberfläche,
chip-gebondet. Darüber
hinaus wird der dritte Halbleiterchip 74 mit der aktiven
Seite nach unten mit dem ersten Halbleiterchip 72 und dem
zweiten Halbleiterchip 73 gebondet. Zu diesem Zeitpunkt
sind die hohen Kontakthöcker 75 mit
den Kontaktflächen
des ersten Halbleiterchips 72 und die niedrigen Kontakthöcker 76 mit
den Kontaktflächen
des zweiten Halbleiterchips 73 leitend verbunden. Die Kontaktflächen des
Trägersubstrats 71 und
die Kontaktflächen
des ersten Halbleiterchips 72 sind mit Hilfe der Bond-Drähte 77 leitend
verbunden.The third semiconductor chip 74 , on the previously the high contact bumps 75 and the low contact bumps 76 are prepared first. Then the first semiconductor chip 72 with the surface of the carrier substrate 71 , in the area of the center of the surface, chip-bonded. Subsequently, the second semiconductor chip 73 with the surface of the first semiconductor chip 72 , in the area of the center of the surface, chip-bonded. In addition, the third semiconductor chip 74 with the active side down with the first semiconductor chip 72 and the second semiconductor chip 73 bonded. At this time, the high bumps are 75 with the contact surfaces of the first semiconductor chip 72 and the low contact bumps 76 with the contact surfaces of the second semiconductor chip 73 conductively connected. The contact surfaces of the carrier substrate 71 and the contact surfaces of the first semiconductor chip 72 are using the bond wires 77 conductively connected.
Wie
oben erwähnt
werden bei Ausführungsform
7 die hohen Kontakthöcker 75 und
die niedrigen Kontakthöcker 76 auf
dem dritten Halbleiterchip 74 hergestellt und die Halbleiterchips 72–74 lediglich
mit Hilfe der Kontakthöcker 75 und 76 miteinander
elektrisch leitend verbunden. Aus diesem Grund kann die Anzahl von
Bond-Drähten 77 im
Vergleich zu deren Anzahl bei herkömmlichen Halbleitern reduziert
werden. Außerdem
erhält
man fast denselben Effekt wie in Ausführungsform 5.As mentioned above, in Embodiment 7, the high contact bumps 75 and the low contact bumps 76 on the third semiconductor chip 74 manufactured and the semiconductor chips 72 - 74 only with the help of the contact bumps 75 and 76 electrically connected to each other. Because of this, the number of bond wires can be 77 be reduced compared to their number in conventional semiconductors. In addition, almost the same effect as in Embodiment 5 is obtained.
AUSFÜHRUNGSFORM 8EMBODIMENT 8
Die
Zeichnungen 14A–14I
sind erläuternde Darstellungen
zum Herstellungsprozess von Kontakthöckern auf einem Halbleiterchip
bei Ausführungsform
8 der vorliegenden Erfindung. Die Kontakthöcker 14, 15, 24, 25, 35, 36, 45, 46, 55–58, 66–69, 75 und 76 in
oben erwähnten
Ausführungsformen
1 bis 7 werden durch dieses Verfahren hergestellt. Wie in 14A gezeigt wird der äußere Teil der Kontaktfläche 81,
hergestellt aus Aluminium oder ähnlichem,
in einem Anfangsschritt der Waferbearbeitung, mit einem Passivierungsfilm 82 überzogen.The drawings 14A-14I are explanatory diagrams of the manufacturing process of bumps on a semiconductor chip in the embodiment Form 8 of the present invention. The contact bumps 14 . 15 . 24 . 25 . 35 . 36 . 45 . 46 . 55 - 58 . 66 - 69 . 75 and 76 In above-mentioned embodiments 1 to 7 are produced by this method. As in 14A the outer part of the contact surface is shown 81 made of aluminum or the like in an initial step of wafer processing, with a passivation film 82 overdrawn.
Zuerst
wird, gemäß 14B, eine Kontakthöcker-Metallunterlage 83 über die
Kontaktfläche 81 und
den Passivierungsfilm 82 gesputtert. Anschließend wird,
wie in 14C gezeigt, die erste Produktionsmaske 85 so
auf der Kontakthöcker-Metallunterlage 83 angeordnet,
dass deren Aussparungen 84 sich über den Kontaktflächen 81 befinden.
Dann wird, wie in 14D gezeigt, mit Hilfe galvanischer
oder ähnlicher
Verfahren Lot 86 in diejenigen Aussparungen 84 verfüllt, wo
die Kontakthöcker
hergestellt werden sollen. Es kann auch anderes elektrisch leitfähiges Material,
wie beispielsweise Gold, anstelle von Lot 86 verwendet
werden.First, according to 14B , a contact bump metal underlay 83 over the contact surface 81 and the passivation film 82 sputtered. Subsequently, as in 14C shown the first production mask 85 so on the contact bump metal pad 83 arranged that their recesses 84 over the contact surfaces 81 are located. Then, as in 14D shown, using galvanic or similar methods solder 86 in those recesses 84 filled where the bumps are to be made. It can also be other electrically conductive material, such as gold, instead of solder 86 be used.
Schließlich wird,
wie in 14E gezeigt, die zweite Produktionsmaske 88 über der
ersten Produktionsmaske 85 angeordnet, so dass deren Aussparungen 87 sich über dem
Lot 86 befinden, die erhöht werden sollen. Wie in 14F verdeutlicht, wird das Lot 86 in
die Aussparungen 87 der zweiten Produktionsmaske 88 auf
die selbe oben beschriebene Weise eingefüllt.Finally, as in 14E shown the second production mask 88 over the first production mask 85 arranged so that their recesses 87 over the lot 86 are to be increased. As in 14F clarifies, the lot becomes 86 in the recesses 87 the second production mask 88 filled in the same way as described above.
Dann
werden, wie in 14G gezeigt, die erste Produktionsmaske 85 und
die zweite Produktionsmaske 88 entfernt. Darüber hinaus
wird, wie in 14H gezeigt, die Kontakthöcker-Metallunterlage 83 bis
auf den Bereich, der sich unter dem Lot 86 befindet, durch Ätzen entfernt.
Schließlich,
wie in 141 gezeigt, wird das Lot 86 mit
Hilfe eines Aufschmelz-(Reflow-)Ofens erhitzt und geschmolzen, so dass
sich die niedrigen Kontakthöcker 86A und
die hohen Kontakthöcker 86B formen.Then, as in 14G shown the first production mask 85 and the second production mask 88 away. In addition, as in 14H shown the contact bump metal underlay 83 except for the area that is under the lot 86 is removed by etching. Finally, as in 141 shown, the lot becomes 86 heated and melted by means of a reflow oven, so that the low bumps 86A and the high bumps 86B to shape.
Anstelle
der Verwendung der ersten Produktionsmaske 85 mit deren
Aussparung 84 und der zweiten Produktionsmaske 88 mit
deren Aussparung 87 kann man die beiden Aussparungen 84 und 87 auch
mit Hilfe der Fotolithografie einschließlich der Schritte Fotolack
auftragen, Fotomaske positionieren, Fotolack belichten, Fotolack
entwickeln, Fotolack ätzen
und Fotolack entfernen, herstellen. Darüber hinaus ist es unnötig darauf
hinzuweisen, dass auch ein hoher Kontakthöcker hergestellt werden kann,
indem man diese Schritte wiederholt.Instead of using the first production mask 85 with their recess 84 and the second production mask 88 with their recess 87 you can see the two recesses 84 and 87 also apply photoresist using photolithography including steps, position photomask, expose photoresist, develop photoresist, etch photoresist and remove photoresist. In addition, it is needless to say that a high bump can also be made by repeating these steps.
Wie
oben erwähnt
können
bei Ausführungsform
8 zwei oder mehr verschieden hohe Arten von Kontakthöcker hergestellt
werden indem man gleichartiges Lot 86 auf das vorher geformte
Lot 86 schichtet. Folglich können herkömmliche Kontakthöcker gleicher
Höhe, hergestellt
auf einem Halbleiterchip, in zwei oder mehrere Kontakthöcker verschiedener Höhe umgeändert werden,
indem man die Schritte des Bereitstellens der Produktionsmasken 85 und 88 über den
herkömmlichen
Kontakthöcker
gleicher Höhe
auf einem Halbleiterchip wiederholt.As mentioned above, in Embodiment 8, two or more types of bumps of different heights can be prepared by using the same solder 86 on the previously formed lot 86 coated. Thus, conventional bumps of the same height fabricated on a semiconductor die can be converted to two or more bumps of varying height by following the steps of providing the production masks 85 and 88 repeated over the conventional bump of the same height on a semiconductor chip.
Zusätzlich wurden,
wie oben in Ausführungsform
5 erwähnt,
die hohen Kontakthöcker 55 des
ersten Halbleiterchips 52 leitend mit den niedrigen Kontakthöcker 58 des
zweiten Halbleiterchips 53 verbunden. Jedoch kann man den
zweite Halbleiterchip 53 mit dem ersten Halbleiterchip 52 bonden,
ohne die niedrigen Kontakthöcker 58 des
zweiten Halbleiterchips 53 herstellen zu müssen, indem man
die hohen Kontakthöcker 55 des
ersten Halbleiterchips 52 erhöht, oder ohne das Herstellen
der hohen Kontakthöcker 55 auf
dem ersten Halbleiterchip 52, indem man die niedrigen Kontakthöcker 58 des
zweiten Halbleiterchips 53 erhöht. Diese Tatsache kann auf
Ausführungsform
6 angewendet werden. Zusätzlich
sind in den oben beschriebenen Ausführungsformen 1–8 zwei
verschiedene Formen von Kontakthöcker
beschrieben. Es ist jedoch unnötig
zu erwähnen,
dass auch drei oder mehr verschieden hohe Typen von Kontakthöcker und
verschiedene Arten von Halbleiterchips miteinander kombiniert werden
können.In addition, as mentioned above in Embodiment 5, the high bumps became 55 of the first semiconductor chip 52 conductive with the low bumps 58 of the second semiconductor chip 53 connected. However, one can use the second semiconductor chip 53 with the first semiconductor chip 52 Bonding, without the low contact bumps 58 of the second semiconductor chip 53 having to produce by the high contact bumps 55 of the first semiconductor chip 52 increased, or without producing the high contact bumps 55 on the first semiconductor chip 52 by taking the low contact bumps 58 of the second semiconductor chip 53 elevated. This fact can be applied to Embodiment 6. In addition, in the above-described Embodiments 1-8, two different forms of bumps are described. However, it is needless to say that three or more different types of bumps and different types of semiconductor chips may be combined with each other.