DE2024855C

DE2024855C - Redundant synchronous logic circuit for the numerical control of a machine tool

Info

Publication number: DE2024855C
Authority: DE
Inventors: Thomas W Livonia Mich Hartford (V St A )
Original assignee: Bendix Corp
Current assignee: Bendix Corp
Publication date: 1972-04-20

Description

1 21 2

Die Erfindung betrifft einen redundanten Syn- kann es sogar zu einem Durchgehen der MaschineThe invention relates to a redundant syn- there can even be a runaway of the machine

chronlogikkreis für die numerische Steuerung einer kommen, was erhebliche Beschädigungen des Werk-chronlogic circuit for the numerical control of a coming, causing considerable damage to the work-

Werkzeugmascnine mit einem Bandleser zum Ein- Stücks oder der Maschine oder beider zur FolgeMachine tool with a tape reader for the one-piece or the machine or both

lesen kodierter Informationsbits, die zeilenweise auf haben kann, ehe der Bedienungsmann Gelegenheitread coded information bits, which can be opened line by line, before the operator has the opportunity

einem Band angeordnet sind, wobei jede Zeile ein 5 hat, die Maschine anzuhalten.on a belt, each line having a 5 to stop the machine.

Synchronbit und mindestens ein Informationsbit in Die gleichen Nachteile kann man bei Systemen einer von mehreren parallelen Spalten enthält. Der antreffen, die Magnetbänder als Datenträger ver-Synchronlogikkreis soll ein redundantes Synchroni- wenden, da die Synchronisationsbits durch Scnmutzsationssignal liefern, das eine ordnungsgemäße Be- ablagerungen isoliert sein können,
triebsweise der numerischen Steuerung auch dann er- io Durch die Erfindung sollen diese Nachteile vermöglicht, wenn der Bandleser, der Teil der Eingabe- mieden werden. Dies wird durch die im Anspruch 1 einrichtung der numerischen Steuerung bildet, ein angegebenen Merkmale erreicht,
physikalisches Synchronisationssignal, das für den \n Hand der Zeichnungen wird ein bevorzugtes richtigen Zeitablauf der verschiedenen Steuerungs- Ausführungsbeispiel der Erfindung näher erläutert, funktionen sorgt, nicht einliest. 15 Es zeigtSynchronous bit and at least one information bit in the same disadvantages can be found in systems with one of several parallel columns. If you encounter the magnetic tapes as a data carrier, the synchronous logic circuit should turn a redundant synchronizing, since the synchronization bits provide a contamination signal, which can be isolated from a proper deposits,
The numerical control is also driven by the invention. The invention is intended to make these disadvantages possible if the tape reader, the part of the input, is avoided. This is achieved by the device of the numerical control forming in claim 1, a specified feature,
physical synchronization signal for the \ n the drawings, a preferred proper timing of the various control embodiment of the invention will be explained in more detail, provides functions, not reads. 15 It shows

Ein Teil eines typischen Lochstreifens, wie er bei F i g. 1 einen Teil eines typischen Lochstreifens,Part of a typical perforated tape as shown in FIG. 1 part of a typical perforated tape,

numerisch gesteuerten Werkzeugmaschinen zur Ein- wie er als Datenträger bei einer numerisch gesteu-numerically controlled machine tools for input as it is used as a data carrier in a numerically controlled

gabe von Informat'onen verwendet wird, ist in der erten Werkzeugmaschine verwendet wird,information is used, is used in the first machine tool,

deutschen Auslegcschrift 1301920 in Verbindung Fig. 2 ein vereinfachtes Logikdiagramm eines er-German Auslegcschrift 1301920 in connection Fig. 2 is a simplified logic diagram of a

mit der Fig. 2 dieser deutschen Auslegeschrift aus- 20 findungsgemäßen Ausführungsbeispiels,with FIG. 2 of this German interpretation document of the exemplary embodiment according to the invention,

führlich beschrieben. F i g. 3 ein vereinfachtes Logikdiagramm des diedescribed in detail. F i g. 3 is a simplified logic diagram of FIG

Die Informationsdaten werden nach einem vorge- Kontrollvorrichtung darstellenden Teils des erfingebenen Kode aufgezeichnet, und zwar derart, daß dungsgemäßen Ausführungsbeispiels und
der Ort und das Vorhandensein oder Fehlen eines F i g. 4 ein Schaubild verschiedener Wellen, die zur Bits an einer vorgegebenen Stelle aufeinanderfolgen- 35 Erläuterung der Erfindung dienen,
der Zeilen, die jeweils ein »Wort« bilden, eine be- Bei dem dargestellten Ausführungsbeispiel ist der stimmte Information in dem gewählten Kode dar- in F i g. 1 gezeigte Lochstreifen 10 mit acht Spalten stellen. Jede Zeile aus Informationsbits ist mit einem von Informationslörhern DH oder Informationsbits Synchronisationssigiidl versehen, das bei einem Loch- versehen; die Spalten sind von 1 bis 8 durchnumestreifen die Form eines Loches un-¹ bei einem Ma- 30 riert. Zwischen der Spalte 2 und der Spalte 4 ist eine gnetband die Form eines besonderen Synchroni- Spalte aus Informationslöchern oder Informationsbits sationsbits hat. Das Band wird rdath zum Bandleser SH angeordnet. Die Synchronisationslöcher haben kontinuierlich vorwärtsbewegt, der n';ht nur die In- einen wesentlich kleineren Durchmesser als die Informationsbits, sondern auch jedes Synchronisations- fnrmationslöcher DH; jedes Synchronisationsloch bit einliest, um den Zeitablauf der von der Werk- 35 befindet sich in einer Zeile, die außerdem ein oder zeugmaschinensteuerung ausführenden Funktionen zu mehrere Informationslöcher enthält, wobei die Ansteuern. Jedes Wort in einem Block wird von dem zahl und die Anordnung der Informationslöcher Bandleser eingelesen, während sich das Band relativ einem vorgegebenen Kode entspricht. Bei dem in zum Bandleser vorwärtsbewegt, bis das Ende des F i g. 1 dargestellten Ausführungsbeispiel ist der Teil Blockkodes von dem Bandleser eingelesen ist; da- 40 eines Lochstreifens dargestellt, der einen vollständurch wird das Band angehalten, bis sämtliche in digen Informationsblock bildet, wobei die Infordem Block enthaltenen Informationen von der Steue- mationen aus mehreren »Wörtern« bestehen, von rung verarbeitet sind. Ein Bandlesekopf dient dazu, denen jedes einen Informationssatz für die Maschidie Synchronisationslöcher einzulesen, die einen sehr nensteuerung darstellt. Der Lochstreifen 10 wird vom viel kleineren Durchmesser als die Informations- 45 Anfang eines Informationsblocks kontinuierlich löcher haben. Die Werkzeugmaschine wird im allge- durch einen Bandleser 12 (Fig. 2) geführt, bis der meinen unter Bedingungen betrieben, wie sie in einer Bandleser der Spalte 8 das Ende des Blocks, und Werkstatt oder Fabrik gegeben sind, d. h. nicht ge- zwar das Loch EB liest, worauf der Lochstreifen anrade unter idealen Bedingungen. Auf dem Band oder gehalten und stillgehalten wird, bis alle im Block entin der Umgebung des Bandlesers kann sich Schmutz 50 haltenen Informationen von der Werkzeugmaschinenansammeln, was zur Folge hat, daß der auf dem steuerung verarbeitet sind, worauf der nächste InBandleser angesammelte Schmutz die Synchroni- formationsblock eingelesen wird,
sationslöcher des Bandes oder die Lichtöffnungen des Wie in F i g. 2 dargestellt, liest jeder Spalten-Band-Bandlesers oder der Bandlescrköpfe verstopft, was leser jedes »Bit« in einer Spalte der aufeinanderfolzum Einlesen falscher Informationen bzw. einem 55 genden Zeilen von Informationslöchern, wobei jeder völligen Versagen der Steuerung führt. Da die Syn- Bandleser aus einer Fotozelle oder Fotodiode (nicht chronisationslöcher sehr viel kleiner als die Infor- gezeigt) besteht, die jedesmal ein Ausgangssignal ermationslöcher sind, versagt im allgemeinen der Band- zeugt, wenn eine Lampe (nicht gezeigt), die Teil des leser für die Synchronisationslöcher zuerst. Bandlesers ist, einen Lichtstrahl durch ein LochThe information data are recorded according to a pre-control device representing part of the invented code, in such a way that the exemplary embodiment according to the invention and
the location and the presence or absence of a F i g. 4 shows a diagram of various waves that are used to successively set bits at a predetermined position.
of the lines that each form a “word”, a certain information in the selected code is shown in FIG. 1 shown punched tape 10 with eight columns. Each line of information bits is provided with one of information listeners DH or information bits synchronization code, which is provided with a hole; the columns are 1 to 8 with a numeral striped in ^{the shape of a hole and 1 with a marbled pattern.} Between column 2 and column 4 there is a gnetband in the form of a special synchronizing column of information holes or information bits. The tape is arranged in relation to the tape reader SH . The synchronization holes have moved forward continuously, the n 'has only the in a much smaller diameter than the information bits, but also every synchronization communication hole DH; each synchronization hole reads in the timing of the by the machine is located in a line, which also contains a or machine tool control executing functions to several information holes, the control. Each word in a block is read in by the number and arrangement of the information holes on the tape reader, while the tape corresponds relatively to a predetermined code. Moved forward to the tape reader until the end of the Fig. 1 illustrated embodiment is the part of block codes is read by the tape reader; 40 of a punched tape is shown, which is completely through the tape is stopped until all of the information in the block forms, the information contained in the block consists of several "words" by the controls and processed by the system. A tape reading head is used to read in each one a set of information for the machine's synchronization holes, which represents a very internal control. The perforated tape 10 will have continuous holes of a much smaller diameter than the information 45 beginning of an information block. The machine tool is generally guided by a tape reader 12 (FIG. 2) until the mine is operated under conditions such as those given in a tape reader of column 8, the end of the block and workshop or factory, ie not that Hole EB reads what the punched tape will approach under ideal conditions. On the tape or held and held until all of the debris held in the block around the tape reader can accumulate from the machine tool, with the result that the debris accumulated on the controller is processed, whereupon the next debris accumulated in the tape reader will synchronize. the formation block is read in,
sation holes of the tape or the light openings of the As in F i g. As shown in Fig. 2, each column-tape-tape reader or tape reader reads clogged, causing readers to read every "bit" in a column of consecutive incorrect information or rows of information holes, each of which results in total control failure. Since the syn- tape reader consists of a photocell or photodiode (not chronization holes very much smaller than the information shown), which are always an output signal, the tape generally fails if a lamp (not shown) is part of the reader for the synchronization holes first. Tape reader is to put a beam of light through a hole

Die Synchronisationslöcher steuern das Einlesen 60 schicken kann. Die Ausgangssignale, die von den einder Informationsdaten; daher wird, wenn aus irgend- zelnen Bandlesern durch Spaltenleitungen C//1 bis einem Grund ein Synchronisationsloch nicht gelesen CHH (Fig. 2) abgegeben werden, werden, jeweils wird, ein falscher Befehl an die Maschine abgegeben, durch einen Verstärker verstärkt, bevor sie in einem da die Steuerung einen bestimmten Satz von Infor- Spaltenregister gespeichert werden. In Fig. 2 sind mationsdaten nicht erfaßt. Dies kann beispielsweise 65 nur ein solcher Verstärker 14 und das zugehörige Reeine falsche Positionierung des Werkzeugs relativ gister 16 für die Spalte 1 dargestellt; es verstellt sich zum Werkstück zur Folge haben, wodurch ein wert- jedoch, daß jede Spalte mit einem Verstärker und volles Teil zerstört werden kann; in einigen Fällen einem Register versehen ist.The synchronization holes control the read-in 60 can send. The output signals obtained from the one of the information data; therefore, if a synchronization hole not read CHH (FIG. 2) is output from any tape reader through column lines C // 1 to a reason, an incorrect command is given to the machine, amplified by an amplifier before each time they are stored in a column register because the controller has a specific set of infor. In Fig. 2, mation data is not acquired. This can be shown, for example, 65 only one such amplifier 14 and the associated re an incorrect positioning of the tool relative to register 16 for column 1; it misaligns itself to the workpiece as a result of which a valuable, however, that every column can be destroyed with an amplifier and full part; in some cases is provided with a register.

Pie in jedem der Spaltenregister gespeicherte In- auszugleichen, die beim Durchgang durch verschie-(orniati"ii wird danach als Befehlssignale verwendet, dene Logikeiemente (Gatter u.dgl.) auftritt. Das irtdje in u'i ^¹¹''¹ bekannter Weise zur Steuerung der nu- vertierte Signal wird über ein ODER-Gatter 42 an nierisch t^sieuerten Werkzeugmaschine dienen und einen Flip-Flop 44 angelegt; der Flip-Flop 44, der nicht Tei: der vorliegenden Erfindung sind. 5 mit TSPR (Tape Sprocket Signal = Synchroni-Qie wwliegende Erfindung sei nun an Hand der sationssignal) bezeichnet ist, liefert im gesetzten Zugetrieb-v,'ise der in den Fig. 2 und 3 dargestellten stand ein Synchronisationssignal TSPR an seinem Anordung näher beschrieben. Hierzu sei angenom- einen Ausgang 46 und im zurückgesetzten Zustand _men, d;.i^;."die zweite Zeile in Fig. 1, nämlich die ein TSFR- (nicht TSPR-) Signal an seinem anderen Zeile IH, angelesen wird, wobei ferner angenommen io Ausgang 48. Der TSPK-Flip-Flop44 wird durch ein J₆J₁ da! der Lochstreifen fehlerhaft ist, um einen SP/?_r-Signal zurückgesetzt, dessen Herkunft im folweitereii Vorteil der Erfindung zu erläutern. Die Zeile genden noch erläutert wird. Die Zeitfolge des Setzens 18 weis; ι η der Spalte 1 eir Loch 20, in der Spalte 4 und Zurücksetzens des TSPK-Flip-Flops 44 wie auch _ej_n Lo..-;■; 22 und in der Spalte 5 ein Loch 24 auf, die Zeitfolge der Betriebsweise der anderen Flipwährein· die anderen Spalten keine Löcher enthalten. 15 Flops in Fig. 2 wird von einem Zeitgebersignal ge-Es sei ,.genommen, daß die Löcher in den Spalten 4 steuert, das von dem Hauptzeitgeber der Maschinen- und 5 ' -'-^n des Lochstreifenfehlers nicht gleichzeitig steuerung geliefert wird und in den Zeichnungen mit init den, in der Spalte 1 vorgesehenen Loch 20 einge- CLK bezeichnet ist. Das Signal, das von dem TSPR-lesen w. rden. Solche Lochstreifenfehler können ver- Flip-Flop 44 im gesetzten Zustand rivrch seinen Ausschied:: e Ursachen haben, beispielsweise eine falsche ao gang 46 abgegeben wird, ist als Impuls 50 a in der Ausriduung des Lochstreifens in der Lochnr.«ischine TSPÄ-Welle in Fig. 4 dargestellt, und dieses Signal währer/i des Kodiervorgangs, defekte oder ausge- wird durch ein ODER-Gatter52 (Fig. 2) gefuhrt, leierte Lochmaschinen, die einen Teil des Materials um ein SPÄ-Flip-Flop 54 (sprocket) zu setzen, wahri den Löchern zurücklassen, Schmutzansammlung rend der SPR-Flip-Flop 54 durch das 5PÄ_r-Signal imBaiüüeser oder eine falsche Ausrichtung der Band- 15 zurückgesetzt wird. Wenn der SPÄ-Flip-Flop 54 geleser- F-Jtozellen oder -Fotodioden. In einem solchen setzt ist, erscheint an seinem ersten Ausgang 53 ein Fall werden die Löcher 22 und 24 in den Spalten 4 Signal, das einem Logikelement 56 zugeführt wird, und 5 kurze Zeit später als das Loch 20 in der damit es ein Signal erzeugen kann, da;, das Lesen der Spalte· 1 von dem Bandleser eingelesen. Die Spalte 18 in den Spaltenregistern aufgezeichneten Informationsist außerdem mit einem Synchronisationsloch 26 ver- 3" daten steuert, die in üblicher Weise der Werkzeuglehen. das von einem entsprechenden Synchroni- maschinensteuerung zugeführt werden. Das Logikelelationsioch-Bandleser eingelesen wird, der ein Aus- ment 56 ermöglicht außerdem eine Paritätsprüfung, gangssignal erzeugt, um in üblicher Weise für einen die bekanntlich darin besteht, Fehler, die sich beim bestimmten Zeitablauf der Werkzeugmaschinensteue- Aufzeichnen der Informationsdaten auf dem Locnrung zu sorgen. 35 streifen eingeschlichen haben, aufzudecken. Dies F ig. 4 stellt idealisierte Wellen im Hinblick auf wurde bereits in der obenerwähnten deutschen Ausüab u<-wählte Aüsführun?sbci3piel dar. Der Teil A der legeschrift beschrieben.Pie compensate stored home in each of the column registers as it passes through various (orniati "ii is then used as command signals dene Logikeiemente (gate, etc..) Occurs. The irtdje in U'i ^ ¹¹ '' ¹ a known manner The numbered signal is controlled via an OR gate 42 on the controlled machine tool and a flip-flop 44 is applied, the flip-flop 44, which is not part of the present invention. 5 with TSPR (Tape Sprocket Signal = Synchroni-Q As the present invention is now referred to using the sationssignal), it supplies a synchronization signal TSPR on its arrangement when the train is set-v, when the position shown in FIGS. 2 and 3 is described 46 and output in the reset state _men, d; ^.i;. ", the second line in Fig 1, namely the one TSFR- (not TSPR-) signal will be read at the other line IH, further assumed io output 48.. The TSPK flip-flop44 is activated by e in J ₆ J ₁ there! the punched tape is faulty to get a SP /? _r signal is reset, its origin to be explained in the following advantage of the invention. The line will be explained later. The time sequence of setting 18 knows; ι η of column 1 eir hole 20, in column 4 and resetting of the TSPK flip-flop 44 as well as _e j _n Lo ..-; ■; 22 and in column 5 a hole 24, the time sequence of the mode of operation of the other flip currency in the other columns do not contain any holes. 15 flops in Fig. 2 is given by a timer signal. It is assumed that controls the holes in the columns 4, which is not supplied by the main timer of the machine and 5 '-' - ^ n of the paper tape error control and in the drawings with the hole 20 provided in column 1, CLK . The signal that would be read from the TSPR. Such punched tape errors can be caused by flip-flop 44 in the set state, for example a wrong output 46 is output, is a pulse 50 a in the punched tape in the hole number. «Ischine TSPÄ-Welle in Fig. 4, and this signal during the coding process, defective or executed, is guided by an OR gate 52 (Fig. 2), punching machines, which sprocket part of the material around a SPÄ flip-flop 54 While leaving the holes behind, debris will build up as the SPR flip-flop 54 is reset by the 5PÄ _r signal in the assembly or incorrect alignment of the tape 15. When the SPÄ flip-flop 54 read F-Jto cells or photodiodes. In such a case, a case appears at its first output 53, the holes 22 and 24 in columns 4 become a signal that is fed to a logic element 56, and 5 a short time later than the hole 20 in which it can generate a signal , da ;, reading the column x 1 from the tape reader. The information recorded in the column 18 in the column registers is also provided with a synchronization hole 26, which is controlled in the usual manner by the tool rest also enables a parity check, an output signal generated in order to uncover in the usual way for one which is known to be the detection of errors that have crept in during the specific timing of the machine tool control represents idealized waves with regard to was already described in the above-mentioned German exercise u <-selected Aüsführun? sbci3piel. Part A of the legeschrift is described.

Fig 4 zeigt einen normalen Betriebszustand, bei dem Wenn sowohl die Paritätsprüfung wie auch dasFig. 4 shows a normal operating condition in which if both the parity check and the

jedoch der Lochstreifen fehlerhaft ist, der Teilß Einlesen der Daten beendet ist, wird das Logikeleeinen Betriebszustand, bei dem das Synchronisations- 40 ment betätigt, das daraufhin ein /?C-Signal (reaü-in-However, the tape is defective, the part of reading of the data is finished, the logic will be activated Operating state in which the synchronization element is activated, which then generates a /? C signal (reaü-in

loch oder der Synchronisationsloch-Bandleser ver- complet) in einer Leitung 57 erzeugt. ....hole or the synchronization hole tape reader completes) in a line 57 is generated. ....

stopft oder ein anderer Fehler vorhanden ist, so daß Zur gleichen Zeit, wie das Synchromsationslocnstuffs or some other error is present, so that at the same time as the Synchromsationslocn

der Synchronisationsloch-Bandleser kein Ausgangs- von dem Synchronisationsloch-Bandleser gelesenthe sync hole tape reader did not read any output from the sync hole tape reader

signal'abgibt, und der Teil C einen Betriebszustand, wird, werden die Informationslöcher von den verbei dem die Anlage völlig ausfällt. 45 schiedenen Spaltenbandlesern gelesen, und die Aus-signal 'emits, and the part C is an operating state, the information holes of the verbei which the system fails completely. 45 different column tape readers read, and the

Wie in dem Teil A der F i g. 4 (normaler Betriebs- gangssignale der Spaltenbandleser werden nach ihrerAs in Part A of FIG. 4 (normal operating signals of the column tape readers are according to their

zustand) gezeigt, wird beim Lesen der Zeile 18 des Verstärkung in Parallelschaltung einem ODIiK-state), when reading line 18 of the amplification in parallel, an ODIiK

Lochstreifens 10 (F i g. 1) das Loch 20 in der Spalte 1 Gatter 60 zugeführt, wo sie ein allgemeines Spaten-Perforated strip 10 (Fig. 1) the hole 20 in the column 1 gate 60 fed, where they a general spade

eingelesen, was zur Folge hat, daß der Spalte-1- signal GCH erzeugen. Das :allgemetne Spaltens.^nal Bandleser Cffl einen Impuls 28a abgibt. Die Band- 50 wird über einen Inverter 62 an den Eingang einesread in, which has the consequence that the column-1 signal generate GCH. That: general splitting. ^ Nal tape reader Cffl emits a pulse 28a. The band 50 is via an inverter 62 to the input of a

leser der Spalten 2 und 3 geben kein Ausgangssignal UND-Gatters 64 angelegt, um einen erste« ™P-F>«PReaders of columns 2 and 3 do not give an output signal of AND gate 64 applied to a first "™ P-F>" P

ab, wie bei der Welle CH2-3 durch eine kontinuier- 66 zu setzen. Der Flip-Flop 66 gibt über einen erstenfrom, as with the wave CH 2-3, to put through a continuous 66. The flip-flop 66 is a first

liehe Linie 30a angedeutet ist, während der Spalte-4- Ausgang68 ein .Ausgangssignal ab, dar über enlent line 30a is indicated, while the column-4 output 68 an. Output signal from above it

Bandleser ein Ausgangssignal 32a (Welle CH4) und UND-Gatter 70 einen zweiten Flip-Flop 72 _Setet._Der der Spaltc-5-Bandleser ein Ausgangssignal 34a (Welle 55 zweite Ausgang 76 des Flip-Flops 66 ist arTape reader an output signal 32a (wave CH4) and AND gate 70 a second flip-flop 72 _S etet._Der der Spaltc-5 tape reader an output signal 34a (wave 55 second output 76 of flip-flop 66 is ar

C7/5) abgeben. Die Impulse 32a und 34a (CH4 des UND-Gatters S4 angeschossen, an denC7 / 5). The pulses 32a and 34a (CH4 of the AND gate S4 connected to the

und CH 5) sind wegen des willkürlich gewählten über eine Leitung 78 Zeitfolge.mpulseand CH 5) are due to the arbitrarily selected time sequence pulses via a line 78

Lochstreifenfehlers gegenüber dem Impuls 28a der werden. Diese ^Μ&™^Μά**\ιτ Punched tape error compared to the pulse 28a of the. These ^ Μ & ™ ^ Μά ** \ ιτ

Spalte 1 etwas verzögert. Die Spalten 6 bis 8 ergeben spielsweise einige Millisekunden) und_weiden vonColumn 1 somewhat delayed. Columns 6 to 8 result, for example, in a few milliseconds) und_weiden von

kein AusgangssignalT wie durch die kontinuierliche 60 dem Hauptzeitgeber der ^Stemn£^Sm ^zl no output signal T as indicated by the continuous 60 the main ^{timer of} the Stemn £ ^ Sm ^ zl

Linie 36a de? Welle CH6-8 angedeutet ist. Der Syn- gleichen ^Φ™^*™^^^^ Line 36a de? Wave CH6-8 is indicated. The syn- thees ^ Φ ™ ^ * ™ ^^^^

chronisationsloch-Baudleser gibt einen Impuls 38a verwendet, über ein. Leitung,80 das,UND^Ga«^er'<chronisationsloch-Baudreader gives a pulse 38a used, via a. Management, 80 that, AND ^Ga « ^er '<

(Welle SH) ab, der etwa; kürzer als die Informations- zu steuern Am Ausgang des JJND-Gatters 70 er(Wave SH) from, which is about; shorter than the information to control at the output of the JJND gate 70 er

wumniikp m/i Mn und Ma ist scheint ein Signal, das das zurückgesetzte aligemeinewumniikp m / i Mn and Ma seems to be a signal that the reset general

Wiet Fh, 2dngnJiUird der Impuls, der von 6₅ Synchronisationssignal SPR, (sprocket reset darstelltWiet Fh, 2 dngnJi Uird the pulse that represents 6 ₅ synchronization signal SPR, (sprocket reset

dem sVnchroiisaUonSi-Bandleser abgegeben wird, und das den Flip-Flop ™ »^to FIoS t the sVnchroiisaUonSi tape reader, and the Flip-Flop ™ »^ to FIoS t

verstärkt und beim Durchgang durch einen Inverter mit dem im Ausgang «8 ^ Hip-FJops Mamplified and when passing through an inverter with the «8 ^ Hip-FJops M

40 »Bestürzt«, um eine nachfolgende Phaseninversion nenden Signal angelegt wird. Wenn der Flip40 »Dismayed« to apply a subsequent phase inversion signal. When the flip

gesetzt ist, hat sein Ausgangssignal die in F i g. 4 mit jedoch am Ausgang des Synchronisationsloch-Band- 82α bezeichnete Form, wodurch angedeutet wird, lesers kein S//-Signal (s. bei 38 b), so daß der daß ein allgemeines Spaltensignal GCH vorhanden TSPÄ-Flip-Flop44 (Fig. 2) nicht gesetzt wird. Soist Dieses Signal sowie das ÄC-Signal am Ausgang mit erscheint im Ausgang 46 des TSPR-Flip-Flops 44 des Logikelements 56 und das vom zweiten Ausgang 5 kein TSPR-Signal, was durch eine gerade Linie 50 b 55 des SPÄ-Flip-Flops 54 abgegebene Signal werden in F i g. 4 dargestellt ist. Da jedoch ein allgemeines durch ein UND-Gatter 84 geführt, wodurch ein CCR- Spaltensignal (GCH) 826 vorhanden ist, ist dieses Befehlssignal (Clear Channel Register) den Spalten- GCH-Signal in der. Lage, über die Leitung 86 den registern zugeführt wird, damit sie die Register für LSPÄ-F1ip-F1op88 zu setzen, so daß im Ausgang 92 die Aufnahme der nächsten Information freimachen. io dieses Flip-Flops ein LSPÄ-Signal erscheint, wie Der Hauptzweck der Flip-Flops 66 und 72 besteht durch den Impuls 946 in F i g. 4 angedeutet ist., Das darin, ein digitales Zeitverzögefungselement für das LSPR -Signal, das im Ausgang 92 des LSPÄ-Flip-GCW-Signal zu bilden, das nach einer geeigneten Flops 88 erscheint, wird durch das ODER-Oatter 52 Verzögerung in der Lage ist, das UND-Gatter 84 in geführt und setzt den SPÄ-Flip-Flop 54. Der von der Weise zu steuern, daß es ein CCR-Befehlssignal 15 dem LSPÄ-Signal gesetzte SPÄ-Flip-Flop 54 gibt abgibt und somit die Spaltenregister für die Auf- über seinen Ausgang 53 ein Signal an das Logikelenahme und Speicherung der nächsten Information ment 56 ab.is set, its output signal has that shown in FIG. 4 with, however, at the output of the synchronization hole band 82 α designated shape, is indicated thereby, reader no S // - signal (s 38 b.), So that that a general column signal GCH present TSPÄ flip-Flop44 (Figure 2) is not set. So is this signal as well as the ÄC signal at the output with appears in the output 46 of the TSPR flip-flop 44 of the logic element 56 and the second output 5 no TSPR signal, which is indicated by a straight line 50 b 55 of the SPÄ flip-flop 54 emitted signals are shown in FIG. 4 is shown. However, since a general one is passed through an AND gate 84, whereby a CCR column signal (GCH) 826 is present, this command signal (Clear Channel Register) is the column GCH signal in the. Position, is fed to the registers via line 86 so that they set the registers for LSPÄ-F1ip-F1op88 so that the next information can be received in output 92. The main purpose of flip-flops 66 and 72 is through pulse 946 in FIG. 4 is indicated. That is, a digital time delay element for the LSPR signal, which is in the output 92 of the LSPÄ flip-GCW signal, which appears after a suitable flop 88, is delayed by the OR gate 52 in the The AND gate 84 is led in and sets the SPÄ flip-flop 54. The SPÄ flip-flop 54, which is set by the way that there is a CCR command signal 15 to the LSPÄ signal, outputs the SPÄ flip-flop 54 and thus the Column register for the up via its output 53 a signal to the logic acquisition and storage of the next information element 56 from.

bereit macht. Solange ein Synchronisationssignal SPR am Aus-ready. As long as a synchronization signal SPR at the output

Ein wichtiges Merkmal der Erfindung besteht gang 53 des SPR-Flip-Slops 54 erscheint, arbeitet die darin, daß von dem GCW-Signal, d. h. von dem Si- *o Steuerung der Werkzeugmaschine, wie bereits ergnal, das durch das ODER-Gatter 60 geführt wird wähnt, in der üblichen Weise, wobei dieses SPR- und die in Fi g. 4 dargestellte Wellenform 82 a hat, Signal im allgemeinen dazu verwendet wird, die Zeitein redundantes Logiksynchronisationssignal LSPR folge der Betätigung der Maschinenstellmotoren in (logic sprocket) abgeleitet wird. Das invertierte GCH- Abhängigkeit von der Information, die in den Spal-Signal liefert über eine Leitung 86 ein Signal, das as tenregistern enthalten ist, zu steuern, über ein ODER-Gatter 90 einen LSPÄ-Flip-Flop 88 Wie in Fi|,.4 dargestellt, hat das SPÄ-Signal amAn important feature of the invention consists in output 53 of the SPR flip-slope 54, which works in the fact that from the GCW signal, ie from the Si * o control of the machine tool, as already mentioned, through the OR gate 60 is performed thinks in the usual way, this SPR and the in Fi g. 4 has waveform 82 a, the signal is generally used to derive the time a redundant logic synchronization signal LSPR following the actuation of the machine servo motors in (logic sprocket). The inverted GCH- dependence on the information that is in the Spal signal supplies a signal which is contained as tenregistern via a line 86, via an OR gate 90 an LSPÄ flip-flop 88 As in Fi |, .4, the SPÄ signal has on

setzt. Wenn der LSPÄ-Flip-Flop 88 gesetzt ist, liefert Ausgang 53 des SPÄ-Flip-Flops 54 bei normalem er an seinem einen Ausgang 92 ein W>PR-Signal, das Betriebszustand eine längere Dauer (s. 100a) da der einen Impuls 94a (Teil A in F i g. 4) enthält. SPR-Flip-Flop 54 durch das TSPR-Signal 50a ge-puts. If the LSPÄ flip-flop 88 is set, the output 53 of the SPÄ flip-flop 54 delivers a W> PR signal at its one output 92 when it is normal, the operating state has a longer duration (see 100a) because the one pulse 94a (Part A in Fig. 4). SPR flip-flop 54 generated by the TSPR signal 50a

Der andere Ausgang 96 des LSPR-Flip-Flops 88 30 setzt wird. Bei anormalem Betriebszustand (Teil B liefert ein LSPÄ-Signal. Der LSPR-Flip-Flop88 wird der Fig. 4), wenn ein Synchronisationsloch verstopft durch das SPÄ,-Signal zurückgesetzt, das, wie be- ist od. dgl., hat das SPÄ-Signal 100 b dieselbe Dauer reits erwähnt, außerdem dazu benutzt wird, den wie das LSPÄ-Signal 946. da der SPR-Flip-Flop 54 TSPR-Flip-Flop 44 und den Flip-Flop 54 zurückzu- von dem LSPÄ-Signal gesetzt wird, setzen. Das SPÄ_r-SignaI, das von dem UND-Gatter 35 B^ei völligem Versagen, einem Betriebszustand, bei 70 abgegeben wird, ist ein kurzer Imipuls, wie bei 98 dem, wie im Teil C der F i g. 4 gezeigt, kein Synchroin F i g. 4 angedeutet ist. nisationsloch SH (s. 38r) vorhanden ist, so daß auchThe other output 96 of the LSPR flip-flop 88 30 is set. In the case of an abnormal operating state (part B supplies an LSPÄ signal. The LSPR flip-flop88 is shown in FIG. 4), if a synchronization hole is blocked by the SPÄ, signal which, as is or the like, has that SPÄ signal 100 b already mentioned the same duration, is also used as the LSPÄ signal 946th since the SPR flip-flop 54 TSPR flip-flop 44 and the flip-flop 54 back from the LSPÄ signal is set, set. The SPAE -SignaI _r, from the AND gate 35 is delivered B ^ei utter failure, an operation state at 70, is a short Imipuls as at 98 which, as in part C of F i g. 4 shown, no synchroin F i g. 4 is indicated. nization hole SH (see 38r) is present, so that too

Das LSPÄ-Signal, das am Ausgan? 92 des LSPÄ- kein Bandsynchronisationssignal TSPR (s. 5Or) vor-Flip-Flops &8 erscheint, wird durch das ODER- handen ist, und bei dem der Logikkreis kein Logik-Gatter 52 geführt und dazu verwende, den .SPÄ-Flip- 40 Synchronisationssignal LSPÄ (s. bei 94r) liefert, so Flop 54 zu setzen. Somit wird der SPÄ-Flip-Flop 54 daß der SPÄ-Flip-Flop 54 niemals gesetzt wird, bei entweder von dem im Ausgang 46 des TSPÄ-Flip- einem solchen Versagen also erscheint am Ausgang Flops 44 erscheinenden Bandsynchronisationssignal S3 des SPÄ-Flip-Flops 54 kein SPÄ-Signal. wie bei TSPR (tape sprocket signal) oder von dem am Aus- l°°^r in Fig.4 angedeutet ist. Das gleiche Ergebnis gang 92 des LSPÄ-Flip-Flops 88 erscheinenden 45 ^erkäl* "lan, ^wenn die GCW-Leitung ausfällt, was zur Logiksynchronisationssignal LSPÄ I Logik sprocket Folge hat, daß trotz Vorhandensein von Signalen 28 r. signal) gesetzt. Das Logikelement 56 wird somit von 32c und 34c für die Spalten 1, 4 bzw. 5 kein GCH-dem Bandsynchronisationssignal oder dem Logiksyn- Signal 82 c vorhanden ist.The LSPÄ signal that is at the exit? 92 of the LSPÄ- no tape synchronization signal TSPR (see 5Or) appears before flip-flops & 8, is handled by the OR, and in which the logic circuit does not have a logic gate 52 and use the .SPÄ flip-40 Provides synchronization signal LSPÄ (see at 94r), so flop 54 is set. Thus, the SPÄ flip-flop 54 is so that the SPÄ flip-flop 54 is never set, with either of the failure of the output 46 of the TSPÄ flip-such a failure, i.e. the band synchronization signal S3 of the SPÄ flip-flop appears at the output 44. Flops 54 no SPÄ signal. as indicated at TSPR (tape sprocket signal) or from the initial l oo ^r in Figure 4. The same result gear 92 of the LSPÄ flip-flop 88 appearing 45 ^erkäl * lan ", ^w hen the GCW-line fails, resulting in the logic synchronization signal LSPÄ sprocket I logic has result, r. Signal set) despite the presence of signals 28th the Logic element 56 is thus of 32c and 34c for columns 1, 4 and 5, respectively, no GCH, the tape synchronization signal or the logic sync signal 82c is present.

chronisationssignal gesteuert, und die Werkzeug- Wie femer in Fi g. 2 dargestellt, wird ein Blockmaschinensteuerung arbeitet in der üblichen Weise, 50 endesignal EOBT, das von der Spalte 8 abgelesen selbst wenn kein Bandsynchronisationssignal oder wird und dem Blockendeloch EB entspricht, an den kein Logiksynchronisationssignal vorhanden ist. Eingang des ODER-Gatters 42 und 90 angelegt, sechronization signal controlled, and the tool As further in Fi g. 2, a block machine control operates in the usual way, 50 end signal EOBT, which is read from column 8 even if there is no tape synchronization signal or and corresponds to the block end hole EB at which there is no logic synchronization signal. Input of the OR gate 42 and 90 applied, se

Wie in F i g. 4 dargestellt, ist das Bandsynchroni- daß von dem Logikkreis entweder ein TSPR- odei sationssignal (TSPR) SOa derart zeitgesteuert, daß es LSPÄ-Ausgangssignal erzeugt wird, um die Förder an der Hinterkante fo des Synchronisationsloch- 55 bewegung des Bandes am Ende des Informations signals (SH) 38 a erscheint, wobei das Logiksynchro- blocks im richtigen Zeitpunkt zu unterbrechen, nisationssignal (LSPR) 94 a und das Bandsynchroni- Wie in F i g. 3 dargestellt, werden das am AusganjAs in Fig. 4, the belt synchronization is that either a TSPR odei sationssignal (TSPR) SOa is timed by the logic circuit in such a way that it is an LSPÄ output signal to the conveyor at the trailing edge fo of the synchronization hole 55 movement of the belt at the end of the information signals (SH) 38 a appears, whereby the logic synchro-blocks to be interrupted at the right time, nisationssignal (LSPR) 94 a and the band synchronization As in F i g. 3 are shown at the exit

sationssienal (TSPR) SOa zusammenbrechen, sobald 46 des TSPR-Flip-Flops 44 erscheinende 7"SPA-Si der TSPR-Flip-Flop 44 und der LSPR-Flip-Flop 88 gnal und das am Ausgang 96 des LSPÄ-Flip-Flop eleichzeitig durch das SPÄ_r-Signal 98 zurückgesetzt 60 88 erscheinende LSPÄ-Signal an ein UND-Gatte werden. ^lft2 angelegt, wobei als Steuersignal des SPÄ_r-Signasationssienal (TSPR) SOa collapse as soon as 46 of the TSPR flip-flop 44 appearing 7 "SPA-Si of the TSPR flip-flop 44 and the LSPR flip-flop 88 signal and that at the output 96 of the LSPÄ flip-flop at the same time reset by the SPÄ _r signal 98, the LSPÄ signal appearing 60 88 are applied to an AND ^gate . lft2, the control signal of the SPÄ _r signal

Wenn das Synchronisationsloch verstopft ist (sprocket reset signal) verwendet wird. Das am Aus (Teil B der Fig. 4), erhält man beim Einlesen der gang48 des 7"SPÄ-Flip-Flops44 erscheinende TSPR Zeile 18 des Lochstreifens 10 (F i g. 1) ein Signal 286 Signal und das am Ausgang 92 des LSPR-Flip-Flop für die Spalte 1. kein Signal für die Spalten 2 und 3, 65 88 erscheinende LSPÄ-Signal werden gemeinsam m ein Signal 326 bzw. 346 für die Spalte 4 bzw. 5 und dem gleichen SPR,.Signal an den Eingang eine kein Signal für die Spalten 6 bis 8. wie dies auch bei zweiten UND-Gatters 104 angelegt. Das Ausgang: normalem Betrieb der Fall war. Diesesmal erscheint signal entweder des UND-Gatters 102 oder des UNEIf the synchronization hole is blocked (sprocket reset signal) is used. The at the off (part B of Fig. 4), when reading the gang48 of the 7 "SPÄ flip-flops44 appearing TSPR line 18 of the punched tape 10 (Fig. 1) a signal 286 signal and that at the output 92 of the LSPR flip-flop for column 1. No signal for columns 2 and 3, 65 88 LSPÄ signals appearing are jointly m a signal 326 or 346 for column 4 or 5 and the same SPR ,. Signal to the Input a no signal for columns 6 to 8. as is also applied to the second AND gate 104. The output: normal operation was the case, this time the signal from either the AND gate 102 or the UNE appears

2244*2244 *

ndder
So-,44
»Ο/>
nes
:ses
Jenndder
Sun-, 44
»Ο />
nes
: ses
Jen

die
er-'/?-
eitin the
he-'/?-
ever

am
em
derat the
em
the

ge-
\B
«pft ge
\ B
«Pft

jer
54 jer
54

bei
roich
orikso
bei
mg
bei
nis
^u rat
roich
orikso
at
mg
at
nis
^ ur

!en
so
kr! en
so
kr

CT-IS- CT- IS-

tcr
ialtcr
ial

CS
-ς_ CS
-ς_

Ciatters 104 wird durch ein ODER-Gatter 106 geführt und setzt ein Synchronisationsfehler-Flip-Flop 108. Ciatters 104 is passed through an OR gate 106 and sets a synchronization error flip-flop 108.

Wenn somit entweder das Bandsynchronisationssignal oder das Logiksynchronisationssignal fehlt, wird Jer Synchronisationsfehler-Flip-Flop 108 gesetzt, dessen Ausgang über eine Treibstufe 110 eine Kontrollampe 112 (oder eine andere Kontrolleinrichtung) einschaltet, um dem Bedienungsmann den Fehler anzuzeigen. Der Synchronisationsfehler-Flip-Flop »o 108 wird durch einen Impuls ST zurückgesetzt, der sonst dazu verwendet wird, die Datenversorgung des nächsten Informationsblocks einzuleiten, so daß die Kontrollampe 112 dauernd an- und ausgeschaltet wird.Thus, if either the tape synchronization signal or the logic synchronization signal is absent, the synchronization error flip-flop 108 is set, the output of which switches on a control lamp 112 (or other control device) via a driver stage 110 in order to indicate the error to the operator. The synchronization error flip-flop 108 is reset by a pulse ST , which is otherwise used to initiate the data supply of the next information block, so that the control lamp 112 is continuously switched on and off.

Das TSPR- und LSPR-Signal werden gemeinsam mit dem SP/?_r-Signal an den Eingang eines dritten UND-Gatters 114 angelegt, dessen Ausgangssignal dazu verwendet wird, einen Eingangssignalfehler-Flip-Flop 116 zu setzen. Wenn somit kein Synchroni- ao sationssignal und kein Logiksynchronisationssignal vorhanden ist, wird der Eingangssignalfehler-Flip-Flop 116 gesetzt, worauf durch eine Treibstufe 120 eine Kontrollampe 118 od. dgl. eingeschaltet wird. Zur gleichen Zeit liefert das Setzen des Eingangs- as sifnalfehler-Flip-Flops 116 ein Haltsignal, das dazu benutzt wird, über eine Leitung 122 die Steueranlage der vVerkzeupmaschine auszuschalten. Das Ausgangssignal des UND-Gatters 114 wird außerdem durch das ODER-Gatter 106 geführt und setzt den Synchronisationsfehlcr-Flip-Flop 108, wodurch die Kontrollampe 112 eingeschaltet wird.The TSPR and LSPR signals are transmitted together with the SP /? _r signal is applied to the input of a third AND gate 114 , the output signal of which is used to set an input signal error flip-flop 116. If there is therefore no synchronization signal and no logic synchronization signal, the input signal error flip-flop 116 is set, whereupon a control lamp 118 or the like is switched on by a driver stage 120. At the same time, the setting of the input signal error flip-flop 116 supplies a stop signal which is used to switch off the control system of the feeder machine via a line 122. The output of the AND gate 114 is also passed through the OR gate 106 and sets the synchronization error flip-flop 108, whereby the control lamp 112 is switched on.

Der Fingangsfehler-Flip-Flop 116 kann nur von Hand, beispielsweise einem Handknopf 124, zurückgesetzt werden, so daß die Maschine erst wieder angelassen werden kann, wenn der Fehler beseitigt worden ist.The initial error flip-flop 116 can only be reset by hand, for example a hand button 124, so that the machine cannot be started again until the error has been eliminated.

Das Ausgangssignal des Synchronisationsfehler-Flip-Flops 108, das dazu benutzt wird, die Kontrolllampe 112 über die Treibstufe 110 einzuschalten, ist in F i g. 4 mit 126 bezeichnet, während das Ausgangssignal des Eingangssignalfehler-Flip-Flops 116, das dazu benutzt wird, die Kontrollampe 118 über die Treibstufe 120 einzuschalten und ein Haltsignal abzugeben, in F i g. 4 mit 128 bezeichnet ist.The output signal of the synchronization error flip-flop 108, which is used to switch on the control lamp 112 via the driver stage 110 , is shown in FIG. 4 is designated by 126 , while the output signal of the input signal error flip-flop 116, which is used to switch on the control lamp 118 via the driver stage 120 and to output a stop signal, is shown in FIG. 4 is designated by 128 .

Durch die Erfindung wird somit ein redundantes Logiksynchronisationssignal geliefert, das bei Fehlen eines physikalischen Synchronisationsbits geeignete Befehlssignale für die Steuerung einer numerisch gesteuerten Werkzeugmaschine liefert, während gleichzeitig ein Kontrollsignal abgegeben wird, das den Fehler der Anlage anzeigt. Außerdem wird bei Fehlen sowohl eines Bandsynchronisationssignals als auch eines Logiksynchronisationssignals eine zusätzliche Kontrolleinrichtung eingeschaltet und die Steueranlage der Werkzeugmaschine ausgeschaltet. Durch die Verwendung geeigneter Verzögerungseinrichtuneen in dem Logikkreis ist das redundante System der Erfindung auch dann funktionsfähig, wenn das Band einen bestimmten Fehler, beispielsweise eine Schrägstellung, aufweist.The invention thus provides a redundant logic synchronization signal, which in the absence of a physical synchronization bit suitable command signals for the control of a numerically controlled Machine tool delivers, while at the same time a control signal is given that the Displays errors in the system. In addition, in the absence of both a tape sync signal and a logic synchronization signal switched on an additional control device and the control system the machine tool switched off. By using suitable delay devices in the logic circuit, the redundant system of the invention is functional even when the tape a certain defect, for example a skew, having.

Claims

Patent claims:

1. Redundant synchronization logic circuit for the numerical control of a machine tool, with a tape reader for reading coded information bits. which are arranged line by line on a tape, each line containing a synchronization bit and at least one information bit in one of several parallel columns, characterized by an electronic circuit (60, 62, 64, 66, 70, 72) with an AND gate (70) and a first flip-flop (72) which supplies a general column signal for each line containing at least one information bit, a second flip-flop (44) which supplies a tape synchronization signal for each synchronization bit (SH-26), a third Flip-flop (88) which is connected to a point in the electronic circuit (64, 66) via a line (86) and delivers a logic synchronization signal when a general column signal occurs, an AND gate (84) which is sent to the outputs of the three flip-flops (72, 44, 88) is connected, and control devices (112, 118) which are connected to the set and unset outputs of the second (44) and third flip-flops (88).

2. synchronization logic circuit according to claim 1, characterized in that the output of the AND gate (70) at the reset inputs of the second (44) and third flip-flops (88) is connected.

3. synchronization logic circuit according to claim 1 and 2, characterized in that the control devices have a synchronization error control device (108, 112) which can be actuated by two AND gates (102, 104). wherein the first AND gate (102) at the set output (46) of the second flip-flop (44). the reset output (96) of the third flip-flop (88) and the output of the AND gate (70) of the electronic circuit is connected. while the second AND gate (104) at the reset output (48) of the second flip-flop (44). the set output (92) of the third flip-flop (88) and the output of the AND gate (70) of the electronic circuit is connected.

4. Synchronization logic circuit according to claim 1 and 2, characterized in that the Kontrollinrichtunpen an input error control device (118, 116) , which by eir AND gate (114) and an input error flip-flop (116) connected to each other in series geschaltei are, can be actuated, the AND gate (114 " at the reset output (48) of the two th flip-flops (44), the reset output (96) of the third flip-flop (88) and the output of the AND gate (70) of the electronic circuit is connected and that a hand button (124) is connected to the reset input of the input error flip-flop (116).

5. Synchronous logic circuit according to one of the preceding claims, characterized that the set outputs (46, 92) of the second (44) and the third flip-flop (88) over hurry OR gate (52) and a fourth flip-floi (54). which are connected in series with each other, a connected to the AND gate (84). un> that the fourth flip-flop (54) with its reset input at the output of the AND gate (70) of the electronic circuit and with its reset output at a second input de AND gate (84) is connected.

f>. Synchronous logic circuit according to one of the vorhci going claims, characterized marked

209 617/41

22 * 4

that the electronic circuit (60, 62, 64, 66, 70, 72) has a series-connected fifth flip-flop (72) which delays the general column signal before it is applied to the AND gate (84) will.

7. synchronization logic circuit according to claim 1 and 6, characterized in that the point of the electronic circuit to which the line (86) is connected, the output of an AND gate

1010

ters (64), which is arranged in the electronic circuit in front of the fifth flip-flop (66).

8. Synchroniogikkreis according to claim 1 and 5, characterized in that the set output (53) of the fourth flip-flop (54) with the AND gate (84) via a logic element (56) which is a parity check signal, a data read-in signal and a data read-in completion signal generated.

.le, ti SU Sy

gr sa k <fc bi

E d d r d

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

VJ.VY.

2244