DE2024855C - Redundanter Synchronlogikkreis fur die numerische Steuerung einer Werkzeugma schine - Google Patents

Description

1 2

Die Erfindung betrifft einen redundanten Syn- kann es sogar zu einem Durchgehen der Maschine

chronlogikkreis für die numerische Steuerung einer kommen, was erhebliche Beschädigungen des Werk-

Werkzeugmascnine mit einem Bandleser zum Ein- Stücks oder der Maschine oder beider zur Folge

lesen kodierter Informationsbits, die zeilenweise auf haben kann, ehe der Bedienungsmann Gelegenheit

einem Band angeordnet sind, wobei jede Zeile ein 5 hat, die Maschine anzuhalten.

Synchronbit und mindestens ein Informationsbit in Die gleichen Nachteile kann man bei Systemen einer von mehreren parallelen Spalten enthält. Der antreffen, die Magnetbänder als Datenträger ver-Synchronlogikkreis soll ein redundantes Synchroni- wenden, da die Synchronisationsbits durch Scnmutzsationssignal liefern, das eine ordnungsgemäße Be- ablagerungen isoliert sein können,
triebsweise der numerischen Steuerung auch dann er- io Durch die Erfindung sollen diese Nachteile vermöglicht, wenn der Bandleser, der Teil der Eingabe- mieden werden. Dies wird durch die im Anspruch 1 einrichtung der numerischen Steuerung bildet, ein angegebenen Merkmale erreicht,
physikalisches Synchronisationssignal, das für den \n Hand der Zeichnungen wird ein bevorzugtes richtigen Zeitablauf der verschiedenen Steuerungs- Ausführungsbeispiel der Erfindung näher erläutert, funktionen sorgt, nicht einliest. 15 Es zeigt

Ein Teil eines typischen Lochstreifens, wie er bei F i g. 1 einen Teil eines typischen Lochstreifens,

numerisch gesteuerten Werkzeugmaschinen zur Ein- wie er als Datenträger bei einer numerisch gesteu-

gabe von Informat'onen verwendet wird, ist in der erten Werkzeugmaschine verwendet wird,

deutschen Auslegcschrift 1301920 in Verbindung Fig. 2 ein vereinfachtes Logikdiagramm eines er-

mit der Fig. 2 dieser deutschen Auslegeschrift aus- 20 findungsgemäßen Ausführungsbeispiels,

führlich beschrieben. F i g. 3 ein vereinfachtes Logikdiagramm des die

Die Informationsdaten werden nach einem vorge- Kontrollvorrichtung darstellenden Teils des erfingebenen Kode aufgezeichnet, und zwar derart, daß dungsgemäßen Ausführungsbeispiels und
der Ort und das Vorhandensein oder Fehlen eines F i g. 4 ein Schaubild verschiedener Wellen, die zur Bits an einer vorgegebenen Stelle aufeinanderfolgen- 35 Erläuterung der Erfindung dienen,
der Zeilen, die jeweils ein »Wort« bilden, eine be- Bei dem dargestellten Ausführungsbeispiel ist der stimmte Information in dem gewählten Kode dar- in F i g. 1 gezeigte Lochstreifen 10 mit acht Spalten stellen. Jede Zeile aus Informationsbits ist mit einem von Informationslörhern DH oder Informationsbits Synchronisationssigiidl versehen, das bei einem Loch- versehen; die Spalten sind von 1 bis 8 durchnumestreifen die Form eines Loches un-¹ bei einem Ma- 30 riert. Zwischen der Spalte 2 und der Spalte 4 ist eine gnetband die Form eines besonderen Synchroni- Spalte aus Informationslöchern oder Informationsbits sationsbits hat. Das Band wird rdath zum Bandleser SH angeordnet. Die Synchronisationslöcher haben kontinuierlich vorwärtsbewegt, der n';ht nur die In- einen wesentlich kleineren Durchmesser als die Informationsbits, sondern auch jedes Synchronisations- fnrmationslöcher DH; jedes Synchronisationsloch bit einliest, um den Zeitablauf der von der Werk- 35 befindet sich in einer Zeile, die außerdem ein oder zeugmaschinensteuerung ausführenden Funktionen zu mehrere Informationslöcher enthält, wobei die Ansteuern. Jedes Wort in einem Block wird von dem zahl und die Anordnung der Informationslöcher Bandleser eingelesen, während sich das Band relativ einem vorgegebenen Kode entspricht. Bei dem in zum Bandleser vorwärtsbewegt, bis das Ende des F i g. 1 dargestellten Ausführungsbeispiel ist der Teil Blockkodes von dem Bandleser eingelesen ist; da- 40 eines Lochstreifens dargestellt, der einen vollständurch wird das Band angehalten, bis sämtliche in digen Informationsblock bildet, wobei die Infordem Block enthaltenen Informationen von der Steue- mationen aus mehreren »Wörtern« bestehen, von rung verarbeitet sind. Ein Bandlesekopf dient dazu, denen jedes einen Informationssatz für die Maschidie Synchronisationslöcher einzulesen, die einen sehr nensteuerung darstellt. Der Lochstreifen 10 wird vom viel kleineren Durchmesser als die Informations- 45 Anfang eines Informationsblocks kontinuierlich löcher haben. Die Werkzeugmaschine wird im allge- durch einen Bandleser 12 (Fig. 2) geführt, bis der meinen unter Bedingungen betrieben, wie sie in einer Bandleser der Spalte 8 das Ende des Blocks, und Werkstatt oder Fabrik gegeben sind, d. h. nicht ge- zwar das Loch EB liest, worauf der Lochstreifen anrade unter idealen Bedingungen. Auf dem Band oder gehalten und stillgehalten wird, bis alle im Block entin der Umgebung des Bandlesers kann sich Schmutz 50 haltenen Informationen von der Werkzeugmaschinenansammeln, was zur Folge hat, daß der auf dem steuerung verarbeitet sind, worauf der nächste InBandleser angesammelte Schmutz die Synchroni- formationsblock eingelesen wird,
sationslöcher des Bandes oder die Lichtöffnungen des Wie in F i g. 2 dargestellt, liest jeder Spalten-Band-Bandlesers oder der Bandlescrköpfe verstopft, was leser jedes »Bit« in einer Spalte der aufeinanderfolzum Einlesen falscher Informationen bzw. einem 55 genden Zeilen von Informationslöchern, wobei jeder völligen Versagen der Steuerung führt. Da die Syn- Bandleser aus einer Fotozelle oder Fotodiode (nicht chronisationslöcher sehr viel kleiner als die Infor- gezeigt) besteht, die jedesmal ein Ausgangssignal ermationslöcher sind, versagt im allgemeinen der Band- zeugt, wenn eine Lampe (nicht gezeigt), die Teil des leser für die Synchronisationslöcher zuerst. Bandlesers ist, einen Lichtstrahl durch ein Loch

Die Synchronisationslöcher steuern das Einlesen 60 schicken kann. Die Ausgangssignale, die von den einder Informationsdaten; daher wird, wenn aus irgend- zelnen Bandlesern durch Spaltenleitungen C//1 bis einem Grund ein Synchronisationsloch nicht gelesen CHH (Fig. 2) abgegeben werden, werden, jeweils wird, ein falscher Befehl an die Maschine abgegeben, durch einen Verstärker verstärkt, bevor sie in einem da die Steuerung einen bestimmten Satz von Infor- Spaltenregister gespeichert werden. In Fig. 2 sind mationsdaten nicht erfaßt. Dies kann beispielsweise 65 nur ein solcher Verstärker 14 und das zugehörige Reeine falsche Positionierung des Werkzeugs relativ gister 16 für die Spalte 1 dargestellt; es verstellt sich zum Werkstück zur Folge haben, wodurch ein wert- jedoch, daß jede Spalte mit einem Verstärker und volles Teil zerstört werden kann; in einigen Fällen einem Register versehen ist.

Pie in jedem der Spaltenregister gespeicherte In- auszugleichen, die beim Durchgang durch verschie-(orniati"ii wird danach als Befehlssignale verwendet, dene Logikeiemente (Gatter u.dgl.) auftritt. Das irtdje in u'i ^¹¹''¹ bekannter Weise zur Steuerung der nu- vertierte Signal wird über ein ODER-Gatter 42 an nierisch t^sieuerten Werkzeugmaschine dienen und einen Flip-Flop 44 angelegt; der Flip-Flop 44, der nicht Tei: der vorliegenden Erfindung sind. 5 mit TSPR (Tape Sprocket Signal = Synchroni-Qie wwliegende Erfindung sei nun an Hand der sationssignal) bezeichnet ist, liefert im gesetzten Zugetrieb-v,'ise der in den Fig. 2 und 3 dargestellten stand ein Synchronisationssignal TSPR an seinem Anordung näher beschrieben. Hierzu sei angenom- einen Ausgang 46 und im zurückgesetzten Zustand _men, d;.i^;."die zweite Zeile in Fig. 1, nämlich die ein TSFR- (nicht TSPR-) Signal an seinem anderen Zeile IH, angelesen wird, wobei ferner angenommen io Ausgang 48. Der TSPK-Flip-Flop44 wird durch ein J₆J₁ da! der Lochstreifen fehlerhaft ist, um einen SP/?_r-Signal zurückgesetzt, dessen Herkunft im folweitereii Vorteil der Erfindung zu erläutern. Die Zeile genden noch erläutert wird. Die Zeitfolge des Setzens 18 weis; ι η der Spalte 1 eir Loch 20, in der Spalte 4 und Zurücksetzens des TSPK-Flip-Flops 44 wie auch _ej_n Lo..-;■; 22 und in der Spalte 5 ein Loch 24 auf, die Zeitfolge der Betriebsweise der anderen Flipwährein· die anderen Spalten keine Löcher enthalten. 15 Flops in Fig. 2 wird von einem Zeitgebersignal ge-Es sei ,.genommen, daß die Löcher in den Spalten 4 steuert, das von dem Hauptzeitgeber der Maschinen- und 5 ' -'-^n des Lochstreifenfehlers nicht gleichzeitig steuerung geliefert wird und in den Zeichnungen mit init den, in der Spalte 1 vorgesehenen Loch 20 einge- CLK bezeichnet ist. Das Signal, das von dem TSPR-lesen w. rden. Solche Lochstreifenfehler können ver- Flip-Flop 44 im gesetzten Zustand rivrch seinen Ausschied:: e Ursachen haben, beispielsweise eine falsche ao gang 46 abgegeben wird, ist als Impuls 50 a in der Ausriduung des Lochstreifens in der Lochnr.«ischine TSPÄ-Welle in Fig. 4 dargestellt, und dieses Signal währer/i des Kodiervorgangs, defekte oder ausge- wird durch ein ODER-Gatter52 (Fig. 2) gefuhrt, leierte Lochmaschinen, die einen Teil des Materials um ein SPÄ-Flip-Flop 54 (sprocket) zu setzen, wahri den Löchern zurücklassen, Schmutzansammlung rend der SPR-Flip-Flop 54 durch das 5PÄ_r-Signal imBaiüüeser oder eine falsche Ausrichtung der Band- 15 zurückgesetzt wird. Wenn der SPÄ-Flip-Flop 54 geleser- F-Jtozellen oder -Fotodioden. In einem solchen setzt ist, erscheint an seinem ersten Ausgang 53 ein Fall werden die Löcher 22 und 24 in den Spalten 4 Signal, das einem Logikelement 56 zugeführt wird, und 5 kurze Zeit später als das Loch 20 in der damit es ein Signal erzeugen kann, da;, das Lesen der Spalte· 1 von dem Bandleser eingelesen. Die Spalte 18 in den Spaltenregistern aufgezeichneten Informationsist außerdem mit einem Synchronisationsloch 26 ver- 3" daten steuert, die in üblicher Weise der Werkzeuglehen. das von einem entsprechenden Synchroni- maschinensteuerung zugeführt werden. Das Logikelelationsioch-Bandleser eingelesen wird, der ein Aus- ment 56 ermöglicht außerdem eine Paritätsprüfung, gangssignal erzeugt, um in üblicher Weise für einen die bekanntlich darin besteht, Fehler, die sich beim bestimmten Zeitablauf der Werkzeugmaschinensteue- Aufzeichnen der Informationsdaten auf dem Locnrung zu sorgen. 35 streifen eingeschlichen haben, aufzudecken. Dies F ig. 4 stellt idealisierte Wellen im Hinblick auf wurde bereits in der obenerwähnten deutschen Ausüab u<-wählte Aüsführun?sbci3piel dar. Der Teil A der legeschrift beschrieben.

Fig 4 zeigt einen normalen Betriebszustand, bei dem Wenn sowohl die Paritätsprüfung wie auch das

jedoch der Lochstreifen fehlerhaft ist, der Teilß Einlesen der Daten beendet ist, wird das Logikeleeinen Betriebszustand, bei dem das Synchronisations- 40 ment betätigt, das daraufhin ein /?C-Signal (reaü-in-

loch oder der Synchronisationsloch-Bandleser ver- complet) in einer Leitung 57 erzeugt. ....

stopft oder ein anderer Fehler vorhanden ist, so daß Zur gleichen Zeit, wie das Synchromsationslocn

der Synchronisationsloch-Bandleser kein Ausgangs- von dem Synchronisationsloch-Bandleser gelesen

signal'abgibt, und der Teil C einen Betriebszustand, wird, werden die Informationslöcher von den verbei dem die Anlage völlig ausfällt. 45 schiedenen Spaltenbandlesern gelesen, und die Aus-

Wie in dem Teil A der F i g. 4 (normaler Betriebs- gangssignale der Spaltenbandleser werden nach ihrer

zustand) gezeigt, wird beim Lesen der Zeile 18 des Verstärkung in Parallelschaltung einem ODIiK-

Lochstreifens 10 (F i g. 1) das Loch 20 in der Spalte 1 Gatter 60 zugeführt, wo sie ein allgemeines Spaten-

eingelesen, was zur Folge hat, daß der Spalte-1- signal GCH erzeugen. Das :allgemetne Spaltens.^nal Bandleser Cffl einen Impuls 28a abgibt. Die Band- 50 wird über einen Inverter 62 an den Eingang eines

leser der Spalten 2 und 3 geben kein Ausgangssignal UND-Gatters 64 angelegt, um einen erste« ™P-F>«P

ab, wie bei der Welle CH2-3 durch eine kontinuier- 66 zu setzen. Der Flip-Flop 66 gibt über einen ersten

liehe Linie 30a angedeutet ist, während der Spalte-4- Ausgang68 ein .Ausgangssignal ab, dar über en

Bandleser ein Ausgangssignal 32a (Welle CH4) und UND-Gatter 70 einen zweiten Flip-Flop 72 _Setet._Der der Spaltc-5-Bandleser ein Ausgangssignal 34a (Welle 55 zweite Ausgang 76 des Flip-Flops 66 ist ar

C7/5) abgeben. Die Impulse 32a und 34a (CH4 des UND-Gatters S4 angeschossen, an den

und CH 5) sind wegen des willkürlich gewählten über eine Leitung 78 Zeitfolge.mpulse

Lochstreifenfehlers gegenüber dem Impuls 28a der werden. Diese ^Μ&™^Μά**\ιτ

Spalte 1 etwas verzögert. Die Spalten 6 bis 8 ergeben spielsweise einige Millisekunden) und_weiden von

kein AusgangssignalT wie durch die kontinuierliche 60 dem Hauptzeitgeber der ^Stemn£^Sm ^zl

Linie 36a de? Welle CH6-8 angedeutet ist. Der Syn- gleichen ^Φ™^*™^^^^

chronisationsloch-Baudleser gibt einen Impuls 38a verwendet, über ein. Leitung,80 das,UND^Ga«^er'<

(Welle SH) ab, der etwa; kürzer als die Informations- zu steuern Am Ausgang des JJND-Gatters 70 er

wumniikp m/i Mn und Ma ist scheint ein Signal, das das zurückgesetzte aligemeine

Wiet Fh, 2dngnJiUird der Impuls, der von 6₅ Synchronisationssignal SPR, (sprocket reset darstellt

dem sVnchroiisaUonSi-Bandleser abgegeben wird, und das den Flip-Flop ™ »^to FIoS t

verstärkt und beim Durchgang durch einen Inverter mit dem im Ausgang «8 ^ Hip-FJops M

40 »Bestürzt«, um eine nachfolgende Phaseninversion nenden Signal angelegt wird. Wenn der Flip

gesetzt ist, hat sein Ausgangssignal die in F i g. 4 mit jedoch am Ausgang des Synchronisationsloch-Band- 82α bezeichnete Form, wodurch angedeutet wird, lesers kein S//-Signal (s. bei 38 b), so daß der daß ein allgemeines Spaltensignal GCH vorhanden TSPÄ-Flip-Flop44 (Fig. 2) nicht gesetzt wird. Soist Dieses Signal sowie das ÄC-Signal am Ausgang mit erscheint im Ausgang 46 des TSPR-Flip-Flops 44 des Logikelements 56 und das vom zweiten Ausgang 5 kein TSPR-Signal, was durch eine gerade Linie 50 b 55 des SPÄ-Flip-Flops 54 abgegebene Signal werden in F i g. 4 dargestellt ist. Da jedoch ein allgemeines durch ein UND-Gatter 84 geführt, wodurch ein CCR- Spaltensignal (GCH) 826 vorhanden ist, ist dieses Befehlssignal (Clear Channel Register) den Spalten- GCH-Signal in der. Lage, über die Leitung 86 den registern zugeführt wird, damit sie die Register für LSPÄ-F1ip-F1op88 zu setzen, so daß im Ausgang 92 die Aufnahme der nächsten Information freimachen. io dieses Flip-Flops ein LSPÄ-Signal erscheint, wie Der Hauptzweck der Flip-Flops 66 und 72 besteht durch den Impuls 946 in F i g. 4 angedeutet ist., Das darin, ein digitales Zeitverzögefungselement für das LSPR -Signal, das im Ausgang 92 des LSPÄ-Flip-GCW-Signal zu bilden, das nach einer geeigneten Flops 88 erscheint, wird durch das ODER-Oatter 52 Verzögerung in der Lage ist, das UND-Gatter 84 in geführt und setzt den SPÄ-Flip-Flop 54. Der von der Weise zu steuern, daß es ein CCR-Befehlssignal 15 dem LSPÄ-Signal gesetzte SPÄ-Flip-Flop 54 gibt abgibt und somit die Spaltenregister für die Auf- über seinen Ausgang 53 ein Signal an das Logikelenahme und Speicherung der nächsten Information ment 56 ab.

bereit macht. Solange ein Synchronisationssignal SPR am Aus-

Ein wichtiges Merkmal der Erfindung besteht gang 53 des SPR-Flip-Slops 54 erscheint, arbeitet die darin, daß von dem GCW-Signal, d. h. von dem Si- *o Steuerung der Werkzeugmaschine, wie bereits ergnal, das durch das ODER-Gatter 60 geführt wird wähnt, in der üblichen Weise, wobei dieses SPR- und die in Fi g. 4 dargestellte Wellenform 82 a hat, Signal im allgemeinen dazu verwendet wird, die Zeitein redundantes Logiksynchronisationssignal LSPR folge der Betätigung der Maschinenstellmotoren in (logic sprocket) abgeleitet wird. Das invertierte GCH- Abhängigkeit von der Information, die in den Spal-Signal liefert über eine Leitung 86 ein Signal, das as tenregistern enthalten ist, zu steuern, über ein ODER-Gatter 90 einen LSPÄ-Flip-Flop 88 Wie in Fi|,.4 dargestellt, hat das SPÄ-Signal am

setzt. Wenn der LSPÄ-Flip-Flop 88 gesetzt ist, liefert Ausgang 53 des SPÄ-Flip-Flops 54 bei normalem er an seinem einen Ausgang 92 ein W>PR-Signal, das Betriebszustand eine längere Dauer (s. 100a) da der einen Impuls 94a (Teil A in F i g. 4) enthält. SPR-Flip-Flop 54 durch das TSPR-Signal 50a ge-

Der andere Ausgang 96 des LSPR-Flip-Flops 88 30 setzt wird. Bei anormalem Betriebszustand (Teil B liefert ein LSPÄ-Signal. Der LSPR-Flip-Flop88 wird der Fig. 4), wenn ein Synchronisationsloch verstopft durch das SPÄ,-Signal zurückgesetzt, das, wie be- ist od. dgl., hat das SPÄ-Signal 100 b dieselbe Dauer reits erwähnt, außerdem dazu benutzt wird, den wie das LSPÄ-Signal 946. da der SPR-Flip-Flop 54 TSPR-Flip-Flop 44 und den Flip-Flop 54 zurückzu- von dem LSPÄ-Signal gesetzt wird, setzen. Das SPÄ_r-SignaI, das von dem UND-Gatter 35 B^ei völligem Versagen, einem Betriebszustand, bei 70 abgegeben wird, ist ein kurzer Imipuls, wie bei 98 dem, wie im Teil C der F i g. 4 gezeigt, kein Synchroin F i g. 4 angedeutet ist. nisationsloch SH (s. 38r) vorhanden ist, so daß auch

Das LSPÄ-Signal, das am Ausgan? 92 des LSPÄ- kein Bandsynchronisationssignal TSPR (s. 5Or) vor-Flip-Flops &8 erscheint, wird durch das ODER- handen ist, und bei dem der Logikkreis kein Logik-Gatter 52 geführt und dazu verwende, den .SPÄ-Flip- 40 Synchronisationssignal LSPÄ (s. bei 94r) liefert, so Flop 54 zu setzen. Somit wird der SPÄ-Flip-Flop 54 daß der SPÄ-Flip-Flop 54 niemals gesetzt wird, bei entweder von dem im Ausgang 46 des TSPÄ-Flip- einem solchen Versagen also erscheint am Ausgang Flops 44 erscheinenden Bandsynchronisationssignal S3 des SPÄ-Flip-Flops 54 kein SPÄ-Signal. wie bei TSPR (tape sprocket signal) oder von dem am Aus- l°°^r in Fig.4 angedeutet ist. Das gleiche Ergebnis gang 92 des LSPÄ-Flip-Flops 88 erscheinenden 45 ^erkäl* "lan, ^wenn die GCW-Leitung ausfällt, was zur Logiksynchronisationssignal LSPÄ I Logik sprocket Folge hat, daß trotz Vorhandensein von Signalen 28 r. signal) gesetzt. Das Logikelement 56 wird somit von 32c und 34c für die Spalten 1, 4 bzw. 5 kein GCH-dem Bandsynchronisationssignal oder dem Logiksyn- Signal 82 c vorhanden ist.

chronisationssignal gesteuert, und die Werkzeug- Wie femer in Fi g. 2 dargestellt, wird ein Blockmaschinensteuerung arbeitet in der üblichen Weise, 50 endesignal EOBT, das von der Spalte 8 abgelesen selbst wenn kein Bandsynchronisationssignal oder wird und dem Blockendeloch EB entspricht, an den kein Logiksynchronisationssignal vorhanden ist. Eingang des ODER-Gatters 42 und 90 angelegt, se

Wie in F i g. 4 dargestellt, ist das Bandsynchroni- daß von dem Logikkreis entweder ein TSPR- odei sationssignal (TSPR) SOa derart zeitgesteuert, daß es LSPÄ-Ausgangssignal erzeugt wird, um die Förder an der Hinterkante fo des Synchronisationsloch- 55 bewegung des Bandes am Ende des Informations signals (SH) 38 a erscheint, wobei das Logiksynchro- blocks im richtigen Zeitpunkt zu unterbrechen, nisationssignal (LSPR) 94 a und das Bandsynchroni- Wie in F i g. 3 dargestellt, werden das am Ausganj

sationssienal (TSPR) SOa zusammenbrechen, sobald 46 des TSPR-Flip-Flops 44 erscheinende 7"SPA-Si der TSPR-Flip-Flop 44 und der LSPR-Flip-Flop 88 gnal und das am Ausgang 96 des LSPÄ-Flip-Flop eleichzeitig durch das SPÄ_r-Signal 98 zurückgesetzt 60 88 erscheinende LSPÄ-Signal an ein UND-Gatte werden. ^lft2 angelegt, wobei als Steuersignal des SPÄ_r-Signa

Wenn das Synchronisationsloch verstopft ist (sprocket reset signal) verwendet wird. Das am Aus (Teil B der Fig. 4), erhält man beim Einlesen der gang48 des 7"SPÄ-Flip-Flops44 erscheinende TSPR Zeile 18 des Lochstreifens 10 (F i g. 1) ein Signal 286 Signal und das am Ausgang 92 des LSPR-Flip-Flop für die Spalte 1. kein Signal für die Spalten 2 und 3, 65 88 erscheinende LSPÄ-Signal werden gemeinsam m ein Signal 326 bzw. 346 für die Spalte 4 bzw. 5 und dem gleichen SPR,.Signal an den Eingang eine kein Signal für die Spalten 6 bis 8. wie dies auch bei zweiten UND-Gatters 104 angelegt. Das Ausgang: normalem Betrieb der Fall war. Diesesmal erscheint signal entweder des UND-Gatters 102 oder des UNE

2244*

ndder
So-,44
»Ο/>
nes
:ses
Jen

die
er-'/?-
eitin

am
em
der

ge-
\B
«pft

jer
54

bei
roich
orikso
bei
mg
bei
nis
^u r

!en
so
kr

CT-IS-

tcr
ial

CS
-ς_

Ciatters 104 wird durch ein ODER-Gatter 106 geführt und setzt ein Synchronisationsfehler-Flip-Flop 108.

Wenn somit entweder das Bandsynchronisationssignal oder das Logiksynchronisationssignal fehlt, wird Jer Synchronisationsfehler-Flip-Flop 108 gesetzt, dessen Ausgang über eine Treibstufe 110 eine Kontrollampe 112 (oder eine andere Kontrolleinrichtung) einschaltet, um dem Bedienungsmann den Fehler anzuzeigen. Der Synchronisationsfehler-Flip-Flop »o 108 wird durch einen Impuls ST zurückgesetzt, der sonst dazu verwendet wird, die Datenversorgung des nächsten Informationsblocks einzuleiten, so daß die Kontrollampe 112 dauernd an- und ausgeschaltet wird.

Das TSPR- und LSPR-Signal werden gemeinsam mit dem SP/?_r-Signal an den Eingang eines dritten UND-Gatters 114 angelegt, dessen Ausgangssignal dazu verwendet wird, einen Eingangssignalfehler-Flip-Flop 116 zu setzen. Wenn somit kein Synchroni- ao sationssignal und kein Logiksynchronisationssignal vorhanden ist, wird der Eingangssignalfehler-Flip-Flop 116 gesetzt, worauf durch eine Treibstufe 120 eine Kontrollampe 118 od. dgl. eingeschaltet wird. Zur gleichen Zeit liefert das Setzen des Eingangs- as sifnalfehler-Flip-Flops 116 ein Haltsignal, das dazu benutzt wird, über eine Leitung 122 die Steueranlage der vVerkzeupmaschine auszuschalten. Das Ausgangssignal des UND-Gatters 114 wird außerdem durch das ODER-Gatter 106 geführt und setzt den Synchronisationsfehlcr-Flip-Flop 108, wodurch die Kontrollampe 112 eingeschaltet wird.

Der Fingangsfehler-Flip-Flop 116 kann nur von Hand, beispielsweise einem Handknopf 124, zurückgesetzt werden, so daß die Maschine erst wieder angelassen werden kann, wenn der Fehler beseitigt worden ist.

Das Ausgangssignal des Synchronisationsfehler-Flip-Flops 108, das dazu benutzt wird, die Kontrolllampe 112 über die Treibstufe 110 einzuschalten, ist in F i g. 4 mit 126 bezeichnet, während das Ausgangssignal des Eingangssignalfehler-Flip-Flops 116, das dazu benutzt wird, die Kontrollampe 118 über die Treibstufe 120 einzuschalten und ein Haltsignal abzugeben, in F i g. 4 mit 128 bezeichnet ist.

Durch die Erfindung wird somit ein redundantes Logiksynchronisationssignal geliefert, das bei Fehlen eines physikalischen Synchronisationsbits geeignete Befehlssignale für die Steuerung einer numerisch gesteuerten Werkzeugmaschine liefert, während gleichzeitig ein Kontrollsignal abgegeben wird, das den Fehler der Anlage anzeigt. Außerdem wird bei Fehlen sowohl eines Bandsynchronisationssignals als auch eines Logiksynchronisationssignals eine zusätzliche Kontrolleinrichtung eingeschaltet und die Steueranlage der Werkzeugmaschine ausgeschaltet. Durch die Verwendung geeigneter Verzögerungseinrichtuneen in dem Logikkreis ist das redundante System der Erfindung auch dann funktionsfähig, wenn das Band einen bestimmten Fehler, beispielsweise eine Schrägstellung, aufweist.

Claims (1)

1. Patentansprüche:

   1. Redundanter Synchronisationslogikkreis für die numerische Steuerung einer Werkzeugmaschine, mit einem Bandleser zum Einlesen kodierter Informationsbits. die zeilenweise auf einem Band angeordnet sind, wobei jede Zeile ein Synchronisationsbit und mindestens ein Informationsbit in einer von mehreren parallelen Spalten enthält, gekennzeichnet durch einen Elektronikkreis (60, 62, 64, 66, 70, 72) mit einem UND-Gatter (70) und einem ersten Flip-Flop (72), der für jede Zeile, die wenigstens ein Informationsbit enthält, ein allgemeines Spaltensignal liefert, einen zweiten Flip-Flop (44), der für jedes Synchronisationsbit (SH-26) ein Bandsynchronisationssignal liefert, einen dritten Flip-Flop (88), der über eine Leitung (86) mit einem Punkt des Elektronikkreises (64, 66) verbunden ist und bei Auftreten eines allgemeinen Spaltensignals ein Logiksynchronisations-Signal liefert, ein UND-Gatter (84), das an die Ausgänge der drei Flip-Flops (72, 44, 88) angeschlossen ist, und Kontrolleinrichtungen (112, 118), die an die gesetzten und nicht gesetzten Ausgänge des zweiten (44) und dritten Flip-Flops (88) angeschlossen sind.

   2. Synchronisationslogikkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des UND-Gatters (70) an den zurückgesetzten Eingängen des zweiten (44) und dritten Flip-Flops (88) angeschlossen ist.

   3. Synchronisationslogikkreis nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Kontrolleinrichtungen eine Synchronisationsfehler-Kontrollvorrichtung (108, 112) aufweisen, die durch zwei UND-Gatter (102, 104) betätigbar ist. wobei das erste UND-Gatter (102) an dem gesetzten Ausgang (46) des zweiten Flip-Flops (44). dem zurückgesetzten Ausgang (96) des dritten Flip-Flops (88) und dem Ausgang des UND-Gatters (70) des Elektronikkreises angeschlossen ist. während das zweite UND-Gatter (104) an dem zurückgesetzten Ausgang (48) des zweiten Flip-Flops (44). dem gesetzten Ausgang (92) des dritten Flip-Flops (88) und dem Ausgang des UND-Gatters (70) des Elektronikkreises angeschlossen ist.

   4. Synchronisationslogikkreis nach Anspruch 1 und 2. dadurch gekennzeichnet, daß die Kontrolleinrichtunpen eine Eingangsfehler-Kontrollvorrichtung (118, 116) aufweisen, die durch eir UND-Gatter(114) und einen Eingangsfehler-Flip-Flop (116), die miteinander in Reihe geschaltei sind, betätigbar ist, wobei das UND-GaUer (114" an dem zurückgesetzten Ausgang (48) des zwei ten Flip-Flops (44), dem zurückgesetzten Aus gang (96) des dritten Flip-Flops (88) und den Ausgang des UND-Gatters (70) des Elektronik kreises angeschlossen ist. und daß an dem zurück gesetzten Eingang des Eingangsfehler-Flip-Flop (116) ein Handknopf (124) angeschlossen ist.

   5. Synchronlogikkreis nach einem der voran gehenden Ansprüche, dadurch gekennzeichnet daß die gesetzten Ausgänge (46, 92) des zweitei (44) und des dritten Flip-Flops (88) über eil ODER-Gatter (52) und einen vierten Flip-Floi (54). die miteinander in Reihe geschaltet sind, a dem UND-Gatter (84) angeschlossen sind. un> daß der vierte Flip-Flop (54) mit seinem zurück gesetzten Eingang am Ausgang des UND-Gatter (70) des Elektronikkreises und mit seinem zurück gesetzten Ausgang an einem zweiten Eingang de UND-Gatters (84) angeschlossen ist.

   f>. Synchronlogikkrcis nach einem der vorhci gehenden Ansprüche, dadurch gekennzeichne

   209 617/41

   22*4

   daß der Elektronikkreis (60, 62, 64, 66, 70, 72) einen in Reihe geschalteten fünften Flip-Flop (72) enthält, der das allgemeine Spaltensignal verzögert, bevor es an das UND-Gatter (84) abgegeben wird.

   7. Synchronisationslogikkreis nach Anspruch 1 und 6, dadurch gekennzeichnet, daß der Punkt des Elektronikkreises, an dem die Leitung (86) angeschlossen ist, der Ausgang eines UND-Gat

   10

   ters (64) ist, das in dem Elektronikkreis vor dem fünften Flip-Flop (66) angeordnet ist.

   8. Synchroniogikkreis nach Anspruch 1 und 5, dadurch gekennzeichnet, daß der gesetzte Ausgang (53) des vierten Flip-Flops (54) mit dem UND-Gatter (84) über ein Logikelement (56) verbunden ist, das ein Paritätsprüfungssignal, ein Dateneinlesesignal und ein Dateneinlese-Beendigungssignal erzeugt.

   .le ,ti SU Sy

   gr sa k< fc bi

   E d d r d

   Hierzu 1 Blatt Zeichnungen

   VJ.

   2244