DE20108758U1 - Anordnung von Speicherchipgehäusen auf DIMM-Platine - Google Patents
Anordnung von Speicherchipgehäusen auf DIMM-PlatineInfo
- Publication number
- DE20108758U1 DE20108758U1 DE20108758U DE20108758U DE20108758U1 DE 20108758 U1 DE20108758 U1 DE 20108758U1 DE 20108758 U DE20108758 U DE 20108758U DE 20108758 U DE20108758 U DE 20108758U DE 20108758 U1 DE20108758 U1 DE 20108758U1
- Authority
- DE
- Germany
- Prior art keywords
- memory chip
- board
- housings
- arrangement
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/185—Mounting of expansion boards
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/184—Mounting of motherboards
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/186—Securing of expansion boards in correspondence to slots provided at the computer enclosure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
S0913
Beschreibung
Anordnung von Speicherchipgehäusen auf DIMM- Platine
Die Erfindung betrifft die Anordnung von Speicherchipgehäusen auf einer DIMM- Platine.
Bei herkömmlichen TSOP- Speichergehäusen müssen zur Realisierung z.B. eines IGB- Dual-Inline-Memory-Moduls (DIMM) die Komponenten auf der Platine gestapelt ("gestackt") werden, d.h. es werden jeweils zwei TSOP- Speichergehäuse übereinander angeordnet, um sie auf einer Platine mit einer vorgegebenen Größe unterbringen zu können.
Aufgrund der weiteren Verkleinerung und der Anforderungen an die Arbeitsgeschwindigkeit werden immer mehr BGA- (ball grid array-) Gehäuse verwendet. Diese sind momentan aber noch nicht zuverlässig und preisgünstig stapelbar und können nur nebeneinander auf der Modulplatine angeordnet werden. Bei Plazierung der Speicherkomponenten nebeneinander in einer Reihe ist es jedoch nicht möglich, mehr als neun Komponenten auf einer Seite der Platine zu plazieren. Dies bedeutet, dass bei Verwendung von 25 6Mb- Komponenten und maximal neun Komponenten pro Platinenseite somit nur Module mit einer maximalen Speicherkapazität von 512MB hergestellt werden können.
Aufgabe der\vorliegenden Erfindung ist es, die Kapazität des Speichermoduls durch eine optimierte Chipanordnung zu erhöhen.
30
30
Die Aufgabe wird gelöst durch die Anordnung nach Anspruch 1. Eine bevorzugte Ausführungsform der Erfindung ist Gegenstand von Anspruch 2.
Der Erfindung liegt die Idee zugrunde, mehrere Komponenten auf der Modulplatine anzuordnen. Durch die Erhöhung der Modulfläche ist es möglich, die Komponenten in zwei Reihen zu
S0913
plazieren und somit mehr als zehn Komponenten auf der Platine unterzubringen. Dies ist bei entsprechend kleinen Chips möglich. So lässt sich z.B. unter Verwendung von 256Mb- Komponenten ein lGB-Speichermodul fertigen.
Die erfindungsgemäße Anordnung von mehreren Speicherchipgehäusen mit jeweils mindestens einem im Inneren des Speicherchipgehäuses angeordneten Speicherchip mit mehreren Pins, die aus dem jeweiligen Speicherchipgehäuse herausgeführt sind, auf einer Platine, die an einer Längsseite eine mehrpolige Kontaktschiene für das Einstecken in einen Sockel eines Motherboards aufweist, ist dadurch gekennzeichnet, dass die mehreren Speicherchipgehäuse in zwei Reihen parallel zu der Längsseite der Platine angeordnet sind.
Insbesondere können bei der Anordnung die mehreren Speicherchipgehäuse mit ihrer Längsseite parallel zu der Längsseite der Platine angeordnet sein.
Die Erfindung wird im folgenden anhand zweier Ausführungsbeispiele erläutert, wobei Bezug genommen wird auf die beigefügten Zeichnungen.
Fig. 1 zeigt die Ansicht einer Seite einer DIMM- Platine in einer ersten Ausführungsform der Erfindung.
Fig. 2 zeigt die Ansicht einer Seite einer DIMM- Platine in einer zweiten Ausführungsform der Erfindung.
In Fig. 1 ist eine Seite einer Platine 1 eines Dual-Inline-Memory-Moduls (DIMM) gezeigt. DIMM-Module stellen eine besonders platzsparende Bauform von Speicherbausteinen dar. Die Speicherbausteine sind Chips, die in Speicherchipgehäusen 2 mit mehreren Pins untergebracht sind. Die Pins sind aus dem jeweiligen Speicherchipgehäuse herausgeführt. Die Speicherchipgehäuse 2 werden in zwei Ausführungen hergestellt. In der ersten Ausführung werden die Pins alle an der Schmalseite des
Gehäuses herausgeführt (Typ I), in der zweiten Ausführung
werden die Pins alle an der Längsseite des Gehäuses herausgeführt (Typ II).
werden die Pins alle an der Längsseite des Gehäuses herausgeführt (Typ II).
Im Stand der Technik sind die Speicherchipgehäuse 2 in einer
Reihe nebeneinander auf der Platine 1 angeordnet. Die Platine 1 ist in der Regel rechteckig und weist eine Längsseite 3 und eine Schmalseite 4 auf. An ihrer Längsseite 3 hat die Platine 1 eine i.a. 168- polige Kontaktschiene 5, die in einen (nicht gezeigten) speziellen Sockel eines (nicht gezeigten) Motherboards
eingesteckt werden kann. Die RAM- Bausteine 2 auf der
Platine 1 werden mit einer Adressbreite von 64 Bit angesteuert.
Reihe nebeneinander auf der Platine 1 angeordnet. Die Platine 1 ist in der Regel rechteckig und weist eine Längsseite 3 und eine Schmalseite 4 auf. An ihrer Längsseite 3 hat die Platine 1 eine i.a. 168- polige Kontaktschiene 5, die in einen (nicht gezeigten) speziellen Sockel eines (nicht gezeigten) Motherboards
eingesteckt werden kann. Die RAM- Bausteine 2 auf der
Platine 1 werden mit einer Adressbreite von 64 Bit angesteuert.
In der erfindungsgemäßen Anordnung sind die Speicherchipgehäuse
2 auf der Platine 1 in zwei Reihen parallel zu der
Längskante 3 der Platine 1 angeordnet. Das heißt, sie sind
nicht nur in einer ersten Richtung auf der Platine 1, sondern auch in einer zweiten Richtung auf der Platine 1 (paarweise)
2 auf der Platine 1 in zwei Reihen parallel zu der
Längskante 3 der Platine 1 angeordnet. Das heißt, sie sind
nicht nur in einer ersten Richtung auf der Platine 1, sondern auch in einer zweiten Richtung auf der Platine 1 (paarweise)
nebeneinander angeordnet. (Die erste Richtung und die zweite
Richtung auf der Platine stehen hierbei senkrecht aufeinander.)
Die beiden Reihen sind in Fig. 1 durch gestrichelte Linien 6 und 7 dargestellt.
Richtung auf der Platine stehen hierbei senkrecht aufeinander.)
Die beiden Reihen sind in Fig. 1 durch gestrichelte Linien 6 und 7 dargestellt.
Bei der Orientierung der Speicherchipgehäuse 2 auf der Platine 1 ergeben sich im wesentlichen zwei Möglichkeiten. In Fig. 1 liegt die Schmalseite 9 der Gehäuse 2 parallel zu der
Längsseite 3 der Platine 1 und umgekehrt. Im Gegensatz dazu
ist die Orientierung der Speicherchipgehäuse 2 in der Ausführungsform nach Fig. 2 um 90° gedreht. Bei der Ausführungsform der Erfindung in Fig. 2 sind die Speicherchipgehäuse 2 mit
ihrer Längsseite 8 parallel zu der Längsseite 3 des Platine 1 angeordnet. Ihre Schmalseite 9 ist damit parallel zu der
Schmalseite 4 der Platine 1 angeordnet.
Längsseite 3 der Platine 1 und umgekehrt. Im Gegensatz dazu
ist die Orientierung der Speicherchipgehäuse 2 in der Ausführungsform nach Fig. 2 um 90° gedreht. Bei der Ausführungsform der Erfindung in Fig. 2 sind die Speicherchipgehäuse 2 mit
ihrer Längsseite 8 parallel zu der Längsseite 3 des Platine 1 angeordnet. Ihre Schmalseite 9 ist damit parallel zu der
Schmalseite 4 der Platine 1 angeordnet.
Mit der beschriebenen Anordnung der Speicherchipgehäuse 2 auf einer Platine 1 in zwei Reihen wird die Erhöhung der Spei-
• · ■
• · ·
• · ·
S0913
chergröße eines Speichermoduls bei der Verwendung von CSP-(Chipsize package-) Gehäusen, BGA type (Ball grid array) erreicht. Die Erfindung ist jedoch nicht auf die dargestellten Ausführungsformen beschränkt. So können die Speicherchipgehäuse 2 auf der Platine 1 auch in einem schrägen Winkel zu einer der Kannten 3 oder 4 der Platine 1 angeordnet werden, vorzugsweise so dass die Gehäuse 2 in einer der beiden Reihen einen ersten Winkel mit einer der Kanten 3 oder 4 einschließen und die Gehäuse in der zweiten der beiden Reihen den entsprechenden negativen Winkel (d.h. mit entgegengesetzter Drehrichtung) mit einer der Kanten 3 oder 4 einschließen. Darüber hinaus ist die Erfindung selbstverständlich nicht auf zwei Reihen 6 und 7 beschränkt, sondern es können auch drei oder mehr Reihen vorgesehen werden, in denen die Gehäuse 2 parallel zu einer der Kanten 3 oder 4 der Platine 1 angeordnet sind oder einen (wechselnden) Winkel mit den Kanten einschließen.
Bezugszeichen
1 Platine
2 Speicherchipgehäuse
3 Längsseite der Platine
4 Schmalseite der Platine
5 Kontaktschiene der Platine
6 erste Reihe mit Speicherchipgehäusen
7 zweite Reihe mit Speicherchipgehäusen 8 Längsseite der Speicherchipgehäuse
9 Schmalseite der Speicherchipgehäuse
Claims (2)
1. Anordnung von mehreren Speicherchipgehäusen mit jeweils mindestens einem im Inneren des Speicherchipgehäuses angeordneten Speicherchip mit mehreren Pins, die aus dem jeweiligen Speicherchipgehäuse herausgeführt sind, auf einer Platine, die an einer Längsseite eine mehrpolige Kontaktschiene für das Einstecken in einen Sockel eines Motherboards aufweist, dadurch gekennzeichnet, dass die mehreren Speicherchipgehäuse (2) in zwei Reihen (6, 7) parallel zu der Längsseite (3) der Platine (1) angeordnet sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die mehreren Speicherchipgehäuse (2) mit ihrer Längsseite (8) parallel zu der Längsseite (3) der Platine (1) angeordnet sind.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE20108758U DE20108758U1 (de) | 2001-05-25 | 2001-05-25 | Anordnung von Speicherchipgehäusen auf DIMM-Platine |
| US10/155,847 US20020196612A1 (en) | 2001-05-25 | 2002-05-24 | Arrangement of memory chip housings on a DIMM circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE20108758U DE20108758U1 (de) | 2001-05-25 | 2001-05-25 | Anordnung von Speicherchipgehäusen auf DIMM-Platine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE20108758U1 true DE20108758U1 (de) | 2001-08-09 |
Family
ID=7957316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE20108758U Expired - Lifetime DE20108758U1 (de) | 2001-05-25 | 2001-05-25 | Anordnung von Speicherchipgehäusen auf DIMM-Platine |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020196612A1 (de) |
| DE (1) | DE20108758U1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005051497B3 (de) * | 2005-10-26 | 2006-12-07 | Infineon Technologies Ag | Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips |
| DE102005051998B3 (de) * | 2005-10-31 | 2007-01-11 | Infineon Technologies Ag | Halbleiterspeichermodul |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7202555B2 (en) | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US7081373B2 (en) | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| US7468893B2 (en) | 2004-09-03 | 2008-12-23 | Entorian Technologies, Lp | Thin module system and method |
| US7289327B2 (en) | 2006-02-27 | 2007-10-30 | Stakick Group L.P. | Active cooling methods and apparatus for modules |
| US7606049B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Module thermal management system and method |
| US7324352B2 (en) | 2004-09-03 | 2008-01-29 | Staktek Group L.P. | High capacity thin module system and method |
| US7606050B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Compact module system and method |
| US7579687B2 (en) | 2004-09-03 | 2009-08-25 | Entorian Technologies, Lp | Circuit module turbulence enhancement systems and methods |
| US7616452B2 (en) | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
| US7511968B2 (en) * | 2004-09-03 | 2009-03-31 | Entorian Technologies, Lp | Buffered thin module system and method |
| US7606040B2 (en) | 2004-09-03 | 2009-10-20 | Entorian Technologies, Lp | Memory module system and method |
| US7522421B2 (en) | 2004-09-03 | 2009-04-21 | Entorian Technologies, Lp | Split core circuit module |
| US20060050492A1 (en) | 2004-09-03 | 2006-03-09 | Staktek Group, L.P. | Thin module system and method |
| US7446410B2 (en) | 2004-09-03 | 2008-11-04 | Entorian Technologies, Lp | Circuit module with thermal casing systems |
| US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
| US7542297B2 (en) | 2004-09-03 | 2009-06-02 | Entorian Technologies, Lp | Optimized mounting area circuit module system and method |
| US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| KR100665840B1 (ko) * | 2004-12-10 | 2007-01-09 | 삼성전자주식회사 | 데이지 체인 구조의 메모리 모듈 및 그의 형성 방법 |
| US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| US7576995B2 (en) | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7508058B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US7608920B2 (en) | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7511969B2 (en) * | 2006-02-02 | 2009-03-31 | Entorian Technologies, Lp | Composite core circuit module system and method |
| US7468553B2 (en) | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| WO2008051940A2 (en) * | 2006-10-23 | 2008-05-02 | Virident Systems, Inc. | Methods and apparatus of dual inline memory modules for flash memory |
| US20080112142A1 (en) * | 2006-11-10 | 2008-05-15 | Siva Raghuram | Memory module comprising memory devices |
| US10236032B2 (en) * | 2008-09-18 | 2019-03-19 | Novachips Canada Inc. | Mass data storage system with non-volatile memory modules |
| JP1529446S (de) * | 2014-10-16 | 2015-07-21 | ||
| USD1087928S1 (en) * | 2022-08-16 | 2025-08-12 | Modus Test, Llc | Contact field for a printed circuit board |
-
2001
- 2001-05-25 DE DE20108758U patent/DE20108758U1/de not_active Expired - Lifetime
-
2002
- 2002-05-24 US US10/155,847 patent/US20020196612A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005051497B3 (de) * | 2005-10-26 | 2006-12-07 | Infineon Technologies Ag | Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips |
| US7375971B2 (en) | 2005-10-26 | 2008-05-20 | Infineon Technologies Ag | Memory module with an electronic printed circuit board and a plurality of semiconductor chips of the same type |
| DE102005051998B3 (de) * | 2005-10-31 | 2007-01-11 | Infineon Technologies Ag | Halbleiterspeichermodul |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020196612A1 (en) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE20108758U1 (de) | Anordnung von Speicherchipgehäusen auf DIMM-Platine | |
| DE10240730B4 (de) | Leiterplatte, Speichermodul und Herstellungsverfahren | |
| DE69107808T2 (de) | Festkörper-Speichermodule und Speicheranordnungen mit solchen Modulen. | |
| DE202021101745U1 (de) | Eingangs- und Ausgangsschnittstellenanordnung und Hauptplatinenmodul | |
| DE102005051998B3 (de) | Halbleiterspeichermodul | |
| DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
| EP1930992A2 (de) | Blockiervorrichtung gegen Fehlsteckungen bei Leiterplattensteckverbindern | |
| DE102006036825A1 (de) | Halbleiterspeicheranordnung mit seriellem Steuer-/Adressbus | |
| DE202004018336U1 (de) | Speichermodul | |
| DE102006012446B3 (de) | Speichermodul mit einem Mittel zur Kühlung, Verfahren zur Herstellung des Speichermoduls mit einem Mittel zur Kühlung sowie Datenverarbeitungsgerät umfassend ein Speichermodul mit einem Mittel zur Kühlung | |
| DE102007038937B4 (de) | Baugruppenanordnung | |
| DE102006017947B4 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
| DE2144768A1 (de) | Anordnung zur zuordnung bestimmter einbauplaetze fuer steckbare flachbaugruppen | |
| EP0428859B1 (de) | Elektrische Funktionseinheit insbesondere für die Datentechnik | |
| DE102007009817B4 (de) | Halbleiterspeichermodul und elektronische Vorrichtung, ein Halbleiterspeichermodul umfassend, und Verfahren zu dessen Betrieb | |
| DE69300372T2 (de) | Baugruppe von elektronischen Bauteilen. | |
| DE102004039806B4 (de) | Speichermodul | |
| DE3939936A1 (de) | Steckverbindung zum elektrischen verbinden von leiterplatten | |
| DE10032339A1 (de) | Vorrichtung und Brückenkarte für einen Computer | |
| EP0818025B1 (de) | Gerätesteckverbinder für einen stapel kartenförmiger datenträgeranordnungen | |
| DE10122701A1 (de) | Schaltungsmodul | |
| DE2139701A1 (de) | Elektronische Anlage mit einem Klemmenbrett zum Einstecken von Karten mit gedruckten Schaltungen | |
| DE10142361B4 (de) | Speichermodul | |
| DE102009000013A1 (de) | Wärmeableitanordnung für Speicher | |
| EP1156529A2 (de) | Anordnung einer Mehrzahl von Schaltungsmodulen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R207 | Utility model specification |
Effective date: 20010913 |
|
| R156 | Lapse of ip right after 3 years |
Effective date: 20041201 |