[go: up one dir, main page]

DE1915549A1 - Verfahren zum Aufwachsen einer Halbleiter-Epitaxie-Schicht - Google Patents

Verfahren zum Aufwachsen einer Halbleiter-Epitaxie-Schicht

Info

Publication number
DE1915549A1
DE1915549A1 DE19691915549 DE1915549A DE1915549A1 DE 1915549 A1 DE1915549 A1 DE 1915549A1 DE 19691915549 DE19691915549 DE 19691915549 DE 1915549 A DE1915549 A DE 1915549A DE 1915549 A1 DE1915549 A1 DE 1915549A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
source
sic
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691915549
Other languages
English (en)
Other versions
DE1915549B2 (de
DE1915549C3 (de
Inventor
Rutz Richard Frederick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1915549A1 publication Critical patent/DE1915549A1/de
Publication of DE1915549B2 publication Critical patent/DE1915549B2/de
Application granted granted Critical
Publication of DE1915549C3 publication Critical patent/DE1915549C3/de
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/079Inert carrier gas
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/148Silicon carbide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926Elongated lead extending axially through another elongated lead
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/925Fluid growth doping control, e.g. delta doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/932Boron nitride semiconductor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)

Description

Amtliches Aktenzeichen: Neuanmeldung
Aktenz.d.Anmelderin:
Docket YO 968 025
Verfahren zum Aufwachsen einer Halbleiter-Epitaxie-Schicht
Die Erfindung betrifft ein Verfahren zum Aufwachsen einer Halbleiter-Epitaxie-Schicht auf bestimmte ebene Oberflächengebiete eines Halbleitersubstrates ohne Verwendung eines Trägergases.
Insbesondere ist das Verfahren nach der vorliegenden Erfindung geeignet, PN-Übergänge in Siliziumkarbid (SiC) herzustellen.
SiC ist eines der am längsten bekannten Halbleitermaterialien. Aufgrund seiner hohen Verdampfung temperatur war die· Verwendung dieses Materials in aktiven Halbleiterbauelementen jedoch schwierig. SiC wird heute für die Herstellung gleichrichtender und elektrolumineszenter.Dioden verwendet. Die Verwendung von SiC in aktiven Halbleiterbauelementen erscheint wünschenswert aufgrund seines großen Bandabstandes und außerdem aufgrund der Möglichkeit, derartige Elemente bei höheren Temperaturen, z.B. in der Gegend von 500°c,
909841/1549
yo 968 025 . ,
zu betreiben. SiC ist unempfindlich, hart und wenig beeinflußbar durch Strahlungsschäden. Bei der Verwendung von SiC als Elektrolumineszenzdiode!ist es besonders günstig, daß der große Bandabstand von etwa j>,0 eV zu einer Lichtemission im sichtbaren und ultravioletten Bereich führt.
Eins der Probleme, welches sich der Industrie gestellt hat, war die Schwierigkeit, reproduzierbare PN-Übergänge in SiC-Material mit bestimmter Geometrie herzustellen. Gemäß dem Stande der Technik wurden PN-Übergänge in SiC in Lely-Diffusionsöfen hergestellt, in welchen elementares Silizium und Kohlenstoff zusammen mit der entsprechenden P-oder N-Verunreinigung, wie z.B. Bor oder Stickstoff bei hoher Temperatur reagierten und kleine Scheiben bildeten. Bei einäm derartigen Prozeß ist jedoch die Geometrie der entstehenden Scheiben unregelmäßig und praktisch nicht beeinflußbar. Die Dotierungszonen werden in einem derartigen Prozeß über der gesamten Oberfläche der Scheibe gebildet, weshalb eine nachträglicheBearbeitung notwendig wird, um das gewünschte Halbleiterbauelement daraus zu erhalten. Darüber hinaus ist es schwierig oder gar unmöglich, den Dotferungsgradienten derartiger PN-Übergänge .zu steuern und reprodeierbar herzustellen. Ein siches Ver-
11 Il
fahren wurde z.B. beschrieben in dem Buch Silicon Carbide, J.R. O'Connor et al, Pergamon Press, New York 196O,S.45J5.
"909841/154 9
YO 968 025
Es sind auch schon Verfahren zum epitaktischen Aufwachsen, zur Diffusion und zum Legieren von PN-Übergängen in SiC-Material bekannt geworden. Epitaxialtechnik wurde z.B. beschrieben in "Epit&cial Growth of Silicon Carbide by the Thermal Reduction- Technique", R.Bο Campbell et al, Journal of the Electro-Chemical Society, August I966 , Seite 825.und in "Epitaxial Growth of Silicon Carbide" R.W. Brander, Journal of the Electro-Chemical Society, Juli 1964, S. 881. Verfahren zum Diffundieren und Einlegieren von PN-Übergängen in Silizium-Carbid sind beschrjäoen in dem oben angeführten Buch von J.R. O'Connor et al und in "Electrical Contacts to Silicon Carbide", R.N. Hall, Journal of Applied Physics,. Juni 1-958,S.9H-917· Besonders .vielversprechend erscheint die Epitaxialtechnik. Wegen der besonders festen Bindung zwischen dem Silizium und dem Kohlenstoff innerhalb des Kristallgitters müssen nämlich Verunreinigungen bei sehr hoher Temperatur eindiffundiert werden, z.B. in der Gegend von 2000° C, und zwar für recht lange Diffusionszeiten, Bei derartigen Hochtemperatur-Verfahren ist es jedoch außerordentlich schwierig, eine Maskierung des Halbleiterkörpers vorzunehmen, um nur selektive Diffusion in die Oberfläche zuzulassen»
Die Verfahren nach dem Stande der Technik, PN-Übergänge durch Legieren herzustellen, weisen dän Nachteil auf, daß
yu984TM54 9
/0 968 025
die Geometrie und das Dotierungsprofil der PN-Üb,ergänge schlecht reproduzia^bar sind und die Übergänge hohe Leck-. ströme oder sehr sanfte Durchbruchscharakteristiken aufweisen. Epitaktisches Aufwachsen von SiC wurde gemäß dem Stand der Technik durch Erhitzen des Substrates innerhalb eines Gases vorgenommen, welches elementares Silizium und Kohlenstoff enthielt. Diese Gase können durch ein Gemisch fe von Siliziumtetrachlorid (SiCIu) und Tetrachlorkohlenstoff (CCl2,) oder durch Verdampfen der Elemente Silizium und Kohlenstoff hergestellt werden. Das in Gasform vorliegende Material wächst dabei epitaktisch auf der Substratoberflache in kristalliner Form, auf, d.h. die aufgewachsene .Schicht weist eine Portsetzung der kristallographischen Orientierung des Substrates auf. Gleichzeitig kann mit dem Aufwachsen eine bestimmte Verunreinigung in das neue Kristallgitter eingebaut werden, wodurch PN-Übergänge . zwischen aufeinanderfolgenden Epitaxieschichten entstehen.- Schwierigkeiten entstanden jedoch durch die hohe Temperatur, z.B. 2000 C, bei welcher das epitaktische Aufwachsen erfolgt. Maskierungstechniken bei derartiger Temperatur,die dazu dienen, PN-Übergänge nur an bestimmten Stellen auftreten zu lassen, sind damit fast unmöglich. Darüberhinaus erfordert ein solches Verfahren eine genaue Steuerung der Zusammensetzung des Gases, aus welcher die epitaktische Schicht niedergeschlagen wird. Bei falscher Zusammensetzung das Gasgemisches entstehen leicht Ein-
909841/1549
YO 968 025
■ ■- 5 - ' .
schlüssein der hergestellten Schicht.
-Aufgabe der vorliegenden Erfindung ist ein Verfahren zum Herstellen von PN-Übergängen in Halbleitermaterialien ohne Verwendung eines Trägergases. Weiterhin sollen Halbleiterschichten in Form von besonderen Mustern auf einem Substrat aufgebracht werden können. Insbesondere soll dieses Verfahren für SiC angewandt werden können.
. Diese Aufgabe wird gemäß der Erfindung bei einem Verfahren der eingangs erwähnten Art dadurch ©löst, daß ein oberhalb der Verdampfungstemperatur erhitzter Halbleiterkörper an den bestimmten Oberflächengebieten in innigen Kontakt mit dem Substrat gebracht wird, und daß das Substrat auf einer etwas niedrigeren Temperatur gehalten wird als der als Stoffquelle dienende Halbleiterkörper·
Diese Stoffquelle kann z.B. aus SiC, AlN oder einem anderen Halbleitermaterial bestehen. Die benötigten ebenen Oberflächen der Stoffquelle und des Substrates werden chemisch oder mechanisch poliert, so daß sie frei von ungewünschten Verunreinigungen sind. Die Stoffquelle wird bei einer genügend hohen Temperatur gehalten, so daß das Halbleitermaterial subilimiert, was z.B. bei SiC zwischen I7OO0 C und 2200° C erfolgt, wobei das gasförmige Halbleitermaterial zwischen den in Kontakt befindlichen Oberflächen eingeschlossen ist.und auf dem kühleren Substrat kondensiert. YO 968 025 909841/1549
Dadurch erfolgt ein nahezu direkter Übergang des SiC-Materials über die Gasphase von der heißeren Stoffquelle auf das kühlere Substrat mit sehr hoher Geschwindigkeit und minimaler Dispersion des gasförmigen Halbleitermaterials außerhalb der in Kontakt befindlichen Oberflächengebiete. Im Falle von SiC wurde beobachtet, daß die Aufwachsrate wesentlich erhöht werden kann durch die Anwesenheit von Wasserstoffgas. Bei der Herstellung der epitaktischen .
™ Schicht in Form eines bestimmten Musters werden die Oberflächengebiete der Stoffquelle entsprechend dem negativen Muster, z.B. mechanisch abgetragen. Es hat sich nämlich herausgestellt, daß das Wachstum der Epitaxieschicht wesentlich erniedrigt wird, wenn die beiden Oberflächen nicht im Kontakt sind. Die Oberflächengebiete der Stoffquelle müssen entsprechend dem gewählten Halbleitermaterial soweit abgetragen werden, daß im wesentlichen an den nicht kontaktierten Oberflächengebieten des Substrates kein HaIb-
| leitermaterial aufwächst. Auf diese Weise läßt sich eine Vielzahl von mesaförmigen Mustern auf dem Halbleitersubstrat herstellen. Die gewünschte Dotierung der Epitaxieschicht erfolgt durch Hinzufügung von gasförmigen Verunreinigungen innerhalb des Ofens. Man kann auch von einer bereits dotierten Stoffquelle ausgehen. Durch nacheinander erfolgtes Einbauen komplementärer Verunreinigungen läßt sich so ein PN-Übergang innerhalb der Epitaxieschicht aufbauen. Um eine saubere elektrische Isolierung der einzelnen
YO 968 025 . 909841/1549
Mesas gegeneinander zu erreichen, wird das an den nicht gewünschten Stellen teilweise aufgewachsene Material durch Ätzung entfernt. Im Falle von SiC bietet sich hierfür heißes Natriumhydroxid (NaQH) oder Wasserstoffdampf an. .
Im folgenden ist ein Ausführungsbeispiel der Erfindung mit Hilfe der nachstehend aufgeführten Zeichnungen näher erläutert. .
Es zeigen:. . .
Pig.1 die schematische Darstellung, einer Vorrichtung zur Ausführung des Verfahrens nach der Erfindung;
Fig.2 'den Querschnitt durch eine Halbleiteranordnung während einzelner Schritte des Verfahrens nach der Erfindung. .
Das in Fig.1 gezeigte System besteht aus einer .länglichen
reakti ons trägen Kammer 3 mit offenen Enden, welche aus einem säüxkl Material wie z.B. pyrex Glas besteht. Die Stoffquelle 5 aus SiG, welche entweder in einkristalliner oder polykristalliner Form vorliegen kann, befindet sich innerhalb der Kammer auf einem Heizelement 7.· aus Kohlenstoff, welches nach außen mit einer veränderlichen Spannungsquelle 9 verbunden
ist. Ein kristallines Substrat 1 besteht aus einem solchen YO 968 025 909841/1549
Material, welches bei hoher Temperatur ein epitaxielies · Wachstum von SiC, das von der Stoffquelle 5 abdampft und auf ihm kondensiert, zuläßt. Vorzugsweise werden Stoffquelle 5 und.Substrat 1 aus demselben Material, z.B. SiC, gebildet. Die Oberflächengebiete des Substratesi, welche mit einer epitaktischen Schicht bedeckt werden sollen, befinden sich in innigem Kontakt mit der Oberfläcte der
^ Stoffquelle 5· Diese Oberflächengebiete sind planar und frei von ungewünschten Verunreinigungen und mechanischen Beschädigungen. Z.13. können die Oberflächen vom Substrat 1 und Stoff quelle 5 innerhalb der Kammer J5 mit Hilfe von heißem //asserstoffdampf bei einer Temperatur von I7OO0 C poliert werden. Ein Heizelement 11 aus Kohlenstoff ist mit einerzweiten äußeren variablen Spannungquelle I3 verbunden und über dem Substrat 1 angebracht. Bei Erwärmung des Heizelementes 7 wird das Substrat 1 auf eine. Temperatur zwischen i700°und 2200° C erwärmt, wodurch Material von
™ der Quelle 5 abdampft und auf der im Kontakt befindlichen Oberfläche des Substrates 1 kondensiert. Das Heizelement dient zur Einstellung der leichten Temperaturdifferenz zwischen Substrat 1 und Stoffquelle 5, welche z.B. nicht mehr als 50° C betragen muß. Dies genügt schon, um ein Fortschreitendes epitaktischen Aufwachsprozesses von der heißeren Stoffquelle auf das kältere Substrat hin zu bewirken. Heizelemente 7 und 11 müssen aus einem solchen Material bestehen, welches bei dieser Temperatur nicht als Verunreinigung das vorliegende Verfahren beeinträchtigt«
YO 968 025 9 0 98V1I'/154 9
Z.B. können die Heizelemente 1J und 11 im Falle von AlN vorzugsweise aus Tantal hergestellt werden, um ungewünschte Karbide und Nitride zu vermeiden. Während des Aufdampfprozesses wird eine Edelgasatmosphäre, .wie z.B. Argon, mit annähernd Atmosphärendruck in Richtung der Pfeile durch die Kammer j5 geschickt. Die Aufwachsrate kann erhöht werden durch die Anwesenheit von Wasserstoff in der Umgebung des Substrates. Besonders vorteilhaft kann dieser Effekt ausgenutzt' werden, um die Anheizperiode am Anfang und Abkühlperiode am Ende möglichst wenig wirksam werden zu lassen. Dabei wird der Wasserstoff erst bei Erreichen der Arbeitstemperatur in das Reaktionsgefäß eingelassen.
i Das epitaktische Wachstum von SiC erfolgt mit sehr hoto Geschwindigkeit an denjenigen Oberflächengebieten des Substrates 1,, welche in direktem Kontaktjfoiit der Oberfläche der Stoffquelle 5 sind. Das Wachstum an den nicht in Kontakt befindlichen Oberflächengebieten erfolgt wesentlich langsamer. Demzufdge kann das aufgewachsene SiC-Muster auf.. dem Substrat 1 gesteuert werden durch eine bestimmte B'ormgebung der Oberfläche der Stoffquelle 5· In Pig.1 sind eine Zahl paralleler Rillen 15 mechanisch schachbrettartig in die Oberfläche der Stoffquelle 5 eingeritzt, was durch eine Diamant säge oder mit Hilfe von Ultraschall erfolgen kann. Dadurch entstehen mssaförmige Kalbleiterteile 17, deren obere Oberflächen in Kontakt mit der Oberfläche des Substrates 1 sind« Wenn eine durchgehende gleichmäßige YO 968 025 9Ο9841)Ί549
Epitaxieschicht auf dem Substrat 1 gewünscht' wird, ist keine bestimmte Formgebung der Oberfläche der Stoffquelle 5 notwendig.
Bei einer Erhöhung der Temperatur des Heizelementes 7 oberhalb von I7OO0 C sublimiert das Material der Stoffquelle 5, und es befindet sich SiC-Gas zwischen den kontaktierten Oberflächen. Dieses Gas wird auf der etwas kühleren Oberfläche des Substrates 1 sehr rasch kondensieren, z.B. mit einer Geschwindigkeit von 60 αλ> innerhalb von 15 Minuten bei einer Temperatur von 1950° C. Dieses schnelle Wachstum ist zurückzuführen auf die hohe Diffusionsgeschwindigkeit zwischen den in Xontakt befindlichen Oberflächen von Substrat 1 und Stoffquelle 5, die wiederum durch den hohen Temperatrrgradienten und die in naher Umgebung befindliche Substratoberfläche zurückzuführen ist. Die Aufwachsrate auf den nicht in Kontakt befindlichen Oberflächengebieten des Substrates 1 sinkt sehr stark mit größer werdendem Abstand von der Stoffquelle, da der Temperaturgradient zwischen den gegenüberliegenden Oberflächen wesentlich verkleinert ist. Es hat sich herausgestellt, daß ein Abstand von etwa 50 \Λ/ ausreicht, um die Aufwachsgeschwindigkeit um einen Faktor 50 und mehr zu reduzieren. Wenn die Temperaturdifferenz zwischen Substrat 1 und Stoffquelle 5 groß ist, z.B. mehr als etwa 500 C, entsteht leicht eine polykristalline Aufwachsschicht und willkürliche Inselbildungen auf dem Substrat. Bei Verringerung der TemperaturdiffererP.zwischen YO 968 025 90 984 T/1$4 9
Substrat 1 und Stoffquelle 5 auf z.B. 30° C und darunter, wird "die SiC-Aufwachsschicht gleichmäßiger und fehlerfreier. Damit istaber gleichzeitig eine geringere Aufwachsgeschwindigkeit verbunden. Diese Aufwachsgeschwindigkeit ist zusätzlich abhängig von der absoluten Temperatur der Stoffquelle 5.
Zusätzlich beeinflußt auch die gewählte Temperatur die kristalline Form des aufgewachsenen SiC auf dem Substrat Wenn z.B. die Temperatur des Substrates 1 größer als 1950° C ist, entsteht auf einem 6H-oder zh -SiC-Substrat ebenfalls 6H-oddr °O SiC mit einer Aufwachsgeschwindigkeit von 2,5 Min.. Wenn jed.och die Temperatur unterhalb von I95O0 C liegt, entsteht kubisches oder JC-oder B-SiC auf einem 6H-SiC-Substrat. Aufgrund der verschiedenen Bandabstände der unterschiedlichen kristallinen Erscheinungsformen des SiC können Häteroübergänge zwischen den Kr.istallgrenzen entstehen. Für 6H-SiC beträgt der Bandabstand etwa 2,8 eV, für 3C-SiC dagegen 2,3 eV. Aufgrund dieses Unterschiedes der Bandabstände wird es möglich, HeteroÜbergänge in SiC zu bilden.
Das auf das Substrat 1 aufgewachsene SiC kann zur Ausbildung von P-oder N-Leitfähigkeit dotiert werden. Entweder geschieht dieses durch zusätzliche Verunreinigungen innerhalb der Kammer 3* z.B. Bor oder Stickstoff, oder durch Verwendung einer Stoffquelle 5> welche bereits eine bestimmte Leitfähigkeit aufweist. An den im Kontakt be- YO 968 025 909841/1549
findlichen Oberflächengebieten von Substrat 1 und Stoffquelle 5 erfolgt nämlich nicht nur ein Übergang des SiC sondern auch der Verunreinigungen der Stoffqüelle 5. Das epitaktisch aufgewachsene SiC weist demnach dieselbe Leitfähigkeit wie -die der Stoffquelle auf. Zur Herstellung von PN-Übergängen müssen also bei diesem Verfahren Stoffquellen 5 mit entgegengesetzter Leitfähigkeit verwendet werden. Bei bestimmten Verunreinigungen, wie z.B. bei Aluminium, ist die Übertragungsgeschwindigkeit wesentlich geringer als diejenige des Halbleiters, in diesem Pall SiC. Daraus folgt, daß das aufgewachsene SiC auf dem Substrat eine etwas geringere Störstellendichte aufweist als die Stoffquelle 5. Durch wiederholtes Umkehren der Temperatur-,differenz zwischen Substrat 1 und Stoffquelle 5* wodurch ein unterschiedliches epitaktisches Aufwachsen von der einen Oberfläche auf die andere erfolgt, kann auf diese Weise eine Reinigung in bezug auf diese Verunreinigungen vorgenommen werden, womit eine Epitaxieschicht hergestellt werden -kann, welche weniger Verunreinigungen aufweist, als die Stoffquelle 5, welche das Material dazu liefert. Eine derartige Technik kann auch dazu verwendet werden, Halbleitermaterial aus SiC von besonders hohem Reinheitsgrad zu erlangen. Bei der Verwendung einer relativ reinen StD ffquelle 5 mit eigen leitendem SiC kann die gewünschte Verunreinigung in gasförmiger Phase in die Umgebung des Substrates gebracht werden. In diesem Fall werden die gas-
YO 968 025 90984i/tS49
förraigen Verunreinigungen mit eingebaut in die zwischen den beiden Oberflächen des Substrates 1 und der Stoffquelle entstehenden Epitaxieschicht. .
Das beschriebene Verfahren wird deutlicher durch die Fig.2A-2D, welche einige der Verfahrensschritte bei der Herstellung von PN-Übergängen in SiC zeigen. In Pig.2A bestehen Substrat 1 und Stoffquelle 5 aus nahezu reinem SiC, welches also einen hohen elektrischen Widerstand aufweist. Die Stoffquelle 5 hat eine besondere Formgebung, wie bereits oben beschrieben, und trägt das Substrat 1 auf seiner oberen Oberfläche. Während ein Gasgemisch aus 90 Teilen Argon und 10 Teilen Wasserstoff z.B. mit einer Geschwindigkeit von 0,5 Litern pro Minute durch die Kammer 3 in Fig.1 strömt, und die Temperatur von Substrat 1 und Stoffquelle 5 über I7OO0 G erhöht ist, wobei eine kleine Temperaturdifferenz zwischen Substrat und Stoffquelle von beispielsweise 20° besteht, wird zusätzlich dem Gasstrom eine Verunreinigung, z.B. Bor, beigegeben, die zur Dotierung dient. Wie schon oben beschrieben, vergrößert die Anwesenheit von Wasserstoff ganz beträchtlich die Aufwachsgeschwindigkeit des SiC auf den in Kontakt befindlichen Oberflächengebieten des Substrates 1« Das Wachstum von SiC auf den im Kontakt befindlichen Oberflächengebieten des Substrates 1 erfolgt sehr schnell, wodurch diskrete Gebiete 19 aus P-leitendem SiC auf dem Substrat 1 aufgewachsen werden. Da die Aufwachsgeschwindigkeit von SiC auf den YÖO968 025 9 0 9 S 4 1 / t S 4 9"
nicht in Kontakt befindlichen Gebieten des Substrates 1 - ' wesentlich langsamer erfolgt, ergibt sich eine diskontinuierliche Oberflächenstruktur des Substrats 1. Wie in Pig.2B gezeigt, erfolgt das Wachstum der Muster 19 an den Stellen des Substrats 1, welche mit Oberflächengebieten der Quelle 5 in Kontakt sind.» Auch an den Kanten der Aufwaohsstelle 19 besteht.noch ein so großer Temperaturgradient, daß eine Abschrägung 21 der aufgewachsenen Muster erfolgt, die Seitenwände der Rillen I5 also nicht senkrecht sind. Das laterale Wachstum dieser Abschrägungen ist nicht größer als etwa die Dicke der aufgewachsenen Schicht, so daß eine vollkommene elektrische Isolierung der einzelnen Erhebungen 19 gegeneinander gegeben ist.
Während des Aufwachsprozesses wird SiC sehr schnell von der Stoffquelle 5 auf das Substrat 1 übergehen, während ein Abdampfen von Halbleitermaterial von der Stoffquelle 5 an den freiliegenden Stellen mit wesentlich geringerer" Geschwindigkeit erfolgt. Dies ist zurückzuführen auf die rasche Kondensation des SiC—Gases auf den in Kontakt befindlichen Oberflächengebieten des Substrates 1, während eine Diffusion zwischen Stoffquelle 5 und Substrat 1 an den freiliegenden Stellen durch den relativ großen Abstand nahezu unterbunden ist. Die Wirksamkeit des Materialübergangs zwischen Stoffquelle 5 und Substrat 1 an den in Kontakt befindlichen Oberflächengebieten, also das Verhältnis von aufgewachsenem Material zu fortgedampftem
YO 968 025 909841/1549
Material ist größer als 50$.
Nach Ausbildung einer bestimmten Schichtdicke der Epitaxieschicht wird der Wasserstoffstrom mit den hinzugefügten Bor-Verunreinigungen in der Kammer 3 unterbunden, wodurch ein weiteres Wachstum nahezu gänzlich verhindert-wird» Nach Ausspüler|ier Kammer 3 wird eine N-Verunreinigung, wie z'.B. Stickstoff in gasförmigem Zustand, zusammen mit weiterem Sauerstoff durch die Kammer 3 geschickt. Bei wiedereinsetzendem epitaxiellen Aufwachsen auf dem Substrat 1 bildet sich nun an den mit 23 bezeichneten Stellen eine Halbleiterschicht mit P-Leitfähigkeit aus, womit zwischen den Halbleitergebieten 19 und 23 ein PN-Übergang entsteht. Auch bei dieser zweiten aufgewachsenen Epitaxieschicht entstehen Abschrägungen 27 der mesaförmigen Halbleiterstruktur. Das Verfahren wird fortgesetzt, bis die gewünschte Schichtdicke der Halbleiterregionen 23 hergestellt ist. Dabei wird vermieden, daß die Halbleite'strukturen auf der ursprünglichen Oberfläche des Substrates zusammenwachsen und dort eine elektrische Verbindung herstellen.
Da weder Substrat 1 noch Stoffquelle 5 über ihren Schmelzpunkt hinaus erhitzt, worden sind, erfolgt kein Zusammenwachsen zwischen Substrat und Stoffquelle. Nach Beendigung des Aufwacheprozesses können Substrat 1 und Stoffquelle 5 leicht voneinander getrennt werden. Ein weiteres Aufwachsen
YO 968 025 9098417154 9
■ - 16 -
von zusätzlichen komplementär leitenden Halbleiterschichten auf die bereits aufgewachsenen Schichten kann im Anschluß daran erfolgen, um z.B. PNP-oder NPN-Strukturen zu verwirklichen. Um jegliche elektrische Verbindung zwischen den einzelnen Aufwachsgebieten zu unterbinden, kann ein SiC-Ä'tzmittel, wie z.B. Natriumhydroxyd, zum Entfernen der dünnen Aufwachsschicht auf der ursprünglichen Substrat-Oherfläche verwendet werden. Mit dem so beschriebenen Verfahren sind mehrere, gegeneinander isolierte SiC-Halbleiterbauelemente entstanden, wie sie Fi£«2D zeigt. Nach mechanischem Ablösen der Diodenstrukturen von dem Substrat 1 erhält man voneinander unabhängige Halbleiterbauelemente, welche nur noch an den Halbleiterregionen 19 und 2J kontaktiert werden müssen. Andererseits kann eine Kontaktierung ohne mechanisches Ablösen vom Substrat dadurch erfolgen, daß beim Aufwachsen der zweiten Schicht 2j5 über der ersten Schicht 19 eine andere Stoffquelle gewählt wird, welche einen Teil der bereits bestehenden Schichten 2^ frei läßt. Die entsprechend dem Verfahren dann ausgebildeten Stufen können von oben nach eventueller Ätzung mit Hilfe der bekannten metallischen Kontaktierungsverfahren elektrisch zugänglich gemacht werden.
Es soll darauf hingewiesen werden, daß man natürlich auch von einem Substrat ausgehen kann, welches bereits eine bestimmte Leitfähigkeit aufweist und nicht, wie im vorliegenden Fall, von eigenleitendem Halbleitermaterial. YO 968 025 90984r/i'549.
Dadurch entstehen eine Reihe von Halbleiterbauelementen mit einer gemeinsamen Elektrode, die durch das Substrat gebildet wird·
Auf die Verwendung des Verfahrens nach der vorliegenden Erfindung zum Verringern der Leitfähigkeit eines Ausgangs-Halbleitermaterials mit Hilfe einer alternierenden Umkehrung des Temperaturgradienten zwischen zwei im Kontakt befindlichen Oberflächen von Substrat und Stoffquelle wurde bereits hingewiesen. Andererseits kann das vorliegende Verfahren auch zum selektiven Ätzen verwandt werden, da z.B. die Oberfläche der Stoffquelle 5 gemäß Fig.2A-2C selektiv abgetragen wird. ,
YO 968 025 90 98 4T7t549

Claims (14)

  1. Böblingen, den 20.3.1969 sz-sk
    Patentansprüche
    ,· Verfahren zum Aufwachsen einer Halbleiter-Epitaxieschicht auf bestimmte ebene Oberflächengebiete eines Halbleitersubstrates ohne Verwendung eines Trägergases, dadurch gekennzeichnet, daß ein oberhalb der Verdampfungstemperatur erhitzter Halbleiterkörper an den bestimmten Oberflächengebieten in innigen Kontakt mit dem Substrat gebracht wird und daß das Substrat auf einer etwas niedrigeren Temperatur gehalten wird als der als Stoffquelle dienende Halbleiterkörper.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Aufwachsen einer Epitaxieschicht in Form eines bestimmten Musters auf ein ebenes Substrat die Oberfläche des als Stoffquelle dienenden Halblelterkörpers an den Stellen des negativen Substrats abgetragen wird.
  3. 3· Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die aufgewachsene Epitaxieschicht mit eine bestimmte Leitfähigkeit bestimmenden Verunreinigungen versehen wird durch Anwesenheit eines gasförmigen Dotierungsmaterials .
    9098'IfZf(U*
    YO 968 025
  4. 4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die aufgewachsene Epitaxieschicht mit eine bestimmte Leitfähigkeit bestimmenden Verunreinigungen versehen wird durch Verwendung einer Stoffquelle des gleichen Leitfähigkeitstyps.
  5. 5. Verfahren nach Anspruch 1-4 zum Herstellen von PN-Übergängen, dadurch gekennzeichnet, daß das Aufwachsen bei Anwesenheit unterschiedlicher nacheinander zugeführter gasförmiger Verunreinigungen erfolgt.
  6. 6. Verfahren zur Kontaktierung der einzelnen, übereinander liegenden Epitaxieschichten unterschiedlicher Leitfähigkeit, nach Anspruch 5.* dadurch gekennzeichnet, daß mit verschiedenen Mustern versehene,als Stoffquellen dienende Halbleiterkörper für das Aufwachsen der unterschiedlichen Epitaxieschichten verwendet werden, so daß stuferfßrmige Strukturen entstehen und jede Epitaxieschicht freiliegende Oberflächengebiete aufweist.
  7. γ. Verfahren nach Anspruch 1-6, dadurch gekennzeichnet, daß Substrat und Stoffquelle aus denselben Halbleitermaterialien bestehen.
  8. 8. Verfahren nach Anspruch 1-7* gekennzeichnet durch : YO 968 025 90984Ί7Ί5Α9
    die Verwendung von AlN als Halbleitermaterial.
  9. 9. Verfahren nach Anspruch 1-7, gekennzeichnet durch die Verwendung von SiC als Halbleitermaterial.
  10. . 10.Verfahren nach Anspruch 9* dadurch gekennzeichnet, daß die Temperatur zwischen 1700° C und 2200° C, vorzugsweise über I95O0 C eingestellt wird.
  11. 11.Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß zwischen Substrat und Stoffquelle eine Temperaturdifferenz von weniger als 50°, vorzugsweise j50° C, eingestellt wird.
  12. 12.Verfahren nach Anspruch 8 - 11 , dadurch gekennzeichnet, daß die Aufwachsgeschwindigkeit durch Anwesenheit von Wasserstoffgas erhöht wird.
  13. 13.Verfahren nach Anspruch 2 bis 12, dadurch gekennzeichnet, daß die dünne auf den nicht in Kontakt befindlichen Oberflächengebieten des Substrates vorliegende Aufdampfschicht fortgeätzt wird.
  14. 14.Verwendung des Verfahrens nach Anspruch 1 zum Entfernen ungewünschter Verunreinigungen in .Halbleiterkristallen, dadurch gekennzeichnet, daß die Temperaturdifferenz
    YO 968 025 909841/1549
    zwischen Substrat und Stoffquelle alternierend umgekehrt wird.
    YO 968 025 9 0 9 8 41/15 4 9
    "L e e r s e i f e
DE1915549A 1968-03-28 1969-03-27 Verfahren zum epitaktischen Aufwachsen von Siliciumcarbidschichten Expired DE1915549C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71692868A 1968-03-28 1968-03-28

Publications (3)

Publication Number Publication Date
DE1915549A1 true DE1915549A1 (de) 1969-10-09
DE1915549B2 DE1915549B2 (de) 1976-03-04
DE1915549C3 DE1915549C3 (de) 1978-03-30

Family

ID=24880023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1915549A Expired DE1915549C3 (de) 1968-03-28 1969-03-27 Verfahren zum epitaktischen Aufwachsen von Siliciumcarbidschichten

Country Status (4)

Country Link
US (1) US3577285A (de)
DE (1) DE1915549C3 (de)
FR (1) FR1603891A (de)
GB (1) GB1214272A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6919053A (de) * 1969-12-19 1971-06-22
SU438364A1 (ru) * 1972-09-15 1976-07-05 В. И. Павличенко Диодный источник света на карбтде кремни
US3911188A (en) * 1973-07-09 1975-10-07 Norton Co High strength composite ceramic structure
JPS50120966A (de) * 1974-03-07 1975-09-22
FR2334202A1 (fr) * 1975-12-01 1977-07-01 Gnii Pi Redkometa Procede de preparation de structures a semi-conducteurs mesa et tridimensionnelles a heterogeneite locale de composition et dispositif pour la realisation de ce procede
US4147572A (en) * 1976-10-18 1979-04-03 Vodakov Jury A Method for epitaxial production of semiconductor silicon carbide utilizing a close-space sublimation deposition technique
US4095331A (en) * 1976-11-04 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication of an epitaxial layer diode in aluminum nitride on sapphire
US4152182A (en) * 1978-05-15 1979-05-01 International Business Machines Corporation Process for producing electronic grade aluminum nitride films utilizing the reduction of aluminum oxide
US4340636A (en) * 1980-07-30 1982-07-20 Avco Corporation Coated stoichiometric silicon carbide
US4415609A (en) * 1980-07-30 1983-11-15 Avco Corporation Method of applying a carbon-rich surface layer to a silicon carbide filament
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPS61243000A (ja) * 1985-04-18 1986-10-29 Sharp Corp 炭化珪素単結晶基板の製造方法
JPS61291494A (ja) * 1985-06-19 1986-12-22 Sharp Corp 炭化珪素単結晶基板の製造方法
CA1313571C (en) * 1987-10-26 1993-02-09 John W. Palmour Metal oxide semiconductor field-effect transistor formed in silicon carbide
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
US5200805A (en) * 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US5082695A (en) * 1988-03-08 1992-01-21 501 Fujitsu Limited Method of fabricating an x-ray exposure mask
US5006914A (en) * 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JP3651160B2 (ja) * 1997-01-31 2005-05-25 ソニー株式会社 半導体装置の製造方法
CN1276999C (zh) * 1998-07-13 2006-09-27 Si晶体股份公司 SiC单晶的培育方法
JP5219230B1 (ja) * 2012-09-04 2013-06-26 エルシード株式会社 SiC蛍光材料及びその製造方法並びに発光素子
CN113774494B (zh) * 2021-11-15 2022-03-29 浙江大学杭州国际科创中心 一种半绝缘型碳化硅单晶片剥离方法及剥离装置
CN114150382B (zh) * 2021-12-08 2022-11-22 浙江大学杭州国际科创中心 一种基于光刻蚀的n型碳化硅单晶片剥离方法及剥离装置

Also Published As

Publication number Publication date
US3577285A (en) 1971-05-04
DE1915549B2 (de) 1976-03-04
GB1214272A (en) 1970-12-02
DE1915549C3 (de) 1978-03-30
FR1603891A (de) 1971-06-07

Similar Documents

Publication Publication Date Title
DE1915549A1 (de) Verfahren zum Aufwachsen einer Halbleiter-Epitaxie-Schicht
EP0711363B1 (de) Hochohmiges siliziumkarbid und verfahren zu dessen herstellung
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1913718C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2450930A1 (de) Thermische wanderung metallreicher fluessiger draehte durch halbleitermaterialien
DE1285465B (de) Verfahren zum epitaktischen Aufwachsen von Schichten aus Silicium oder Germanium
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE2931432C2 (de) Verfahren zum Eindiffundieren von Aluminium in Silizium-Halbleiterscheiben
DE1544245B2 (de) Verfahren zum Dotieren von Halbleiter korpern
DE112018001768T5 (de) Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE2364241A1 (de) Verfahren zum herstellen einkristalliner filme
DE2659303A1 (de) Verfahren zum herstellen von halbleiterelementen
DE2517252A1 (de) Halbleiterelement
DE1173994B (de) Verfahren zur Herstellung von elektrischen Halbleiteranordnungen
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2613004B2 (de) Vorrichtung zum epitaktischen Abscheiden von Einkristallschichten auf Substraten aus einer Schmelzlösung
DE2040761A1 (de) Infrarotempfindliches photoleitendes Halbleiterbauelement und Verfahren zum Herstellen dieses Halbleiterbauelementes
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE2200623A1 (de) Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee