DE19953882A1 - Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen - Google Patents

Abstract

Es wird eine Ladungspumpe zum Erzeugen von hohen Spannungen für integrierte Halbleiterschaltungen beschrieben, die eine Mehrzahl von Pumpstufen mit jeweils mindestens einem Leistungstransistor (M1x) zur Erzeugung einer Pumpspannung (Vpmp) auf einem Leistungspfad aufweist und die sich insbesondere dadurch auszeichnet, daß der Leistungstransistor (M1x) einen frei verschaltbaren Bulk-Anschluß (B) aufweist, mit dem eine Wannenstruktur des Leistungstransistors über einen von dem Leistungspfad im wesentlichen getrennten Wannen-Ladepfad auf einem vorbestimmten Potential gehalten werden kann.

Description

Die Erfindung betrifft eine Ladungspumpe zum Erzeugen von ho­ hen Spannungen für integrierte Halbleiterschaltungen, mit ei­ ner Mehrzahl von Pumpstufen mit jeweils mindestens einem Lei­ stungstransistor zur Erzeugung einer Pumpspannung auf einem Leistungspfad, gemäß dem Oberbegriff des Anspruchs 1. Unter hohen Spannungen sollen in diesem Zusammenhang Spannun­ gen verstanden werden, die betragsmäßig größer sind, als eine an der betreffenden integrierten Halbleiterschaltung anlie­ gende positive und /oder negative Versorgungsspannung Vdd/­ Vss. Solche hohen positiven und auch negativen Spannungen werden in den meisten modernen Halbleiterschaltungen benö­ tigt. Dies betrifft insbesondere solche Schaltungen, die Speicher wie zum Beispiel EEPROMs, DRAMs, FRAMs usw. beinhal­ ten. Weiterhin führen bestimmte Anwendungen, wie z. B. kon­ taktlose Systeme wie Handies, Chipkarten, Smartcards oder drahtlose Einrichtungen der Medizintechnik zu immer kleineren Designs (0,25 µm, 0,18 µm) in der Halbleitertechnologie der integrierten Schaltungen, so daß es erforderlich ist, auch die Versorgungsspannungen immer weiter zu verringern (2,5 Volt, 1,8 Volt, 1 Volt) und somit Ladungspumpen benötigt wer­ den, die zur Erzeugung der eingangs genannten hohen Spannun­ gen immer leistungsfähiger sein müssen. Da die Anwendungen im allgemeinen batteriebetrieben sind, ist es außerdem er­ wünscht, daß der Gesamtenergieverbrauch möglichst gering ge­ halten wird, um eine lange Betriebsdauer zu ermöglichen.

In einem Halbleiterprozeß sind die Grundelemente aus p- und n-dotierten Gebieten mit unterschiedlicher Dotierung aufge­ baut, so daß sich eine Anzahl von pn-Übergängen sowie pnp- und npn-Transistoren ergeben. Bei Standardanwendung werden mit den Grundelementen (PMOS, NMOS, R, C) im allgemeinen nur positive Spannungen mit einem maximalen Pegel von Vdd und ne­ gative Spannungen mit einem minimalen Pegel Vss verwendet, wobei standardmäßig die n-Wanne der PMOS-Transistoren an Vdd und die p-Wanne der NMOS-Transistoren an Vss angeschlossen ist. Entsprechend der Spezifikation sind somit die genannten pn-Übergänge sinnvollerweise immer in Sperrrichtung gepolt bzw. die pnp- und npn-Transistoren stets nichtleitend. Sobald jedoch Spannungen benötigt werden, die sich von den Spannun­ gen Vdd und Vss unterscheiden, sind spezielle Schaltungskon­ zepte erforderlich, um bei der dann nicht mehr spezifikati­ onsgerechten Beschaltung der Grundelemente die pn-Übergänge sowie die pnp- und die npn-Transistoren gesperrt zu halten. So darf zum Beispiel in einem n-Wannen-Prozeß die n-Wanne, die mindestens einen p-dotierten Kanal eines PMOS-Transistors enthält, nicht negativ geladen werden, da der Übergang n- Wanne/p-Substrat eine vorwärts gepolte pn-Diode darstellt. Entsprechend darf das Wannenpotential nicht kleiner werden als das Spannungspotential an einem in diese Wanne gesetzten Kontakt (positive Basis-Emitterspannung, pnp-Transistor, p+- Kontakt/n-Wanne/p-Substrat).

Anhand der Fig. 5 bis 8 sollen zunächst zwei bekannte La­ dungspumpen erläutert werden, mit denen bisher versucht wur­ de, diese Probleme zu umgehen. Fig. 5 zeigt die Schaltung einer Ladungspumpe für negative Ausgangsspannungen, während in Fig. 7 eine entsprechende Schaltung für positive Aus­ gangsspannungen dargestellt ist. Die Fig. 6 und 8 zeigen jeweils ein Taktschema zum Ansteuern der Schaltung gemäß Fig. 5 bzw. Fig. 7.

Die Schaltungen setzen sich jeweils aus N+1 Pumpstufen x zu­ sammen, die hintereinandergeschaltet sind und gemeinsam einen Leistungspfad bilden. Am Eingang der Schaltung liegt eine Versorgungsspannung Vdd an, aus der die Pumpspannung Vpmp er­ zeugt wird, die am Ausgang der Ladungspumpe einen Ladekonden­ sator Cload auflädt. Die Schaltelemente einer Pumpstufe x sind dabei jeweils mit dem gleichen zweiten Index x bezeich­ net.

Der Ladungstransport zu dem Lastkondensator Cload erfolgt über mehrere Leistungstransistoren M1x und Pumpkondensatoren Cpx in jeder Pumpstufe x, die alternierend durchgeschaltet bzw. gesperrt werden und die Pumpkondensatoren alternierend auf- bzw. entladen. Zur Ansteuerung eines Leistungstransi­ stors M1x weist jede Pumpstufe x ferner einen Steuertransi­ stor M2x sowie einen Boostkondensator Cbx auf, die einen Steuerkreis bilden. Von einem nicht dargestellten externen Taktgeber werden den mit F1 bis F4 bezeichneten Anschlüssen der Pump- und Boostkondensatoren in Fig. 5 bzw. 7 die je­ weils gleich bezeichneten Taktsignale gemäß den Fig. 6 bzw. 8 zugeführt. Mit diesen Darstellungen soll nur deutlich gemacht werden, zu welchen Zeitpunkten an den einzelnen Kon­ densatoren Cbx, Cpx von zwei aufeinanderfolgenden Pumpstufen Signale mit hohem bzw. niedrigem Pegel anliegen.

Im einzelnen liegt während einer ersten Taktphase t1 an dem Pumpkondensator Cp2 der zweiten Stufe sowie dem Boostkonden­ sator Cb1 der ersten Stufe ein Taktsignal mit niedrigem Pe­ gel, und an dem Pumpkondensator Cp1 der ersten Stufe sowie dem Boostkondensator Cb2 der zweiten Stufe ein Taktsignal mit hohem Pegel an.

Der Leistungstransistor M11 der ersten Stufe führt dabei die benötigte Ladung, während der Steuertransistor M21 der ersten Stufe während der ersten Taktphase t1 zum Vorladen des Gates des Leistungstransistors dient.

Während einer zweiten Taktphase t2, in der dem Pumpkondensa­ tor Cp1 der ersten Stufe sowie dem Boostkondensator Cb2 der zweiten Stufe ein Taktsignal mit niedrigem Pegel zugeführt wird und an dem Pumpkondensator Cp2 der zweiten Stufe sowie dem Boostkondensator Cb1 der ersten Stufe ein Taktsignal mit hohem Pegel anliegt, ist der Steuertransistor M21 der ersten Stufe geschlossen, und das Potential an dem Gate des Lei­ stungstransistors M11 wird mit einem Boostpuls an dem Boost­ kondensator Cb1 um maximal die Versorgungsspannung Vdd ver­ mindert. Dadurch öffnet der Leistungstransistor M11 besonders gut, und der Spannungsabfall über diesem Transistor M11 kann minimiert werden.

Ein erstes Problem hierbei besteht jedoch darin, daß dieser Mechanismus nur so lange zuverlässig arbeitet, wie in der er­ sten Taktphase die Gate-Source-Spannung (Vgs-Spannung) des Steuertransistors M21 (die der Drain-Source-Spannung über dem Leistungstransistor M11 entspricht) größer als die Einsatz­ spannung der hierfür verwendeten PMOS-Transistoren ist. Wenn die Vgs-Spannung kleiner ist, als die Einsatzspannung der PMOS-Transistoren, so wird das Gate des Leistungstransistors M11 nicht mehr vorgeladen, so daß dieser Transistor M11 nicht leitend bleibt und die Pumpe versagt.

Ein zweites Problem entsteht dann, wenn die Pumpe durch ein Entladeelement am Ausgang der Schaltung spontan bis auf 0 Volt entladen wird. Auf den Gates der Leistungstransistoren M1x bleiben dann nämlich Ladungen zurück, die dort ein rela­ tiv hohes negatives bzw. positives Potential verursachen. Dies hat zur Folge, daß alle Leistungstransistoren M1x stark leitend sind und den Eingang der Pumpenschaltung mit ihrem Ausgang verbinden. Wenn die Versorgungsspannung zu gering ist, können nach erneutem Einschalten der Pumpe die Ladungen auf den Gates der Leistungstransistoren nicht mehr entfernt werden. Dies bedeutet, daß der Kurzschluß zwischen dem Ein­ gang und dem Ausgang der Ladungspumpe erhalten bleibt und die Pumpe nicht mehr hochlaufen kann.

Ein drittes Problem tritt schließlich dadurch auf, daß die NMOS- bzw. PMOS-Transistoren mit ihrem Bulk-Anschluß (p- bzw. n-Wanne) auf 0 Volt gehalten werden müssen oder per se auf 0 Volt liegen, damit der pn-Übergang Wanne-Substrat nicht lei­ tend wird. Dies impliziert einen steigenden Substratsteuer­ faktor mit steigendem positiven bzw. negativen Potential an den Transistoren. Im einzelnen bedeutet dies, daß die Ein­ satzspannung steigt, und zwar bei einem p-Wannenprozess stär­ ker, als bei einem n-Wannenprozess. Dadurch wird die Aus­ gangsspannung durch den letzten Transistor in der Kette (am Ausgang, d. h. maximales Potential) in Abhängigkeit von der Temperatur und der eingesetzten Technologie begrenzt. Der Erfindung liegt deshalb die Aufgabe zugrunde, eine La­ dungspumpe der eingangs genannten Art zu schaffen, bei der die drei oben genannten Probleme im wesentlichen nicht auf­ treten, d. h. mit der auch bei geringen Betriebsspannungen ein sicherer Pumpenbetrieb zur Erzeugung relativ hoher Ausgangs­ spannungen möglich ist.

Gelöst wird diese Aufgabe gemäß Anspruch 1 mit einer Ladungs­ pumpe der eingangs genannten Art, die sich insbesondere da­ durch auszeichnet, daß der Leistungstransistor einen frei verschaltbaren Bulk-Anschluß aufweist, mit dem eine Wannen­ struktur des Leistungstransistors über einen von dem Leis­ tungspfad im wesentlichen getrennten Wannen-Ladepfad auf ei­ nem vorbestimmten Potential gehalten werden kann. Die Unteransprüche haben vorteilhafte Weiterbildungen der Er­ findung zum Inhalt.

Danach kann zur Erzeugung des vorbestimmten Potentials ein erster und ein zweiter Ladetransistor in den Wannen-Ladepfad geschaltet sein. Die Ladetransistoren sind dabei in Reihe ge­ schaltet, wobei deren Verbindungspunkt mit dem Bulk-Anschluß des Leistungstransistors verbunden ist und die äußeren An­ schlüssen der Reihenschaltung parallel zu den Ausgängen des Leistungstransistors liegen. Ferner ist der Steueranschluß des ersten und zweiten Ladetransistors jeweils mit einem er­ sten bzw. zweiten Boostkondensator verbunden, an denen je­ weils Taktsignale zur Steuerung der Ladungspumpe anliegen.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung er­ geben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnung. Es zeigt:

Fig. 1 ein Prinzipschaltbild einer solchen Ausführungs­ form;

Fig. 2 ein Taktschema zum Ansteuern der Ladungspumpe gemäß Fig. 1;

Fig. 3 einen schematischen Strukturaufbau eines ersten Transistors für die Schaltung gewisse Fig. 1;

Fig. 4 einen schematischen Strukturaufbau eines zweiten Transistors für die Schaltung gemäß Fig. 1;

Fig. 5 eine erste bekannte Schaltung einer Ladungspumpe;

Fig. 6 ein Taktschema zum Ansteuern der Schaltung gemäß Fig. 5;

Fig. 7 eine zweite bekannte Schaltung einer Ladungspumpe; und

Fig. 8 ein Taktschema zum Ansteuern der Schaltung gemäß Fig. 7.

Fig. 1 zeigt ein Prinzipschaltbild einer erfindungsgemäßen Ladungspumpe für negative Ausgangsspannungen, die eine erste, eine zweite, ggf weitere, sowie eine letzte Pumpstufe auf­ weist. Am Eingang der Schaltung liegt eine Versorgungsspan­ nung Vdd an, aus der mit den N+1 Pumpstufen am Ausgang der Ladungspumpe die Pumpspannung Vpmp erzeugt wird, die einen Ladekondensator Cload auflädt. Zwischen zwei Pumpstufen ist jeweils ein Pumpkondensator Cpx mit dem Ladepfad verbunden, der mit entsprechenden Pumptaktsignalen F1, F2 beaufschlagt wird.

Ein wesentlicher. Unterschied zu der bekannten Schaltung gemäß Fig. 5 besteht darin, daß durch die spezielle Verschaltung der Transistoren in jeder Pumpstufe x der über einen Leis­ tungstransistor M1x in jeder Pumpstufe verlaufende Leistungs­ pfad von der Ansteuerung durch einen ersten und einen zweiten Steuertransistor M2x, M3x getrennt ist. Der Leistungspfad ist darüberhinaus auch von einem Wannenladepfad, der über einen ersten und einen zweiten Wannen-Ladetransistor M4x, M5x ver­ läuft, getrennt.

Im einzelnen weist jede Pumpstufe x den seriell in den Lade­ pfad geschalteten Leistungstransistor M1x auf. Weiterhin sind ein erster und ein zweiter Boostkondensator Cb1x, Cb2x vorge­ sehen, an deren ersten Anschlüssen Boost-Taktsignale F1', F4; F2', F3 anliegen. Der zweite Anschluß des ersten Boostkonden­ sators Cb1x ist mit einem Steuereingang des ersten Steuer­ transistors M2x, einem ersten Ausgang des zweiten Steuertran­ sistors M3x, sowie einem Steuereingang des zweiten Ladetran­ sistors M5x verbunden. Der zweite Anschluß des zweiten Boost­ kondensators Cb2x liegt an Steuereingängen des zweiten Steu­ ertransistors M3x, des Leistungstransistors M1x und des er­ sten Ladetransistors M4x, sowie an einem ersten Ausgang des ersten Steuertransistors M2x an. Die Ausgänge des ersten und zweiten Ladetransistors M4x, M5x sind in Reihe geschaltet, wobei die äußeren Anschlüsse der Reihenschaltung parallel zu den Ausgängen des Leistungstransistors M1x geschaltet sind. Die Bulk-Anschlüsse B des ersten und zweiten Ladetransistors M4x, M5x sowie des Leistungstransistors M1x sind mit dem Ver­ bindungspunkt der Reihenschaltung der Ladetransistoren ver­ bunden. Schließlich ist der Pumpkondensator Cpx mit seinem zweiten-Anschluß an den ausgangsseitigen Ladepfad der jewei­ ligen Pumpstufe x geschaltet.

Eine Struktur eines der in dieser, zur Erzeugung von negati­ ven Ausgangsspannungen vorgesehenen Ladungspumpe verwendeten Transistoren ist in Fig. 3 gezeigt. Es handelt sich dabei um einen NMOS-Transistor mit frei verschaltbarem Bulk-Anschluß B. Fig. 4 zeigt die entsprechende Struktur eines PMOS- Transistors für eine Ladungspumpe zur Erzeugung von positiven Ausgangsspannungen.

Der NMOS-Transistor muß gemäß Fig. 3 in einem n-Wannenprozeß als sogenannter Tripplewelltransistor hergestellt werden. Die Struktur umfaßt somit in einer p-Epitaxialschicht 10 (p-Sub­ strat) eine erste n-Wanne 11, in die eine zweite p-Wanne 12 eingebracht ist. Über dieser zweiten p-Wanne 12 wird in be­ kannter Weise eine Gateelektrode 13 angeordnet. In der ersten n-Wanne 11 befinden sich erste, n+-dotierte Bereiche (n+- Junctions) 11a, 11b, die mit Masse verbunden sind. In der zweiten p-Wanne 12 befindet sich ein zweiter, n+-dotierter Bereich 12a (n+-Junction) für den Drainanschluß D, sowie ein dritter, n+-dotierter Bereich 12b (n+-Junction) für den Sour­ ceanschluß S des NMOS-Transistors. Die Gateelektrode 13 ist mit dem Gateanschluß G des NMOS-Transistors verbunden, wäh­ rend an einem vierten, p+-dotierten Bereich 12c (p+-Junction) in der zweiten p-Wanne 12 der Bulk-Anschluß B anliegt. In diese Figur ist schließlich auch das "Problemelement" einge­ zeichnet, nämlich der npn-Transistor zwischen der n+-Junction 12a, der zweiten p-Wanne 12 und der ersten n-Wanne 11. Der PMOS-Transistor umfaßt gemäß Fig. 4 eine in eine p- Epitaxialschicht 20 (p-Substrat) eingebrachte n-Wanne 21, über der in bekannter Weise eine Gateelektrode 23 angeordnet ist. In der n-Wanne 21 befinden sich erste, n+-dotierte Be­ reiche 21a, 21b, die den Bulkanschluß B des PMOS-Transistors bilden. Weiterhin sind ein zweiter und ein dritter, jeweils p+-dotierter Bereich 21c, 21d vorgesehen, die den Drain- bzw. Sourceanschluß D, S des Transistors darstellen, während der Gateanschluß G an der Gateelektrode 23 anliegt. Auch in diese Figur ist das "Problemelement" eingezeichnet, nämlich der pnp-Transistor zwischen der p+-Junction 21c, der n-Wanne 21 und der p-Epitaxialschicht 20.

Da die p-Substrate 10, 20 aufgrund der genannten "Problemele­ mente" auf einer Spannung Vss (etwa 0 Volt) gehalten werden müssen, ergeben sich die folgenden Betriebsbedingungen für die Transistoren:
Vpwanne - Vdnpn <= Vjunction, wobei Vdnpn die Basiseinsatz­ spannung des npn-Transistors ist, sowie
Vnwanne + Vdpnp <= Vjunction, wobei Vdpnp die Basiseinsatz­ spannung des pnp-Transistors ist.

Durch die in Fig. 1 gezeigte, erfindungsgemäße Verschaltung der Transistoren in jeder Pumpstufe, das heißt die Trennung des Leistungspfades von der Ansteuerung sowie dem Wannen- Ladepfad, ist es möglich, auch noch bei einer extrem niedri­ gen Spannungsdifferenz über dem Leistungstransistor M1x das Gate dieses Transistors sowie die Wannen-Ladetransistoren M4x, M5x mit dem durch den ersten und zweiten Steuertransi­ stor M2x, M3x sowie den ersten und zweiten Boostkondensator Cb1x, Cb2x definierten Spannungshub zu schalten. Dadurch wird sichergestellt, daß in jedem Zustand die oben genannten Be­ triebsbedingungen für den npn-Transistor - bzw. im Falle ei­ ner Schaltung für positive Ausgangsspannungen für den pnp- Transistor - eingehalten werden. Dies wird dadurch erreicht, daß die n-Wanne 11, 21 immer auf das jeweils niedrigste der an den n+-Junctions anliegende Potential geladen wird, bevor an den npn-Transistor (bzw. pnp-Transistor) eine Basis-Emit­ terspannung angelegt wird, die größer ist als die Versor­ gungsspannung Vdd.

Das Taktschema zum Ansteuern der Boostkondensatoren Cb1x, Cb2x mit den Taktsignalen F1', F2', F3, F4 sowie der Pumpkon­ densatoren Cpx mit den Taktsignalen F1, F2 ist in Fig. 2 ge­ zeigt. Die Bezeichnungen an den Taktsignalen korrespondieren dabei wieder jeweils mit den Bezeichnungen der freien An­ schlüsse der Boost- und Pumpkondensatoren in Fig. 1. Bei­ spielhaft seien die Zustände der Transistoren für zwei Zeit­ punkte t1 und t2 (siehe Fig. 2) erläutert, wobei angenommen sei, daß die Ladungspumpe die drei in Fig. 1 gezeigten Stu­ fen umfaßt (N = 2). Es kann dabei davon ausgegangen werden, daß ein hoher Spannungspegel (vorgegebene Einsatzspannung) eines Taktsignals etwa der Versorgungsspannung Vdd entspricht und ein niedriger Spannungspegel im wesentlichen Massepoten­ tial darstellt.

Während eines ersten Zeitpunktes t1 liegt an dem ersten Boostkondensator Cb11 der ersten Stufe, dem zweiten Boostkon­ densator Cb22 der zweiten Stufe, dem ersten Boostkondensator Cb13 der dritten Stufe sowie dem zweiten Pumpkondensator Cp2 (der Kondensator CpN in Fig. 1 stellt dabei im Falle einer dreistufigen Ladungspumpe diesen zweiten Pumpkondensator Cp2 dar) der niedrige Spannungspegel an. Der zweite Boostkonden­ sator Cb21 der ersten Stufe, der erste Boostkondensator Cb12 der zweiten Stufe, der zweite Boostkondensator Cb23 der drit­ ten Stufe sowie der erste Pumpkondensator Cp1 werden mit dem hohen Spannungspegel beaufschlagt.

Während eines zweiten Zeitpunktes t2 sind die Pegelverhält­ nisse umgekehrt, das heißt an dem ersten Boostkondensator Cb11 der ersten Stufe, dem zweiten Boostkondensator Cb22 der zweiten Stufe, dem ersten Boostkondensator Cb13 der dritten Stufe sowie dem zweiten Pumpkondensator Cp2 liegt jeweils der hohe Spannungspegel an. Entsprechend erhält der zweite Boost­ kondensator Cb21 der ersten Stufe, der erste Boostkondensator Cb12 der zweiten Stufe, der zweite Boostkondensator Cb23 der dritten Stufe sowie der erste Pumpkondensator Cp1 den niedri­ gen Spannungspegel.

Auf den zweiten Zeitpunkt t2 folgen wieder die Pegelzustände des ersten Zeitpunktes t1, so daß diese sich gemäß der Dar­ stellung in Fig. 2 während des Betriebes der Ladungspumpe abwechseln. Dadurch werden die Leistungstransistoren M1x der Ladungspumpe alternierend durchgeschaltet bzw. gesperrt und die Pumpkondensatoren Cpx alternierend aufgeladen bzw. entla­ den, so daß ein schrittweiser Ladungstransport vom Eingang der Ladungspumpe zu dem Ladekondensator Cload erfolgt und die Pumpspannung Vpmp entsprechend stufenweise aufgebaut wird.

Wenn die Pumpspannung Vpmp am Ausgang der Ladungspumpe nicht mehr benötigt wird, so werden zunächst nur die Taktsignale F1, F2 an den Pumpkondensatoren Cpx abgeschaltet, während die Taktsignale F1', F2', F3, F4 an den Boostkondensatoren Cb1x, Cb2x noch weiter laufen. Dadurch werden die in der Ladungs­ pumpe und insbesondere im Ladekondensator Cload gespeicherten Ladungen schrittweise wieder zur Spannungsquelle Vss zurück­ gepumpt, und ein zusätzliches Entladen der Pumpspannung (Hochspannung) am Ausgang der Ladungspumpe ist nicht mehr er­ forderlich. Dies hat den Vorteil, daß die dadurch verursachte erhebliche Belastung der verwendeten Transistoren entfällt, so daß eine wesentlich höherer Dauerbelastbarkeit und Lebens­ dauer erzielt wird.

Mit der erfindungsgemäßen Schaltung und der speziellen Art der Spannungsverdoppelung in jeder Pumpstufe sowie der Tren­ nung des Leistungspfades von der Ansteuerung ist es möglich, die Wannen des Systems definiert auf das jeweils niedrigste (bei Erzeugung einer negativen Spannung) beziehungsweise höchste (bei Erzeugung einer positiven Spannung) anliegende Potential zu laden, so daß die vorhandenen parasitären Bipo­ lar-Transistoren nicht mehr oder nur noch schwach leitend werden. Dadurch kann auch unter extremen Bedingungen (nied­ rige Versorgungsspannung, hohe Temperatur) eine nur durch die Diodendurchbruchspannung begrenzte Hochspannung wirksam und direkt auf dem Chip ("on-chip") erzeugt werden.

Weiterhin wird mit der Ladungspumpe auch das eingangs genann­ te zweite Problem gelöst, da durch diese Art des Entladens der Ladungspumpe auch die Ladungen auf den Gates der Leis­ tungstransistoren M1x entfernt werden. Somit kann auch bei geringer Versorgungsspannung kein Kurzschluß zwischen dem Eingang und dem Ausgang der Pumpe auftreten, so daß diese nach einer Betriebspause problemlos wieder gestartet werden kann.

Wenn der Bedarf besteht, positive Pumpspannungen mit Schal­ tungselementen zu erzeugen, die mit einem n-Wannenprozeß her­ gestellt werden, jedoch auf die Prozeßschritte, die ein NMOS- Tripplewell-Transistor erfordert, verzichtet und eine Schal­ tung mit Standardelementen realisiert werden soll, so ist es möglich, das erfindungsgemäße Schaltungsprinzip auf eine ge­ genüber der Fig. 1 komplementäre Schaltung mit PMOS-Transis­ toren und geschalteter n-Wanne beliebig zu übertragen. Da­ durch eröffnet sich die Möglichkeit, das erfindungsgemäße Schaltungsprinzip bei einer Vielzahl von gegenwärtig einge­ setzten Schaltungen zu verwenden.

Bezugszeichenliste

M1x Leistungstransistoren
M2x, M3x Steuertransistoren
M4x, M5x Wannen-Ladetransistoren
Cpx Pumpkondensatoren
Cb1x, Cb2x Boostkondensatoren
B Bulk-Anschluß

10

p-Epitaxialschicht

11

erste n-Wanne

11

a,

11

b erste, n+-dotierte Bereiche

12

zweite p-Wanne

12

a,

12

b zweiter bzw. dritter, n+-dotierter Bereich

12

c vierter p+-dotierter Bereich

13

Gateelektrode

20

p-Epitaxialschicht

21

n-Wanne

21

a,

21

b erste, n+-dotierte Bereiche

21

c,

21

d zweiter bzw. dritter, p+-dotierter Bereich

23

Gateelektrode
D Drain
S Source
G Gate

Claims (8)

1. Ladungspumpe zum Erzeugen von hohen Spannungen für inte­ grierte Halbleiterschaltungen, mit einer Mehrzahl von Pumpstufen mit jeweils mindestens einem Leistungstransistor zur Erzeugung einer Pumpspannung auf einem Leistungspfad, dadurch gekennzeichnet, daß der Leistungstransistor (M1x) einen frei verschaltbaren Bulk- Anschluß (B) aufweist, mit dem eine Wannenstruktur des Lei­ stungstransistors über einen von dem Leistungspfad im wesent­ lichen getrennten Wannen-Ladepfad auf einem vorbestimmten Po­ tential gehalten werden kann.

2. Ladungspumpe nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des vorbestimmten Potentials ein erster und ein zweiter Wannen-Ladetransistor (M4x, M5x) in den Wannen- Ladepfad geschaltet ist.

3. Ladungspumpe nach Anspruch 2, dadurch gekennzeichnet, daß die Wannen-Ladetransistoren (M4x, M5x) in Reihe geschaltet sind, wobei deren Verbindungspunkt mit dem Bulk-Anschluß (B) des Leistungstransistors (M1x) verbunden ist und die äußeren Anschlüssen der Reihenschaltung parallel zu den Ausgängen des Leistungstransistors liegen.

4. Ladungspumpe nach Anspruch 3, dadurch gekennzeichnet, daß der Steueranschluß des ersten und zweiten Wannen-Ladetransis­ tors (M4x, M5x) jeweils mit einem ersten bzw. zweiten Boost­ kondensator (Cb1x, Cb2x) verbunden ist, an denen jeweils Taktsignale zur Steuerung der Ladungspumpe anliegen.

5. Ladungspumpe nach Anspruch 4, dadurch gekennzeichnet, daß ein erster und ein zweiter Steuertransistor (M2x, M3x) vorge­ sehen ist, die jeweils von dem ersten bzw. zweiten Boostkon­ densator (Cb1x, Cb2x) beaufschlagt werden und einen Steuer­ kreis bilden, mit dem der Leistungstransistor (M1x) angesteu­ ert wird.

6. Ladungspumpe nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zwischen jeweils zwei Pumpstufen ein Pumpkondensator (Cpx) geschaltet ist, und daß eine Einrichtung zur Erzeugung der Taktsignale vorgesehen ist, mit denen die Boost- und die Pumpkondensatoren angesteuert werden, wobei zum Abschalten der Ladungspumpe die Taktsignale an den Boostkondensatoren (Cb1x, Cb2x) zunächst aktiviert bleiben, um die in der La­ dungspumpe gespeicherten Ladungen wieder abzuführen.

7. Ladungspumpe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Leistungstransistor (M1x) ein NMOS-Transistor in Form ei­ nes Tripplewell-Transistors mit einer ersten n-Wanne (11) so­ wie einer darin befindlichen zweiten p-Wanne (12) ist, und der Bulk-Anschluß (B) mit einem p+-dotierten Bereich (12c) in der zweiten Wanne (12) verbunden ist.

8. Ladungspumpe nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leistungstransistor (M1x) ein PMOS-Transistor mit einer n-Wanne (21) ist, und der Bulk-Anschluß (B) mit mindestens einem n+-dotierten Bereich (21a, 21b) in der Wanne (21) ver­ bunden ist.