[go: up one dir, main page]

DE19945900A1 - Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle - Google Patents

Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle

Info

Publication number
DE19945900A1
DE19945900A1 DE1999145900 DE19945900A DE19945900A1 DE 19945900 A1 DE19945900 A1 DE 19945900A1 DE 1999145900 DE1999145900 DE 1999145900 DE 19945900 A DE19945900 A DE 19945900A DE 19945900 A1 DE19945900 A1 DE 19945900A1
Authority
DE
Germany
Prior art keywords
interface
data
trace
configuration
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999145900
Other languages
English (en)
Inventor
Winfried Glaeser
Dirk Amandi
Manfred Angele
Alexander Mircescu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE1999145900 priority Critical patent/DE19945900A1/de
Publication of DE19945900A1 publication Critical patent/DE19945900A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Bei einem SoC-ASIC (System on Chip-Application Specific Integrated Circuit) ist die Schnittstelle zur Nachverfolgung von Daten (Trace-Interface) über eine stardardisierte JTAG-Schnittstelle konfigurierbar, wobei vorteilhafterweise Rückwirkungen auf das Echtzeitverhalten vermieden sind.

Description

Der Anmeldungsgegenstand betrifft eine Anordnung, ein Verfah­ ren und die Verwendung eines standardisierten JTAG-Inter­ face's zur rückwirkungsfreien Nachverfolgung von Daten in einer System-on-Chip Anordnung.
Bei System on Chip (SoC) Architekturen sind verschiedene Kom­ ponenten, z. B. Mikroprozessoren, RAMs und komplexe HW Control Logik auf einem Chip angeordnet. Um ein SoC Design zu testen, ist es unabdingbar, in den Chip "hineinschauen" zu können, d. h. interne Datenströme aufzuzeichnen. Die Auswahl der auf­ zuzeichnenden Daten (Daten/Address Busse, Control Signale), sowie das Einstellen von Filtern und Triggerpunkten zur Da­ tenreduktion ist notwendig, um die Trace Daten an die Testan­ forderungen anzupassen. Die Konfiguration des Tracers darf das Echtzeitverhalten des Systems in keiner Weise beeinflus­ sen, da in bestimmten Anwendungen die Systeme redundant ein­ gesetzt werden und somit ein Clock Cycle akurates Verhalten erfordern. Weiterhin verbieten die Stabilitätsanforderungen des Kunden jeden Eingriff in das Echtzeitverhalten.
Es ist notwendig, Diagnosedaten aus Registern nach außen zu geben und als Rückmeldungen an den Tracer zu geben (Regressi­ ves Testen). Dabei darf das Echtzeitverhalten des Systems in keiner Weise beeinflußt werden (rückwirkungsfrei). Diagnose­ daten sind u. a. Statistik- und Fehlerinformationen.
Bisher war die Konfiguration/Einstellung des Tracers gar nicht möglich oder nur direkt nach System Reset und unter Be­ einflussung des Echtzeitverhaltens. Das Auslesen der Diagno­ sedaten war bisher nur möglich, in dem das Echtzeitverhalten gestört wurde.
Dem Anmeldungsgegenstand liegt das Problem zugrunde, ein Ver­ fahren zur Nachverfolgung von Daten in einem SoC-ASIC anzuge­ ben, das die genannten Anforderungen unter Vermeidung der an­ gegebenen Nachteile erfüllt.
Das Problem wird durch die in den Ansprüchen 1, 2 und 3 defi­ nierten Gegenstände gelöst.
Der Anmeldungsgegenstand nutzt aus, daß mit dem JTAG-Standar­ dinterface Register geschrieben und gelesen werden können.
Beim Anmeldungsgegenstand erfolgt also die Konfiguration des Trace-Interface's asynchron/parallel durch das Beschreiben der Konfigurationsregister über ein standardisiertes JTAG In­ terface.
Da JTAG einen eigenen Takt TCK benutzt, ist das Schreiben und Lesen der Register vom Systemablauf unabhängig, das Echtzeit­ verhalten wird nicht gestört. Der anmeldungsgemäße Tracer ist nur ein Beobachter und damit passiv. Das Interface beim An­ meldungsgegenstand ist über eine Steuerungsschnittstelle, z. B. PC-Karte interaktiv bedienbar. Der Bediener kann im lau­ fenden System beim Kunden die Verbindung zum JTAG Interface anstecken und interne Datenströme tracen und damit analysie­ ren. Zusätzlich kann er im laufenden Betrieb die Statistik- und Fehlerinformationen auslesen und daraus Rückschlüsse auf weitere Konfigurationen des Tracers ziehen (regressives Te­ sten).
Vorteilhafte Weiterbildungen des Anmeldungsgegenstandes sind in den Unteransprüchen angegeben.
Der Anmeldungsgegenstand wird im folgenden als Ausführungs­ beispiel in einem zum Verständnis erforderlichen Umfang an­ hand von Figuren näher erläutert. Dabei zeigen:
Fig. 1 eine System-on-Chip-Anordnung mit einer Anordnung nach dem JTAG-Standard und
Fig. 2 einen Trace-Access-Punkt an einem Systembus.
In den Figuren bezeichnen gleiche Bezeichnungen gleiche Ele­ mente.
Fig. 1 zeigt eine JTAG-Anordnung mit den Konfigurations- und Diagnoseregistern. Gesteuert wird JTAG von einem PC (Personal Computer) mit Einschubkarte.
Mit dem JTAG-Standardinterface können Register geschrieben und gelesen werden. Da JTAG einen eigenen Takt TCK benutzt, ist das Schreiben und Lesen der Register vom Systemablauf un­ abhängig, das Echtzeitverhalten wird nicht gestört.
Für die Konfigurierung des Tracers wird der Standard JTAG zum Beschreiben der Konfigurationsregister benutzt.
In den Konfigurationsregistern sind folgende Informationen speicherbar:
  • a) Trace-Access-Point-Select (Auswahl des Daten-Aufzeich­ nungspunktes)
  • b) Filterregister
  • c) Triggermoderegister
Jeder Trace-Access-Point wird über ein Bit, dem Trace-Access- Point-Select, ausgewählt.
In den Filterregistern stehen Adreß-, Daten-, Control- und Statuswerte, die mit den aktuellen Werten an dem Beobach­ tungspunkt (Daten-Aufzeichnungspunkt) verglichen werden. Das Vergleichsergebnis wird vom Triggercontroller TR_CTRL ausge­ wertet. Die Werte sind:
Adreßwert: Adresse auf dem Adress-Bus
Datenwert: Datenwert auf dem Daten-Bus, Bitfeld in der ATM-Zelle oder Sensorwert (Kfz-Anwendung)
Controlwert: Buscontrol, z. B. Lesen, Schreiben, Burst
Statuswert: Zustand der Finite-State-Maschine, Fehlercodes
Im Filterregister kann jede Speicherstelle drei Werte anneh­ men: 0, 1 oder don't care, um Bereiche zu maskieren.
In den Triggermoderegistern wird gespeichert, wie das Ver­ gleichsergebnis zu interpretieren ist, d. h. ob die Informa­ tion des Trace-Acess-Points weiter gegeben wird, wenn das Vergleichsergebnis <, < oder gleich ist. Zusätzlich wird ge­ speichert, ob das Resultat des Vergleichsergebnisses den Trace an dem Trace-Acess-Point startet oder anhält.
Auch zum Auslesen langfristiger Daten aus den Diagnoseregi­ stern wird eine JTAG-Konfiguration benutzt. Langfristige Daten sind Informationen der SoC-Komponenten wie Status-, Fehler- und Statistikinformationen. Sie werden vom System in Diagnoseregister geschrieben.
Die Diagnoseinformationen sind:
Statusinformation: Auslastung der Systembusse, Auslastung der Buffer usw.
Fehlerinformation: Fehler wie z. B. Sychronisationsfehler, Taktausfälle bei Interfaces, Overflow von Puffern
Statistikinformation: Häufigkeit von Fehlern.
Das JTAG Interface kann interaktiv über eine Steuerungs­ schnittstelle, z. B. PC(Personal Computer)-Karte bedient wer­ den. Der Bediener kann im laufenden System beim Kunden die Verbindung zum JTAG Interface anstecken und interne Daten­ ströme tracen und damit analysieren. Zusätzlich kann er im laufenden Betrieb die Statistik- und Fehlerinformationen aus­ lesen.
Die Software auf dem PC(Personal Computer) ist so erweiter­ bar, daß der PC die Diagnoseregister liest und bei Bedarf selbstständig den Tracer so konfiguriert, daß er gezielt Da­ ten ansieht, um die Diagnose zu verfestigen (Regressives Te­ sten).
Die in Fig. 1 dargestellte JTAG-Anordnung wird, wie bereits erwähnt, von einem PC (Personal Computer) mit Einschubkarte gesteuert.
Die Daten-Aufzeichnungspunkt-Steuerung TAP_CTRL (für: Trace- Access-Point- Controller) erkennt den Befehl, daß die Konfi­ gurationsregister K_REG geladen werden sollen. Sie gibt ein Signal an die Konfigurationssteuerung K_CTRL, die die Konfi­ gurationsinformation aus dem Schieberegister SR_K in die Kon­ figurationsregister K_REG schreibt.
In einer bevorzugten Ausführungsform werden die Konfigurati­ onsregister alle gleichzeitig beschrieben. Das hat den Vor­ teil, daß keine aufwendige Kodierung notwendig ist.
Die Daten-Aufzeichnungspunkt-Steuerung TAP_CTRL erkennt den Befehl, daß der Inhalt der Diagnoseregister D_REG in das Schieberegister SR_D gespeichert werden soll. Sie gibt ein Signal an die Diagnosesteuerung D_CTRL, die den Inhalt der Diagnoseregister in das Schieberegister SR_D schreibt.
Anwendungsbeispiele für die Konfigurierung
Ein SoC-ASIC (Application Specific Integrated Circuit) weist im allgemeinen ein oder mehrere Prozessoren, Speicher, Emp­ fangsteil und Sendeteil auf. Die Komponenten sind über Sy­ stembusse, Adress-Bus A_BUS, Datenbus D_BUS verbunden.
Fig. 2 zeigt ein Beispiel eines Trace-Access-Points TAP an einem Systembus.
Der TAP bildet ein Trigger-Start-Signal TR_ST und ein Trig­ ger-Stop-Signal TR_SP zur Herausfilterung einer gewünschten Information.
Immer wenn der Adreßbereich zwischen dem unteren und oberen Adreßbereich liegt, wird die Businformation (Adresse und Da­ ten) aus dem SoC-ASIC herausgeschrieben.
In dem Triggermoderegister TM_REG ist der Betriebsmode ge­ speichert. Die beiden Adreßwerte sind in je einem Konfigura­ tionsregister K_REG1, K_REG2 gespeichert. Wenn die Busadresse in dem Adreßbereich liegt, gibt der Triggercontroller TR_CTRL das Signal Triggerstart TR_ST ab. Gleichzeitig wird die Businformation im Trace-Register gespeichert. Liegt die Adresse nicht in dem Adreßbereich, wird das Signal Trigger­ stopp TR_SP aktiviert.
Ein weiteres Beispiel ist die Konfiguration des Tracers am Empfangsteil.
In einem Empfangsteil für die Signalisierung über ATM(Asynchronous Transfer Mode) zwischen Telekommunikations- Vermittlungsstellen kann z. B. der Filter die virtuelle Kanal­ nummer oder Zellinformation vergleichen und dann den Tracer triggern.
Bei einem SoC Design in der Kfz-Anwendung kann z. B. auf den Inhalt eines Sensorsignals gefiltert werden.
Der Filter am Sendeteil für die Signalisierung über ATM kann z. B. die virtuelle Kanalnummer oder Zellinformation verglei­ chen und auf Grund des Ergebnisses den Tracer triggern.
Bei einem SoC-Design in Embedded-Anwendung kann z. B. auf Reg­ lereinstellungen gefiltert werden.
Es ist Stand der Technik, daß Prozessoren ihren Programmcoun­ ter und Status (EJTAG-Standard) rausgeben, um den Pro­ grammablauf zu verfolgen. Auch hier können Filter eingesetzt werden, die den Programmcounter vergleichen und auf Grund des Vergleichsergebnisses den Tracer triggern.

Claims (4)

1. Anordnung zur rückwirkungsfreien Nachverfolgung von Daten und deren Zuständen bei der
  • - eine auf einem Halbleitersubstrat realisierte Schaltung in einem Baustein angeordnet ist
  • - die Schaltung mit mehreren Komponenten gebildet ist, die über mindestens einen Systembus verbunden sind
  • - die Schaltung eine mehrere Konfigurationsregister aufwei­ sende Einrichtung zum Herausführen von Nachverfolgungs (Trace)-Informationen über eine Nachverfolgungsschnittstelle (Trace-Interface) aus dem Baustein aufweist
  • - die Konfigurationsregister über ein auf der integrierten Schaltung angeordnete, standatisierte JTAG-Schnittstelle schreibbar sind.
2. Verfahren zur rückwirkungsfreien Nachverfolgung von Daten und ihrer Zustände in einer System-On-Chip-Anordnung demzu­ folge die Schnittstelle zur Nachverfolgung der Daten (Trace- Interface) über ein standatisiertes JTAG-Interface konfigu­ rierbar ist.
3. Verfahren nach Anspruch 2 dadurch gekennzeichnet, dass mehrere über die Schnittstelle zur Nachverfolgung der Daten (Trace-Interface) ansteuerbare Konfigurationsregister gleich­ zeitig konfiguriert werden.
4. Verwendung eines an sich bekannten JTAG-Interface's zur Konfigurierung einer Nachverfolgungsschnittstelle (Trace-In­ terface) in einer System-On-Chip-Anordnung.
DE1999145900 1999-09-24 1999-09-24 Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle Ceased DE19945900A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999145900 DE19945900A1 (de) 1999-09-24 1999-09-24 Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999145900 DE19945900A1 (de) 1999-09-24 1999-09-24 Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle

Publications (1)

Publication Number Publication Date
DE19945900A1 true DE19945900A1 (de) 2001-04-19

Family

ID=7923231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999145900 Ceased DE19945900A1 (de) 1999-09-24 1999-09-24 Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle

Country Status (1)

Country Link
DE (1) DE19945900A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119266A1 (de) * 2001-04-20 2002-10-31 Infineon Technologies Ag Programmgesteuerte Einheit
DE10139660A1 (de) * 2001-08-11 2003-02-27 Infineon Technologies Ag Programmgesteuerte Einheit
DE102004003201A1 (de) * 2004-01-22 2005-08-11 Hydraulik-Ring Gmbh Mischeinrichtung für Abgasnachbehandlungsvorrichtungen für Dieselmotoren von Kraftfahrzeugen
DE102005055229A1 (de) * 2004-11-26 2006-06-08 Continental Teves Ag & Co. Ohg Festverdrahteter elektronischer Digitalschaltkreis
US7181661B2 (en) 2004-02-04 2007-02-20 International Business Machines Corporation Method and system for broadcasting data to multiple tap controllers
US8074673B2 (en) 2004-05-18 2011-12-13 Hydraulik-Ring Gmbh Freeze-resistant metering valve
US8201393B2 (en) 2008-03-05 2012-06-19 Hilite Germany Gmbh Exhaust-gas aftertreatment device
US8266892B2 (en) 2007-01-25 2012-09-18 Friedrich Zapf Calibrated dosing unit, especially of an exhaust gas treatment unit
US8875502B2 (en) 2010-12-14 2014-11-04 Cummins Ltd. SCR exhaust gas aftertreatment device
US8938949B2 (en) 2009-08-03 2015-01-27 Cummins Ltd. SCR exhaust gas aftertreatment device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DESPOSITO Joseph, New Debug Tools Give Designers Alternatives To In-Circuit Emulators, in: ELECTRONIC DESIGN, 8.8.1999, S. 47,48,50,52,54 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10119266A1 (de) * 2001-04-20 2002-10-31 Infineon Technologies Ag Programmgesteuerte Einheit
DE10139660A1 (de) * 2001-08-11 2003-02-27 Infineon Technologies Ag Programmgesteuerte Einheit
DE10139660B4 (de) * 2001-08-11 2007-07-05 Infineon Technologies Ag Programmgesteuerte Einheit mit Debug-Ressourcen
US7418631B2 (en) 2001-08-11 2008-08-26 Infineon Technologies Ag Program-controlled unit
DE102004003201A1 (de) * 2004-01-22 2005-08-11 Hydraulik-Ring Gmbh Mischeinrichtung für Abgasnachbehandlungsvorrichtungen für Dieselmotoren von Kraftfahrzeugen
US7181661B2 (en) 2004-02-04 2007-02-20 International Business Machines Corporation Method and system for broadcasting data to multiple tap controllers
US8074673B2 (en) 2004-05-18 2011-12-13 Hydraulik-Ring Gmbh Freeze-resistant metering valve
DE102005055229A1 (de) * 2004-11-26 2006-06-08 Continental Teves Ag & Co. Ohg Festverdrahteter elektronischer Digitalschaltkreis
US8266892B2 (en) 2007-01-25 2012-09-18 Friedrich Zapf Calibrated dosing unit, especially of an exhaust gas treatment unit
US8875491B2 (en) 2007-01-25 2014-11-04 Cummins Ltd. Exhaust gas aftertreatment system and method
US8201393B2 (en) 2008-03-05 2012-06-19 Hilite Germany Gmbh Exhaust-gas aftertreatment device
US8959895B2 (en) 2008-03-05 2015-02-24 Cummins Ltd. Exhaust-gas aftertreatment device
US8938949B2 (en) 2009-08-03 2015-01-27 Cummins Ltd. SCR exhaust gas aftertreatment device
US8875502B2 (en) 2010-12-14 2014-11-04 Cummins Ltd. SCR exhaust gas aftertreatment device

Similar Documents

Publication Publication Date Title
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE3587520T2 (de) Anwenderschnittstellenprozessor für Rechnernetz.
EP1248198B1 (de) Programmgesteuerte Einheit mit Emulations-Einheiten
EP0503117B1 (de) Prozessorschaltung
WO2002003464A2 (de) Halbleiter-chip
DE19952272A1 (de) Verfahren und System zum Prüfen von auf eingebetteten Bausteinen basierenden integrierten Systemchip-Schaltungen
DE4220723A1 (de) Schaltkreis und verfahren zum detektieren eines fehlers in einem mikrocomputer
EP1720100A1 (de) Verfahren und Vorrichtung zur Emulation einer programmierbaren Einheit
DE4103107A1 (de) Einrichtung und verfahren zur steuerung eines mikrocomputers
DE19945900A1 (de) Konfigurierung einer Trace-Schnittstelle über eine JTAG-Schnittstelle
EP0500973B1 (de) EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
EP0108414B1 (de) Vorrichtung zum Testen eines hochintegrierten mikroprogrammgesteuerten elektronischen Bauteiles
DE10052211A1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE3916811C2 (de)
EP1283472A2 (de) Programmgesteuerte Einheit
DE4329335C2 (de) Mikrocomputer für IC-Karte
DE102007049354A1 (de) Verfahren zum Testen eines Adressbusses in einem logischen Baustein
DE2012068A1 (de) Anordnung zur Suche nach Fehlern an elektronischen Schaltungen
DE19544723C2 (de) Prozessor-Analysesystem
DE3241175C2 (de)
DE4132072C2 (de)
DE3235264A1 (de) Datenverarbeitungsvorrichtung und -verfahren
DE3544207C2 (de)
DE19735163A1 (de) Integrierter elektronischer Baustein mit Hardware-Fehlereinspeisung für Prüfzwecke

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection