DE19936327A1

DE19936327A1 - Analog/Digital- oder Digital/Analog-Umsetzer

Info

Publication number: DE19936327A1
Application number: DE19936327A
Authority: DE
Inventors: Frank Lehmacher; Joseph Semmler
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-08-02
Filing date: 1999-08-02
Publication date: 2001-04-05
Anticipated expiration: 2019-08-03
Also published as: US20020126033A1; WO2001010030A2; DE19936327C2; WO2001010030A3; US6720896B2

Abstract

Ein Analog/Digital- oder Digital/Analog-Umsetzer weist eine interne Referenzspannung-Auswahleinrichtung (7) auf, an die mehrere Referenzspannungen (VREF0...VREFi) angelegt sind und die abhängig von einem Auswahlsignal (VREF_SEL) eine dieser Referenzspannungen auswählt und an eine Umsetzeinrichtung (1, 3) des Umsetzers anlegt. Darüber hinaus kann ein Korrekturnetzwerk (2) vorgesehen sein, um ungeachtet der Verwendung mehrerer frei wählbarer Referenzspannungen sowohl Offset- als auch Linearitätsfehler korrigieren zu können.

Description

Die vorliegende Erfindung betrifft einen Analog/Digital(A/D)- oder einen Digital/Analog(D/A)-Umsetzer nach dem Oberbegriff des Anspruches 1.

In der elektronischen Meßtechnik sind bisher Schaltungen, in denen mehrere selektierbare Referenzspannungen eingesetzt werden müssen (beispielsweise bei mehrkanaligen ratiometrischen Messungen, bei denen die Verhältnisse mehrerer Spannungen zueinander zu ermitteln sind), relativ aufwendig aufgebaut.

Herkömmliche A/D- bzw. D/A-Umsetzer verfügen jedoch über lediglich einen Referenzspannungseingang. Um mit A/D- Umsetzern, die lediglich einen Referentspannungseingang besitzen, derartige ratiometrische Messungen (z. B. den Vergleich zweier Sensorspannungen) durchführen zu können, sind mindestens zwei getrennte Messungen sowie eine anschließende Verhältnisbildung zwischen den digitalen Umsetzungsergebnissen des A/D-Umsetzers erforderlich. Wären hingegen mehrere frei wählbare Referenzspannungseingänge vorhanden, könnte dieselbe ratiometrische Messung in nur einem einzigen Meßschritt abgewickelt werden, da als Referenzspannung eine der beiden Sensorspannungen und als zu konvertierende Analogspannung die andere Sensorspannung verwendet werden könnte.

Herkömmliche A/D- und D/A-Umsetzer können mit mehreren Referenzspannungen nur dann betrieben werden, wenn eine externe Umschaltung der jeweils zugeführten Referenzspannung vorgesehen wird, wodurch jedoch in der Regel die Genauigkeit herabgesetzt wird.

Es sind zwar bereits vereinzelt A/D-Umsetzer bekannt, welche intern die jeweils verwendete Referenzspannung über einen Widerstandsteiler verändern können. Diese A/D-Umsetzer besitzen jedoch den Nachteil, daß die Referenzspannung mit einem permaneten Gleichstrom belastet wird, wobei dies insbesondere auch dann der Fall ist, wenn augenblicklich keine A/D-Umsetzung abläuft.

Darüber hinaus sind auch mit derartigen A/D-Umsetzern nicht die oben beschriebenen ratiometrischen Messungen möglich. Des weiteren sind diese A/D-Umsetzer nicht kalibrierfähig, d. h. eine gleichzeitige Korrektur von Linearitäts- und/oder Offsetfehlern mit Hilfe eines Kalibriervorgangs ist nicht möglich. Die Genauigkeit einer A/D- oder D/A-Umsetzung wird jedoch maßgeblich durch Linearitäts- und Offsetfehler bestimmt, die durch eine Fehlanpassung verschiedener Schaltungsteile hervorgerufen werden. Insbesondere in der Sensorik sind die zu verarbeitenden Signalspannungen sehr gering, so daß gerade auf diesem Anwendungsgebiet hohe Ansprüche an die Genauigkeit der A/D- und D/A-Umsetzer gestellt werden, damit eine Verfälschung der Meßergebnisse vermieden oder zumindest unterdrückt werden kann. Um die steigenden Genauigkeitsanforderungen an eine A/D- oder D/A- Umsetzung einhalten zu können, sind daher kalibrierfähige A/D- oder D/A-Umsetzer sowie leistungsfähige Kalibrierverfahren erforderlich, so daß die durch eine Fehlanpassung bedingten Fehler kompensiert werden können.

A/D- und D/A-Umsetzer mit Selbstkalibrierung sind bereits weitläufig bekannt. So ist beispielsweise in der DE 195 12 495 C1 der Anmelderin ein A/D-Umsetzer beschrieben, bei dem die Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal nach dem Prinzip der Ladungsumverteilung und der sukzessiven Approximation ausgeführt wird. Das Prinzip der Ladungsumverteilung mit sukzessiver Approximation ist beispielsweise auch ausführlich in der US 4,399,426 sowie in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I", James L. McCreary und Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, Seiten 371-379, beschrieben. Der A/D- Umsetzer umfaßt demzufolge ein zur A/D-Umsetzung dienendes Hauptnetzwerk mit mehreren Referenzelementen, insbesondere Kondensatoren, deren Kapazitätswerte gewichtet gewählt sind. Darüber hinaus ist ein Korrekturnetzwerk mit ebenfalls gewichteten Kondensatoren vorgesehen, welches Korrekturspannungen zur Korrektur von Offset- und/oder Linearitätsfehler erzeugt, die in das Hauptnetzwerk eingespeist werden.

Auch bei diesen bekannten A/D- und D/A-Umsetzern mit Selbstkalibrierung ist jedoch die Verwendung mehrerer unterschiedlicher Referenzspannungen nicht bekannt, d. h. die Referenzspannung ist während des gesamten Betriebs konstant. Zwischen einzelnen Umsetzungen kann die Referenzspannung nicht gewechselt werden. Dies bedeutet aber auch, daß eine eventuell einer Umsetzung vorangehende Kalibrierung, die Umsetzung selbst und eine eventuell der Umsetzung folgende Kalibrierung mit derselben Referenzspannung durchgeführt werden. Ein kalibrierender A/D- oder D/A-Umsetzer mit einer für jede Umsetzung wählbaren Referenzspannung ist nicht bekannt.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen A/D- oder D/A-Umsetzer vorzuschlagen, dessen Referenzspannung auch während des Betriebs frei gewählt werden kann. Insbesondere liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen derartigen kalibrierfähigen A/D- oder D/A-Umsetzer vorzuschlagen.

Die oben genannte Aufgabe wird durch einen A/D-Umsetzer oder D/A-Umsetzer mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Erfindungsgemäß weist der A/D- oder D/A-Umsetzer eine integrierte interne Auswahleinrichtung auf, der verschiedene Referenzspannungen zugeführt sind und die abhängig von einem Steuersignal eine dieser Referenzspannungen für die A/D- oder D/A-Umsetzung auswählt. Diese interne Auswahleinrichtung kann insbesondere in Form eines analogen Multiplexers ausgestaltet sein, der über einen Datenbus mit dem Steuersignal ansteuerbar ist. Die Umschaltung der jeweils zu verwendenden Referenzspannung erfolgt dabei durch Übertragungsgatter ('Transmission Gates'), so daß die Referenzspannungen durch den Umschaltvorgang nicht zusätzlich belastet werden.

Bei einem bevorzugten Ausführungsbeispiel umfaßt der erfindungsgemäße A/D- oder D/A-Umsetzer eine Korrektur- oder Kalibrierschaltung, die einerseits zum Betrieb mit verschiedenen frei wählbaren Referenzspannungen und andererseits sowohl zur Offset- als auch zur Linearitätskalibrierung geeignet ist. Die Kalibrierschaltung umfaßt insbesondere mehrere gewichtete Referenzelemente, beispielsweise Kondensatoren, Widerstände oder Transistoren, wobei diejenigen Referenzelemente, an denen während des jeweils gewählten Nullpunkts die positive Referenzspannung anliegt, doppelt, nämlich einmal für die Offsetkalibrierung und einmal für die Linearitätskalibrierung, vorgesehen sind. Im Rahmen der vorliegenden Erfindung wird eine bestimmte Vorgehensweise bezüglich des Anlegens der unterschiedlichen Spannungen an die Referenzelemente der Kalibrierschaltung vorgeschlagen, womit eine zuverlässige Kompensation sowohl von Offset- als auch von Linearitätsfehlern mit ein und derselben Kalibrierschaltung bei gleichzeitiger Verwendung von mehreren frei wählbaren Referenzspannungen möglich ist.

Die vorliegende Erfindung, welche grundsätzlich sowohl auf A/D- als auch auf D/A-Umsetzer (beispielsweise in Microcontrollern) anwendbar ist, wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung erläutert.

Fig. 1 zeigt ein bevorzugtes Ausführungsbeispiel eines erfindungsgemäßen A/D-Umsetzers, der nach dem Prinzip der Ladungsumverteilung und der sukzessiven Approximation betrieben wird, und

Fig. 2 zeigt eine Darstellung zur Erläuterung der Kompensation von Offset- und Linearitätsfehlern gemäß dem Stand der Technik.

Der in Fig. 1 gezeigte Analog/Digital(A/D)-Umsetzer dient zur Umsetzung eine analogen Eingangsspannungssignals V_IN in ein entsprechendes digitales Ausgangssignal. Zu diesem Zweck umfaßt der A/D-Umsetzer ein Hauptnetzwerk 1 mit einer Vielzahl von Referenzelementen, im vorliegenden Fall Kondensatoren 10 _n-1. . . 100, deren Kapazitätswerte binär gewichtet sind, wobei die Kapazität des Kondensators 10 _n-i der Summe der Kapazitäten der niederwertigeren Kondensatoren 10 _n- _i-2. . . 10₀ entspricht. Der Kondensator 10 _n-1 entspricht dabei bei einem n-Bit-Umsetzer dem höchstwertigen Kondensator, während der Kondensator 10 ₀ dem niederwertigsten Kondensator entspricht. Bei den Referenzelementen könnte es sich jedoch beispielsweise auch um Widerstände mit entsprechend gewichteten Widerstandswerten handeln. Mit dem Hauptnetzwerk 1 ist an einem Knotenpunkt 6 ein Kalibrier- oder Korrekturnetzwerk 2 verbunden, von dem eine Korrekturspannung zur Kompensation von Offset- und Linearitäsfehlern an den Knoten 6 angelegt wird. Das am Knoten 6 anliegende Signal wird in einem Komparator 3 mit dem Massepotential oder einer anderen Referenzspannung verglichen und davon abhängig das digitale Ausgangssignal erzeugt sowie eine Steuerung 4 für das Hauptnetzwerk 1 bzw. eine Steuerung 5 für das Korrekturnetzwerk 2 angesteuert.

Die einzelnen Kondensatoren des Hauptnetzwerks 1 können über steuerbare Schalter 11 wahlweise mit einer negativen Referenzspannung bzw. dem Massepotential VA_GND, einer positiven Referenzspannung VREF oder dem Eingangssignal V_IN verbunden werden. Die Steuerung der Schalter 11 und die davon abhängige Auswertung des Spannungssignals am Knoten 6 wird durch die Steuerung 4 durchgeführt. Die Umsetzung des analogen Eingangssignals V_IN in das digitale Ausgangssignal, welches in der Steuerung 4 vorliegt, erfolgt nach dem Prinzip der Ladungsumverteilung und der sukzessiven Approximation, wie es beispielsweise in "All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part I", James L. McCreary und Paul R. Gray, IEEE Journal of Solid State Circuits, 12/1975, Seiten 371-379, ausführlich beschrieben ist. Hierzu werden die gewichteten Kondensatoren 10 _n-1 . . . 10 ₀ des Hauptnetzwerks 1 zunächst während einer Abtast- oder 'Sample'-Phase mit dem analogen Eingangssignal V_IN verbunden, wobei der Knoten 6 geerdet ist. Anschließend werden sukzessive die einzelnen Schalter 11 von der Steuerug 4 derart geschaltet, daß jeder Kondensator 10 _n-1 . . . 10 ₀ sowohl mit der Referenzspannung VREF als auch mit dem Massepotential V_GND vebunden ist (Ladungsumverteilung- oder 'Redistribution'-Phase). In Abhängigkeit von dem Vergleichsergebnis im Komparator 3 wird der sich dann daraus ergebende Digitalwert in einem Register der Steuerung 4 gespeichert.

Die Referenzspannung VREF wird von einer internen Auswahleinrichtung 7 bereitgestellt, welche für jede Umsetzung eine frei wählbare Referenzspannung ermöglicht. Die Auswahleinrichtung 7 kann insbesondere in Form eines analogen Multiplexers 7 ausgestaltet sein, der Teil des A/D-Umsetzers ist und an den mehrere unterschiedliche Referenzspannungen VREF0 . . . VREFi angelegt sind. Die einzelnen Referenzspannungen können mit Hilfe des Multiplexers 7 durch Multiplexen digital über einen Datenbus VREF_SEL selektiert werden. Die Datenbus- Busbreite hängt von der Anzahl der unterschiedlichen selektierbaren Referenzspannungen VREF0 . . . VREFi ab.

Wie bereits erwähnt worden ist, dient das in Fig. 1 ebenfalls gezeigte Kalibriernetzwerk 2 zur Korrektur von Linearitäts- und Offsetfehlern, indem entsprechende Korrekturspannungen an den Knoten 6 angelegt werden. Auch das Kalibriernetzwerk 2 umfaßt gewichtete Referenzelemente 20 (im vorliegenden Fall Kondensatoren), die jeweils über steuerbare Schalter 21 wahlweise an VREF oder V_GND angelegt werden können. Die Steuerung 5 umfaßt einen Speicher 30, in dem für jedes der Referenzelemente 20 ein entsprechender Korrekturwert zur Korrektur von Linearitätsfehlern abgespeichert ist. Analog ist ein Speicher 31 zum Speichern von Korrekturwerten zur Korrektur von Offsetfehlern vorgesehen. Diese in den Speichern 30 und 31 abgelegten Korrekturwerte sorgen dafür, daß dann, wenn zur sukzessiven Approximation einer der Kondensatoren 10 des Hauptnetzwerks für den Vergleichsvorgang aktiviert ist, am Knoten 6 ein durch das Kalibriernetzwerk 2 erzeugtes Korrektursignal eingespeist wird, so daß der jeweils zu kompensierende Linearitäts- oder Offsetfehler des jeweiligen Kondensators 10 des Hauptnetzwerks 1 kompensiert wird. Die hierzu erforderlichen Schalterstellungen der Schalter 21 werden von der Steuerung 5 in Abhängigkeit von dem jeweils gespeicherten Korrekturwert festgelegt.

Bevor auf die Besonderheiten der vorliegenden Erfindung in Bezug auf das in Fig. 1 gezeigte Kalibriernetzwerk 2 eingegangen wird, sollen unter Bezugnahme auf Fig. 2 zum besseren Verständnis kurz die wesentlichen Zusammenhänge der Selbstkalibrierung bei Verwendung einer einzigen konstanten Referenzspannung erläutert werden, wobei in Fig. 2 für die sich entsprechenden Bestandteile dieselben Bezugszeichen wie in Fig. 1 verwendet werden.

Dabei ist in Fig. 2 ein A/D-Umsetzer mit zwei separaten Kalibriernetzwerken 2 _OFF und 2 _LIN dargestellt. Das Kalibriernetzwerk 2 _OFF dient ausschließlich zur Kompensation von Offsetfehlern, während das Kalibriernetzwerk 2 _LIN ausschließlich zur Kompensation von Linearitätsfehlern vorgesehen ist. Wie das Hauptnetzwerk 1 umfassen beide Kalibriernetzwerke 2 _OFF und 2 _LIN binär gewichtete Referenzelemente, im vorliegenden Fall Kondensatoren 20 _m-1. . . 20 ₀. Sowohl im Hauptnetzwerk 1 als auch in den Kalibriernetzwerken 2 _OFF und 2 _LIN entspricht die Kapazität des Kondensators 10 _n-i bzw. 20 _m-i jeweils der Summe der Kapazitäten der niederwertigeren Kondensatoren 10 _n-i-1. . . 10 ₀ bzw. 20 _m-i-1 . . . 20 ₀. Diese Eigenschaft läßt sich zur Bestimmung der Fehler sämtlicher Referenzelemente bzw. Kondensatoren 10 _n-1 . . . 10 ₀ des Hauptnetzwerks 1 wie folgt ausnutzen.

Wird an den jeweils untersuchten Kondensator 10 _i die positive Referenzspannung VREF angelegt (was gleichbedeutend mit dem Setzen des Bits i ist), und wird an alle niederwertigeren Kondensatoren 10 _j(j < i) die negative Referenzspannung V_GND angelegt (d. h. das Bit j nicht gesetzt) und anschließend die Schalterkonfiguration vertauscht (d. h. VREF an 10_j und V_GND an 10_i angelegt), tritt am Knoten 6 ein Spannungssprung auf, der bei einem idealen, fehlerfreien Netzwerk Null beträgt. Bei einem realen, fehlerbehafteten Netzwerk tritt hingegen ein Spannungssprung < Null auf, der ein Maß für den Fehler des jeweils untersuchten Kondensators 10 _i ist. Über die Kalibriernetzwerke 2 _OFF und 2 _LIN, die als D/A-Umsetzer fungieren, kann am Knoten 6 eine Korrekturspannung angelegt werden, die den Fehler des Kondensators 10 _i kompensiert.

Da zwischen Offset- und Linearitätsfehlern unterschieden wird, werden in herkömmlichen A/D-Umsetzern häufig die in Fig. 2 gezeigten separaten Kalibriernetzwerke 2 _OFF und 2 _LIN verwendet.

Während der Offsetkalibrierung werden die Kondensatoren des Hauptnetzwerks 1 und des Kalibriernetzwerks 2 _LIN nicht umgeschaltet. Der Komparator 3 wird zunächst in den Abtastmodus geschaltet, so daß von dem Komparator 3 die am Knoten 6 anliegende Spannung gespeichert wird. Gleichzeitig wird an das Offset-Kalibriernetzwerk 2 _OFF der nach den vorhergehenden Umsetzungen bestimmte Offset-Korrekturwert in Form eines digitalen Datenworts der Breite m angelegt (eine binäre '1' entspricht der angelegten Spannung VREF, eine binäre '0' entspricht der angelegten Spannung V_GND). Abschließend wird der Komparator in den Umsetz- oder Konvertierungsmodus umgeschaltet und das Offset- Kalibriernetzwerk 2 _OFF in seinen Nullpunkt geschaltet, wobei der Nullpunkt beispielsweise derart gewählt sein kann, daß lediglich das höchstwertige Bit n - 1 auf '1' gelegt wird. Die Spannung an den Kondensatoren 10 des Hauptnetzwerks 1 bleibt weiterhin unverändert. In Abhängigkeit von dem Komparatorergebnis wird nunmehr der angelegte Offset- Korrekturwert erhöht oder verringert und als neuer Offset- Korrekturwert abgespeichert, so daß eine stetige Annäherung an den endgültigen Offset-Korrekturwert erfolgt.

Die Linearitätskalibrierung erfolgt ähnlich zur Offsetkalibrierung, wobei jedoch in diesem Fall sowohl das Hauptnetzwerk 1 als auch die beiden Kalibriernetzwerke 2 _OFF und 2 _LIN aktiv sind. Soll beispielsweise das höchstwertige Bit des Hauptnetzwerks 1, d. h. der Kondensator 10 _n-1, kalibriert werden, wird der Komparator zunächst in den Abtastmodus geschaltet, und an das Offset-Kalibriernetzwerk 2 _OFF wird der zuvor bestimmte Offset-Korrekturwert angelegt, um den Offset bei dieser Messung zu eliminieren. Das Kalibriernetzwerk 2 _LIN wird hingegen in seinen Nullpunkt ('1000 . . . 000') geschaltet, und das Hauptnetzwerk 1 wird auf '0111 . . . 111' gelegt. Anschließend wird der Komparator 3 in den Umsetzmodus umgeschaltet und das Hauptnetzwerk 1 nach der Umsetzung auf '1000 . . . 000' gelegt. Zur Korrektur des Offsetfehlers wird das Offset-Kalibriernetzwerk 2 _OFF zurück in seinen Nullpunkt ('1000 . . . 000') geschaltet, während zur Korrektur des Linearitätsfehlers das Linearitäts-Kalibriernetzwerk 2 _LIN aus seinem Nullpunkt auf den zuletzt ermittelten Linearitäts- Korrekturwert (in Form eines digitalen Datenworts der Breite m) geschaltet wird. Abhängig vom Komparatorergebnis wird nunmehr der nach den vorhergehenden Umsetzungen bestimmte Linearitätsfehler bzw. der entsprechende Korrekturwert erhöht oder erniedrigt und als als neuer Korrekturwert in dem entsprechenden Speicher gespeichert, so daß der aktuelle Korrekturwert zu seinem Endwert hin konvergiert. Diese Prozedur wird für sämtliche anderen Bits oder Kondensatoren des Hauptnetzwerks 1 wiederholt.

Im normalen Betrieb, d. h. während einer A/D-Umsetzung, liegen in der Abtastphase am Offset-Kalibriernetzwerk 2 _OFF der Offset-Korrekturwert und am Linearitäts-Kalibriernetzwerk 2 _LIN der Linearitätsnullpunkt an, während in der Ladungsumverteilungsphase am Offset-Kalibriernetzwerk 2 _OFF der Offsetnullpunkt und am Linearitäts-Kalibriernetzwerk 2 _LIN der den gesetzten Kondensatoren des Hauptnetzwerks 1 entsprechende Linearitätskorrekturwert anliegt.

Als Nullpunkt wurde im vorliegenden Beispiel der Wert '1000 . . . 000' (2er-Komplement-Darstellung) gewählt, um durch das Offset- und Linearitäts-Kalibriernetzwerk 2 _OFF bzw. 2 _LIN sowohl positive als auch negative Korrekturwerte abbilden zu können. Da sowohl die Offset- als auch die Linearitätskalibrierung denselben Nullpunkt benutzen, können die Wirkungen der Kalibriernetzwerke überlagert werden. Zudem könnten die Aufgaben der beiden Kalibriernetzwerke auch durch ein einziges Kalibriernetzwerk wahrgenommen werden.

Werden die beiden in Fig. 2 gezeigten Kalibriernetzwerke zu einem gemeinsamen Kalibriernetzwerk kombiniert, ändert sich sich im Prinzip das zuvor beschriebenen Verfahren der Offsetkalibrierung nicht. Zur Linearitätskalibrierung wird hingegen in diesem Fall an das Kalibriernetzwerk in der Abtastphase des Komparators 3 der Offset-Korrekturwert angelegt, während in der Ladungsumverteilungsphase der Linearitäts-Korrekturwert angelegt wird.

Die obigen Überlegungen beziehen sich jeweils auf den in Fig. 2 dargestellten Fall der Verwendung einer einzigen Referenzspannung VREF. Werden hingegen, wie im Rahmen der vorliegenden Erfindung vorgeschlagen ist, unterschiedliche Referenzspannungen verwendet, kommt es zu dem Problem, daß die im Zuge des Kalibrierverfahrens ermittelten Offset- Korrekturwerte Absolutwerte sind und jeweils von der der Kalibrierung zugrundeliegenden Referenzspannung abhängen. Diese Abhängigkeit muß für eine mit einer anderen Referenzspannung durchgeführte Umsetzung schaltungstechnisch kompensiert werden, da ansonsten die Korrekturwerte fehlerbehaftet sind. Linearitätsfehler sind hingegen, wie bereits erläutert worden ist, auf Fehlanpassungen zurückzuführen und somit Verhältniswerte, die nicht von der Referenzspannung abhängen.

Grundsätzlich wäre auch das zuvor beschriebene kombinierte Kalibriernetzwerk zum Betrieb mit mehreren frei wählbaren Referenzspannungen geeignet, wenn bei jedem Wechsel der Referenzspannung eine Kalibrierung komplett neu durchgeführt wird. Diese Lösung ist jedoch praixisuntauglich, da zum einen aufgrund der Störsicherheit stets die größtmögliche Referenzspannung zur Kalibrierung herangezogen werden sollte und zum anderen die beim Umschalten der Referenzspannung notwendige Zeit zur Neukalibrierung in den meisten Fällen ein Vielfaches der Umsetzdauer beträgt.

Das in Fig. 1 gezeigte Ausführungsbeispiel umfaßt daher ein Kalibriernetzwerk 2, welches zur Kompensation sowohl von Linearitäts- als auch von Offsetfehlern vorgesehen ist und eine schaltungstechnische Abwandlung derart enthält, daß bei reduziertem Flächenbedarf eine zuverlässige Fehlerkompensation auch bei Einsatz von mehreren frei wählbaren Referenzspannungen möglich ist. Es wird nachfolgend vorausgesetzt, daß während des gesamten Betriebs (d. h. während der Kalibrierung und der Umsetzung) des A/D-Umsetzers mindestens eine der frei wählbaren Referenzspannungen konstant ist. Diese gemäß Fig. 1 mit VA_REF bezeichnete Referenzspannung wird während der Kalibrierung als Basisreferenzspannung verwendet. Bei dem in Fig. 1 gezeigten Beispiel ist die konstante Basisreferenzspannung VA_REF durch die Referenzspannung VREF0 gebildet.

Das in Fig. 1 gezeigten Kalibriernetzwerk 2, welches für den Einsatz mit mehreren frei wählbaren Referenzspannungen bestimmt ist, unterscheidet sich von der zuvor ausgehend von Fig. 2 erläuterten herkömmlichen Lösung betreffend die Verwendung eines gemeinsamen Kalibriernetzwerks zur Korrektur sowohl von Offset- als auch von Linearitätsfehlern lediglich dadurch, daß diejenigen Referenzelemente bzw. Kondensatoren 20, an die im Nullpunkt die ausgewählte positive Referenzspannung VREF = VA_REF angelegt ist, aufgespalten werden, d. h. es muß ein entsprechender Kondensator zur Offsetkalibrierung und ein entsprechender Kondensator zur Linearitätskalibrierung vorgesehen werden. Da nachfolgend aus den zuvor beschriebenen Gründen davon ausgegangen wird, daß der Nullpunkt des Kalibriernetzwerks 2 durch das digitale m Bit-Datenwort '1000 . . . 000' repräsentiert ist, ist somit gemäß Fig. 1 lediglich der dem höchstwertigen Bit (MSB) dieses Datenworts entsprechende Kondensator 20 _m-1 in die Kondensatoren 20 _OFF und 20 _LIN aufgespalten. Würde jedoch der Nullpunkt beispielsweise durch das Datenwort '1100 . . . 000' repräsentiert sein, müßte auch der in Fig. 1 gezeigte Kondensator 20 _m-2 in zwei separate Kondensatoren aufgespalten werden usw..

Die Beschaltung mit den beiden separaten Kalibrierkondensatoren 20 _OFF und 20 _LIN gewährleistet, daß ein Offsetfehler mit Hilfe des Kondensators 20 _OFF (in Kombination mit den weiteren Kondensatoren des Kalibriernetzwerks 2) und ein Linearitätsfehler mit Hilfe des Kondensators 20 _LIN (in Kombination mit den weiteren Kondensatoren des Kalibriernetzwerks 2) korrekt kompensiert werden kann. Da das Kalibriernetzwerk 2 sowohl zur Kompensation von Offset- als auch von Linearitätsfehlern vorgesehen ist, muß bei der Ermittlung der entsprechenden Korrektur- bzw. Kalibrierwerte zwischen Offset- und Linearitätskalibrierung unterschieden werden.

Da die negative Referenzspannung V_GND als konstant angenommen wird, verhalten sich die restlichen Kalibrierkapazitäten analog zu der obigen Beschreibung und müssen demzufolge nachfolgend nicht näher betrachtet werden.

Der Ablauf der Kalibrierung mit Hilfe des in Fig. 1 gezeigten Kalibriernetzwerks 2 ist folgendermaßen.

Zur Offsetkalibrierung wird der Komparator 3 zunächst in den bereits erwähnten Abtastmodus geschaltet, so daß von dem Komparator 3 die am Knoten 6 anliegende Spannung gespeichert wird. Während der Abtastphase wird der Kondensator 20 _OFF von der Steuerung 5 derart beschaltet, daß an ihm der alte Offset-Korrekturwert anliegt. Der dem Kondensator 20 _LIN zugeordnete Schalter 21 wird hingegen derart geschaltet, daß dieser Kondensator in seinem Nullpunktwert liegt, da die Linearitätskalibrierung nicht aktiv sein darf. Dabei kann an den Kondensator 20 _LIN grundsätzlich jeder beliebige Wert angelegt werden, solange gewährleistet ist, daß dieser Wert in der Abtastphase und in der nachfolgenden Entscheidungsphase des Komparators 3 konstant ist. Die übrigen Kondensatoren 20 _m-2. . . 20 ₀ des Kalibriernetzwerks 2 werden in der Abtastphase abhängig von dem anliegenden Logikpegel des alten Offset-Korrekturwerts mit der Basisreferenzspannung VA_REF (das entsprechende Bit wird gesetzt) oder mit V_GND (das entsprechende Bit wird nicht gesetzt) beschaltet. Anschließend wird der Komparator 3 in den Entscheidungs- oder Umsetzmodus geschaltet, um den neuen Offset-Korrekturwert zu bestimmen. In dieser Phase wird an den Kondensator 20 _OFF die Basisreferenzspannung VA_REF angelegt, um diesen Kondensator im Offsetnullpunkt zu betreiben. Wie bereits erwähnt worden ist, verbleibt der Kondensator 20 _LIN in seinem Linearitätsnullpunkt. Die anderen Kondensatoren 20 _m-2. . . 20 ₀ sind in dieser Phase allesamt auf V_GND geschaltet. Abhängig von dem Ergebnis des Komparators 3 bestimmt nunmehr die Steuerung 5 einen neuen Offset- Korrekturwert und speichert diesen in dem Speicher 31 ab.

Zur Linearitätskalibrierung wird im Abtastmodus des Komparators 3 zunächst an den Kondensator 20 _OFF die dem alten Offset-Korrekturwert entsprechende Spannung (VA_REF oder V_GND) angelegt, während an den Kondensator 20 _LIN VA_REF angelegt wird, um den Kondensator im Linearitätsnullpunkt zu betreiben. In der anschließenden Entscheidungs- oder Umsetzphase des Komparators 3 wird der Kondensator 20 _OFF zurück in den Offsetnullpunkt geschaltet, d. h. VA_REF angelegt, und an den Kondensator 20 _LIN wird die dem alten gespeicherten Linearitätskorrekturwert entsprechende Spannung (VA_REF oder V_GND) angelegt. Abhängig vom Komparatorergebnis wird von der Steuerung 5 nunmehr der nach den vorhergehenden Umsetzungen bestimmte Linearitäts-Korrekturwert erhöht oder erniedrigt und als als neuer Korrekturwert in dem Speicher 30 gespeichert. Die weiteren Kondensatoren 20 _m-2. . . 20 ₀ des Kalibriernetzwerks 2 werden sowohl während der Abtastphase als auch während der Entscheidungsphase gemäß dem anliegenden Logikpegel des alten Linearitäts-Korrekturwerts entweder auf VA_REF oder auf V_GND gelegt. Grundsätzlich kann an den Kondensator 20 _LIN während des Abtast- und Umverteilungsmodus sowie an die Kondensatoren 20 _m-2 . . . 20 ₀ während des Umverteilungsmodus anstelle von VA_REF auch jede andere beliebige, zeitlich konstante Spannung angelegt werden.

Damit die ermittelten Kalibrierwerte die tatsächlichen Offset- und Linearitätsfehler auch bei Einsatz einer von der Kalibrierspannung VA_REF abweichenden Referenzspannung korrekt kompensieren, muß das kombinierte Kalibriernetzwerk 2 in den einzelnen Phasen eines normalen Umsetzungvorgangs entsprechend seiner ursprünglichen Funktion als Offset- bzw. Linearitätsfehlerkompensation wie folgt beschaltet werden.

Während der Abtast- oder Sample-Phase einer Umsetzung wird an den Kondensator 20 _LIN die für die laufende Messung ausgewählte Referenzspannung VREF angelegt, um den Kondensator 20 _LIN in dem Linearitätsnullpunkt für die ausgewählte Referenzspannung zu betreiben. Dabei kann diese Referenzspannung insbesondere von der während der Kalibrierung verwendeten Referenzspannung VA_REF abweichen. An den Kondensator 20 _OFF sowie die weiteren Kondensatoren 20 _m-2 . . . 20 ₀ wird hingegen entsprechend dem alten Offset-Korrekturwert entweder VA_REF oder V_GND angelegt. In der anschließenden Ladungsumverteilungsphase wird die Schalterkonfiguration umgekehrt, d. h. an den Kondensator 20 _OFF wird nunmehr konstant die feste Referenzspannung VA_REF angelegt, um diesen im Offsetnullpunkt zu betreiben, und an den Kondensator 20 _LIN sowie die Kondensatoren 20 _m-2 . . . 20 ₀ wird abhängig vom Logikpegel des Linearitäs-Korrekturwerts entweder VREF (für ein gesetztes Bit) oder V_GND (für ein nicht gesetztes Bit) angelegt.

Infolge der Anpassung der Offset-Korrekturwerte an die jeweils selektierte Referenzspannung VREF kann prinzipiell jede beliebige Referenzspannung verwendet und diese zudem für jede Umsetzung frei gewählt werden, ohne die grundsätzliche Funktion der Kalibrierung zu beeinflussen. Die somit erzielbaren Umsetz- oder Konvertierungsergebnisse sind, abgesehen von nicht durch die Kalibrierung kompensierbaren Restfehlern (Rauschen, systemimmanente Störungen etc.), offset- und linearitätsfehlerfrei.

Obwohl die Erfindung zuvor anhand von Kondensator-Netzwerken 1 und 2 beschrieben worden ist, wird ausdrücklich darauf hingewiesen, daß auch andere Arten von Referenzelementen, insbesondere Widerstände, verwendet werden können.

Bezugszeichenliste

1

Hauptnetzwerk

2

Korrekturnetzwerk

2 _OFF

Korrekturnetzwerk für Offsetkalibrierung

2 _LIN

Korrekturnetzwerk für Linearitätkalibrierung

3

Komparator

4

Steuerung für Hauptnetzwerk

5

Steuerung für Korrekturnetzwerk

6

Knotenpunkt

7

Multiplexer

10

Wandler-Kondensator

11

Schalter

20

Kalibrier-Kondensator

20 _OFF

MSB-Kondensator für Offsetkalibrierung

20 _LIN

MSB-Kondensator für Linearitätskalibrierung

21

Schalter

30

Korrekturwerte-Speicher für Linearitätskalibrierung

31

Korrekturwerte-Speicher für Offsetkalibrierung
VREF Positive Referenzspannung
VA_REF Konstante positive Referenzspannung
V_IN Eingangsspannung
V_GND Negative Referenzspannung

Claims

1. Analog/Digital- oder Digital/Analog-Umsetzer, mit einer Umsetzeinrichtung (1, 3) zum Umsetzen eines analogen bzw. digitalen Eingangssignal (V_IN) in ein digitales bzw. analoges Ausgangssignal in Bezug auf eine bestimmte Referenzspannung (VREF), dadurch gekennzeichnet, daß der Umsetzer eine interne Referenzspannung- Auswahleinrichtung (7) aufweist, an die mehrere Referenzspannungen (VREF0 . . . VREFi) angelegt sind und die abhängig von einem Auswahlsignal (VREF_SEL) eine dieser Referenzspannungen auswählt und an die Umsetzeinrichtung (1, 3) anlegt.

2. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Auswahleinrichtung (7) einen Multiplexer umfaßt.

3. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß der Multiplexer (7) mit einem digitalen Datenbus zum Zuführen des Auswahlsignals (VRE_SEL) verbunden ist.

4. Analog/Digital- oder Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Umsetzeinrichtung ein Hauptnetzwerk (1) mit mehreren gewichteten Referenzelementen (10) und einem mit dem Ausgang der Hauptnetzwerks (1) verbundenen Komparator (3) umfaßt, und
daß mit dem Hauptnetzwerk (1) zur Korrektur sowohl von Offsetfehlern als auch von Linearitätsfehlern ein Korrekturnetzwerk (2) mit gewichteten weiteren Referenzelementen (20) gekoppelt ist, wobei den Referenzelementen (10) des Hauptnetzwerks (1) Korrekturwerte zu Ansteuerung des Korrekturnetzwerks (2) zugeordnet sind.

5. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß das Hauptnetzwerk (1) das Eingangssignal (V_IN) nach dem Prinzip der Ladungsumverteilung umsetzt, und daß sowohl das Hauptnetzwerk (1) als auch das Korrekturnetzwerk (2) als gewichtete Referenzelemente Kondensatoren (10; 20) enthält.

6. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 4 oder 5, dadurch gekennzeichnet,
daß eine Hauptnetzwerk-Steuerung (4) zum Einstellen der an das die Referenzelemente (10) des Hauptnetzwerks (1) jeweils anzulegenden Spannung vorgesehen ist, und
daß eine Korrekturnetzwerk-Steuerung (5) zum Einstellen der an das die Referenzelemente (20) des Korrekturnetzwerks (2) jeweils anzulegenden Spannung vorgesehen ist.

7. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 6, dadurch gekennzeichnet,
daß mindestens eine Referenzspannung (VA_REF) der mehreren an die Referenzspannung-Auswahleinrichtung (7) angelegten Referenzspannungen zeitlich konstant ist, und
daß die zeitlich konstante Referenzspannung (VA_REF) von der Korrekturnetzwerk-Steuerung (5) zur Korrektur der Offset- und Linearitätsfehler als eine Basisreferenzspannung an das Korrekturnetzwerk (2) angelegt wird.

8. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß dem Korrekturnetzwerk (2) ein bestimmter Nullpunkt zugewiesen ist, in dem an die einzelnen gewichteten Referenzelemente (20) des Korrekturnetzwerks (2) von der Korrekturnetzwerk-Steuerung (5) jeweils entweder die Basisreferenzspannung (VA_REF) oder eine negative Referenzspannung (V_GND) angelegt wird.

9. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß alle Referenzelemente (20) des Korrekturnetzwerks (2), an die im Nullpunkt die Basisreferenzspannung (VA_REF) angelegt wird, aufgeteilt sind in ein entsprechendes Offset- Referenzelement (20 _OFF) zur Korrektur von Offsetfehlern und in ein entsprechendes Linearitäts-Referenzelement (20 _LIN) zur Korrektur von Linearitätsfehlern.

10. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Nullpunkt des Korrekturnetzwerks (2) derart definiert ist, daß im Nullpunkt von der Korrekturnetzwerk-Steuerung (2) lediglich an das höchstwertige Referenzelement (20 _OFF, 20 _LIN) des Korrekturnetzwerks die Basisreferenzspannung (VA_REF) angelegt wird, während im Nullpunkt an alle anderen Referenzelemente (20 _m-2. . . 20 ₀) des Korrekturnetzwerks (2) die negative Referenzspannung (V_GND) angelegt wird.

11. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 9 oder 10, dadurch gekennzeichnet,
daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie zur Korrektur von Offsetfehlern an das mindestens eine Linearitäts-Referenzelement (20 _LIN) fest die Basisreferenzspannung (VA_REF) anlegt, während in einer Abtastphase des Komparators (3) an das mindestens eine Offset-Referenzelement (20 _OFF) und die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) abhängig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und in einer Entscheidungsphase des Komparators (3) an das mindestens eine Offset-Referenzelement (2 _OFF) die Basisreferenzspannung (VA_REF) und an die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) die negative Referenzspannung (V_GND) angelegt wird,
wobei der Komparator (3) in der Abtastphase die an dem Verbindungspunkt (6) zwischen dem Hauptnetzwerk (1) und dem Korrekturnetzwerk (2) anliegende Spannung speichert und in der Entscheidungsphase in einen neuen Offset-Korrekturwert umsetzt.

12. Analog/Digital- oder Digital/Analog-Umsetzer nach einem der Ansprüche 9-11, dadurch gekennzeichnet,
daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie zur Korrektur von Linearitätsfehlern in einer Abtastphase des Komparators (3) an das mindestens eine Offset-Referenzelement (20 _OFF) und die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) abhängig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und an das mindestens eine Linearitäts-Referenzelement (20 _LIN) die Basisreferenzspannung (VA_REF) anlegt, während in einer Entscheidungsphase des Komparators (3) an das mindestens eine Offset-Referenzelement (2 _OFF) die Basisreferenzspannung (VA_REF) und an das mindestens eine Linearitäts-Referenzelement (20 _LIN) sowie die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) abhängig von einem zuvor ermittelten Linearitäts- Korrekturwert entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) angelegt wird,
wobei der Komparator (3) in der Abtastphase die an dem Verbindungspunkt (6) zwischen dem Hauptnetzwerk (1) und dem Korrekturnetzwerk (2) anliegende Spannung speichert und in der Entscheidungsphase in einen neuen Linearitäts- Korrekturwert umsetzt.

13. Analog/Digital- oder Digital/Analog-Umsetzer nach Anspruch 5 und einem der Ansprüche 9-12, dadurch gekennzeichnet, daß die Korrekturnetzwerk-Steuerung (5) derart ausgestaltet ist, daß sie während einer Umsetzung des Umsetzers in einer Abtastphase des Umsetzers an das mindestens eine Offset- Referenzelement (20 _OFF) und die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) abhängig von einem zuvor ermittelten Offset-Korreturwert jeweils entweder die Basisreferenzspannung (VA_REF) oder die negative Referenzspannung (V_GND) und an das mindestens eine Linearitäts-Referenzelement (20 _LIN) eine von der Referenzspannung-Auswahleinrichtung (7) augenblicklich ausgewählte Referenzspannung (VREF) anlegt, während in einer anschließenden Ladungsumverteilungsphase des Umsetzers an das mindestens eine Offset-Referenzelement (2 _OFF) die Basisreferenzspannung (VA_REF) und an das mindestens eine Linearitäts-Referenzelement (20 _LIN) sowie die anderen Referenzelemente (20 _m-2 . . . 20 ₀) des Korrekturnetzwerks (2) abhängig von einem zuvor ermittelten Linearitäts- Korrekturwert entweder die von der Referenzspannung- Auswahleinrichtung (7) augenblicklich ausgewählte Referenzspannung (VREF) oder die negative Referenzspannung (V_GND) angelegt wird.