[go: up one dir, main page]

KR920009206B1 - 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로 - Google Patents

적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로 Download PDF

Info

Publication number
KR920009206B1
KR920009206B1 KR1019900000889A KR900000889A KR920009206B1 KR 920009206 B1 KR920009206 B1 KR 920009206B1 KR 1019900000889 A KR1019900000889 A KR 1019900000889A KR 900000889 A KR900000889 A KR 900000889A KR 920009206 B1 KR920009206 B1 KR 920009206B1
Authority
KR
South Korea
Prior art keywords
output
reference power
circuit
control circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019900000889A
Other languages
English (en)
Other versions
KR910015126A (ko
Inventor
방삼룡
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900000889A priority Critical patent/KR920009206B1/ko
Priority to US07/602,465 priority patent/US5157400A/en
Priority to JP2292211A priority patent/JPH0834430B2/ja
Priority to DE4034680A priority patent/DE4034680A1/de
Priority to CN90108942A priority patent/CN1017854B/zh
Publication of KR910015126A publication Critical patent/KR910015126A/ko
Application granted granted Critical
Publication of KR920009206B1 publication Critical patent/KR920009206B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Inverter Devices (AREA)

Abstract

내용 없음.

Description

적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로
제1도는 종래의 적분형 아날로그/디지탈 변환기를 나타낸 상세 회로도.
제2a도는 종래의 적분형 아날로그/디지탈 변환기의 입력 파형도.
제2b도는 제1도의 밀러 적분회로부의 출력파형도.
제2c도는 제1도의 비교부의 출력파형도.
제3도는 이 발명의 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로를 나타낸 상세회로도.
제4도는 제3도에 따른 제어회로의 상세 회로도.
제5도는 제3도에 따른 전압분할부의 상세회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기준전압 절환부 2 : 입력전압 절환부
3 : 밀러 적분부 4, 8 : 제1, 제2비교부
5 : 논리 회로부 7 : 디지탈/아날로그 변환회로
8 : 비교회로 9 : 제어회로
10 : 기준전원 설정회로 100 : 적분형 아날로그/디지탈 변환기
200 : 기준전압 자동 제어수단 8-1 : 전압 분할부
9-1 : 업다운 카운터부 9-2 : 2진 카운터부
9-3 : 에지 검출부 및 래치부 10-1 : 정전압부
10-2 : 멀티프렉서부 NAND : 낸드게이트
AND : 앤드게이트 SW1∼SW3 : 제1, 제2, 제3스위치
OP : 증폭기 COMP1, COMP2 : 제1, 제2비교기
S1∼S6 : 스위치 VIN : 입력전압
VC : 기준전압 VREF : 기준전원
R : 저항 C1, C2 : 콘덴서
이 발명은 디지탈 멀티 미터(Digital Multi-Meter)의 아날로그/디지탈 변환기에 관한 것으로, 보다 상세하게는 적분형 아날로그/디지탈 변환기의 밀러 적분부의 증폭기 한계오차에 의한 출력오차를 최대한 줄이기 위하여 적분형 아날로그/디지탈 변환기의 기준전원을 자동으로 제어할 수 있도록 한 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로에 관한 것이다. 일반적으로, 적분형 아날로그/디지탈 변환기는 제1도에 나타난 바와 같이, 기준전압(VC)과 기준전원(VREF)을 절환시키는 기준전압 절환부(1)와, 입력되는 입력전압(VIN)과 상기 기준전압 절환부(1)로부터 설정된 기준전원(VREF)과 기준전압(VC)을 입력으로 하여 입력전압을 절환시키는 입력전압 절환부(2)와, 그리고 상기 기준전압 절환부(1) 및 입력전압 절환부(2)에 각각 접속되고 증폭기(OP)의 +입력과 -입력측에 접속되는 밀러적분부(3)와로 구성되어 있다.
이때, 기준전압 절환부(1)와 입력전압 절환부(2)는 스위치(S1∼S5)로 이루어져 있다. 그리고, 상기 밀러 적분부(3)는 증폭기(OP)와 저항(R) 및 콘덴서(C1,C2)로 이루어져 있다. 상기 밀러 적분부(3)의 출력단자에는 입력전압 절환부(2)의 출력전압과 밀러 적분부(3)에서 출력되는 출력전압(V0)을 비교하는 제1비교부(4)가 연결되어 있다. 이때, 상기 제1비교부(4)는 제1비교기(COMP1)와 궤환용 스위치(S6)로 이루어져 있다. 또한, 상기 제1비교부(4)의 출력단자(B)에는 이 제1비교부(4)의 출력신호가 일시적으로 저장되였다가 디지탈 신호로 변환되어 출력되는 논리회로부(5)가 연결되어 있다.
이와 같이 구성된 종래의 회로도에서 제2a도에 나타난 바와 같이 일정시간(T1) 동안에는 기준전압 절환부(1)의 스위치(S1)가 ＂온＂이 되고 동시에 입력전압 절환부(2)의 스위치(S2)가 ＂온＂이 된다. 즉, 밀러 적분부(3)의 비반전입력(+)은 기준전압(VC)으로 인가되고, 밀러 적분부(3)의 저항(R)과 콘덴서(C1)에는 전류가 흐르지 않기 때문에 상기 밀러 적분부(3)의 증폭기(OP)의 출력전압(V0)은 기준전압(VC)과 동일한 상태로 된다. 즉, V0=VC로 된다.
상기 밀러 적분부(3)에서 출력된 전압(V0)은 제1비교부(4)의 제1비교기(COMP1)의 +단자에 인가되어 -단자에 인가된 기준전압(VC)와 비교된 후, 기준전압(VC)을 그대로 출력시킨다. 이때 제1비교부(4)의 궤환용 스위치(S6)는 ＂온＂이 되고, 상기 제1비교부(4)에서 출력된 전압은 B점을 통하여 논리회로부(5)에 저장된다. 한편, 제2a도에서 나타난 일정시간(T2) 동안에는 기준전압 절환부(1)의 스위치(S1)가 ＂온＂되고 입력전압 절환부(2)의 스위치(S3)가 ＂온＂이 된다. 즉, 기준전압 절환부(1)에서 출력되는 설정된 기준전압(VC)이 그대로 유지되고 입력전압 절환부(2)에서 출력되는 전압은 입력전압(VIN)이 된다. 이때, 입력되는 기준전압(VC)과 입력전압(VIN)에 의하여 밀러 적분부(3)의 저항(R)과 콘덴서(C1)에 전류가 흐르고, 밀러 적분부(3)의 출력전압(V0)은 제2b도의 A에서 나타난 바와 같이 시간에 대한 1차 함수로 표시된다.
즉,
Figure kpo00001
이고, 여기서 출력전압(V0)의 최종값은 (VIN/RC1)×T2로 된다.
이때 밀러 적분부(3)에서 출력되는 출력전압(V0)은 제1비교부(4)에서 입력전압(VIN)과 비교된 후 제2c도의 (A)에서 나타난 바와 같이 저전위로 출력된다. 그리고 상기 제1비교부(4)의 출력전압(V0)은 궤환용 스위치(S6)가 온상태로 되어 B점을 통하여 논리회로부(5)로 인가되어 저장된다. 그러나, 입력전압(VIN)이 기준전압(VC)보다 적은 음의 입력이면 제1비교부(4)의 출력전압(V0)은 제2b도의 B에 나타난 바와 같이 시간에 대한 1차 함수로 표시된다.
즉,
Figure kpo00002
이고, 여기서 출력전압(V0)의 최종값은 (VIN/RC1)×T2로 된다.
그리고, 상기 밀러 적분부(3)에서 출력되는 출력전압(V0)은 제1비교부(4)에 인가되어 제2c도의 (B)에서 나타난 바와 같이 고전위로 출력된다. 또한, 제2a도에 나타낸 바와 같이 양의 입력시 일정시간(T3a) 동안에는 기준전압 절환부(1)의 스위치(S4)와 입력전압 절환부(2)의 스위치(S2)가 ＂온＂이 된다. 즉, 밀러 적분부(3)의 기준전원은 VREF+VC으로 되고, 입력전압은 설정된 기준전압(VC)으로 된다. 따라서, 밀러 적분부(3)에서 출력되는 출력전압(V0)은 제2b도의 A에서 나타난 바와 같이 시변 1차 함수로 나타난다.
즉,
Figure kpo00003
이고, 여기서 V0'는 주기(T2)의 최종값이다.
그리고 밀러 적분부(3)에서 출력되는 출력전압(V0)은 제1비교부(4)에 인가되어 기준전위(VREF)와 비교한 후, 저전위로 출력된다. 이때, 제1비교부(4)에서 출력된 저전위는 B점을 통하여 논리 회로부(5)에 인가되어 저장시킨 후 디지탈신호로 출력된다. 그러나, 음의 입력의 제2a도의 일정시간(T3b) 동안에는 기준전압 절환부(1)의 스위치(S1)가 ＂온＂이 되고 입력전압 절환부(2)의 스위치(S5)가 ＂온＂이 된다. 즉, 밀러 적분부(3)의 기준전원은 VREF-VC으로 되고, 입력전압은 설정된 기준전압(VC)으로 된다. 따라서, 밀러 적분부(3)의 출력전압(V0)는 제2b도의 B에서 나타난 바와 같이 시변 1차 함수이다.
즉,
Figure kpo00004
이고, 여기서 V0'는 주기(T2)의 최종값이다.
그리고, 밀러 적분부(3)에서 출력되는 출력전압(V0)은 제1비교부(4)에서 기준전압 절환부(1)의 출력전압과 비교되어 고전위로 출력된다. 한편, 전구간의 주기(T1∼T3)는 제2b도와 같이 나타난다. 그리고 상기의 제2b도의 과정을 반복 시행하여 디지탈 신호로 출력한다. 이때 밀러 적분부(3)의 증폭기(OP)는 그 한계 오차에 의하여 입력전압(VIN)에 대하여 출력되는 디지탈 신호가 정확하게 일치하지 않는다는 문제점이 노출되고 있다.
이와 같은 문제점을 해결하기 위한 해결책으로 종래기술은 기준전압 절환부(1)의 인가되는 기준전원(VREF)을 수동으로 제어하여야 하는 불편함이 있었다.
따라서 이 발명은 이와 같은 종래기술의 불편함을 해결하기 위한 것으로서, 이 발명의 목적은 적분형 아날로그/디지탈 변환기의 기준전압 절환부의 기준전원을 입력전압에 의하여 자동으로 조정되도록 한 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로를 제공하고자 함에 있다.
이와 같은 목적을 달성하기 위한 이 발명의 특징은 기준전압과 기준전원을 각각 절환시키는 기준전압 절환부와, 입력전압과 기준전압과 설정된 기준전원을 각각 절환시키는 입력전압 절환부와, 상기 기준전압 절환부 및 입력전압 절환부에 각각 접속되는 밀러 적분부와, 상기 밀러 적분부의 출력단자에 접속되고 입력전압 절환부의 출력전압과 밀러 적분부에서 출력되는 출력전압을 비교하는 제1비교부와, 그리고 상기 제1비교부의 출력측에 접속되고 이 제1비교부의 출력신호를 저장하였다가 디지탈 신호로 출력되는 논리회로부와로 구성되는 적분형 아날로그/디지탈 변환기에 있어서, 상기 논리회로부에 연결되고 이 논리회로부의 디지탈 출력을 아날로그 신호로 변환 출력하는 디지탈/아날로그 변환회로와, 상기 디지탈/아날로그 변환회로의 변환출력(VREF')을 기준전원과 비교하는 제2비교부와, 상기 제2비교부의 출력을 논리회로부의 타이밍 신호에 따라 업/다운 카운트하며 상기 제2비교부의 출력이 반전될때 출력하던 절환신호를 반전하여 출력하는 제어회로와, 상기 제어회로의 카운트 값에 따라 기준전원을 설정하여 출력하는 기준전원 설정회로와, 상기 제어회로의 절환신호에 따라 스위칭되어 상기 기준전원 설정회로의 기준전원이 상기 제2비교부와 입력전압 절환회로에 인가되는 것을 제어하는 제1스위치와, 상기 제어회로의 절환신호에 따라 절환되어 입력전압이 입력전압 절환회로에 인가되는 것을 제어하는 제3스위치와로 구성된 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로에 있다.
이하, 이 발명의 바람직한 실시예를 첨부된 도면에 의하여 상세하게 설명하면 다음과 같다. 제3도는 이 발명에 따른 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로의 상세 회로도로서 적분형 아날로그/디지탈 변환기(100)는 기준전압 절환부(1)와, 입력전압 절환부(2)와 밀러 적분부(3)와, 제1비교부(4)와, 그리고 논리 회로부(5)와를 포함하여 종래기술과 동일하게 이루어져 있으며, 여기에 디지탈/아날로그 변환회로(7)와, 제2비교부(8)와, 제어회로(9)와, 그리고 기준 전원 설정회로(10)와를 포함하여 이루어지는 기준전원 자동제어수단(200)을 더 포함하여 접속한다. 따라서 상기 기준전원 자동제어수단(200)은 적분형 아날로그/디지탈 변환기(100)의 입력측과 출력사이에 연결되어 상기 기준전압 절환부(1)의 기준전원(VREF)을 자동으로 제어하여 밀러 적분부(3)의 증폭기의 한계오차로 인한 출력신호의 오차를 최소로 줄일 수 있도록 한다. 여기서 제2비교부(8)는 제1스위치(SW1)에 연결되며 제어회로(9)의 절환신호에 따라 절환되는 제2스위치(SW2)와, 상기 제2스위치(SW2)에 연결되어 이 제2스위치(SW2)로부터 인가되는 기준전원(VREF)을 분할하는 전압 분할부(8-1)와, 그리고 상기 전압 분할부(8-1)의 출력과 디지탈/아날로그 변환회로(7)의 출력(VREF＂)을 비교하는 제2비교기(COMP2)와로 이루어져 있다.
또한, 제어회로(9)는 자동제어 구동신호(VS)와 논리회로부(5)의 타이밍 신호를 조합하는 낸드게이트(NAND)와, 상기 낸드게이트(NAND)의 출력을 클럭으로 하여 제2비교기(COMP2)의 출력로직에 따라 업/다운 카운트하는 업/다운 카운터(9-1)와, 상기 낸드게이트(NAND)의 출력을 클럭으로 하여 제2비교기(COMP2)의 출력을 2클럭 지연하여 출력하는 2진 카운터(9-2)와, 상기 2진 카운터(9-2)의 출력레벨이 변화할때 출력하는 신호의 로직 레벨을 반전하여 출력하는 에지검출부 및 래치부(9-3)와, 상기 낸드게이트(NAND)의 출력신호와 자동제어 구동신호(VS)를 조합하는 앤드게이트(AND)와, 그리고 상기 낸드게이트(NAND)의 출력을 반전시켜 출력하는 인버터(INV)와로 구성되어 있다.
또한, 기준전원 설정회로(10)은 다수개의 기준전원(VREF)을 발생하는 정전압부(10-1)와, 그리고 상기 정전압부(10-1)의 출력측과 제어회로(9)의 출력측 사이에 연결되어 이 제어회로(9)의 출력신호에 따라 정전압부(10-1)의 기준전원(VREF)이 선택되는 멀티플렉서부(10-2)와로 구성되어 있다.
상기와 같은 구성을 좀더 구체적으로 설명하면, 적분형 아날로그/디지탈 변환기(100)는 기준전압(VC)과 기준전원(VREF)이 절환되는 기준전압 절환부(1)의 출력측과, 입력전압(VIN)과 기준전원(VREF)과 기준전압(VC)으로 절환되는 입력전압 절환부(2)의 출력측이 각각 멀티 적분부(3)의 기준전압(+)과 입력전압(-)의 입력측과 연결된다. 이때, 상기 기준전압 절환부(1)와 입력전압 절환부(2)는 스위치(S1∼S5)로 이루어져 있으며, 상기 밀러 적분부(3)는 증폭기(OP)와 저항(R) 및 콘덴서(C1,C2)로 이루어져 있다. 그리고 상기 밀러 적분부(3)의 출력측에는 기준전압 절환부(1)에서 출력되는 기준전압과 밀러 적분부(3)에서 출력되는 출력전압(V0)을 비교하는 제1비교부(4)가 연결된다. 이때, 상기 제1비교부(4)는 제1비교기(COMP1)와 궤환용 스위치(S6)로 이루어져 있다.
또한, 상기 제1비교부(4)의 출력측에는 이 제1비교부(4)의 출력신호를 저장하였다가 디지탈 신호로 출력되는 논리회로부(5)가 연결된다. 그리고, 상기 적분형 아날로그/디지탈 변환기(100)의 논리 회로부(5)의 출력측에 출력되는 디지탈 신호의 m비트중 n비트를 선택하여 아날로그 신호로 변환 출력시키기 위한 디지탈/아날로그 변환회로(7)가 연결되어 있다. 한편, 상기 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)의 기준전압(+) 인가단자에는 인가되는 기준전원(VREF)이 기준전원 자동제어시 온이 되는 스위치(SW2)가 연결되고, 상기 스위치(SW2)의 ＂온＂시 입력되는 기준전압(VREF)을 분할시키는 제2비교부(8)의 전압 분할부(8-1)가 연결된다. 그리고 상기 디지탈/아날로그 변환회로(7)의 출력측에는 상기 적분형 아날로그/디지탈 변환기(100)의 기준전압 절환부(1)에 인가되는 기준전원(VREF)과 디지탈/아날로그 변환회로(7)의 출력전압을 비교하기 위한 제2비교부(8)의 제2비교기(COMP2)가 연결된다. 이때, 전압 분할부(8-1)의 출력측에는 상기 제2비교기(COMP2)가 연결되어 있다.
또한 상기 제2비교기(COMP2)의 출력측에는 제어회로(9)가 연결되며, 아날로그/디지탈 변환기(100)의 논리회로부(5)의 타이밍 신호(T1)와 자동제어 구동신호(VS)를 각각 입력으로 하는 낸드게이트(NAND)가 연결되고, 상기 낸드게이트(NAND)의 출력측에는 제2비교부(8)의 제2비교기(COMP2)의 출력신호(VSTAT)에 따라 업(up) 또는 다운(down)으로 카운팅되는 업다운 카운터부(9-1)가 연결된다.
한편, 상기 낸드게이트(NAND)의 출력측에는 이 낸드게이트(NAND)의 출력신호와 제2비교기(COMP2)의 출력신호(VSTAT)에 의하여 이진수로 카운팅되는 2진 카운터부(9-2)가 연결되고, 상기 2진카운터부(9-2)의 출력측에는 2진 카운터부(9-2)의 출력신호를 지연시켰다가 출력하는 에지검출부/래치부(9-3)가 연결된다. 즉, 기준전원(VREF)이 자동제어가 되는 동안 에지검출부/래치부(9-3)의 출력전위는 하이레벨로 출력되고, 기준전원(VREF)이 자동제어의 구동이 끝나면 에지검출부/래치부(9-3)의 출력신호는 로우레벨로 출력된다. 그리고, 상기 에지검출부/래치부(9-3)의 출력측에는 이 래치검출부/래치부(9-3)의 출력신호와 기준전원 자동제어 구동신호(VS)를 조합하는 앤드게이트(AND)가 연결된다.
이때, 상기 앤드게이트(AND)의 출력신호(T1)가 하이레벨이면, 밀러 적분부(3)의 입력전압(-) 입력측에 제2도의 T2 구간동안 기준전원(VREF)이 인가되어 기준전원(VREF)이 자동제어되고, 반대로 상기 앤드게이트(AND)의 출력신호(T1)가 로우레벨이면, 밀러 적분부(3)의 입력전압(-) 입력측에는 제2도의 T2구간동안에 입력전압(VIN)이 인가되어 정상으로 변환된다. 한편, n비트의 기준전원(VREF)을 발생하는 기준전원 설정회로(10)의 정전압부(10-1)의 출력측과 제어회로(9)의 업/다운 카운터부(9-1)의 출력측 사이에는 n비트의 기준전원(VREF)을 선택하기 위한 멀티플렉서부(10-2)가 연결된다. 즉, 제어회로(9)의 출력신호에 의하여 멀티플렉서(10-2)가 상기 정전압부(10-1)에서 출력되는 기준전원(VREF)을 선택한다.
이때 기준전원 설정회로(10)에서 출력되는 n비트의 기준전원(VREF)은 적분형 아날로그/디지탈 변환기(100)의 기준전압 절환부(1)의 스위치(S4)와 입력전압 절환부(2)의 스위치(S5)의 일측단자에 인가된다. 그리고 상기 제어회로(9)의 타이밍신호(T1)가 하이레벨이면 턴온되며, 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)의 입력전압(-) 입력측으로 제2도의 T2 구간동안에 기준전원(VREF)이 인가되도록 스위치(SW1)를 연결시킨다. 또한, 입력전압 절환부(2)의 스위치(SW2)의 일측단자와 입력전압(VIN) 일측단자 사이에 접속되고, 제어회로(9)의 출력신호(T1바)에 의해 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)의 입력전압(-) 입력측에 제2도의 T2 구간동안 입력전압(VIN)이 인가되도록 스위치(SW3)를 연결시킨다.
이와 같이 구성된 이 발명에서 상기 적분형 아날로그/디지탈 변환기(100)의 논리회로부(5)에서 디지탈 신호가 출력되면 기준전원 자동제어수단(200)은 기준전원(VREF)을 자동으로 제어한다. 즉, 기준전원 자동제어수단(200)의 제어회로(9)에 인가되는 기준전원 자동제어 구동신호(VS)를 하이레벨로 세팅(setting)시킨다. 따라서, 초기에 제어회로(9)에서 셋팅된 신호는 기준전원 설정회로(10)의 멀티플렉서부(10-2)에 인가되어 초기 기준전원(VREF)을 적분형 아날로그/디지탈 변환기(100)에 인가시킨다. 이때, 제어회로(9)의 낸드게이트(NAND)의 출력은 로우레벨로 출력되어 상기 낸드게이트(NAND)의 출력단에 연결되고 제2비교기(COMP2)의 출력을 2클럭 지연하여 출력하는 된 2진 카운터부(9-2)의 클럭단자(CLK)로 인가된다. 따라서, 제어회로(9)의 이진수 카운터부(9-2)의 구동은 정지되어 에지검출부 및 래치부(9-3)의 출력신호는 하이레벨로 출력된다.
상기 제어회로(9)의 에지검출부/래치부(9-3)의 출력단에 연결된 앤드게이트(AND)는 하이레벨로 출력되고, 제어회로(9)의 앤드게이트(AND)의 출력신호(T1)는 하이레벨로 셋팅된다. 즉, 제어신호(9)의 앤드게이트(AND)에서 출력된 하이레벨은 멀티플렉서부(10-2)의 출력측에 연결된 스위치(SW1)를 턴온시키며, 이 스위치(SW1)의 일측단자에 연결된 스위치(SW2)로 턴온된다. 이때, 입력전압(VIN)입력측에 연결된 스위치(SW3)는 오프되어 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)의 입력단자에 제2도의 T2기간동안에 입력전압(VIN)의 인가를 차단시킨다. 즉, 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)의 입력단자에 제2도의 T2 구간동안에 기준전원 설정회로(10)에서 출력되는 초기 기준전원(VREF1)을 입력시킨다.
한편, 제5도의 전압분할부(8-1)의 상세회로도를 참조하면, 스위치(SW2)가 턴온됨에 따라 스위치(SW2)의 일측단자에 연결된 제2비교부(8)의 전압 분할부(8-1)는 초기 기준전원(VREF1)을 입력으로 하여 전압분할된 기준전원(VREF＂)을 제2비교기(COMP2) +단자로 인가시킨다. 여기서, 상기 전압 분할부(8-1)의 기준전원(VREF＂)은 논리회로(5)의 디지탈 출력신호와 디지탈 출력신호에 선택된 임의의 수의 비로 나타난다.
즉,
Figure kpo00005
이고, m은 m개의 저항값으로 되며, n은 n개의 저항값으로 된다.
또한, 적분형 아날로그/디지탈 변환기(100)의 밀러 적분부(3)에 인가된 초기 기준전원(VREF1)은 적분형 아날로그/디지탈 변환기(100)의 논리회로부(5)를 통하여 디지탈 신호로 출력된다.
그리고 적분형 아날로그/디지탈 변환기(100)에서 디지탈 신호로 변환된 출력신호는 논리회로부(5)의 출력단에 연결된 n비트의 디지탈/아날로그 변환회로(7)에 인가되어 n비트의 아날로그 신호(VREF')로 변환시킨다. 여기서, 상기 아날로그 신호(VREF')는 상기 디지탈/아날로그 변환회로(7)의 출력단에 연결된 제2비교기(COMP2)의 -단자에 인가되고 전압 분할부(8-1)의 기준전원(VREF＂)은 제2비교기(COMP2)의 +단자에 인가된후, 비교 출력되는 제2비교부(8)의 출력 신호(VSTAT)는 제어회로(9)의 업/다운 카운터부(9-1)에 인가되어 업(up) 또는 다운(down)으로 카운팅된다.
즉, 상기 적분형 아날로그/디지탈 변환기(100)에서 출력되는 디지탈 신호를 아날로그 신호로 변환시키는 디지탈/아날로그 변환회로(7)의 출력신호(VREF')보다 크면 초기 기준전원(VREF1)이 너무 큰 값으로 설정되었으므로 제2비교기(COMP2)의 출력신호(VSTAT)가 하이레벨로 되어 제어회로(9)의 업/다운 카운터부(9-1)는 다운카운팅(down counting)을 한다. 따라서, 제어회로(9)에서 출력된 신호는 기준전원 설정회로(10)의 멀리플렉서부(10-1)에 인가되어 정전압부(10-1)의 n개의 기준전원(VREF)이 선택되고, 이 선택된 기준전원(VREF)은 적분형 아날로그/디지탈 변환기(100)의 기준전압 절환부(1)에 인가된다. 그리고 이와 같은 과정을 전압 분할부(8-1)의 출력신호(VREF＂)와 디지탈/아날로그 변환회로(7)의 출력신호(VREF')가 동일하게 될 때까지 제2비교부(8)에서 반복 수행한다.
즉, 제어회로(9)의 업/다운 카운터부(9-1)가 다운 카운팅되어 기준전원 설정회로(10)에서 출력되는 기준전원(VREF)이 줄어 제2비교부(8)의 전압 분할부(8-1)의 출력신호(VREF＂)가 디지탈/아날로그 변환회로(7)의 출력신호(VREF')보다 작게되면, 제2비교기(COMP2)의 출력신호(VSTAT)는 로우레벨로 되어 다운 카운터부는 래치(Latch) 상태가 된다.
그리고 제어회로(9)의 업다운 카운터부(9-1)가 업카운팅되어 기준전원 설정회로(10)에서 출력되는 기준전원(VREF)이 늘어 제2비교부(8)의 전압 분할부(8-1)의 출력신호(VREF＂)가 디지탈/아날로그 변환회로(7)의 출력신호(VREF')보다 크게되면, 제2비교기(COMP2)의 출력신호(VSTAT)는 하이레벨로 되어 업카운터부는 래치(Latch) 상태가 된다. 이때, 제어회로(9)의 업/다운 카운터부(9-1)의 래치된 상태에서 기준전원 설정회로(10)의 멀티플렉서부(10-2)의 제어신호는 일정하게 유지된다. 또한, 멀티플렉서부(10-1)에서 기준전원 설정회로(1)로 출력되는 기준전원(VREF)도 일정한 레벨로 유지된다.
그리고 상기 고정된 기준전원(VREF)은 적분형 아날로그/디지탈 변환기(100)에 인가되어 디지탈 신호로 변환되어 출력된다. 이때, 적분형 아날로그/디지탈 변환기(100)에서 출력되는 디지탈 신호는 디지탈/아날로그 변환회로(7)에 인가되어 아날로그 신호로 변환시킨 후, 제2비교부(8)의 제2비교기(COMP2)에 인가시킨다. 그리고 제2비교부(8)의 제2비교기(COMP2)의 출력신호(VSTAT)가 가변이면 다시 기준전원(VREF)이 설정되나 고정되면, 제어회로(9)의 에지검출부 및 래치부(9-3)의 출력신호가 연결된 앤드게이트(AND)는 로우레벨로 출력된다.
즉, 제어회로(9)의 앤드게이트(AND)의 출력신호(T1)는 로우레벨로 출력되어 상기 출력신호(T1)에 따라 온/오프되는 스위치(SW1)(SW2)는 턴오프되고, 제어회로(9)의 앤드게이트(AND)의 출력측에 연결된 인버터(INV)에 의하여 반전된 출력신호(T1바)는 스위치(SW3)를 턴온시킨다. 따라서, 스위치(SW3)는 입력전압(VIN)을 적분형 아날로그/디지탈 변환기(100)에 인가시키고, 상기 적분형 아날로그/디지탈 변환기(100)는 정상 동작된다. 마지막으로 상기 디지탈/아날로그 기준전원 자동제어수단(200)을 구성하는 디지탈/아날로그 변환회로(7)와 비교회로(8)와 제어회로(9)는 마이콤으로 설계하여 기준전원 설정회로(1)를 제어할 수 있다.
상술된 바와 같이 이 발명에 따른 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로는 적분형 아날로그/디지탈 변환기의 한계오차로 인하여 출력되는 디지탈 신호의 오차를 입력전압에 대한 기준전원이 자동으로 조정되도록 함으로서 이 디지탈 신호의 오자를 최소로 줄일 수 있다. 그리고 종래의 적분형 아날로그/디지탈 변환기의 출력측에 기준전원 자동 제어수단을 간단하게 연결함으로써 기존의 적분형 아날로그/디지탈 변환기와 함께 용이하게 널리 사용할 수 있는 효과가 있다.

Claims (5)

  1. 기준전압(VC)과 기준전원(VREF)을 각각 절환시키는 기준전압 절환부(1)와, 입력전압(VIN)과 기준전압(VC)과 설정된 기준전원(VREF)을 각각 절환시키는 입력전압 절환부(2)와, 상기 기준전압 절환부(1) 및 입력전압 절환부(2)에 각각 접속되는 밀러 적분부(3)와, 상기 밀러 적분부(3)의 출력단자에 접속되고 입력전압 절환부(2)의 출력전압과 밀러 적분부(3)에서 출력되는 출력전압(V0)을 비교하는 제1비교부(4)와, 그리고 상기 제1비교부(4)의 출력측에 접속되고 이 제1비교부(4)의 출력신호를 저장하였다가 디지탈 신호로 출력되는 논리회로부(5)와로 구성되는 적분형 아날로그/디지탈 변환기에 있어서, 상기 논리회로부(5)에 연결되고 이 논리회로부(5)의 디지탈 출력을 아날로그 신호로 변환 출력하는 디지탈/아날로그 변환회로(7)와, 상기 디지탈/아날로그 변환회로(7)의 변환출력(VREF')을 기준전원(VREF＂)과 비교하는 제2비교부(8)와, 상기 제2비교부(8)의 출력을 논리회로부(5)의 타이밍 신호에 따라 업/다운 카운트하며 상기 제2비교부(8)의 출력이 반전될 때 출력하던 절환신호를 반전하여 출력하는 제어회로(9)와, 상기 제어회로(9)의 카운트 값에 따라 기준전원을 설정하여 출력하는 기준전원 설정회로(10)와, 상기 제어회로(9)의 절환신호에 따라 스위칭되어 상기 기준전원 설정회로(10)의 기준전원이 상기 제2비교부(8)와 입력전압 절환회로(2)에 인가되는 것을 제어하는 제1스위치(SW1)와, 상기 제어회로(9)의 절환신호에 따라 절환되어 입력전압(VC)이 입력전압 절환회로(1)에 인가되는 것을 제어하는 제3스위치(SW3)와로 구성된 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로.
  2. 제1항에 있어서, 상기 제2비교부(8)는 제1스위치(SW1)에 연결되며 제어회로(9)의 절환신호에 따라 절환되는 제2스위치(SW2)와, 상기 제2스위치(SW2)에 연결되어 이 제2스위치(SW2)로부터 인가되는 기준전원(VREF)을 분할하는 전압 분할부(8-1) : 와, 그리고 상기 전압 분할부(8-1)의 출력과 디지탈/아날로그 변환회로(7)의 출력(VREF＂)을 비교하는 제2비교기(COMP2)와로 구성된 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로.
  3. 제1항에 있어서, 상기 제어회로(9)는 자동제어 구동신호(VS)와 논리회로부(5)의 타이밍 신호를 조합하는 낸드게이트(NAND)와, 상기 낸드게이트(NAND)의 출력을 클럭으로 하여 제2비교기(COMP2)의 출력로직에 따라 업/다운 카운트하는 업/다운 카운터(9-1)와, 상기 낸드게이트(NAND)의 출력을 클럭으로 하여 제2비교기(COMP2)의 출력을 2클럭 지연하여 출력하는 2진 카운터(9-2)와, 상기 2진 카운터(9-2)의 출력레벨이 변화할 때 출력하는 신호의 로직 레벨을 반전하여 출력하는 에지검출부 및 래치부(9-3)와, 상기 낸드게이트(NAND)의 출력신호와 자동제어 구동신호(VS)를 조합하는 앤드게이트(AND)와, 그리고 상기 낸드게이트(NAND)의 출력을 반전시켜 출력하는 인버터(INV)와로 구성된 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로.
  4. 제1항에 있어서, 기준전원 설정회로(10)는 다수개의 기준전원(VREF)을 발생하는 정전압부(10-1)와, 그리고 상기 정전압부(10-1)의 출력측과 제어회로(9)의 출력측 사이에 연결되어 이 제어회로(9)의 출력신호에 따라 정전압부(10-1)의 기준전원(VREF)이 선택되는 멀티플렉서부(10-2)와로 구성되는 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로.
  5. 제1항에 있어서, 상기 디지탈/아날로그 변환회로(7)의 비교회로(8)와 제어회로(9)는 마이콤으로 설계되어 기준전원 설정회로(10)를 제어하는 적분형 아날로그/디지탈 변환기의 기준전원 자동제어회로.
KR1019900000889A 1990-01-25 1990-01-25 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로 Expired KR920009206B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019900000889A KR920009206B1 (ko) 1990-01-25 1990-01-25 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로
US07/602,465 US5157400A (en) 1990-01-25 1990-10-23 Automatic reference voltage controller of integral analog/digital converter
JP2292211A JPH0834430B2 (ja) 1990-01-25 1990-10-31 積分形アナログ／ディジタル変換器の参照電圧自動制御回路
DE4034680A DE4034680A1 (de) 1990-01-25 1990-10-31 Automatischer bezugsspannungsregler fuer integral-analog/digital-umsetzer
CN90108942A CN1017854B (zh) 1990-01-25 1990-11-03 包含基准电压自动控制器装置的积分式模-数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900000889A KR920009206B1 (ko) 1990-01-25 1990-01-25 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로

Publications (2)

Publication Number Publication Date
KR910015126A KR910015126A (ko) 1991-08-31
KR920009206B1 true KR920009206B1 (ko) 1992-10-14

Family

ID=19295539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000889A Expired KR920009206B1 (ko) 1990-01-25 1990-01-25 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로

Country Status (5)

Country Link
US (1) US5157400A (ko)
JP (1) JPH0834430B2 (ko)
KR (1) KR920009206B1 (ko)
CN (1) CN1017854B (ko)
DE (1) DE4034680A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920020859A (ko) * 1991-04-13 1992-11-21 김광호 듀얼슬로우프 인티그레이팅 a/d 컨버터
KR100460707B1 (ko) * 1997-10-24 2005-01-17 삼성전자주식회사 기준 전압 발생 회로
DE19936327C2 (de) * 1999-08-02 2003-04-24 Infineon Technologies Ag Verfahren und Vorrichtung zur Durchführung von ratiometrischen Messungen unter Verwendung eines Analog/Digital- oder eines Digital/Analog-Umsetzers, Analog/Digital- oder Digital/Analog-Umsetzer, und Verfahren zum Betreiben eines Analog/Digital- oder Digital/Analog-Umsetzers
CN1131436C (zh) * 1999-09-21 2003-12-17 容云 一种电容、电阻、电感－数字转换电路
US6556003B2 (en) * 2001-03-20 2003-04-29 Sang Joon Choi Computer multimeter
DE10128942B4 (de) * 2001-06-18 2007-01-11 Mettler-Toledo Gmbh Integrierender A/D-Wandler
DE102004023145A1 (de) * 2004-05-07 2005-11-24 Endress + Hauser Wetzer Gmbh + Co. Kg Vorrichtung zur Analog/Digital Wandlung einer Messspannung
DE102004055299B4 (de) * 2004-11-16 2009-08-27 Texas Instruments Deutschland Gmbh Elektronisches System mit einer Master-Einheit und einer Slave-Einheit
US7414553B1 (en) * 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
US7525472B2 (en) * 2006-12-27 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Integration type and converter and device including same
JP5635975B2 (ja) * 2009-03-25 2014-12-03 ローム株式会社 照度センサと、それを用いた電子機器および半導体装置
CN101915869A (zh) * 2010-08-13 2010-12-15 天津大学 减小激励信号幅值波动引入测量误差的方法及实施装置
JP6270403B2 (ja) * 2013-10-18 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置及び電子制御装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733600A (en) * 1971-04-06 1973-05-15 Ibm Analog-to-digital converter circuits
JPS52132763A (en) * 1976-04-30 1977-11-07 Yokogawa Hokushin Electric Corp Analog digital converter
US4087796A (en) * 1976-10-21 1978-05-02 Rockwell International Corporation Analog-to-digital conversion apparatus
JPS5442969A (en) * 1977-09-09 1979-04-05 Nec Corp Analog-digital converter
JPS5451454A (en) * 1977-09-30 1979-04-23 Toshiba Corp Analog digital conversion unit
US4243974A (en) * 1978-02-24 1981-01-06 E. I. Du Pont De Nemours And Company Wide dynamic range analog to digital converter
JPS5815982B2 (ja) * 1978-06-30 1983-03-29 株式会社東芝 アナログ↓−デジタル変換回路
JPS5579498A (en) * 1978-12-13 1980-06-14 Hitachi Electronics System for generating simulation sound of echo sound repercussion
US4445111A (en) * 1980-09-15 1984-04-24 John Fluke Mfg. Co., Inc. Bi-polar electronic signal converters with single polarity accurate reference source
US4357600A (en) * 1980-11-10 1982-11-02 Hewlett-Packard Company Multislope converter and conversion technique
US4613950A (en) * 1983-09-22 1986-09-23 Tektronix, Inc. Self-calibrating time interval meter
JPH0813004B2 (ja) * 1984-09-07 1996-02-07 株式会社日立製作所 Ａ／ｄ変換器
JPS61251232A (ja) * 1985-04-27 1986-11-08 Tokyo Electric Co Ltd アナログ／デジタル変換装置
JPS6271335A (ja) * 1985-09-24 1987-04-02 Sony Corp Ａ／ｄ又はｄ／ａ変換器
US4908623A (en) * 1988-08-08 1990-03-13 Honeywell Inc. Apparatus and method for range control and supply voltage compensation in a dual slope analog to digital converter

Also Published As

Publication number Publication date
DE4034680A1 (de) 1991-08-08
CN1053718A (zh) 1991-08-07
JPH03235526A (ja) 1991-10-21
US5157400A (en) 1992-10-20
DE4034680C2 (ko) 1993-08-12
CN1017854B (zh) 1992-08-12
KR910015126A (ko) 1991-08-31
JPH0834430B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
KR920009206B1 (ko) 적분형 아날로그/디지탈 변환기의 기준전원 자동 제어회로
US7642945B2 (en) AD converter circuit and microcontroller
US5594631A (en) Digital pulse width modulator for power supply control
US20180191356A1 (en) Control circuit
US4994808A (en) Pipelined analog to digital converter with summing and comparator functions occurring in parallel for each bit
US7583158B2 (en) PWM signal generating circuit
JP2768715B2 (ja) 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法
US4857931A (en) Dual flash analog-to-digital converter
GB2199710A (en) Analogue to digital converter
JPH0681048B2 (ja) Ａ／ｄ変換器
JP2995599B2 (ja) アナログデジタル変換方法
JPH07106969A (ja) アナログ／デジタル変換器
US5629702A (en) Analog to digital converter
JP2001251188A (ja) Ａ／ｄコンバータ及びチョッパ型コンパレータ
US5206649A (en) Dual flash analog-to-digital converter
US20040189504A1 (en) Semi-flash A/D converter with minimal comparator count
KR20090071705A (ko) 기준전압 선택회로를 이용한 아날로그-디지털 변환기
JPH09135170A (ja) Ａ／ｄ変換回路
JPH08204566A (ja) Ａ／ｄ変換器
JPH104353A (ja) Ａ／ｄ変換器
JPH0252527A (ja) シングルロープ型ａ／ｄコンバータ
JPH0758912B2 (ja) 高速セトリングｄ／ａ変換器
Ghoshal et al. Realization of a variable resolution modified semiflash ADC based on bit segmentation scheme
JPH05240887A (ja) チョッパ型コンパレータ
CN119315992A (zh) 参考信号产生电路、控制模块以及功率变换器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20091015

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20091015

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000