DE19917336C2 - Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins - Google Patents

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung eines Halbleiterbausteins, an die Burn-In-Testsignale einer Burn-In-Testeinrichtung anlegbar sind.

Die Ausfallrate von Halbleiterbausteinen in Abhängigkeit von der Zeit hat bekanntlich einen Verlauf, der allgemein auch als "badewannenförmig" bezeichnet wird: Nach Fertigstellung einer großen Anzahl an sich gleicher Halbleiterbausteine fällt bis zu einer bestimmten Zeit T1 ein großer Anteil die­ ser Halbleiterbausteine aus, so daß die Ausfallrate relativ hoch ist. Nach Erreichen dieser Zeit T1 bleibt die Ausfallra­ te auf einem niedrigen Wert, bis nach längerem Gebrauch der Halbleiterbausteine diese ab einem Zeitpunkt T2 wieder ver­ mehrt auszufallen beginnen.

Um nun zu vermeiden, daß gerade fertiggestellte Halbleiter­ bausteine beim Anwender nach relativ kurzer Zeit, also vor Erreichen der Zeit T1, ausfallen, werden die Halbleiterbau­ steine vom Hersteller einem Burn-In-Test (Einbrenn-Test) un­ terworfen, bei dem sie künstlich gealtert werden, so daß nach diesem Burn-In-Test ihr "Lebensalter" jenseits der Zeit T1 liegt. Durch diesen Burn-In-Test sollen diejenigen Halblei­ terbausteine aussortiert werden, die schon nach kurzer Zeit ausfallen, so daß der Anwender nur Halbleiterbausteine er­ hält, die bis jenseits der Zeit T1 gealtert sind.

Um einen Halbleiterbaustein künstlich zu altern, wird an die­ sen im Burn-In-Test eine höhere Spannung angelegt, die be­ wirkt, daß der Halbleiterbaustein relativ rasch künstlich al­ tert, so daß schon nach kurzer tatsächlich abgelaufener Zeit der Alterungsprozeß die Zeit T1 erreicht. Weiterhin werden während eines solchen Burn-In-Tests Testsignale angelegt, anhand derer ein Funktionstest des Halbleiterbausteins durchge­ führt wird und die Funktionsfähigkeit des Halbleiterbausteins während oder nach der künstlichen Alterung geprüft wird. Funktionstests im Rahmen eines Burn-In-Tests verfolgen dabei den Zweck, fehlerhafte Funktionen des Halbleiterbausteins, die durch einzelne Frühausfälle bedingt sind, zu erkennen.

In DE 43 21 211 C2 ist eine Halbleitervorrichtung und eine Prüfeinrichtung hierfür beschrieben, die eine Voralterungs­ einrichtung zu einem Burn-In-Test aufweist, die für jede Ver­ kapselung von ICs geeignet ist. Die Halbleitervorrichtung weist eine Halbleiterschaltung, die einer Prüfung unterzogen wird, sowie Eingangsanschlüsse auf, welche Eingangssignale während eines Normalbetriebs aufnehmen. Zwischen die Ein­ gangsanschlüsse und die Halbleiterschaltung sind Gatter zur Umschaltung zwischen einem Test- und Normalbetrieb geschal­ tet. Während der Prüfung wird ein bestimmtes festes Signal an die Halbleiterschaltung angelegt unabhängig von dem jeweili­ gen Eingangssignal.

In DE 690 31 551 T2 ist eine integrierte Halbleiterschal­ tungsvorrichtung beschrieben, die innerhalb einer LSI- Vorrichtung einen dynamischen Schießtest (Burn-In-Test) er­ möglicht. Dabei werden Prüfsignale mittels einer Abtastpfad- Einrichtung in die zu testende Halbleiterschaltung eingege­ ben. Es werden dazu in einem Testmodus Testdaten in Synchro­ nisation mit einem Abtasttakt eingescannt und eine Schieß- Testoperation ausgeführt.

In DE 195 08 680 C2 ist ein integrierter Halbleiterschalt­ kreis und ein Verfahren zum Durchführen eines Belastungstests (Burn-In-Test) beschrieben, das es ermöglicht, die Funktions­ fähigkeit des Halbleiterschaltkreises schnell und sicher zu überprüfen. Der Halbleiterschaltkreis umfaßt Anschlüsse zum Anlegen von Belastungsspannungen, eine Freigabeschaltung zum Auslösen eines Belastungstests, eine Leseverzögerungssteuer­ schaltung zum Erzeugen eines Verzögerungssignals im Ansprechen auf die Belastungsspananungen sowie eine Lesever­ stärkersteuereinrichtung zum Anlegen von Lesesteuersignalen an vorhandene Leseverstärker im Ansprechen auf das Verzöge­ rungssignal.

Die Sockel der Testanordnung, sogenannte Burn-In-Boards, ste­ hen unter hohen Temperaturanforderungen und altern relativ schnell. Dies kann im Laufe der Zeit zu Kontaktfehlern an An­ schlüssen für Burn-In-Testsignale und/oder Burn-In-Spannungen führen. Es hat sich gezeigt, daß bei Burn-In-Tests in soge­ nannten dynamischen Burn-In-Test-Anordnungen, bei denen wech­ selnde Burn-In-Spannungen und Testsignale an den Halbleiter­ baustein angelegt werden, infolge von beispielsweise derarti­ gen Kontaktproblemen der Sockel der Halbleiterbausteine und dergleichen die Halbleiterbausteine nicht zuverlässig und korrekt einem Burn-In-Test unterzogen werden.

In DE 198 52 429 C1 ist ein Halbleiterbaustein für eine Burn-In-Testanordnung gezeigt, bei dem festgestellt werden kann, ob er beim Burn-In-Test be­ züglich der Burn-In-Spannung im dort bezeichneten Regulator- Aus-Test-Modus war oder nicht, z. B. infolge von mangelhafter Kontaktierung. In den Halbleiterbaustein ist ein Bauelement integriert, das bei Anlegen der Burn-In-Spannung nach Ablauf der Burn-In-Zeitdauer bei ausgeschaltetem Regulator eine an­ dere Kenngröße als bei eingeschaltetem Regulator hat. Als Kenngröße wird dabei eine Degradation bzw. Verschlechterung des Bauelements herangezogen.

Ist beispielsweise ein Adreßsignal als eines der Burn-In- Testsignale von einem Kontaktfehler betroffen, kann dies be­ deuten, daß lediglich ein reduzierter Adreßbereich eines zu testenden Halbleiterspeichers einer Funktionsprüfung unterzo­ gen wird. Arbeitet der Halbleiterspeicher innerhalb dieses getesteten Adreßbereichs fehlerfrei, wird dies als positives Testergebnis gewertet. Da es bislang nicht üblich ist, in derartigen Testanordnungen die Kontaktfehlerfreiheit von an­ gelegten Testsignalen zu testen, wird in einem solchen Fall davon ausgegangen, daß der entsprechende Halbleiterbaustein vollständig getestet wurde und Fehlerfreiheit vorliegt.

Aus den genannten Gründen führt ein vorgenommener Burn-In- Test nicht zu dem zugrundeliegenden Ziel, daß ausschließlich fehlerhafte Halbleiterbausteine als fehlerhaft gekennzeichnet werden. Es kann außerdem vorkommen, daß fehlerhafte Halblei­ terbausteine als funktionstüchtig eingestuft werden.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für einen Halbleiterbaustein anzugeben, mit der zuverlässig geprüft werden kann, ob ein vollständiger Burn-In-Test des Halbleiterbausteins anhand aller an den Halbleiterbaustein anzulegender Burn-In-Testsignale stattge­ funden hat.

Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Patentanspruch 1. Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Die Schaltungsanordnung umfaßt eine Speicherschaltung mit Speicherelementen, wobei jedem Anschluß für ein Burn-In- Testsignal wenigstens ein Speicherelement zugeordnet und an diesen Anschluß angeschlossen ist zum Speichern des jeweili­ gen anliegenden Burn-In-Testsignals. Bei einem aktiven anlie­ genden Testsignal geht das entsprechende Speicherelement in den aktiven Zustand über. Die Speicherelemente sind an einer Funktionseinheit angeschlossen, die über ihre beiden Zustände anzeigt, ob eines der angeschlossenen Speicherelemente nicht in den aktiven Zustand übergegangen ist. Auf diese Weise wird geprüft, ob eines oder mehrere Speicherelemente kein aktives Testsignal erhalten haben. Dies deutet daraufhin, daß ein Kontaktfehler vorliegt, wenn vorausgesetzt wird, daß für ei­ nen vollständigen Burn-In-Test alle anzulegenden Testsignale wenigstens einmal in den aktiven Zustand übergehen. Eine sol­ che am Ausgang der Funktionseinheit anliegende Information kann während oder am Ende eines Burn-In-Tests ausgelesen wer­ den und einer Auswertung zugeführt werden. Diese legt fest, ob der Halbleiterbaustein in seiner Qualität herabgestuft wird oder nochmals einem Burn-In-Test unterzogen wird.

Ist in einem weiteren angenommenen Fall beispielsweise ein Anschluß für einen Datenausgang eines zu testenden Halblei­ terbausteins von einem erwähnten Kontaktfehler betroffen, kann infolgedessen ein vorliegendes fehlerfreies Testergebnis einer Funktionsüberprüfung nicht ausgelesen werden. Ein sol­ ches Testergebnis wird jedoch in diesem Fall als fehlerhaft bewertet, woraufhin der getestete Halbleiterbaustein als feh­ lerhaft eingestuft wird, obwohl an sich Fehlerfreiheit vor­ liegt.

In einer Weiterbildung der Erfindung ist eine Schaltungsan­ ordnung angegeben, mit der darüber hinaus ein Ergebnis eines Burn-In-Tests zuverlässig ermittelbar ist. Diese umfaßt zu­ sätzlich eine Prüfeinrichtung zum Überprüfen der Funktionsfä­ higkeit des Halbleiterbausteins, sowie eine Speichereinrich­ tung, die mit der Prüfeinrichtung verbunden ist zum Speichern von Prüfergebnissen. Die Prüfeinrichtung ist beispielsweise eine Selbsttesteinrichtung des Halbleiterbausteins. Die Funk­ tionseinheit der Speicherschaltung ist an ein erstes program­ mierbares Element angeschlossen zum Speichern des Zustands der Funktionseinheit, und ein zweites programmierbares Ele­ ment ist an die Speichereinrichtung angeschlossen zum Spei­ chern des Zustands der Speichereinrichtung. Diese enthält In­ formation darüber, ob während oder nach der Überprüfung des Halbleiterbausteins ein fehlerhaftes Prüfergebnis vorliegt.

Da die programmierbaren Elemente jeweils ihren gespeicherten Zustand nach Unterbrechung der Spannungsversorgung beibehal­ ten, ist es möglich, auf die Überprüfung der Testergebnisse während oder nach des Burn-In-Tests mit der gleichen Testanordnung zu verzichten. Auf diese Weise wird verhindert, daß fehlerhafte Kontaktierung der Datenanschlüsse des Halb­ leiterbausteins zur Herabstufung dessen Qualität führen. Die Information über die Funktionstüchtigkeit des Halbleiterbau­ steins kann im Anschluß an den Burn-In-Test in einer weiteren Prüfanordnung, in der Kontaktfehlerfreiheit gewährleistet ist, ausgewertet werden. Durch Speicherung des Zustands der Funktionseinheit der Speicherschaltung kann mit der gleichen Prüfanordnung festgestellt werden, ob ein vollständiger Burn- In-Test stattgefunden hat. Diese Informationen führen dazu, daß ausschließlich fehlerhafte Halbleiterbausteine als feh­ lerhaft gekennzeichnet werden und funktionstüchtige Halblei­ terbausteine als fehlerfrei.

In Weiterbildungen der Erfindung sind die Funktionseinheit der Speicherschaltung als UND-Gatter und die Speicherelemente als bistabile Kippstufen vom Typ RS-Flipflop ausgeführt. We­ sentlich bei der Ausführung der Speicherelemente ist dabei, daß diese bei Vorliegen eines aktiven Eingangssignals dieses solange speichern, bis die Information ausgelesen wird und die Speicherelemente rückgesetzt werden. Dieses Rücksetzen findet beispielsweise beim Einschalten der Stromversorgung und einer daran anschließenden Initialisierung statt, so daß zu Beginn des Burn-In-Tests gleiche Ausgangsbedingungen für alle Speicherelemente gegeben sind.

Mit den Burn-In-Testsignalen können bezüglich der Kontaktfeh­ lerfreiheit der Testanordnung während eines Burn-In-Tests mehrere Kriterien überprüft werden: Es wird beispielsweise kontrolliert, ob die entsprechenden Burn-In-Testmodi akti­ viert sind, ob ein einzelnes Adreßbit ein- oder mehrfach wechselt, ob lange genug mit erhöhter Spannung getestet wird, ob jedes essentielle Kommando während eines Burn-In-Tests durchgeführt wird und/oder ob die Spannung und die Temperatur bestimmungsgemäß erhöht sind. Demzufolge werden an den zu te­ stenden Halbleiterbausteinen Testmode-Signale, Adreßsignale, Datensignale, Taktsignale und/oder Steuersignale für einen Burn-In-Test angeschlossen.

Damit die in den programmierbaren Elementen gespeicherte In­ formation nach Unterbrechung der Spannungsversorgung beibe­ halten wird, ist es vorteilhaft, daß diese durch einen Ener­ giestrahl auftrennbare Verbindungen aufweisen. Diese können als sogenannte Laser-Fuses ausgeführt werden oder als elek­ trisch auftrennbare Fuses. In letzterem Fall kann mit Hilfe einer chipinternen Ansteuerung zum Programmieren der elek­ trisch auftrennbaren Fuses ohne Zuhilfenahme von externen Einrichtungen eine Programmierung durchgeführt werden. Diese Ansteuerung wird ihrerseits beispielsweise von einer Steuer­ schaltung gesteuert, die die Information der Funktionseinheit der Speicherschaltung bzw. der Speichereinrichtung zum Spei­ chern der Prüfergebnisse auswertet.

Eine einfache Ausführung der Speichereinrichtung sieht vor, daß bei mehreren nacheinander anliegenden Prüfergebnissen diese in einen entsprechenden Zustand übergeht, sobald ein fehlerhaftes Prüfergebnis vorliegt. Auf diese Art gelangt man zu einem sogenannten aufsummierten Pass-Fail-Ergebnis.

Zur Beschleunigung der Überprüfung während oder nach einem Burn-In-Test wird in der Prüfeinrichtung zum Überprüfen der Funktionsfähigkeit des Halbleiterbausteins beispielsweise ei­ ne Datenkompressionsschaltung bekannter Art vorgesehen. Die Testdaten werden dabei in Gruppen zusammengefaßt, so daß man speziell bei der Anwendung für Speicherbausteine, wie für SDRAM mit einem großen zu testenden Speicherbereich, einen reduzierten Adreßbereich erhält und dadurch die Testzeit ver­ kürzt.

Die an einen Burn-In-Test anschließende Qualitätskontrolle wertet die in den programmierbaren Elementen gespeicherte In­ formation über Anschlüsse des Halbleiterbausteins beispiels­ weise mit Hilfe einer externen Auswertevorrichtung aus. Die dazu benötigten Hilfsmittel stehen im allgemeinen nicht unter derartig hohen Anforderungen wie Burn-In-Test-Systeme, so daß die dortige Problematik von fehlerhaften Kontakten im allge­ meinen unkritisch ist. Das Auswerteergebnis entspricht des­ halb mit hoher Wahrscheinlichkeit dem tatsächlich vorliegen­ den Testergebnis.

Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung mit einer Speicherschal­ tung, die Zustände von anliegenden Testsignalen in Speicherelementen speichert,

Fig. 2 eine Schaltungsanordnung eines Halbleiterbausteins mit einer Speicherschaltung nach Fig. 1 und mit programmierbaren Elementen,

Fig. 3 eine Ausführungsform einer Speicherschaltung nach Fig. 1.

Fig. 1 zeigt eine Speicherschaltung 1 mit Anschlüssen A, an die eine beispielhafte Anzahl von Burn-In-Testsignalen T1 bis T6 einer Burn-In-Testeinrichtung anlegbar sind. Ferner weist die Schaltung Speicherelemente 2 auf, wobei jedem Anschluß für ein Burn-In-Testsignal T1 bis T6 ein Speicherelement 2 zugeordnet ist. Über den Eingang E ist das jeweilige Spei­ cherelement 2 an dem Anschluß A des entsprechenden Testsi­ gnals T1 bis T6 angeschlossen zum Speichern des jeweiligen anliegenden Burn-In-Test-Signals T1 bis T6. Jedes der Spei­ cherelemente 2 besitzt dabei die Eigenschaft, daß das Aus­ gangssignal des Speicherelements 2 einen aktiven Zustand auf­ weist, sobald an dem Eingang des Speicherelements 2 ein akti­ ves Signal anliegt. Dieses wird solange gespeichert, bis an­ hand des Reset-Signals R der Inhalt aller anliegenden Spei­ cherelemente 2 rückgesetzt wird. Die Ausgänge der Spei­ cherelemente 2 sind an einer Funktionseinheit 3 angeschlossen. Dessen Ausgangssignal Q weist einen ersten Zustand auf, wenn alle angeschlossenen Speicherelemente den aktiven Zu­ stand aufweisen, und einen zweiten Zustand, wenn wenigstens ein angeschlossenes Speicherelement 2 einen nicht aktiven Zu­ stand aufweist. Der Zustand der Funktionseinheit 3 ist anhand des Ausgangssignals Q an dem Ausgang der Funktionseinheit 3 entnehmbar.

Fig. 3 zeigt eine Ausführungsform der in Fig. 1 dargestell­ ten Speicherschaltung 1. Die Speicherelemente 2 sind durchweg als bistabile Kippstufen vom Typ RS-Flipflop ausgeführt. De­ ren Ausgänge sind in der Funktionseinheit 3, die in Fig. 3 als UND-Gatter ausgeführt ist, angeschlossen. An dem jeweili­ gen Eingang E der RS-Flipflops liegen die jeweiligen Testsi­ gnale T1 bis T6 an. Ausgehend vom rückgesetzten Zustand der Speicherelemente 2 gehen diese in einen aktiven Zustand über, sobald die entsprechenden Testsignale T1 bis T6 wenigstens einmal einen aktiven Zustand eingenommen haben. Das Testsi­ gnal T1, das hier eines von mehreren möglichen Testmode- Signalen darstellt, ist mit dem Speicherelement FF1 verbun­ den. Die Speicherelemente FF2 und FF3 sind in der Weise mit dem Testsignal T2 verbunden, daß sowohl Signalübergänge von T2 von einem nicht aktiven Zustand in einen aktiven Zustand und umgekehrt registriert werden. Dies ist insbesondere bei Adreßsignalen erforderlich, die sowohl im Zustand "log. 0", der hier beispielsweise dem nicht aktiven Zustand ent­ spricht, und dem Zustand "log. 1", der hier einem aktiven Zu­ stand entspricht, eine Adreßinformation enthalten. Das Test­ signal T3, das hier beispielsweise einem internen Taktsignal entspricht, ist über eine Frequenzteilerkette an dem Spei­ cherelement FF4 angeschlossen. Mit Hilfe dieser Frequenztei­ lerkette kann beispielsweise eine minimale Testdauer abge­ prüft werden, je nach dem, welche Länge die Frequenzteiler­ kette aufweist. Über das Testsignal T4 wird einer von mehre­ ren Testbefehlen im Speicherelement FF5 gespeichert. In die­ sem Beispiel wird schließlich über das Signal T6 über einen Temperatursensor die Temperatur überwacht. Insbesondere dieses Signal kann jedoch auch von der Burn-In-Test-Einrichtung selbst kontrolliert werden, so daß dieser Schaltungsteil zu­ sätzlich vorgesehen werden kann.

Fig. 2 zeigt eine Schaltungsanordnung eines Halbleiterbau­ steins mit einer Speicherschaltung 1 nach Fig. 1. Weiterhin ist eine Prüfeinrichtung 10 dargestellt, die die Funktionsfä­ higkeit des Halbleiterbausteins überprüft. Die Prüfeinrich­ tung 10 ist mit der Speichereinrichtung 11 verbunden zum Speichern der Prüfergebnisse, die von der Prüfeinrichtung 10 ermittelt werden. Die Speichereinrichtung 11 weist dabei an ihrem Ausgang einen ersten Zustand auf bei Vorliegen wenig­ stens eines fehlerhaften Prüfergebnisses und einen zweiten Zustand bei Vorliegen fehlerfreier Prüfergebnisse. Die Spei­ cherschaltung 1 und die Speichereinrichtung 11 sind an ein erstes programmierbares Element 20 bzw. ein zweites program­ mierbares Element 21 angeschlossen zum Speichern des jeweili­ gen anliegenden Zustandes. Deren Ausgänge sind mit einer Steuerschaltung 30 verbunden, die zum einen eine externe Schnittstelle nach außerhalb des Halbleiterbausteins bildet und zum anderen den Testablauf zusammen mit der Prüfeinrich­ tung 10 und der Speicherschaltung 1 steuert.

Wird beispielsweise ein Halbleiterspeicherbaustein einem Burn-In-Test unterzogen, überträgt die Steuerschaltung 30 Adreßsignale und Steuersignale an die Prüfeinrichtung 10. Diese schreibt mit Hilfe eines internen Datengenerators Daten in die Speicherzellen des Speicherzellenfeldes und vergleicht die eingeschriebenen Daten mit den ausgelesenen Daten aus dem Speicherzellenfeld. Anhand dieses Vergleiches wird eine soge­ nannte Pass-Fail-Information in die Speichereinrichtung 11 eingeschrieben. Bei mehreren nacheinander anliegenden Prüfer­ gebnissen geht diese in einen ersten Zustand über, sobald ein fehlerhaftes Prüfergebnis vorliegt. Im Falle einer fehler­ freien Überprüfung und in dem Fall, daß die Speicherschaltung 1 einen aktiven Zustand aufweist, was bedeutet, daß alle an­ zulegenden Burn-In-Testsignale einwandfrei kontaktiert sind, wird über die Steuerschaltung 30, die ihrerseits eine An­ steuerung 40 zur Programmierung der programmierbaren Elemente 20 und 21 ansteuert, das programmierbare Element 20 und das programmierbare Element 21 programmiert. Im Anschluß an einen Burn-In-Test können die programmierten Zustände der program­ mierbaren Elemente 20 und 21 über die Steuerschaltung 30 zur Auswertung des Testergebnisses an eine externe Auswerteein­ richtung gegeben werden, die über den Anschluß EX an der Steuerschaltung 30 angeschlossen ist.

Claims (10)

1. Schaltungsanordnung zum Burn-In-Test eines Halbleiterbau­ steins umfassend eine Speicherschaltung (1) mit Anschlüssen (A), an die Burn-In-Testsignale (T1; T6) einer Burn-In- Testeinrichtung anlegbar sind, die aktive und inaktive Zu­ stände aufweisen,
die Speicherelemente (2) aufweist, wobei jedem Anschluß (A) für ein Burn-In-Testsignal wenigstens ein Speicherelement (2) zugeordnet ist und dieser Anschluß (A) an einen Eingang (E) des Speicherelements (2) angeschlossen ist zum Speichern des jeweiligen anliegenden Burn-In-Testsignals,
bei der jedes Speicherelement (2) derart beschaffen ist, daß ein Ausgangssignal des Speicherelements (2) einen aktiven Zustand aufweist, sobald an dem Eingang (E) des Speicherele­ ments (2) ein aktives Signal anliegt, und
bei der die Speicherelemente (2) an einer Funktionseinheit (3) mit einem Ausgangssignal (Q) angeschlossen sind, das ei­ nen ersten Zustand aufweist, wenn alle angeschlossenen Spei­ cherelemente (2) den aktiven Zustand aufweisen, und das einen zweiten Zustand aufweist, wenn wenigstens ein angeschlossenes Speicherelement (2) einen nicht aktiven Zustand aufweist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionseinheit (3) ein UND-Gatter enthält.

3. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Speicherelemente (2) bistabile Kippstufen vom Typ RS- Flipflop enthalten.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Burn-In-Testsignale (T1; T6) Testmode-Signale, Adreßsi­ gnale, Datensignale, Taktsignale und/oder Steuersignale für einen Burn-In-Test aufweisen.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schaltungsanordnung umfaßt:
eine Prüfeinrichtung (10) zum Überprüfen der Funktionsfä­ higkeit des Halbleiterbausteins,
eine Speichereinrichtung (11), die mit der Prüfeinrichtung (10) verbunden ist zum Speichern von Prüfergebnissen, die ei­ nen ersten Zustand aufweist bei Vorliegen wenigstens eines fehlerhaften Prüfergebnisses und einen zweiten Zustand bei Vorliegen fehlerfreier Prüfergebnisse,
ein erstes programmierbares Element (20), das an die Funk­ tionseinheit (3) der Speicherschaltung (1) angeschlossen ist zum Speichern des Zustands der Funktionseinheit (3) und
ein zweites programmierbares Element (21), das an die Spei­ chereinrichtung (11) angeschlossen ist zum Speichern des Zu­ stands der Speichereinrichtung (11),
wobei die programmierbaren Elemente (20, 21) jeweils ihren gespeicherten Zustand nach Unterbrechung der Spannungsversor­ gung beibehalten.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die programmierbaren Elemente (20, 21) durch einen Energie­ strahl auftrennbare Verbindungen aufweisen.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die programmierbaren Elemente (20, 21) elektrisch auftrennba­ re Fuses aufweisen.

8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Speichereinrichtung (11) bei mehreren nacheinander anlie­ genden Prüfergebnissen in den ersten Zustand übergeht, sobald ein fehlerhaftes Prüfergebnis vorliegt.

9. Schaltungsanordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß die programmierbaren Elemente (20, 21) mit einem Anschluß (EX) der Schaltungsanordnung verbunden sind zur Auswertung des Burn-In-Tests mit einer externen Auswerteeinrichtung.

10. Schaltungsanordnung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß die Prüfeinrichtung (10) zum Überprüfen der Funktionsfähig­ keit des Halbleiterbausteins eine Datenkompressionsschaltung enthält.