[go: up one dir, main page]

DE19914697A1 - Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC - Google Patents

Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC

Info

Publication number
DE19914697A1
DE19914697A1 DE19914697A DE19914697A DE19914697A1 DE 19914697 A1 DE19914697 A1 DE 19914697A1 DE 19914697 A DE19914697 A DE 19914697A DE 19914697 A DE19914697 A DE 19914697A DE 19914697 A1 DE19914697 A1 DE 19914697A1
Authority
DE
Germany
Prior art keywords
mos
mos semiconductor
gate
output stage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19914697A
Other languages
English (en)
Other versions
DE19914697B4 (de
Inventor
Kazuhiko Yoshida
Motoi Kudoh
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19914697A1 publication Critical patent/DE19914697A1/de
Application granted granted Critical
Publication of DE19914697B4 publication Critical patent/DE19914697B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Das beschriebene MOS-Halbleiterbauelement des Verarmungstyps enthält eine p·-· Wannenzone, die in einem Oberflächenbereich einer n·-· Driftschicht ausgebildet ist, eine n·+· Emitterzone, die in einem Oberflächenbereich der p·-· Wannenzone angeordnet ist, eine n·-· Verarmungszone, die in einer Oberflächenzone der p·-· Wannenzone derart ausgebildet ist, daß sie sich von der n·+· Emitterzone bis zu einem Oberflächenbereich der n·-· Driftschicht erstreckt, eine Gateelektrodenschicht, die auf einem Gateisolationsfilm oberhalb der n·-· Verarmungszone ausgebildet ist, eine Emitterelektrode, die so ausgebildet ist, daß sie mit den Oberflächen sowohl der n·+· Emitterzone als auch der p·-· Wannenzone in Kontakt steht, und eine Kollektorelektrode, die auf der rückseitigen Fläche der n·-· Driftschicht ausgebildet ist. Weiterhin wird ein MOS-Leistungs-IC beschrieben, in dem dieses MOS-Halbleiterbauelement des Verarmungstyps mit einem vertikalen MOSFET oder bipolaren Transistor mit isoliertem Gate (IGBT) integriert ausgebildet ist. Der MOS-Leistungs-IC weist eine hohe Durchbruchsspannung auf und umfaßt eine Schaltung zum Rückkoppeln einer Zunahme des Potentials an dem Anschluß C zu dem Gate des MOSFETs oder bipolaren Transistor mit isoliertem Gate. Weitere Ausführungsformen des MOS-Leistungs-ICs können Schaltungen, die für sehr schnelle Einschalt- und Abschaltvorgänge geeignet sind, und/oder Schaltungen zum Zuführen von Energie zu einer internen Steuerschaltung umfassen.

Description

Die vorliegende Erfindung bezieht sich auf MOS-Halbleiterbauelemente des Verarmungstyps, die vorzugsweise mit einem vertikalen MOSFET integriert ausgebildet sind. Ferner bezieht sich die Erfindung auf einen MOS-Leistungs-IC, in dem die MOS-Halbleiterbauelemente des Verarmungs­ typs vorgesehen sind, und auf ein Verfahren zur Verwendung dieses MOS-Leistungs-ICs.
Wenn eine MOS-Halbleiteranordnung, bei der ein MOS-Halbleiterbauelement wie etwa ein bipolarer Transistor mit isoliertem Gate (IGBT) als das in einer Ausgangsstufe vorgesehene Halbleiterbauelement verwendet wird, in Verbindung mit einer induktiven Last wie etwa einer Zündsteuerschaltung (beispielsweise zum intermittierenden Unterbrechen des Stroms durch die Primärwicklung der Zündspule eines Kraftfahrzeugs) eingesetzt wird, leidet der bipolare Transistor mit isoliertem Gate unter den Oszillationen seiner Kollektorspannung. Zur Lösung dieses Problems wurde von den Erfindern der vorliegenden Erfindung vorgeschlagen, daß zwischen dem Kollektor und dem Gate des in der Ausgangsstufe befindlichen bipolaren Transistors mit isoliertem Gate ein Schaltungszweig angeordnet wird, der aus einer Reihenschaltung aus einer Konstantstromeinrich­ tung und einem Widerstand besteht.
Dies ist in der japanischen offengelegten Patentveröffentli­ chung (Kokai) JP 9-280147A offenbart.
In Fig. 19 ist ein Schaltbild dargestellt, das den Aufbau der in der JP 9-280147A offenbarten MOS-Halbleiteranordnung veranschaulicht. (Fig. 19 entspricht der Fig. 1 der JP 9-280147A). Einer der Ausgangsanschlüsse (Ausgangsanschluß C) der MOS-Halbleiteranordnung ist mit einer Primärwicklung einer nicht gezeigten Zündspule verbunden. Zwischen dem Kollektor cm und dem Gate gm eines in der Ausgangsstufe angeordneten bipolaren Transistors 303 mit isoliertem Gate ist ein Schaltungszweig angeordnet, in dem eine Konstantstromeinrichtung 308 und ein Wider­ stand 309 in Reihe geschaltet sind. Fig. 21 zeigt die Ausgangskennlinien dieses MOS-Leistungs-ICs, wobei auf der horizontalen Achse die Kollektorspannung des bipolaren Transistors 303 aufgetragen ist und auf der vertikalen Achse der Kollektorstrom angegeben ist. Hierbei ist insbesondere anzumerken, daß eine ungesättigte Region der Konstantstromeinrichtung 308 benutzt wird, um hierdurch die Eigenschaft zu erzielen, daß sich der Kollektorstrom mit einer Zunahme der Kollektorspannung vergrößert, um hierdurch Schwingungen bzw. Oszillationen der Kollektorspannungen zu unterdrücken. In der vorstehend angegebenen JP 9-280147A wird vorgeschlagen, einen MOSFET des Verarmungstyps oder einen bipolaren Transistor mit isoliertem Gate als die Konstantstromeinrichtung 308 zu verwenden und dieses Bauelement in einem Teil des in der Ausgangsstufe befindlichen bipolaren Transistors auszubilden oder einzubauen. Es findet sich jedoch keine spezielle Beschreibung eines solchen integrierten Aufbaus. Ferner ist in dieser Druckschrift angegeben, daß die Konstantstromeinrichtung 308 in der Form einer seriell geschalteten Spannungsversorgung ausgebildet sein kann.
In Fig. 20 ist ein Querschnitt durch einen Teil eines bipolaren Transistors mit isoliertem Gate gezeigt, der integriert mit einem MOSFET des Verarmungstyps und einem solchen des Anreiche­ rungstyps ausgebildet ist. In dem auf der rechten Seite befindlichen Abschnitt der Fig. 20 ist ein in einer Ausgangsstufe vorgesehener bipolarer Transistor 320 mit isoliertem Gate gezeigt. Allgemein wird ein epitaktisch ausgebildeter Wafer eingesetzt, bei dem eine n⁺ Pufferschicht 322 und eine n⁻ Driftschicht 323 auf einem p⁺ Substrat schichtartig aufgebracht sind, wobei eine Mehrzahl von bipolaren Transistoreinheiten mit isoliertem Gate (IGBTs) in einem Oberflächenbe­ reich der n⁻ Driftschicht 323 ausgebildet ist. In dem linken Bereich der Fig. 20 ist ein MOSFET 330 des Verarmungstyps auf und innerhalb einer p⁻ Wannenzone 333 ausgebildet, die ihrerseits in einem Oberflächenbereich der n⁻ Driftschicht 323 vorgesehen ist. In dem mittleren Abschnitt der Fig. 20 ist ein MOSFET des Anreicherungstyps mit Kanal n dargestellt, der auf und innerhalb der p⁻ Wannenzone 333 ausgebildet ist, aber nicht mit dem Prinzip der vorliegenden Erfindung zusammenhängt. Zur Ausbildung des MOSFETs 330 des Verarmungstyps werden in einem Oberflächenbereich der p⁻ Wannenzone 333 eine n⁻ Verarmungszone 334, eine n⁺ Sourcezone 335 und eine n⁺ Drainzone 336 ausgebildet, und zwar derart, daß die n⁺ Sourcezone 335 und die n⁺ Drainzone 336 an den entgegengesetzten Seiten der n⁺ Verarmungszone 334 angeordnet sind. Eine Gateelektrodenschicht 338 wird oberhalb der n⁻ Verarmungszone 334 unter Zwischen­ lage eines Gateisolierfilms 337 zwischen der Gateelektrodenschicht 338 und der n⁻ Verarmungs­ zone 334 ausgebildet. Eine Sourceelektrode 341 und eine Drainelektrode 342 werden derart ausgebildet, daß sie mit der n⁺ Sourcezone 335 bzw. mit der n⁺ Drainzone 336 in Kontakt stehen, wobei sich die Sourceelektrode 341 ferner auch mit der Gateelektrodenschicht 338 in Kontakt befindet.
Bei der Ausgestaltung gemäß der Darstellung in Fig. 20 kann die Konstantstromeinrichtung, die in Form des Verarmungs-MOSFETs 330 ausgebildet ist, mit dem bipolaren Transistor mit isoliertem Gate integriert auf demselben Chip ausgebildet werden. Wie aus Fig. 19 erkennbar ist, ist die Durchbruchsspannung der Konstantstromeinrichtung 308 vorzugsweise äquivalent bzw. gleichwertig wie diejenige des bipolaren Transistors 303, da diese Komponenten einen gemein­ samen Ausgangsanschluß C besitzen. Es ist jedoch äußerst schwierig, bei dem lateralen MOSFET, der gemäß der Darstellung in Fig. 20 in der p⁻ Wannenzone 333 ausgebildet ist, eine solch hohe Durchbruchsspannung zu erzielen, die bei mehreren hundert Volt liegt. Demgemäß muß bei der Halbleiteranordnung mit der in Fig. 19 gezeigten Schaltungskonfiguration eine diskrete bzw. eigene, für hohe Spannung ausgelegte Konstantstromeinrichtung oder eine Spannungsversorgung eingesetzt werden.
Es ist eine Aufgabe der vorliegenden Erfindung, ein MOS-Halbleiterbauelement des Verarmungs­ typs zu schaffen, das mit einer vertikalen Halbleiteranordnung des MOS-Typs geeignet integriert ausgebildet ist, um hierdurch eine hohe Durchbruchsspannung zu gewährleisten. Ferner soll mit der vorliegenden Erfindung ein MOS-Leistungs-IC geschaffen werden, in dem das MOS-Halblei­ terbauelement des Verarmungstyps eingebaut ist.
Die vorstehend genannte Aufgabe wird mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Weiterhin wird mit der Erfindung ein MOS-Leistungs-IC geschaffen, das die Merkmale des Anspruchs 14 und/oder der weiteren Ansprüche aufweist.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Mit der vorliegenden Erfindung wird somit unter anderem ein die vorstehend genannte Aufgabe lösendes MOS-Halbleiterbauelement des Verarmungstyps geschaffen, das eine n Driftschicht; eine p⁻ Wannenzone, die in einem Oberflächenbereich der n⁻ Driftschicht ausgebildet ist; eine n⁺ Emitterzone, die in einem Oberflächenbereich der p⁻ Wannenzone gebildet ist; eine n⁻ Verar­ mungszone, die in dem Oberflächenbereich der p⁻ Wannenzone derart ausgebildet ist, daß sie sich von der n⁺ Emitterzone bis zu einer Oberflächenschicht der n⁻ Driftschicht erstreckt; eine Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb der n⁻ Verarmungszone ausgebildet ist; eine Emitterelektrode, die so ausgebildet ist, daß sie mit den Oberflächen sowohl der n⁺ Emitterzone als auch der p⁻ Wannenzone in Kontakt steht; und eine Kollektorelektrode umfaßt, die an einer rückseitigen Fläche der n⁻ Driftschicht ausgebildet ist.
Eine p⁺ Kollektorschicht kann an der rückseitigen Fläche bzw. Unterseite der n⁻ Driftschicht derart ausgebildet sein, daß die Kollektorelektrode mit der p⁺ Kollektorschicht in Kontakt gehalten ist.
Das in der vorstehend beschriebenen Weise aufgebaute MOS-Halbleiterbauelement des Verar­ mungstyps wird vorzugsweise mit einem vertikalen MOSFET integriert ausgebildet, oder mit einem vertikalen bipolaren Transistor mit isoliertem Gate integriert ausgebildet, bei dem sich die Kollektorelektrode mit der p⁺ Kollektorschicht in Kontakt befindet, und zeigt eine ausreichend hohe Durchbruchsspannung, die gleichwertig ist wie diejenige des MOSFETs oder des bipolaren Transistors mit isoliertem Gate.
Bei einer bevorzugten Ausgestaltung der Erfindung ist die p⁻ Wannenzone im wesentlichen in einem mittleren Abschnitt derselben mit einer Öffnung versehen, derart, daß sie die n⁻ Verar­ mungszone umgibt. Bei dieser Ausgestaltung ist der gesamte Bereich der n⁻ Driftschicht innerhalb der Öffnung mit Verarmungsschichten belegt, die sich von der p⁻ Wannenzone ausbreiten, wodurch die Durchbruchsspannung des Bauelements einfach erhöht werden kann.
Falls eine Mehrzahl von MOS-Halbleiterbauelementen des Verarmungstyps, die jeweils in der vorstehend beschriebenen Weise aufgebaut sind, parallel zueinander angeordnet werden, ergibt sich eine MOS-Halbleiteranordnung bzw. ein MOS-Halbleiterbauelement, das eine ausreichend große Stromkapazität bzw. Stromtragfähigkeit bereitstellt.
Die p⁻ Wannenzonen der MOS-Halbleiterbauelemente des Verarmungstyps, die jeweils parallel zueinander geschaltet sind, können miteinander verbunden sein. In diesem Fall kann die Mehrzahl von MOS-Halbleiterbauelementen in einer verringerten Fläche des Halbleitersubstrats ausgebildet werden, im Vergleich mit einem Fall, bei dem die einzelnen Bauelemente separat ausgebildet sind, und es kann eine gemeinsame Elektrode für diese Halbleiterbauelemente verwendet werden.
Eine Mehrzahl von n⁻ Verarmungszonen kann in der n⁻ Driftschicht ausgebildet sein, die von einer p⁻ Wannenzone umgeben sind. Die in dieser Weise aufgebaute MOS-Halbleiteranordnung des Verarmungstyps stellt ebenfalls eine große Stromtragfähigkeit bereit.
Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung weist die n⁻ Driftschicht, die von einer p⁻ Wannenzone umgeben ist, eine im wesentlichen rechteckförmige Gestalt auf, wobei die Länge x der kürzeren Seite der rechteckförmigen Gestalt nicht größer ist als zwei Drittel der Dicke der n⁻ Driftschicht.
Aus experimentellen Ergebnissen, die im weiteren Text erläutert werden, ergibt sich, daß sich die Durchbruchsspannung in unerwünschter Weise verringert, wenn die Länge x der kürzeren Seite zwei Drittel der Dicke der n⁻ Driftschicht überschreitet, was wahrscheinlich daran liegt, daß sich die Verarmungsschichten, die sich von entgegengesetzten p Wannenzonen ausbreiten, nicht miteinander verbinden.
Die Länge x der kürzeren Seite ist vorzugsweise nicht kleiner als ein Sechstel der Dicke der n⁻ Driftschicht. Falls die Länge x kleiner ist als ein Sechstel der Dicke der n⁻ Driftschicht, wird der Serienwiderstand gleichartig wie bei einem Feldeffekttransistor des Übergangstyps (JFET) übermäßig groß, und es ist das resultierende Bauelement für praktischen Einsatz nicht geeignet. Bei einer weiteren vorteilhaften Ausgestaltung der Erfindung ist eine p⁻ Isolationswannenzone benachbart zu der p⁻ Wannenzone in dem Oberflächenbereich der n⁻ Driftschicht derart ausgebil­ det, daß das Potential der p⁻ Wannenzone unabhängig ist von demjenigen der p⁻ Isolationswan­ nenzone. Bei dieser Ausgestaltung kann das Potential der p⁻ Wannenzone frei auf einen ge­ wünschten Pegel unabhängig von dem Potential der p⁻ Isolationswannenzone festgelegt werden.
Bei einer anderen, ebenfalls vorteilhaften Ausgestaltung der Erfindung ist eine p⁻ Isolationswan­ nenzone in der Nähe der p⁻ Wannenzone in dem Oberflächenbereich der n⁻ Driftschicht ausgebil­ det, und es ist eine isolierte Gateelektrodenschicht auf einem isolierenden Film oberhalb einer Oberfläche der n⁻ Driftschicht gebildet, die zwischen der p⁻ Wannenzone und der p⁻ Isolations­ wannenzone liegt. Bei dieser Ausgestaltung kann eine Leitung bzw. leitende Verbindung zwischen der p⁻ Wannenzone und der p⁻ Isolationswannenzone dadurch verhindert werden, daß eine bestimmte Spannung an die isolierte Gateelektrodenschicht angelegt wird.
Die isolierte Gateelektrodenschicht weist vorzugsweise ein Potential auf, das nahe bei dem Potential der Emitterelektrode liegt, oder besitzt das gleiche Potential wie die Emitterelektrode. In diesem Fall kann die Leitung bzw. leitende Verbindung zwischen der p⁻ Wannenzone und der benachbarten p⁻ Isolationswannenzone verhindert werden.
Weiterhin kann die Emitterelektrode mit der Gateelektrode verbunden sein. In diesem Fall ist das Potential der Gateelektrode gleich groß wie das Potential der Emitterelektrode, so daß Konstant­ stromeigenschaften erzielt werden.
Mit der Erfindung wird weiterhin ein MOS-Leistungs-IC bereitgestellt, in dem das vorstehend erläuterte MOS-Halbleiterbauelement des Verarmungstyps eingebaut ist und das folgende Komponenten umfaßt: ein in der Ausgangsstufe vorhandenes MOS-Halbleiterbauelement, das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) enthält, der ein Hauptgate (gm), das als Steuereingangsanschluß dient, einen Kollektor (cm), der einen Ausgangs­ anschluß darstellt, und einen Hauptemitter (em) umfaßt; einen ersten und einen zweiten Aus­ gangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des in der Ausgangsstufe vorhandenen Halbleiterbauelements verbunden sind; einen Steuereingangsan­ schluß (G), der an das Hauptgate (gm) des in der Ausgangsstufe vorhandenen Halbleiterbauele­ ments angeschlossen ist; ein MOS-Halbleiterbauelement des Verarmungstyps, das in Reihe mit einem Kollektorwiderstand (Rc) geschaltet ist, wobei der Schaltungszweig, der das MOS-Halbleiterbauelement des Verarmungstyps und den Kollektorwiderstand (Rc) umfaßt, zwischen dem ersten Ausgangsanschluß (C) und dem Steuereingangsanschluß (G) vorhanden ist, derart, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps an den Anschluß C angeschlossen ist.
Bei dem in der vorstehend erläuterten Weise aufgebauten MOS-Leistungs-IC kann das in der Ausgangsstufe vorhandene MOS-Halbleiterbauelement mit dem MOS-Halbleiterbauelement des Verarmungstyps, das im wesentlichen die gleiche Durchbruchsspannung wie das MOS-Halbleiter­ bauelement der Ausgangsstufe aufweist, integriert zusammengefaßt werden, und es kann das Potential des Hauptgates (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiterbauelements mit einer Zunahme des Potentials des Ausgangsanschlusses (C) vergrößert werden.
Bei einer weiteren Ausführungsform des MOS-Leistungs-ICs ist ein Gatewiderstand (RG1, RG2) zwischen das Hauptgate (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet, und es ist das MOS-Halbleiterbauelement des Verarmungstyps zwischen dem ersten Ausgangsanschluß (C) und einer Seite bzw. einem Anschluß des Gatewiderstands (RG2) vorgesehen, der nahe oder näher bei dem Hauptgate (gm) des Gatewiderstands (RG1) liegt, derart, daß der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps an den Anschluß C angeschlossen ist. Auch bei diesem MOS-Leistungs-IC kann das in der Ausgangsstufe vorhandene MOS-Halbleiterbauelement mit dem MOS-Halbleiterbauele­ ment des Verarmungstyps, das im wesentlichen die gleiche Durchbruchsspannung wie das MOS-Halbleiterbauelement der Ausgangsstufe aufweist, integriert zusammengefaßt werden, und es kann das Potential des Hauptgates (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiter­ bauelements mit einer Zunahme des Potentials des Ausgangsanschlusses C erhöht werden.
In einer weiteren Ausführungsform des MOS-Leistungs-ICs ist ein Gatewiderstand (RG2) zwischen das Hauptgate (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet, und es ist ein Schaltungszweig, in dem ein MOS-Halbleiterbauelement des Verarmungstyps in Reihe mit einem Kollektorwiderstand (RCG) geschal­ tet ist, zwischen dem ersten Ausgangsanschluß (C) und dem Gatewiderstand (RG2) vorgesehen, derart, daß der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem Ausgangsanschluß (C) verbunden ist.
In dem vorstehend beschriebenen MOS-Leistungs-IC kann ferner auch das in der Ausgangsstufe vorhandene MOS-Halbleiterbauelement mit dem MOS-Halbleiterbauelement des Verarmungstyps, das im wesentlichen die gleiche Durchbruchsspannung aufweist, integriert ausgebildet sein und mit diesem das als Ausgangsstufe dienende MOS-Bauelement bilden. Hierbei kann das Potential des Hauptgates (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiterbauelements bei einer Erhöhung des Potentials des Ausgangsanschlusses (C) erhöht werden.
Falls der Kollektorwiderstand (RCG) durch eine aus Polysilicium bestehende Schicht gebildet ist, die gegenüber dem Halbleitersubstrat isoliert ist, leidet das MOS-Leistungs-IC nicht an einem Durchschalten (Latch-Up) eines parasitären Thyristors, das andernfalls dann auftreten würde, wenn der Kollektorwiderstand (RCG) in dem Halbleitersubstrat ausgebildet ist.
In dem vorstehend beschriebenen MOS-Leistungs-IC kann ferner ein Zweig, der aus einer Reihenschaltung aus einem MOS-Fühler-Halbleiterbauelement und einem Widerstand (Rs) besteht, zwischen dem ersten und dem zweiten Ausgangsanschluß (C, E) derart vorgesehen sein, daß ein Fühlerkollektor (cs) des MOS-Fühler-Halbleiterbauelements an den ersten Ausgangsanschluß (C) angeschlossen ist und ein Fühlergate (gs) des MOS-Fühler-Halbleiterbauelements mit dem Steuereingangsanschluß (G) verbunden ist. Bei dieser Ausgestaltung kann das Potential des Hauptgates (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements bei einer Erhöhung des Potentials des Ausgangsanschlusses (C) vergrößert werden, ohne daß das Potential des Gates (gs) des MOS-Fühler-Halbleiterbauelements erhöht wird. Durch Separieren des Hauptgates (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements gegenüber dem Fühlergate (gs) des MOS-Fühler-Halbleiterbauelements kann eine Phasenverzögerung eines Steuerschaltungssystems, die durch eine große Gatekapazität des in der Ausgangsstufe vorgese­ henen MOS-Halbleiterbauelements hervorgerufen wird, verhindert werden, wie dies in der US-PS 5,621,601 offenbart ist.
Gemäß der vorliegenden Erfindung wird weiterhin ein MOS-Leistungs-IC bereitgestellt, der das vorstehend beschriebene MOS-Halbleiterbauelement des Verarmungstyps enthält und weiterhin folgende Komponenten umfaßt: Ein in der Ausgangsstufe vorgesehenes MOS-Halbleiterbauele­ ment, das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) enthält, bei dem ein Hauptgate (gm), das als ein Steuereingangsanschluß dient, ein Kollektor (cm), der einen Ausgangsanschluß bildet, und ein Hauptemitter (em) vorgesehen ist; einen ersten und einen zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements verbunden sind; einen Steuer­ eingangsanschluß (G), der an das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements angeschlossen ist; eine interne Steuerschaltung, die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist; eine Abschaltschal­ tung, die zwischen den Ausgangsanschluß (E) und das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements geschaltet ist; einen Gatewiderstand (RG), der zwischen das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet wird; und ein MOS-Halbleiterbauelement des Verarmungstyps, das zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements derart vorgesehen ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps an den Anschluß C ange­ schlossen ist.
Bei einer weiteren Ausführungsform des MOS-Leistungs-ICs ist ein Schaltungszweig, der eine Reihenschaltung aus einem MOS-Halbleiterbauelement des Verarmungstyps und einer Zenerdiode (ZD2) enthält, zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements derart angeordnet, daß der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist, und daß eine Anode der Zenerdiode (ZD2) mit dem Emitter (ed) des MOS-Halblei­ terbauelements des Verarmungstyps verbunden ist.
Bei einer weiteren Ausführungsform des MOS-Leistungs-ICs ist ein Zweig, in dem ein MOS-Halbleiterbauelement des Verarmungstyps, eine Zenerdiode (ZD2) und ein Widerstand (RCG) in Reihe geschaltet sind, zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements derart angeordnet, daß der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps an den ersten Ausgangsan­ schluß (C) angeschlossen ist, und daß die Anode der Zenerdiode (ZD2) mit dem Emitter (ed) des MOS-Halbleiterbauelements des Verarmungstyps verbunden ist, wie in Fig. 13 gezeigt.
Bei den vorstehend beschriebenen Ausführungsformen des MOS-Leistungs-ICs können Ladungen von dem Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps in das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements mit geringer Impedanz injiziert werden, was auf das Vorhandensein des Gatewiderstands (RG) zurückzuführen ist, und es kann daher die Einschaltgeschwindigkeit erhöht werden.
Insbesondere dann, wenn der Widerstand (RCG), der Widerstand (RG) und die Zenerdiode (ZD2) durch aus Polysilicium bestehende Schichten gebildet sind, die gegenüber dem Halbleitersubstrat isoliert sind, leidet der resultierende MOS-Leistungs-IC nicht an einem Durchschalten (Latch-Up) eines parasitären Thyristors, was demgegenüber in einem Fall auftreten könnte, bei dem diese Widerstände und die Zenerdiode in dem Halbleitersubstrat ausgebildet wären.
Der in der vorstehend beschriebenen Weise ausgebildete MOS-Leistungs-IC kann ferner eine Zenerdiode (ZD1) enthalten, die parallel zu dem Gatewiderstand (RG) angeordnet ist und die eine Kathodenelektrode, die mit dem Steuereingangsanschluß (G) verbunden ist, und eine Anodenelek­ trode umfaßt, die an das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiter­ bauelements angeschlossen ist. Bei dieser Ausgestaltung können Ladungen einfach oder rasch von dem Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements abgeführt werden, wenn dieses abgeschaltet wird, so daß die Abschaltzeit verkürzt werden kann.
Das in der vorstehend beschriebenen Weise ausgebildete MOS-Leistungs-IC kann weiterhin einen Schaltungszweig umfassen, in dem eine Zenerdiode (ZD1) und ein Widerstand (Rz) in Reihe geschaltet sind, wobei dieser Schaltungszweig parallel zu dem Gatewiderstand (RG) derart angeordnet ist, daß die Anodenelektrode der Zenerdiode (ZD1) mit dem Steuereingangsanschluß (G) verbunden ist, und daß die Kathodenelektrode an das Hauptgate. (gm) des in der Ausgangs­ stufe vorgesehenen MOS-Halbleiterbauelements angeschlossen ist. Bei dieser Ausgestaltung können Ladungen rasch von dem Hauptgate (gm) des in der Ausgangsstufe vorhandenen MOS-Halbleiterbauelements bei dessen Abschaltung abgeführt werden, und es kann somit die Abschaltzeit verkürzt werden. Hierbei kann die Abschaltgeschwindigkeit zusätzlich durch den Einsatz des Widerstands (Rz) justiert werden.
Falls der Widerstand (Rz) und die Zenerdiode (ZD1) aus Polysiliciumschichten hergestellt sind, die gegenüber dem Halbleitersubstrat isoliert sind, tritt bei dem MOS-Leistungs-IC kein Latch-Up-Effekt eines parasitären Thyristors auf, was andernfalls auftreten könnte, wenn dieser Wider­ stand und die Zenerdiode in dem Halbleitersubstrat ausgebildet wären.
Gemäß der vorliegenden Erfindung wird weiterhin ein MOS-Leistungs-IC geschaffen, der das in der vorstehend beschriebenen Weise ausgebildete MOS-Halbleiterbauelement des Verarmungs­ typs enthält und der weiterhin umfaßt: Ein in der Ausgangsstufe vorgesehenes MOS-Halbleiter­ bauelement, das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) enthält, bei dem ein Hauptgate (gm), das als ein Steuereingangsanschluß dient, ein Kollektor (cm), das einen Ausgangsanschluß bildet, und ein Hauptemitter (em) vorgesehen sind; einen ersten und einen zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements verbunden sind; einen Steuereingangsanschluß (G), der an das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen Halbleiterbauelements angeschlossen ist; eine Abschaltschaltung, die zwischen den Ausgangsan­ schluß (E) und das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbau­ elements geschaltet ist; einen Gatewiderstand (RG), der zwischen das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist; ein MOS-Halbleiterbauelement des Verarmungstyps, das einen Kollektor (cd), der an den ersten Ausgangsanschluß (C) angeschlossen ist, und einen Emitter (ed) umfaßt, der mit einem Schaltungsversorgungsspannungsanschluß (VDD) einer internen Steuerschaltung verbunden ist. Bei einer weiteren Ausführungsform des MOS-Leistungs-ICs ist der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps an den ersten Ausgangsanschluß (C) angeschlossen, und es ist der Emitter (ed) mit der Kathodenelektrode einer Zenerdiode (ZD3) verbunden, während die Anodenelektrode der Zenerdiode (ZD3) an den Schaltungsversorgungsspannungsanschluß (VDD) der internen Steuerschaltung angeschlossen ist, wie in Fig. 15 gezeigt.
Bei dem in vorstehend beschriebener Weise ausgebildeten MOS-Leistungs-IC muß keine separate Spannungsversorgungsschaltung für die interne Steuerschaltung vorgesehen werden, da die Leistung konstant bzw. kontinuierlich von dem Anschluß C zu der internen Steuerschaltung gespeist wird. Vor allem kann bei dem MOS-Leistungs-IC, das mit der Zenerdiode (ZD4) versehen ist, verhindert werden, daß ein Leckstrom auftritt, wenn das Potential des Steuereingangsan­ schlusses (G) höher wird als dasjenige des ersten Ausgangsanschlusses (C).
Falls die Zenerdiode (ZD4) aus einer aus Polysilicium bestehenden Schicht gebildet ist, die gegenüber dem Halbleitersubstrat isoliert ist, leidet das MOS-Leistungs-IC nicht an einem Durchschalten (Latch-Up) eines parasitären Thyristors, das andernfalls auftreten könnte, wenn die Zenerdiode in dem Halbleitersubstrat ausgebildet wäre.
Der MOS-Leistungs-IC kann ferner eine Zenerdiode (ZD3) umfassen, die eine Anodenelektrode, die mit dem Steuereingangsanschluß (G) verbunden ist, und eine Kathodenelektrode aufweist, die an den Schaltungsversorgungsspannungsanschluß (VDD) der internen Steuerschaltung angeschlossen ist. Bei dieser Ausgestaltung kann verhindert werden, daß ein Leckstrom auftritt, wenn das Potential des ersten Ausgangsanschlusses (C) höher wird als dasjenige des Steuereingangsan­ schlusses (G).
Wenn die Zenerdiode (ZD3) in diesem Fall durch eine Polysiliciumschicht gebildet ist, die gegen­ über dem Halbleitersubstrat isoliert ist, wird verhindert, daß das MOS-Leistungs-IC durch ein Durchschalten (Latch-Up) eines parasitären Thyristors beeinträchtigt wird, was in einem Fall auftreten könnte, bei dem die Zenerdiode in dem Halbleitersubstrat ausgebildet wäre.
Gemäß der vorliegenden Erfindung wird weiterhin ein MOS-Leistungs-IC bereitgestellt, der ein in der vorstehend beschriebenen Weise ausgebildetes MOS-Halbleiterbauelement des Verarmungs­ typs umfaßt und weiterhin folgende Komponenten enthält: Ein in der Ausgangsstufe vorgesehe­ nes MOS-Halbleiterbauelement, das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Auf­ bau (MOS-Aufbau) umfaßt, der ein Hauptgate (gm), das als ein Steuereingangsanschluß dient, einen Kollektor (cm), der einen Ausgangsanschluß bildet, und einen Hauptemitter (em) bereitstellt; einen ersten und einen zweiten Ausgangsanschluß (C, E), die an den Kollektor (cm) bzw. an den Hauptemitter (em) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements ange­ schlossen sind; einen Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements verbunden ist; eine interne Steuer­ schaltung, die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist, wobei die interne Steuerschaltung einen Spannungsvergleichsanschluß (Vk) aufweist; eine Abschaltschaltung, die zwischen den zweiten Ausgangsanschluß (E) und das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements geschaltet ist; einen Gatewiderstand (RG), der zwischen das Hauptgate (gm) des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist; und ein MOS-Halbleiterbauelement des Verarmungstyps, das einen Kollektor (cd), der an den ersten Ausgangsanschluß (C) angeschlossen ist, und einen Emitter (ed) umfaßt, der mit dem Spannungsvergleichsanschluß (Vk) der internen Steuerschaltung verbunden ist. Bei einem weiteren Ausführungsbeispiel kann der Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden sein, und es kann der Emitter (ed) dieses MOS-Halbleiterbauelements mit der Anode einer Zenerdiode (ZD5) verbunden sein, wobei die Kathode der Zenerdiode (ZD5) an den Spannungsvergleichsanschluß der internen Steuerschaltung angeschlossen ist, wie in Fig. 16 gezeigt.
Bei dem in der vorstehend beschriebenen Weise aufgebauten MOS-Leistungs-IC können die im stationären Zustand auftretenden Verluste im Vergleich mit der herkömmlichen Ausgestaltung, bei der ein Widerstand und eine Zenerdiode zum Einsatz kommen, verringert werden, was dadurch bedingt ist, daß das Potential des Substrats durch die interne, als ein Vergleicher dienende Steuerschaltung erfaßt werden kann und daß ein konstanter Strom erzeugt wird, wenn das Potential des Substrats hohen Wert besitzt. Insbesondere bei dem MOS-Leistungs-IC, der mit der Zenerdiode (ZD5) versehen ist, kann das Auftreten eines Leckstroms verhindert werden, wenn das Potential des Spannungsvergleichsanschlusses der internen Steuerschaltung höher wird als das Potential an dem ersten Ausgangsanschluß (C).
Wenn die Zenerdiode (ZD5) aus einer Polysiliciumschicht hergestellt ist, die gegenüber dem Halbleitersubstrat isoliert ist, leidet der MOS-Leistungs-IC nicht an dem Auftreten eines Durch­ schaltens (Latch-Up-Effekt) eines parasitären Thyristors, das andernfalls auftreten könnte, wenn die Zenerdiode in dem Halbleitersubstrat ausgebildet wäre.
Vorzugsweise überschreitet die Stromdichte des MOS-Halbleiterbauelements des Verarmungs­ typs, das von der p⁻ Wannenzone umgeben wird, nicht die Stromdichte des in der Ausgangsstufe vorgesehenen MOS-Halbleiterbauelements.
Falls ein Strom mit einer hohen Stromdichte durch das MOS-Halbleiterbauelement des Verar­ mungstyps fließt, tritt in der n⁻ Verarmungszone und der p⁻ Wannenzone eine Potentialdifferenz auf, die zu einem Durchschalten (Latch-Up) eines parasitären Thyristors und zu einer rasch verringerten Durchbruchsspannung führt.
Die Erfindung wird nachstehend in größeren Einzelheiten anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher erläutert.
Fig. 1 zeigt einen Querschnitt durch einen Teil eines MOS-Leistungs-ICs, in dem ein MOS-Halbleiterbauelement des Verarmungstyps enthalten ist, das ein erstes Ausführungs­ beispiel der vorliegenden Erfindung darstellt;
Fig. 2 zeigt ein Schaltbild, das den MOS-Leistungs-IC veranschaulicht, in dem das das erste Ausführungsbeispiel der vorliegenden Erfindung bildende MOS-Halbleiterbauelement des Verarmungstyps vorgesehen ist;
Fig. 3(a) bis 3(c) zeigen Darstellungen, die mit einem mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps zusammenhängen, wobei Fig. 3(a) eine Draufsicht auf den mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps zeigt, Fig. 3(b) einen Querschnitt veranschaulicht, der zur Erläuterung des Betriebs des bipolaren Transistors nützlich ist, und in Fig. 3(c) eine graphische Darstellung der Strom/Spannungs-Kennlinien des bipolaren Transistors dargestellt sind;
Fig. 4(a) und 4(b) zeigen Draufsichten, die jeweils eine Mehrzahl von mit isoliertem Gate versehenen bipolaren Transistoren des Verarmungstyps veranschaulichen, die jeweils parallel zueinander angeordnet sind;
Fig. 5(a) und 5(b) zeigen Draufsichten, die jeweils einen mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps eines tatsächlich hergestellten MOS-Leistungs-ICs veranschaulichen;
Fig. 6 zeigt eine graphische Darstellung zur Veranschaulichung der Strom/Spannungs-Kenn­ linien des in Fig. 5(b) gezeigten bipolaren Transistors des Verarmungstyps;
Fig. 7 zeigt eine graphische Darstellung zur Veranschaulichung der Beziehung zwischen dem Abstand "x" und der Durchbruchsspannung des mit isoliertem Gate versehenen bipola­ ren Transistors des Verarmungstyps;
Fig. 8 zeigt eine graphische Darstellung zur Veranschaulichung der Beziehung zwischen der Stromdichte und der Durchbruchsspannung bei dem mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps;
Fig. 9 zeigt eine graphische Darstellung zur Veranschaulichung der Beziehung zwischen dem Abstand "x" und dem Serienwiderstand bei dem mit isoliertem Gate versehenen bipola­ ren Transistor des Verarmungstyps;
Fig. 10 (a) bis 10(d) zeigen Draufsichten auf abgeänderte Ausführungsbeispiele von mit isoliertem Gate versehenen bipolaren Transistoren des Verarmungstyps;
Fig. 11 zeigt eine schematische Ansicht eines p⁻ Wannenisolationsaufbaus;
Fig. 12 zeigt ein Schaltbild eines MOS-Leistungs-ICs gemäß einem zweiten Ausführungsbei­ spiel der vorliegenden Erfindung;
Fig. 13 zeigt ein Schaltbild eines MOS-Leistungs-ICs gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 14 zeigt einen Querschnitt durch einen Teil des MOS-Leistungs-ICs gemäß dem dritten Ausführungsbeispiel der Erfindung;
Fig. 15 zeigt ein Schaltbild eines MOS-Leistungs-ICs gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 16 zeigt ein Schaltbild eines MOS-Leistungs-ICs, der ein fünftes Ausführungsbeispiel der vorliegenden Erfindung darstellt;
Fig. 17 zeigt ein Schaltbild eines MOS-Leistungs-ICs gemäß einem sechsten Ausführungsbei­ spiel der vorliegenden Erfindung;
Fig. 18 zeigt einen Querschnitt durch einen Teil des MOS-Leistungs-ICs gemäß dem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 19 zeigt ein Schaltbild eines herkömmlichen MOS-Leistungs-ICs, in dem eine Konstant­ stromeinrichtung angeordnet ist;
Fig. 20 zeigt einen Querschnitt durch einen Teil des herkömmlichen MOS-Leistungs-ICs,
Fig. 21 zeigt in graphischer Form die Ausgangskennlinien des in Fig. 19 dargestellten MOS-Leistungs-ICs, und
Fig. 22 zeigt einen Querschnitt durch einen Teil eines herkömmlichen MOS-Leistungs-ICs.
In der nachfolgenden Beschreibung einiger Ausführungsbeispiele der vorliegenden Erfindung bezeichnen die Buchstaben n und p, wenn sie vor Zonen, Schichten und ähnlichem angeführt sind, daß die Majoritätsträger in diesen Zonen und Schichten Elektronen bzw. Löcher sind. Wenn diesen Angaben n oder p ein + oder ein - hinzugefügt ist, bedeutet dies hohe Dotierungskonzen­ tration bzw. geringe Dotierungskonzentration.
Erstes Ausführungsbeispiel
Fig. 2 zeigt ein Schaltbild, das die Konfiguration eines MOS-Leistungs-ICs veranschaulicht, in dem ein MOS-Halbleiterbauelement des Verarmungstyps gemäß der vorliegenden Erfindung ange­ bracht ist. Dieses MOS-Leistungs-IC kann beispielsweise bei der Zündung einer Zündanlage einer Brennkraftmaschine zum Einsatz kommen. Das MOS-Leistungs-IC enthält einen mit isoliertem Gate versehenen bipolaren Transistor (IGBT) 403 mit einem in MOS-Struktur ausgebildeten Gate, der als Halbleiterbauelement für die Ausgangsstufe dient, und umfaßt zwei Ausgangsanschlüsse, nämlich einen Kollektoranschluß (im folgenden auch als "Anschluß C") und einen Emitteranschluß (im folgenden auch als "Anschluß E"), und einen Steuereingangsanschluß (im folgenden auch als "Anschluß G" bezeichnet). Der als Ausgangsstufe dienende, mit isoliertem Gate versehene bipolare Transistor 403 weist einen Kollektor cm, der mit dem Anschluß C verbunden ist, einen Hauptemitter em, der an den Anschluß E angeschlossen ist, und ein Hauptgate gm auf, das mit dem Anschluß G verbunden ist. Zwischen dem Anschluß C und dem Anschluß G ist ein Schal­ tungszweig vorhanden, in dem ein mit isoliertem Gate versehener bipolarer Transistor 408 des Verarmungstyps, der eine Konstantstromeinrichtung bildet, und ein Widerstand 409 vorgesehen sind, die in Reihe geschaltet sind. Der Kollektor cd des bipolaren Transistors 408 des Verarmungs­ typs und auch der Kollektor cm des in der Ausgangsstufe vorgesehenen bipolaren Transistors 403 sind mit dem Anschluß C verbunden, während der Emitter ed des bipolaren Transistors 408 über den Widerstand 409 an den Anschluß G angeschlossen ist. Das Gate gd des bipolaren Transistors 408 ist mit dem Emitter ed kurzgeschlossen. Ein Transistor 404 und ein Widerstand 406 sind in Reihe zwischen den Anschluß G und den Anschluß E geschaltet. Ein Widerstand 410 ist zwischen den Hauptemitter em des in der Ausgangsstufe vorgesehenen bipolaren Transistors 403 und die Basis des Transistors 404 geschaltet, und es ist ein Widerstand 405 zwischen den Hauptemitter em und den Anschluß E eingefügt. Eine Kapazität 411 ist zwischen den Kollektor und die Basis des Transistors 404 geschaltet. Der Anschluß E liegt auf Massepotential und es ist eine Treiberschaltung mit dem Anschluß G verbunden. Die Primärwicklung der Zündspule ist an den Anschluß C angeschlossen. Wenn der die Ausgangsstufe bildende bipolare Transistor 403 in Abhängigkeit von einem an den Anschluß G angelegten Signal ein- und ausgeschaltet wird, wird in der Zündspule bei dem Einschalten des bipolaren Transistors 403 eine hohe Spannung induziert, die für die Zündschaltung bzw. Zündung benutzt wird. Der Transistor 404 dient dazu, den durch den in der Ausgangsstufe vorhandenen bipolaren Transistor fließenden Strom in Abhängigkeit von dem Spannungsabfall an dem Widerstand 405 abzuleiten bzw. einen Neben­ schluß für diesen zu bilden, und führt somit eine sogenannte Strombegrenzung durch. Ein Zweig, der eine Zenerdiode 412 enthält, dient dazu, zu verhindern, daß eine Überspannung zwischen dem Anschluß G und dem Anschluß C auftritt.
Fig. 1 zeigt einen Querschnitt durch einen Teil des MOS-Leistungs-ICs, bei dem die in Fig. 2 gezeigte Schaltung in demselben Chip eingebaut ist, wobei in Fig. 1 der die Ausgangsstufe bildende bipolare Transistor 403 und der bipolare Transistor 408 des Verarmungstyps dargestellt sind. Der in der rechten Hälfte der Fig. 1 gezeigte Bereich stellt den die Ausgangsstufe bildenden bipolaren Transistor 403 dar, der eine Schaltfunktion ausführt, indem er den Hauptstrom entweder leitet oder abschaltet. Wie bei dem in Fig. 20 gezeigten bekannten Beispiel ist eine n Driftschicht 423 auf einer n⁺ Pufferschicht 422 als Schicht aufgebracht, wobei die Pufferschicht 422 auf einer p⁺ Kollektorschicht 421 ausgebildet ist. Basiszonen 424 des Leistungstyps p und Hauptwannenzonen 426 des Leitungstyps p⁺, die eine große Diffusionstiefe besitzen und als Teil der p Basiszonen 424 ausgebildet sind, sind in ausgewählten Abschnitten einer Oberflächen­ schicht bzw. eines Oberflächenbereichs der n⁻ Driftschicht 423 gebildet. Weiterhin sind n⁺ Emitterzonen 425 in ausgewählten Abschnitten der Oberflächenbereiche der p Basiszonen 424 ausgebildet. Eine Gateelektrodenschicht 428 ist aus Polysilicium hergestellt und auf einem Gateoxidfilm 427 ausgebildet, der sich oberhalb der Oberflächen bzw. oberhalb von Oberflächen­ abschnitten der p Basiszonen 424 befindet, die zwischen der m⁻ Driftschicht 423 und den n⁺ Hauptemitterzonen 425 angeordnet sind. Der bipolare Transistor der Ausgangsstufe umfaßt weiterhin eine Hauptemitterelektrode 431, die sich mit den Oberflächen sowohl der n⁺ Haupt­ emitterzone 425 als auch der p Basiszone 424 in Kontakt befindet und mit dem Anschluß E verbunden ist. Der bipolare Transistor 403 enthält weiterhin eine Kollektorelektrode 432, die an der Rückseite der p⁺ Kollektorschicht 421 ausgebildet und mit dem Anschluß C verbunden ist. Auch wenn dies in Fig. 1 nicht gezeigt ist, ist eine aus einem Metall hergestellte Hauptgateelek­ trode so ausgebildet, daß sie sich mit der die Hauptgateelektrodenschicht bildenden Gateelektro­ denschicht 428 in Kontakt befindet. Der in dieser Weise aufgebaute, die Ausgangsstufe bildende bipolare Transistor arbeitet in der gleichen Weise wie herkömmliche bipolare Transistoren mit isoliertem Gate. Wenn eine positive Spannung an die Gateelektrode angelegt wird, wird eine Inversionsschicht in der Oberflächenschicht jeder p Basiszone 424 hervorgerufen, die sich direkt unter der Gateelektrodenschicht 428 befindet, und es werden Elektronen von den n⁺ Hauptemit­ terzonen 425 in die p⁺ Kollektorschicht 421 durch die n Driftschicht 423 und die n⁺ Puffer­ schicht 422 injiziert, um hierdurch eine Multiplikation der Träger zu verursachen und damit den die Ausgangsstufe bildenden bipolaren Transistor 403 einzuschalten. Wenn die Spannung von der Gateelektrode weggenommen wird, wird die Injektion von Elektronen beendet, und es wird der die Ausgangsstufe bildende bipolare Transistor 403 abgeschaltet.
Die n⁺ Pufferschicht 422 und die n Driftschicht 423 des in der vorstehend beschriebenen Weise aufgebauten, mit isoliertem Gate versehenen bipolaren Transistors können durch epitaktisches Aufwachsen auf einem Substrat, das die p⁺ Kollektorschicht 421 bildet, erzeugt werden. Wie in Fig. 1 gezeigt ist, kann die Hauptemitterelektrode 431 über die gesamte Haupt-Gateelektroden­ schicht 428 hinweg ausgedehnt sein, wobei ein Hauptisolatorfilm 429 zwischen der Haupt­ emitterelektrode 431 und der Haupt-Gateelektrodenschicht 428 angeordnet ist.
Wie in Fig. 1 in dem linken Bereich gezeigt ist, ist eine p⁻ Wannenzone 433 in einem Oberflä­ chenbereich der n⁻ Driftschicht 423 ausgebildet, und es ist der als Verarmungstyp ausgelegte, mit isoliertem Gate versehene bipolare Transistor 408 in und auf der p⁻ Wannenzone 433 ausgebildet. Der bipolare Transistor 408 ist ein vertikales Bauelement, d. h. als vertikaler Transistor ausgebil­ det, wohingegen der in Fig. 20 gezeigte, bekannte MOSFET 330 des Verarmungstyps ein laterales Bauelement ist, d. h. einen lateralen FET bildet. Der bipolare Transistor 408 teilt sich hierbei die p⁺ Kollektorschicht 421, die n⁺ Pufferschicht 422 und die n Driftschicht 423 mit dem die Ausgangsstufe bildenden bipolaren Transistor 403. Zur Erzeugung des bipolaren Transistors 408 werden eine p⁻ Wannenzone 433 und eine p⁺ Wannenzone 436, die als ein Teil der Zone 433 ausgebildet wird und eine große Diffusionstiefe besitzt, in einem Oberflächenbereich der n Driftschicht 423 erzeugt, und es wird eine n⁺ Emitterzone 435 in einem ausgewählten Abschnitt der Oberflächenschicht der p⁻ Wannenzone 433 ausgebildet. Weiterhin wird eine n⁻ Verarmungs­ zone 434 in einem Oberflächenbereich der p⁻ Wannenzone 433 so ausgebildet, daß sie sich von der n⁺ Emitterzone 435 zu dem freiliegenden Abschnitt der n⁻ Driftschicht 423 erstreckt. Eine Gateelektrodenschicht 438, die aus Polysilicium hergestellt ist, ist auf einem Gateoxidfilm 437 oberhalb der Oberfläche des freiliegenden Abschnitts der n Driftschicht 423 ausgebildet. Ferner ist eine Emitterelektrode 441 so ausgebildet, daß sie sich mit der Oberfläche sowohl der n⁺ Emitterzone 435 als auch der Oberfläche der p⁻ Wannenzone 433 in Kontakt befindet. Die Emitterelektrode 441 ist an die Gateelektrode 438a angeschlossen, die so ausgebildet ist, daß sie sich mit der Gateelektrodenschicht 438 in Kontakt befindet. Die p⁺ Wannenzone 436 bewirkt eine Verringerung des Kontaktwiderstands zu der Emitterelektrode 441 und eine Verringerung des Basiswiderstands bzw. normalen Widerstands der p⁻ Wannenzone 433, und kann zur gleichen Zeit wie die p⁺ Hauptwannenzonen 426 des die Ausgangsstufe bildenden bipolaren Transistors 403 ausgebildet werden.
Eine p⁻ Isolationszone 443 und eine p⁺ Isolationswannenzone 446, die als Teil der p⁻ Isolations­ zone 443 ausgebildet ist und eine große Diffusionstiefe aufweist, sind in einem Oberflächenbe­ reich der n⁻ Driftschicht 423 ausgebildet, der außerhalb der p⁻ Wannenzone 433 angeordnet ist. Die Hauptemitterelektrode 431 ist in Kontakt mit der Oberfläche der p⁻ Isolationszone 443 gehalten. Bei dem Abschaltvorgang dient die p⁻ Isolationswannenzone bzw. Isolationszone 443 dazu, in der n⁻ Driftschicht 423 befindliche Löcher in einem Grenzbereich zwischen dem die Ausgangsstufe bildenden bipolaren Transistor 403 und dem bipolaren Transistor 408 nach außen zu führen oder zu beseitigen. Weiterhin ist eine Isolationsgateelektrodenschicht 448 auf einem isolierenden Gateoxidfilm 447 oberhalb der Oberfläche der n⁻ Driftschicht 423 ausgebildet, die zwischen der p⁻ Wannenzone 433 und der p⁻ Isolationszone 443 vorhanden ist. Die Emitterelek­ trode 441 ist in Kontakt mit der Isolationsgateelektrodenschicht 448 gehalten. Diese Anordnung wird im weiteren Text in größeren Einzelheiten erläutert.
Zur Erzeugung eines Wafers, der als ein Halbleitersubstrat verwendet werden kann, läßt man auf einer p⁺ Kollektorschicht 421, die einen spezifischen Widerstand von 0,01 Ωcm und eine Dicke von 500 µm aufweist, eine Schicht des Leitungstyps n (diese bildet die n⁺ Pufferschicht 422), die einen spezifischen Widerstand von 0,4 Ωcm und eine Dicke von 30 µm aufweist, epitaktisch aufwachsen, und es wird eine Schicht des Leitungstyps n (diese bildet die n⁻ Driftschicht 423), die einen spezifischen Widerstand von 25 Ωcm und eine Dicke von 40 µm aufweist, als Schicht auf der n⁺ Pufferschicht 422 aufgebracht. Der restliche Teil des Aufbaus kann mit nahezu den gleichen Verfahren hergestellt werden, wie sie auch zur Erzeugung des bekannten, mit isoliertem Gate versehenen bipolaren Transistors verwendet werden, wobei einige Verfahrensschritte hinzugefügt sind. Die p Basiszonen 424, die p⁺ Hauptwannenzone 426, die p⁺ Wannenzone 436, die p⁻ Wannenzone 433 des bipolaren Transistors 408 des Verarmungstyps und weitere Zonen des Leitungstyps p werden durch Implantieren von Borionen und durch thermische Diffusion ausgebildet, und es werden die n⁺ Hauptemitterzonen 425, die n⁺ Emitterzone 435, die n⁻ Verarmungszone 434 und weitere Zonen des Leitungstyps n durch Implantieren von Arsenionen oder Phosphorionen und thermische Diffusion ausgebildet. Die p Basiszonen 424 und die n⁺ Hauptemitterzonen 425 werden unter Verwendung der Hauptgateelektrodenschicht 428 als Teil der Masken ausgebildet, so daß die Ränder dieser Zonen 424 und 425 in gewünschter Weise positioniert werden, und es werden die Breiten dieser Zonen 424 und 425 durch die laterale Diffusion der jeweiligen Ionen bestimmt. Die Hauptemitterelektrode 431, die Emitterelektrode 441 und die Gateelektrode 438a werden durch Sputtern einer Aluminiumlegierung und nachfol­ gende photolithographische Behandlung ausgebildet, und es wird die Kollektorelektrode 432 durch Aufbringen von drei Schichten aus Ti, Ni und Au durch Sputtern ausgebildet, so daß diese an ein metallisches Substrat angelötet werden kann.
Die Abmessungen der jeweiligen Zonen und Schichten können in der nachstehend angegebenen Weise festgelegt werden: Die Diffusionstiefe der p⁺ Hauptwannenzone 426 und der p⁺ Wannen­ zone 436 beträgt 6 µm, und es weist die Diffusionstiefe der p Basiszone 424 und der p⁻ Wannen­ zone 433 einen Wert von ungefähr 2 µm auf. Die Diffusionstiefe der n⁻ Verarmungszone 434 liegt bei 0,5 µm, und es beträgt die Diffusionstiefe der n⁺ Hauptemitterzone 425 und der n⁺ Emitter­ zone 435 jeweils 0,4 µm. Die Dicke des Hauptgateoxidfilms 427 beträgt 25 nm, während die Dicke der Hauptgateelektrodenschicht 428, die aus Polysilicium hergestellt ist, gleich 1 µm ist. Die Dicke der Hauptemitterelektrode 431 liegt bei ungefähr 3 µm.
In Fig. 3(a) ist eine Draufsicht auf den bipolaren Transistor 408 des Verarmungstyps dargestellt. Der übrige Teil des MOS-Leistungs-ICs ist identisch wie derjenige des in Fig. 1 gezeigten MOS-Leistungs-ICs. Wie aus Fig. 3(a) ersichtlich ist, ist die p⁻ Wannenzone 433, die eine rechteckför­ mige Öffnung aufweist, die im wesentlichen in ihrem mittleren Abschnitt ausgebildet ist, in dem Oberflächenbereich der n⁻ Driftschicht 423 ausgebildet, während die n⁺ Emitterzone 435 in dem Oberflächenbereich der p⁻ Wannenzone 433 ausgebildet ist und die n⁻ Verarmungszone 434 in einer Region ausgebildet ist, die sich von der n⁺ Emitterzone 436 bis zu dem freiliegenden Abschnitt der n⁻ Driftschicht 423 erstreckt, der von der p⁻ Wannenzone 433 umgeben wird.
Fig. 3(b) zeigt einen Querschnitt, der entlang der in Fig. 3(a) gezeigten Linie A-A geschnitten ist und der zur Erläuterung der Arbeitsweise des bipolaren Transistors 408 nützlich ist. Die p⁺ Wannenzone, die als ein Teil der p⁻ Wannenzone 433 ausgebildet ist und eine große Diffusions­ tiefe aufweist, ist in Fig. 3(b) nicht gezeigt.
Wenn zwischen die Kollektorelektrode 432 und die Emitterelektrode 441 eine Spannung angelegt wird, die auf der Seite der Kollektorelektrode 432 höher ist, fließt Strom von der p⁺ Kollektor­ schicht 421 durch die n⁺ Pufferschicht 422, die n⁻ Driftschicht 423, die n⁻ Verarmungszone 434 und die n⁺ Emitterzone 435 zu der Emitterelektrode 441. Der in dem Strompfad vorhandene Serienwiderstand ist die Summe aus einem Widerstandswert (Rj), der gleichartig ist wie derjenige eines Feldeffekttransistors des Übergangs- oder Sperrschichttyps (Junction-FET = JFET), der in der n⁻ Driftschicht 423 auftritt, die zwischen den gegenüberliegenden p⁻ Wannenzonen 433 angeordnet ist, und aus einem Widerstandswert (Rn) der n⁻ Verarmungszone 434. Auch wenn ein Widerstand durch eine Akkumulations- bzw. Ansammlungsschicht vorhanden ist, die in einem Oberflächenbereich der n⁻ Driftschicht 423 unterhalb der Gateelektrodenschicht 428 induziert wird, ist dieser Widerstand kleiner als die vorstehend beschriebenen Widerstandswerte. Ferner kann ein externer Widerstand als ein Teil des Serienwiderstands hinzugefügt werden.
In Fig. 3(c) ist eine graphische Darstellung gezeigt, die die Strom/Spannungs-Kennlinie des bipolaren Verarmungstransistors 408 mit isoliertem Gate veranschaulicht, wobei auf der horizontalen Achse die Spannung zwischen Kollektor und Emitter aufgetragen ist und auf der vertikalen Achse der Kollektorstrom angegeben ist. Hierbei wird der Serienwiderstand als ein Parameter eingesetzt. Bei dem Vorhandensein des Serienwiderstands vergrößert sich der durch den bipolaren Transistor 408 des Verarmungstyps fließende Strom linear mit der Zunahme der Spannung und wird dann konstant, so daß er dann Konstantstromeigenschaften zeigt. Diejenige Spannung, bei der der bipolare Transistor 408 in den Konstantstrombereich eintritt, kann in Abhängigkeit von der Größe des Serienwiderstands geändert werden.
Wenn zwischen der Kollektorelektrode 432 und der Emitterelektrode 441 eine Spannung angelegt wird, die auf der Seite der Kollektorelektrode 432 niedriger ist, wird die n Verarmungszone 434 verarmt und es fließt kein Strom. Wenn die negative Spannung weiter vergrößert wird, treten die Verarmungszonen, die sich von den sich gegenüberliegenden p⁻ Wannenzonen 433 ausbreiten, in gegenseitige Verbindung, so daß es dem Bauelement möglich ist, einer sehr hohen Spannung widerstehen zu können.
In den Fig. 4(a) und 4(b) sind Draufsichten auf abgeänderte Ausführungsbeispiele des mit isoliertem Gate versehenen bipolaren Transistors des Verarmungstyps dargestellt. Die übrigen Abschnitte des MOS-Leistungs-ICs sind identisch wie diejenigen bei dem in Fig. 1 gezeigten MOS-Leistungs-IC. In Fig. 4(a) sind drei Transistorzelleneinheiten von bipolaren Transistoren mit isoliertem Gate des Verarmungstyps parallel zueinander angeordnet und verschaltet, so daß hierdurch ein bipolarer Transistor mit isoliertem Gate und vom Verarmungstyp geschaffen ist, der eine dreifache Stromtragfähigkeit aufweist. Gemäß Fig. 4(b) sind diejenigen Abschnitte der p⁻ Wannenzone 433, die sich zwischen den freiliegenden Abschnitten der n⁻ Driftschicht 423 befinden, bei dem in Fig. 4(a) gezeigten bipolaren Transistor weggelassen. Auch in diesem Fall ist die Stromkapazität des resultierenden, mit isoliertem Gate versehenen bipolaren Transistors des Verarmungstyps ungefähr dreimal so groß wie diejenige des in Fig. 3(a) gezeigten Transistors.
In den Fig. 5(a) und 5(b) sind Draufsichten auf mit isoliertem Gate versehene bipolare Transistoren des Verarmungstyps gezeigt, die bei tatsächlichen MOS-Leistungs-ICs eingesetzt werden. Die übrigen Abschnitte des MOS-Leistungs-ICs sind identisch wie diejenigen bei dem in Fig. 1 gezeigten MOS-Leistungs-IC. Bei dem in Fig. 5(a) gezeigten Ausführungsbeispiel sind zwölf Transistorzelleneinheiten von mit isoliertem Gate versehenen bipolaren Transistoren des Verar­ mungstyps parallel zueinander angeordnet. Bei dem in Fig. 5(b) gezeigten Ausführungsbeispiel sind zwei Transistorzelleneinheiten von mit isoliertem Gate versehenen bipolaren Transistoren des Verarmungstyps parallel zueinander.
In Fig. 6 ist eine graphische Darstellung von Strom/Spannungs-Kennlinien des in Fig. 5(b) gezeigten bipolaren Transistors des Verarmungstyps veranschaulicht, wobei auf der horizontalen Achse die Spannung zwischen Kollektor und Emitter aufgetragen ist und auf der vertikalen Achse der Kollektorstrom angegeben ist. Drei unterschiedliche Kennlinien werden dadurch erhalten, daß die Länge x (µm) der kürzeren Seite der rechteckförmigen freiliegenden Region der n⁻ Driftschicht, die von der p⁻ Wannenzone umgeben ist, geändert wird.
Wie aus Fig. 6 ersichtlich ist, vergrößert sich diejenige Spannung, bei der der mit isoliertem Gate versehene bipolare Transistor des Verarmungstyps in einen Konstantstrombereich eintritt, mit einer Abnahme der Länge x. Dies liegt daran, daß sich die Widerstandskomponente (Rj), die ähnlich ist wie diejenige eines Feldeffekttransistors des Übergangstyps (JFET), gemäß der vorstehenden Beschreibung vergrößert, wenn die Länge x verringert wird. Der in Fig. 5(b) gezeigte bipolare Transistor des Verarmungstyps ist imstande, hohen Spannungen von beispiels­ weise ungefähr 600 V widerstehen zu können.
Folglich wird mit dem vorstehend beschriebenen, mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps eine Konstantstromeinrichtung bereitgestellt, die nahezu den gleichen Wert der Durchbruchsspannung wie das in der Ausgangsstufe vorhandene MOS-Halbleiterbauelement aufweist, wobei diese Konstantstromeinrichtung leicht integriert mit einem MOS-Leistungs-IC ausgebildet werden kann. Die in Fig. 2 gezeigte Schaltung kann daher in einem Chip eingebaut oder in diesem ausgebildet werden. Der resultierende MOS-Leistungs-IC weist eine Ausgangscharakteristik auf, die gleichartig ist wie diejenige, die in Fig. 21 gezeigt ist, und kann als eine Zündschaltung für eine Zündanlage benutzt werden.
In Fig. 7 ist eine graphische Darstellung gezeigt, die die Beziehungen zwischen der Durchbruchs­ spannung der Konstantstromeinrichtung und deren Abmessungen veranschaulicht, wobei der spezifische Widerstand δ und die Dicke t der epitaktischen Schicht, die die n⁻ Driftschicht bereitstellt, als Parameter dienen und geändert werden. In Fig. 7 gibt die horizontale Achse die Länge x der kurzen Seite der rechteckförmigen freigelegten Region der n⁻ Driftschicht an, die von der p⁻ Wannenzone umgeben ist, und es ist auf der vertikalen Achse die Durchbruchsspannung aufgetragen.
Wenn die epitaktische Schicht beispielsweise einen spezifischen Widerstand von 25 Ωcm und eine Dicke von 40 µm aufweist, zeigt die Konstantstromeinrichtung eine Durchbruchsspannung von ungefähr 600 V, was gleichwertig ist wie diejenige des in der Ausgangsstufe vorgesehenen bipolaren Transistors mit isoliertem Gate, sofern die Länge x gleich oder kleiner als 15 µm ist. Falls die Länge x jedoch 15 µm überschreitet, verringert sich die Durchbruchsspannung rasch, wobei die Durchbruchsspannung dann, wenn die Länge x 30 µm beträgt oder größer ist, bis auf ungefähr 100 V verringert ist. Dies liegt daran, daß eine geringere Wahrscheinlichkeit besteht, daß sich die Verarmungsschichten, die von den sich gegenüberliegenden p⁻ Wannenzonen ausgehen, miteinander verbinden, geringer wird, oder keine derartige Verbindung der Verar­ mungszonen auftritt, wenn sich die Länge x vergrößert, so daß das sogenannte Abschnüren nicht stattfindet. Gleichartige Tendenzen werden auch in denjenigen Fällen beobachtet, bei denen der spezifische Widerstand bei 40 Ωcm liegt und die Dicke 60 µm beträgt, und bei denen der spezifische Widerstand gleich 2 Ωcm ist und die Dicke 10 µm beträgt. Es ist daher ersichtlich, daß die Länge x so gesteuert werden sollte, daß sie bei ungefähr zwei Drittel der Dicke der epitaktischen Schicht liegt.
In Fig. 9 ist eine graphische Darstellung gezeigt, die die Beziehung zwischen dem vorstehend angegebenen Serienwiderstand (Rj + Rn) und der Abmessung der Konstantstromeinrichtung veranschaulicht, wobei die epitaktische Schicht einen spezifischen Widerstand von 25 Ωcm aufweist und eine Dicke von 40 µm besitzt. In Fig. 9 ist auf der horizontalen Achse die Länge x der kürzeren Seite der rechteckförmigen freigelegten Region der n Driftschicht dargestellt, die von der p⁻ Wannenzone umgeben wird, und es ist auf der vertikalen Achse der Serienwiderstand aufgetragen.
Wenn sich die Länge X vergrößert, verringert sich der Serienwiderstand (Rj + Rn) rasch. Wie in Fig. 6 gezeigt ist, vergrößert sich diejenige Spannung, bei der der mit isoliertem Gate versehene bipolare Transistor des Verarmungstyps in die Konstantstromregion eintritt, wenn der Serien­ widerstand (Rj + Rn) erhöht wird. Wenn angenommen wird, daß der maximale Serienwiderstand bei einem aktuellen Bauelement gleich 1 MΩ ist, ist die Länge x vorzugsweise gleich 8 µm oder größer. Anders ausgedrückt, ist die Länge x vorzugsweise auf mindestens ein Sechstel der Dicke der epitaktischen Schicht eingestellt.
In Fig. 8 ist eine graphische Darstellung gezeigt, die die Beziehungen zwischen der Durchbruchs­ spannung des für eine hohe Spannung ausgelegten Konstantstrombauelements (Konstantstrom­ einrichtung) und der Stromdichte veranschaulicht, wobei der spezifische Widerstand und die Dicke der epitaktischen Schicht, die die n⁻ Driftschicht bildet, als Parameter variiert werden. In Fig. 8 ist auf der vertikalen Achse die Durchbruchsspannung aufgetragen, während auf der horizontalen Achse die Stromdichte der Konstantstromeinrichtung für den Fall angegeben ist, bei dem der Strom unterhalb der Gateelektrode fließt, wobei die Stromdichte mit Bezug zu der Stromdichte des in der Ausgangsstufe vorgesehenen bipolaren Transistors mit isoliertem Gate normiert ist, die bei 85 A/cm2 liegt.
Wenn die epitaktische Schicht beispielsweise einen Widerstand von 25 Ωcm und eine Dicke von 40 µm aufweist, zeigt die Konstantstromeinrichtung eine Durchbruchsspannung von ungefähr 600 V, falls die Stromdichte gleich groß wie oder kleiner als diejenige des in der Ausgangsstufe vorhandenen bipolaren Transistors mit isoliertem Gate ist, d. h. 85 A/cm2 oder weniger beträgt. Falls die Stromdichte der Konstantstromeinrichtung größer wird als 85 A/cm2, verringert sich demgegenüber die Durchbruchsspannung rasch, wobei sich die Durchbruchsspannung bis auf ungefähr 100 V verringert hat, wenn die Stromdichte doppelt so groß wie die Stromdichte des in der Ausgangsstufe vorhandenen bipolaren Transistors mit isoliertem Gate geworden ist oder noch größer als dieser Wert geworden ist. Dies liegt daran, daß eine Potentialdifferenz innerhalb der n⁻ Verarmungszone und der p⁻ Wannenzone auftritt, was zu einem Durchschalten (Latch-Up) eines parasitären pnpn Thyristors führt. Eine gleichartige Tendenz ist zu beobachten, wenn der spezifische Widerstand gleich 40 Ωcm ist und die Dicke 60 µm beträgt. Es ist damit ersichtlich, daß die Stromdichte der Konstantstromeinrichtung vorzugsweise so gesteuert wird, daß sie ungefähr doppelt so groß wie die Stromdichte des in der Ausgangsstufe vorhandenen bipolaren Transistors mit isoliertem Gate ist oder kleiner als dieser Wert ist.
Der mit isoliertem Gate versehene bipolare Transistor des Verarmungstyps, der als Konstant­ stromeinrichtung dient, sollte unter Berücksichtigung der vorstehend genannten Gesichtspunkte ausgelegt werden.
In den Fig. 10(a) bis 10(d) sind Draufsichten auf abgeänderte Ausführungsbeispiele der Konstantstromeinrichtungen gezeigt. Wie in Fig. 10(a) dargestellt ist, die eine Modifikation des in Fig. 3(a) gezeigten Bauelements veranschaulicht, muß die p⁻ Wannenzone 433 den freigelegten Abschnitt der n⁻ Driftschicht nicht vollständig oder insgesamt umgeben, sondern kann einen schmalen Spalt oder Freiraum aufweisen, der sich von ihrer mittleren Öffnung nach außen erstreckt. Bei dem in Fig. 10(b) gezeigten Ausführungsbeispiel sind zwei n⁺ Emitterzonen 435 in der p⁻ Wannenzone 433 derart ausgebildet, daß diese Emitterzonen 435 miteinander durch die n⁻ Verarmungszone 434 verbunden sind. Bei dem in Fig. 10(c) gezeigten Ausführungsbeispiel sind 4 n⁺ Emitterzonen 435 in der p⁻ Wannenzone 433 derart ausgebildet, daß diese Emitterzonen 435 durch eine kreuzförmige n⁻ Verarmungszone 434 miteinander verbunden sind. Bei dem in Fig. 10(d) gezeigten Ausführungsbeispiel ist ein ringförmige n⁻ Emitterzone 435 in einer p⁻ Wannen­ zone 433, die eine kreisförmige Gestalt aufweist, ausgebildet, und es ist eine n⁻ Verarmungszone 434 im Inneren der Emitterzone 435 gebildet. Verschiedenartige andere Modifikationen können ebenfalls eingesetzt werden.
Fig. 11 zeigt einen schematischen Querschnitt, durch den die Beziehung zwischen dem mit isoliertem Gate versehenen bipolaren Transistor des Verarmungstyps und dessen Umgebung veranschaulicht wird. Wie in Fig. 11 gezeigt ist, ist die Isolationsgateelektrodenschicht 448 auf dem isolierenden Gateoxidfilm 447 oberhalb derjenigen Oberfläche der n⁻ Driftschicht 423 ausgebildet, die zwischen der p⁻ Wannenzone 433 und der p⁻ Isolationszone 443 angeordnet ist, und es steht die Emitterelektrode 441 ebenfalls mit der Isolationsgateelektrodenschicht 448 in Kontakt. Falls das Potential der Emitterelektrode 441 auf einen höheren Wert als dasjenige der umgebenden p⁻ Isolationszone 443 gebracht ist, werden demzufolge Elektronen in einem Oberflächenbereich der n⁻ Driftschicht 423 unterhalb der Isolationsgateelektrodenschicht 448 induziert, so daß hierdurch die Ausbildung einer Inversionsschicht zwischen der p⁻ Wannenzone 433 und der umgebenden p⁻ Isolationszone 443 verhindert wird, und demzufolge eine Leitung bzw. leitende Verbindung zwischen diesen Zonen 433 und 443 resultiert.
Zweites Ausführungsbeispiel
In Fig. 12 ist ein Schaltbild gezeigt, das die Konfiguration eines MOS-Leistungs-ICs veranschau­ licht, das ein zweites Ausführungsbeispiel der vorliegenden Erfindung darstellt und bei dem das im vorhergehenden Text erläuterte MOS-Halbleiterbauelement des Verarmungstyps vorgesehen ist. Bei diesem Ausführungsbeispiel ist der Kollektor Cm eines in der Ausgangsstufe vorhandenen bzw. die Ausgangsstufe bildenden bipolaren Transistors 503 mit isoliertem Gate mit dem Anschluß C verbunden, und es ist der Emitter em des bipolaren Transistors 503 an den Anschluß E angeschlossen. Zwischen dem Anschluß C und dem Anschluß E ist ein als Fühler bzw. Sensor dienender bipolarer Transistor 514 mit isoliertem Gate und ein Fühlerwiderstand bzw. Sensor­ widerstand Rs, die miteinander in Reihe geschaltet sind, parallel zu dem die Ausgangsstufe bildenden bipolaren Transistor 503 vorgesehen, derart, daß der Kollektor bzw. Fühlerkollektor cs des bipolaren Transistors 514 mit dem Anschluß C verbunden ist. Gatewiderstände RG1 und RG2 sind zwischen das Hauptgate gm des in der Ausgangsstufe vorhandenen bipolaren Transi­ stors 503 und den Anschluß G geschaltet, und es ist das Gate gs des bipolaren Sensortransistors 514 mit dem Anschluß G verbunden. Der in dieser Weise aufgebaute MOS-Leistungs-IC ist imstande, den Strom des als Sensor dienenden bipolaren Transistors 514 und denjenigen des in der Ausgangsstufe vorhandenen bipolaren Transistors 503 auf der Basis eines Spannungsabfalls Vs an dem Fühlerwiderstand Rs zu erfassen.
Ein mit isoliertem Gate versehener bipolarer Transistor 508 des Verarmungstyps und ein Widerstand RCG sind in Reihe zwischen den Anschluß C und einen Verbindungspunkt zwischen den Gatewiderständen RG1 und RG2 geschaltet, wobei der Kollektor cm des in der Ausgangsstufe vorhandenen bipolaren Transistors 503 und der Kollektor cd des bipolaren Transistors 508 gemeinsam mit dem Anschluß C verbunden sind. Der Anschluß C ist an eine induktive Last angeschlossen, die hier nicht gezeigt ist. Der Widerstand RCG dient dazu, diejenige Spannung festzulegen, bei der der bipolare Transistor 508 des Verarmungstyps in die Konstantstromregion eintritt, wobei der Wert dieses Widerstands eine Größe von beispielsweise bis zu mehreren zehn kΩ aufweist.
Der bipolare Transistor 508 weist im wesentlichen die gleiche Struktur wie der bei dem ersten Ausführungsbeispiel vorgesehene bipolare Transistor des Verarmungstyps auf, stellt eine hohe Durchbruchsspannung bereit und kann leicht in dem MOS-Leistungs-IC eingebaut werden.
Bei dem in der vorstehend beschriebenen Weise aufgebauten MOS-Leistungs-IC wird das Gate gs des bipolaren Sensortransistors 514 durch die Gatewiderstände RG1 und RG2 von dem Hauptgate gm des in der Ausgangsstufe vorhandenen bipolaren Transistors 503 getrennt. Da der Wert des Widerstands RCG eine Größe von bis zu mehreren zehn kΩ aufweist, befindet sich die Strom/Spannungs-Kennlinie des bipolaren Transistors 508 bzw. dessen Arbeitspunkt normaler­ weise in einer ungesättigten Region, bei der sich der Strom mit der Spannung 35594 00070 552 001000280000000200012000285913548300040 0002019914697 00004 35475vergrößert. Wenn sich das Potential an dem Anschluß C erhöht, vergrößert sich demzufolge der Strom proportional, und es wird das Potential an dem Hauptgate gm des in der Ausgangsstufe vorgesehenen bipolaren Transistors 503 aufgrund der Potentialdifferenz bzw. des Spannungsabfalls an dem Gatewider­ stand RG2 vergrößert. Da folglich das Potential an dem Anschluß C in rückgekoppelter Weise widergespiegelt wird, zeigt der MOS-Leistungs-IC die Strom/Spannungs-Kennlinien, wie sie auch in Fig. 21 dargestellt sind. In diesem Zusammenhang ist der Widerstand RCG in Abhängigkeit von dem Wert des Gatewiderstands RG2 ausgewählt. Falls ein sogar noch größerer Widerstandswert als der Widerstand RCG zum Einsatz kommt, ohne daß eine Beschränkung auf seine Position vorgegeben ist, kann der Gatewiderstand RG1 dann weggelassen werden.
Da der Serienwiderstandswert dadurch geändert werden kann, daß die Entwurfsabmessungen des mit isoliertem Gate versehenen bipolaren Transistors 508 geändert werden, wie dies in Fig. 9 in graphischer Form gezeigt ist, muß der Widerstand RCG nicht notwendigerweise aus einem externen Widerstand bestehen. Da ein Widerstand, der in der in Fig. 22 gezeigten Weise aufgebaut ist, zu einem Durchschalten (Latch-Up) eines parasitären Thyristors führt, ist es bevorzugt, daß der Widerstand durch eine aus Polysilicium bestehende Schicht gebildet wird, die gegenüber dem Substrat durch einen isolierenden Film isoliert ist.
Drittes Ausführungsbeispiel
Fig. 13 zeigt ein Schaltbild, das die Ausgestaltung eines MOS-Leistungs-ICs veranschaulicht, der ein drittes Ausführungsbeispiel der Erfindung darstellt und bei dem ein MOS-Halbleiterbauelement des Verarmungstyps eingebaut ist. Bei dem vorliegenden Ausführungsbeispiel ist der Kollektor cm eines die Ausgangsstufe bildenden bipolaren Transistors 603 mit isoliertem Gate an den Kollektor cd eines mit isoliertem Gate versehenen bipolaren Transistors 608 des Verarmungstyps ange­ schlossen, und es ist eine Zenerdiode ZD2 mit dem Emitter ed des bipolaren Transistors 608 über einen Widerstand RCG verbunden, wobei die Anode dieser Zenerdiode auf der Seite des Anschlus­ ses C positioniert ist und die Kathode der Zenerdiode auf der Seite bzw. im Bereich des Hauptga­ tes gm des die Ausgangsstufe bildenden bipolaren Transistors 603 angeordnet ist. Das Gate gd des bipolaren Transistors 608 des Verarmungstyps ist an den Steuereingangsanschluß G angeschlossen und es sind ein Gatewiderstand RG und ein Schaltungszweig, der aus einer Reihenschaltung aus einer Zenerdiode ZD1 und einem Widerstand Rz besteht, parallel zueinander sowie zwischen den Anschluß G und das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 603 geschaltet. Eine interne Steuerschaltung 615 ist zwischen den Anschluß G und den Anschluß E geschaltet, und es ist eine Abschaltschaltung 616 zwischen das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 603 und den Anschluß E geschaltet. Die interne Steuerschaltung 615 enthält z. B. einen Operationsverstärker, der dazu dient, ein Signal zu erzeugen, das dem Spannungsabfall Vs an dem bei dem zweiten Ausfüh­ rungsbeispiel vorgesehenen Fühlerwiderstand Rs oder dergleichen entspricht, und es umfaßt die Abschaltschaltung 616 einen MOSFET, der dazu dient, die Spannung an dem Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 603 zu steuern. Der Gatewiderstand RG dient dazu, zu verhindern, daß Strom mit einem Mikrocomputer-Pegel bzw. einem bei Mikrocomputern auftretenden Pegel, von dem Anschluß G abfließt, und weist allgemein einen Wert von mehreren Kilo-Ohm auf.
Der bipolare Transistor 608 des Verarmungstyps, der im wesentlichen den gleichen Aufbau wie derjenige bei dem ersten Ausführungsbeispiel aufweist, stellt eine hohe Durchbruchsspannung bereit und kann leicht in dem MOS-Leistungs-IC eingebaut werden.
Bei dem in der vorstehend beschriebenen Weise aufgebauten MOS-Leistungs-IC wird der die Ausgangsstufe bildende bipolare Transistor 603 durch nahezu das gleiche Potential wie dasjenige an dem Anschluß C getriggert bzw. durchgeschaltet, so daß demzufolge die Einschaltzeit um ungefähr eine Größenordnung verkleinert werden kann, und zwar im Vergleich mit einem Fall, bei dem der bipolare Transistor 608 des Verarmungstyps nicht vorgesehen ist.
Die Zenerdiode ZD2, die an den Emitter ed des bipolaren Transistors 608 des Verarmungstyps angeschlossen ist, dient dazu, das Fließen eines Leckstroms zu verhindern, wenn das Potential an dem Anschluß G höher wird als das Potential an dem Anschluß C, wobei die Zenerdiode ZD2 weggelassen werden kann, wenn andere Mittel zum Verhindern des Leckstroms vorgesehen sind.
Der Widerstand Rco, der mit dem Emitter ed des bipolaren Transistors 608 des Verarmungstyps verbunden ist, dient dazu, die Einschaltgeschwindigkeit zu justieren, und muß nicht in jedem Fall zwingend vorgesehen sein.
Die Zenerdiode ZD1 und der Widerstand Rz, der mit der Zenerdiode ZD1 in Reihe geschaltet ist, dienen dazu, die Abschaltgeschwindigkeit zu justieren, und müssen nicht stets zwingend vorgesehen sein.
Fig. 14 zeigt einen Querschnitt durch einen Teil des in Fig. 12 dargestellten MOS-Leistungs-ICs, in dem der MOSFET des Verarmungstyps integriert mit dem die Ausgangsstufe bildenden bipolaren Transistor mit isoliertem Gate ausgebildet ist. Der die Ausgangsstufe bildende bipolare Transistor 603 ist in Fig. 14 in dem rechtsseitigen Abschnitt dargestellt.
In dem auf der linken Seite befindlichen Abschnitt der Fig. 14 ist der bipolare Transistor 608 des Verarmungstyps gezeigt, der in und auf einer p⁻ Wannenzone 633 ausgebildet ist, die in einem Oberflächenbereich einer n⁻ Driftschicht 623 gebildet ist. Während der Emitter ed und das Gate gd bei den mit isoliertem Gate versehenen bipolaren Transistoren des Verarmungstyps bei dem ersten und dem zweiten Ausführungsbeispiel jeweils miteinander verbunden sind und selbst erregt werden, ist das Gate gd des bipolaren Transistors 608 bei dem vorliegenden Ausführungs­ beispiel unabhängig von dem Emitter ed ausgebildet und an den Anschluß G angeschlossen. Hierzu ist eine n⁺ Emitterzone 635 in einem ausgewählten Bereich in einem Oberflächenbereich der p⁻ Wannenzone 633 ausgebildet, und es ist eine n⁻ Verarmungszone 634 in dem Oberflächen­ bereich der p⁻ Wannenzone 633 so ausgebildet, daß sie sich ausgehend von der n⁺ Emitterzone 635 bis zu einem freiliegenden bzw. an die Oberfläche tretenden Oberflächenabschnitt der n⁻ Driftschicht 623 erstreckt, während eine Gateelektrodenschicht 638, die aus Polysilicium hergestellt ist, auf einem Gateoxidfilm 637 oberhalb der Oberfläche der n⁻ Verarmungszone 634 wie bei den vorhergehenden Ausführungsbeispielen ausgebildet ist. Das vorliegende Ausfüh­ rungsbeispiel unterscheidet sich von den vorstehend beschriebenen Ausführungsbeispielen dahingehend, daß die Emitterelektrode 641, die so ausgebildet ist, daß sie sich sowohl mit der n⁺ Emitterzone 635 als auch mit der p⁻ Wannenzone 633 in Kontakt befindet, nicht an eine Gateelektrode 638a angeschlossen ist, die in Kontakt mit der Gateelektrodenschicht 638 ausgebildet ist.
Wie in Fig. 14 im mittleren Bereich gezeigt ist, sind eine p⁻ Isolationszone 643 und eine p⁺ Isolationszone 646 in einem Oberflächenbereich der n⁻ Driftschicht 623 ausgebildet, wobei dieser Oberflächenbereich zwischen dem bipolaren Transistor 608 und dem die Ausgangsstufe bilden­ den bipolaren Transistor 603 angeordnet ist. Weiterhin ist eine Hauptemitterelektrode 631 so ausgebildet, daß sie sich mit der Oberfläche der p⁻ Isolationszone 643 in Kontakt befindet. Die p⁻ Isolationszone 643 ist mit einem dicken Feldoxidfilm 644 bedeckt, und es ist auf diesem Feldoxidfilm 644 eine Zenerdiode 650 ausgebildet, die aus Polysilicium besteht. Die Zenerdiode 650 ist mit einer Anodenelektrode 651 und einer Kathodenelektrode 652 versehen.
Wie bei den vorhergehenden Ausführungsbeispielen ist eine Isolationsgateelektrodenschicht 648 auf einem isolierenden Gateoxidfilm 647 oberhalb derjenigen Oberfläche der n⁻ Driftschicht 623 ausgebildet, die zwischen der p⁻ Wannenzone 633 und der p⁻ Isolationszone 643 liegt, wobei sich die Emitterelektrode 641 ebenfalls in Kontakt mit der Isolationsgateelektrodenschicht 648 befindet.
Bei der vorstehend angegebenen Ausgestaltung, bei der die in Fig. 13 gezeigte Zenerdiode ZD2 aus einer Schicht aus Polysilicium besteht, die auf dem Feldoxidfilm 644 gemäß der Darstellung in Fig. 14 angeordnet ist, wird verhindert, daß ein parasitärer Thyristor durchschalten bzw. einen Latch-Up-Effekt zeigen kann, wie dies der Fall sein kann, wenn die Zenerdiode direkt auf dem Siliciumsubstrat angebracht oder ausgebildet ist, wie dies in Fig. 22 gezeigt ist. Die resultierende Halbleiteranordnung arbeitet hierbei mit erhöhter Zuverlässigkeit.
Wenn der in Fig. 13 gezeigte Widerstand RCG ebenfalls aus einer aus Polysilicium bestehenden Schicht hergestellt ist, die auf dem Feldoxidfilm 644 aufgebracht ist, wie dies in Fig. 14 gezeigt ist, wird verhindert, daß ein parasitärer Thyristor durchschalten (Latch-Up) kann, wie dies der Fall ist, wenn der Widerstand direkt auf dem Siliciumsubstrat angebracht oder ausgebildet ist, so daß die resultierende Halbleiteranordnung mit verbesserter Zuverlässigkeit arbeitet.
Wenn die Zenerdiode ZD1 und die Widerstände RG und RZ, die in Fig. 13 gezeigt sind, ebenfalls aus Schichten aus Polysilicium bestehen, die auf dem Feldoxidfilm 644 aufgebracht sind, der in Fig. 14 gezeigt ist, kann die Möglichkeit des Durchschaltens (Latch-Up) eines parasitären Thyristors in gleichartiger Weise beseitigt werden.
Viertes Ausführungsbeispiel
Fig. 15 zeigt ein Schaltbild, in dem der Aufbau eines MOS-Leistungs-ICs gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht ist. Bei diesem vierten Ausfüh­ rungsbeispiel ist ein MOS-Halbleiterbauelement des Verarmungstyps in Übereinstimmung mit der vorliegenden Erfindung vorgesehen. Bei diesem Ausführungsbeispiel ist der Kollektor cm eines in der Ausgangsstufe vorgesehenen bipolaren Transistors 703 mit isoliertem Gate an den Kollektor cd eines mit isoliertem Gate versehenen bipolaren Transistors 708 des Verarmungstyps ange­ schlossen, und es ist eine Zenerdiode ZD4 mit dem Emitter ed des bipolaren Transistors 708 des Verarmungstyps verbunden, wobei die Anode dieser Zenerdiode ZD4 auf der dem Anschluß C zugewandten Seite angeordnet ist und ihre Kathode auf der Seite eines Versorgungsspannungs­ anschlusses VDD einer internen Steuerschaltung 715 angeordnet ist. Das Gate gd des bipolaren Transistors 708 des Verarmungstyps ist mit dem Emitter ed dieses bipolaren Transistors 708 kurzgeschlossen, so daß ein Bauelement des Typs mit Selbsterregung bereitgestellt ist. Ein Gatewiderstand RG ist zwischen den Steuereingangsanschluß G und das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 703 geschaltet, und es ist eine Abschaltschaltung 716 zwischen das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 703 und den Anschluß E geschaltet. Eine Zenerdiode ZD3 ist zwischen den Anschluß G und den Versor­ gungsspannungsanschluß VDD der internen Steuerschaltung 715 derart geschaltet, daß ihre Anode auf der Seite des Anschlusses G liegt und ihre Kathode auf der Seite des Versorgungs­ spannungsanschlusses VDD liegt bzw. mit diesem verbunden ist. Die interne Steuerschaltung 715 enthält z. B. einen Operationsverstärker, der dazu dient, ein Signal zu erzeugen, das dem Spannungsabfall Vs an dem Fühlerwiderstand Rs bei dem zweiten Ausführungsbeispiel oder dergleichen entspricht, und es umfaßt die Abschaltschaltung 716 einen MOSFET, der dazu dient, die Spannung an dem Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 703 zu steuern.
Der mit isoliertem Gate versehene bipolare Transistor 708 des Verarmungstyps, der im wesentli­ chen den gleichen Aufbau wie derjenige bei dem ersten Ausführungsbeispiel aufweist, stellt eine hohe Durchbruchsspannung bereit und kann leicht mit dem die Ausgangsstufe bildenden bipolaren Transistor 703 integriert zusammengefaßt in dem MOS-Leistungs-IC ausgebildet sein.
Bei dem in der vorstehend beschriebenen Weise aufgebauten MOS-Leistungs-IC benötigt die interne Steuerschaltung keine separate Spannungsversorgung, da elektrische Energie konstant von dem Anschluß C zu der internen Steuerschaltung 715 gespeist wird. Dies führt zu einer vereinfachten Ausgestaltung der Schaltung und zu verringerten Verlusten. Als weiterer Vorteil ergibt sich, daß die interne Steuerschaltung 715 selbst dann noch betrieben werden kann, wenn der Anschluß G ein relativ geringes Potential aufweist.
Die Zenerdiode ZD4, die an den Emitter ed des bipolaren Transistors 708 des Verarmungstyps angeschlossen ist, dient dazu, zu verhindern, daß ein Leckstrom fließt, wenn das Potential an dem Anschluß G höher wird als das Potential an dem Anschluß C. Die Zenerdiode ZD4 kann weggelassen werden, wenn andere Mittel zum Verhindern des Fließens eines solchen Leckstroms vorgesehen sind.
Wenn die in Fig. 15 gezeigte Zenerdiode ZD4 dadurch ausgebildet wird, daß eine aus Polysilicium bestehende Schicht auf einem Feldoxidfilm aufgebracht wird, wie dies bei dem Ausführungsbei­ spiel gemäß Fig. 14 der Fall ist, ist es möglich, das Durchschalten (Latch-Up) eines parasitären Thyristors zu verhindern, das andernfalls auftreten könnte, wenn die Zenerdiode direkt auf dem Siliciumsubstrat ausgebildet wäre, wie dies in Fig. 22 gezeigt ist. Hierdurch wird verbesserte Betriebszuverlässigkeit der Halbleiteranordnung gewährleistet.
Die Zenerdiode ZD3, die zwischen den Anschluß G und den Spannungsversorgungsanschluß VDD der internen Steuerschaltung 715 geschaltet ist, dient dazu, das Fließen eines parasitären Stroms zu verhindern, der andernfalls auftreten könnte, wenn das Potential an dem Anschluß C höher wird als das Potential an dem Anschluß G. Die Zenerdiode ZD3 kann weggelassen werden, wenn andere Mittel zum Verhindern eines solchen parasitären Stroms vorgesehen sind.
Wenn die Zenerdiode ZD3 dadurch hergestellt ist, daß eine aus Polysilicium bestehende Schicht auf einem Feldoxidfilm abgeschieden wird, ist es möglich, das Durchschalten (Latch-Up) eines parasitären Thyristors zu verhindern, das andernfalls auftreten könnte, wenn die Zenerdiode oder ein Widerstand direkt auf dem Siliciumsubstrat angebracht würden, wie dies in Fig. 22 gezeigt ist. Hierdurch wird verbesserte Betriebszuverlässigkeit der Halbleiteranordnung sichergestellt.
Fünftes Ausführungsbeispiel
Fig. 16 zeigt ein Schaltbild, das den Aufbau eines MOS-Leistungs-ICs gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht. Bei diesem fünften Ausfüh­ rungsbeispiel ist in dem MOS-Leistungs-IC ein MOS-Halbleiterbauelement des Verarmungstyps ausgebildet. Hierbei ist der Kollektor cm eines die Ausgangsstufe bildenden bipolaren Transistors 803 mit isoliertem Gate an den Kollektor cd eines mit isoliertem Gate versehenen bipolaren Transistors 808 des Verarmungstyps angeschlossen, während eine Zenerdiode ZD5 mit dem Emitter ed des bipolaren Transistors 808 derart verbunden ist, daß ihre Anode dem Anschluß C zugewandt ist und ihre Kathode im Bereich eines zur Erfassung der Substratspannung dienenden Anschlusses Vk einer internen Steuerschaltung 815 angeordnet ist. Die interne Steuerschaltung 815 ist zwischen den Anschluß G und den Anschluß E geschaltet. Eine Abschaltschaltung 816 ist zwischen das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 803 und den Anschluß E geschaltet. Das Gate gd des bipolaren Transistors 808 ist mit dessen Emitter ed kurzgeschlossen, so daß ein Bauelement des selbsterregenden Typs geschaffen ist. Ein Gatewi­ derstand RG ist zwischen den Anschluß G und das Hauptgate gm des die Ausgangsstufe bildenden bipolaren Transistors 803 geschaltet. Bei diesem Ausführungsbeispiel kann die interne Steuer­ schaltung 815 einen Vergleicher aufweisen, der mit einer Bezugsspannung versehen bzw. gespeist wird, wie dies in Fig. 16 dargestellt ist.
Der bipolare Transistor 808 weist im wesentlichen den gleichen Aufbau wie derjenige bei dem ersten Ausführungsbeispiel auf, stellt eine hohe Durchbruchspannung bereit und kann in einfacher Weise mit dem die Ausgangsstufe bildenden bipolaren Transistor 803 in dem MOS-Leistungs-IC integriert ausgebildet werden.
Bei dem in der vorstehend erläuterten Weise aufgebauten MOS-Leistungs-IC dient die interne Steuerschaltung 815 dazu, das Substratpotential mit der Bezugsspannung zu vergleichen, um hierdurch das Potential des Substrats erfassen zu können. Bei einem herkömmlichen Verfahren zum Erfassen des Potentials des Substrats wird das Potential an dem Anschluß C zu einer Erfassungsschaltung über einen mit zwei Widerständen versehenen Schaltungszweig oder über einen mit einem Widerstand und einer Zenerdiode ausgestatteten Schaltungszweig gespeist. Bei einem derartigen Verfahren ergibt sich aber der Effekt, daß Strom konstant durch den oder die Widerstände fließt. Insbesondere dann, wenn der Widerstand auf dem Halbleitersubstrat angebracht ist, liegt die Obergrenze für seinen Widerstandswert bei ungefähr mehreren 100 kΩ. Falls die Spannung an dem Anschluß C beispielsweise gleich 1000 V ist, bedeutet dies, daß ein Strom in einer Größe von mehreren mA ständig durch den Widerstand fließt, so daß sich erhebliche Verluste ergeben. Bei der Schaltung gemäß dem vorliegenden Ausführungsbeispiel besteht demgegenüber keine Notwendigkeit, einen oder mehrere Widerstände und/oder eine Diode vorzusehen, so daß die Verluste demzufolge verringert werden können.
Die Zenerdiode ZD5, die mit dem Emitter ed des bipolaren Transistors 808 des Verarmungstyps verbunden ist, dient dazu, das Fließen eines parasitären Stroms zu verhindern, der andernfalls auftreten könnte, wenn das Potential an dem Anschluß G höher wird als dasjenige an dem Anschluß C. Diese Diode ZD5 kann weggelassen werden, wenn andere Mittel zum Verhindern dieses parasitären Stroms vorgesehen sind.
Wenn die in Fig. 16 gezeigte Zenerdiode ZD5 dadurch hergestellt wird, daß eine Schicht aus Polysilicium auf einem Feldoxidfilm aufgebracht wird, wie dies bei dem in Fig. 14 gezeigten Ausführungsbeispiel der Fall ist, ist es möglich, das Durchschalten (Latch-Up) eines parasitären Thyristors zu verhindern, das andernfalls auftreten könnte, wenn die Zenerdiode direkt auf dem Siliciumsubstrat ausgebildet wäre. Hierdurch wird eine verbesserte Betriebszuverlässigkeit der Halbleiteranordnung gewährleistet.
Sechstes Ausführungsbeispiel
Auch wenn bei den dargestellten Ausführungsbeispielen sowohl das die Ausgangsstufe bildende MOS-Halbleiterbauelement als auch das MOS-Halbleiterelement des Verarmungstyps aus bipolaren Transistoren mit isoliertem Gate bestehen, ist das der vorliegenden Erfindung zugrunde­ liegende Prinzip nicht auf MOS-Halbleiterbauelemente beschränkt, die in Form von bipolaren Transistoren mit isoliertem Gate ausgebildet sind. Die vorliegende Erfindung kann auch bei MOS-Halbleiterbauelementen wie etwa bei einem MOSFET oder einem MOS-Thyristor zum Einsatz kommen, der ein Gate mit MOS-Aufbau aufweist.
Fig. 17 zeigt ein Schaltbild, das den Aufbau eines MOS-Leistungs-ICs veranschaulicht, der ein sechstes Ausführungsbeispiel der vorliegenden Erfindung darstellt und bei dem ein MOSFET des Verarmungstyps als weiterer Typ eines MOS-Halbleiterbauelements des Verarmungstyps mit einem in der Ausgangsstufe vorgesehenen Halbleiterbauelement integriert ausgebildet ist, daß ebenfalls aus einem MOSFET besteht. Damit der Vergleich zwischen dem die Ausgangsstufe bildenden MOSFET und dem MOSFET des Verarmungstyps einerseits und den bei den vorherge­ hend erläuterten Ausführungsbeispielen benutzten bipolaren Transistoren mit isoliertem Gate andererseits einfacher ist, werden das Drain und die Source des MOSFETs als "Kollektor" bzw. als "Emitter" bezeichnet. Der Kollektor cm eines die Ausgangsstufe bildenden MOSFETs 903 ist an den Anschluß C angeschlossen, und es ist der Emitter em mit dem Anschluß E verbunden. Zwischen den Anschluß C und den Anschluß E sind parallel zu dem die Ausgangsstufe bildenden MOSFET 903 ein als Fühler dienender MOSFET 914 und ein hiermit in Reihe geschalteter Fühlerwiderstand Rs derart geschaltet, daß der Kollektor cs des als Fühler bzw. Sensor dienenden MOSFETs 914 mit dem Anschluß C verbunden ist. Weiterhin sind Gatewiderstände RG1 und RG2 zwischen das Hauptgate gm des die Ausgangsstufe bildenden MOSFETs 903 und den Anschluß G geschaltet, und es ist das Gate gs des MOSFETs 914 mit dem Anschluß G verbunden. Der MOS-Leistungs-IC ist imstande, den durch den MOSFET 914 fließenden Strom zu erfassen, und weiterhin auch durch den die Ausgangsstufe bildenden MOSFET 903 fließenden Strom zu detektieren, und zwar auf der Grundlage des Spannungsabfalls Vs an dem Fühlerwiderstand Rs. Der MOSFET 908 des Verarmungstyps und ein Widerstand RCG sind in Reihe zwischen den Anschluß C, mit dem der Kollektor cm des die Ausgangsstufe bildenden MOSFETs 903 und auch der Kollektor cd des MOSFETs 908 des Verarmungstyps verbunden sind, und einen Verbindungs­ punkt zwischen den Gatewiderständen RG1 und RG2 geschaltet. Der Anschluß C ist an eine induktive Last angeschlossen, die hier nicht dargestellt ist. Der Widerstand RCG dient zur Festlegung derjenigen Spannung, bei der der MOSFET 908 des Verarmungstyps in den Konstant­ strombereich eintritt, und weist beispielsweise einen großen Wert von mehreren zehn kΩ auf.
Bei dem in der vorstehend beschriebenen Weise aufgebauten MOS-Leistungs-IC wird das Gate gs des MOSFETs 914 durch die Gatewiderstände RG1 und RG2 von dem Hauptgate gm des die Ausgangsstufe bildenden MOSFETs 903 getrennt. Da ferner der Widerstand RCG einen großen Wert von bis zu mehreren zehn kΩ aufweist, befindet sich die Strom/Spannungs-Kennlinie des MOSFETs 908 des Verarmungstyps normalerweise in einer ungesättigten Region, bei der sich der Strom mit der Spannung erhöht. Wenn sich das Potential am Anschluß C erhöht, vergrößert sich demzufolge der durch den MOSFET 908 fließende Strom proportional, und es erhöht sich das Potential an dem Hauptgate gm des die Ausgangsstufe bildenden MOSFETs 903 aufgrund der Potentialdifferenz bzw. dem Spannungsabfall an dem Gatewiderstand RG2. Da das Potential an dem Anschluß C in rückgekoppelter Weise widergespiegelt wird, zeigt der MOSFET 908 des Verarmungstyps eine Strom/Spannungs-Kennlinie, die gleichartig ist wie die in Fig. 21 gezeigte Kennlinie. Im Zusammenhang hiermit wird der Widerstand RCG in Abhängigkeit von dem Wert an dem Gatewiderstand RG2 ausgewählt. Falls ein sogar noch größerer Widerstandswert für den Widerstand RCG verwendet wird, kann der Gatewiderstand RG1 weggelassen werden, und zwar ohne eine Einschränkung hinsichtlich der Position des Widerstands RCG.
Da der Reihenwiderstand durch Ändern der planmäßig vorgegebenen Abmessungen des MOSFETs 908 des Verarmungstyps geändert werden kann, wie dies in Fig. 9 in graphischer Form gezeigt ist, muß der Widerstand RCG nicht notwendigerweise durch einen externen Widerstand gebildet sein. Da ein Widerstand mit dem in Fig. 22 dargestellten Aufbau zu einem Durchschalten (Latch-Up) eines parasitären Thyristors führen kann, wird der Widerstand vorzugsweise durch eine Polysiliciumschicht gebildet, die gegenüber dem Substrat durch einen isolierenden Film isoliert ist.
Fig. 18 zeigt eine Querschnittsansicht eines Teils des in Fig. 17 dargestellten MOS-Leistungs-ICs, bei dem ein MOSFET des Verarmungstyps mit dem die Ausgangsstufe bildenden MOSFET integriert ausgebildet ist. Der auf der rechten Seite befindliche Abschnitt der Fig. 18 zeigt den die Ausgangsstufe bildenden MOSFET 903, der Schaltvorgänge zum Leiten oder zum Sperren des Hauptstroms ausführt. Im Unterschied zu dem in Fig. 14 gezeigten MOS-Leistungs-IC ist unterhalb einer n Driftschicht 923 eine n⁺ Pufferschicht 922 ausgebildet. Eine Kollektorelektrode 932 ist an der Unterseite der n⁺ Pufferschicht 922 angeordnet. In dem die Ausgangsstufe bildenden MOSFET 903 sind in ausgewählten Abschnitten eines Oberflächenbereichs der n⁻ Driftschicht 923 p Basiszonen 924 und p⁺ Hauptwannenzonen 926 ausgebildet, wobei die p⁺ Hauptwannenzonen 926 als Teil der Basiszonen 924 ausgebildet sind und eine große Diffusions­ tiefe aufweisen. Ferner sind in ausgewählten Abschnitten von Oberflächenbereichen der p Basiszonen 924 n⁺ Hauptemitterzonen 925 ausgebildet. Eine Gateelektrodenschicht 928 ist aus Polysilicium hergestellt und auf einem Gateoxidfilm 927 oberhalb der Oberflächenbereiche der p Basiszone 924 gebildet, die zwischen der n⁻ Driftschicht 923 und den n⁺ Hauptemitterzonen 925 vorhanden sind. Ferner ist eine Hauptemitterelektrode 931 derart angeordnet, daß sie sich mit den Oberflächen sowohl der n⁺ Hauptemitterzonen 925 als auch der p Basiszone 924 in Kontakt befindet. Die Hauptemitterelektrode 931 ist an den Anschluß E angeschlossen. Auch wenn dies in Fig. 18 nicht gezeigt ist, ist eine Hauptgateelektrode so ausgebildet, daß sie sich mit der Hauptgateelektrodenschicht 928 in Kontakt befindet.
Wie in Fig. 18 in dem linksseitigen Bereich gezeigt ist, ist eine p⁻ Wannenzone 933 in dem Oberflächenbereich der n⁻ Driftschicht 923 ausgebildet, und es ist der MOSFET 908 des Verarmungstyps auf und in der p⁻ Wannenzone 933 ausgebildet. Das Gate gd des MOSFETs 908 ist unabhängig ausgebildet und an den Anschluß G angeschlossen. Zur Herstellung des MOSFETs 908 wird eine n⁺ Emitterzone 935 in einer ausgewählten Fläche des Oberflächenbereichs der p⁻ Wannenzone 933 ausgebildet, und es wird eine n⁻ Verarmungszone 934 in dem Oberflächenbe­ reich der p⁻ Wannenzone 933 so ausgebildet, daß sie sich von der n⁺ Emitterzone 935 zu dem freiliegenden bzw. bis nach oben reichenden Abschnitt der n⁻ Driftschicht 923 erstreckt. Eine Gateelektrodenschicht 938 wird aus Polysilicium hergestellt und auf einem Gateoxidfilm 937 oberhalb der Oberfläche der n⁻ Verarmungszone 934 ausgebildet. Ferner wird eine Emitterelek­ trode 941 so ausgebildet, daß sie mit den Oberflächen sowohl der n⁺ Emitterzone 935 als auch der p⁻ Wannenzone 933 in Kontakt steht, und es wird eine Gateelektrode 938a so ausgebildet, daß sie sich mit der Gateelektrodenschicht 938 in Kontakt befindet. Auch wenn die Emitterelek­ trode 941 und die Gateelektrode 938a voneinander gemäß der Darstellung in Fig. 18 getrennt sind, können diese Elektroden auch gegenseitig kurzgeschlossen werden, wenn die in Fig. 17 gezeigte Schaltung in den MOS-Leistungs-IC eingebaut wird oder ist. Die p⁻ Wannenzone 933 dient zur Verringerung des Basiswiderstands und kann zur gleichen Zeit wie die p⁺ Hauptwan­ nenzonen 926 des die Ausgangsstufe bildenden MOSFETs 903 ausgebildet werden.
Wie in dem mittleren Teil in Fig. 18 gezeigt ist, sind in einem Oberflächenbereich desjenigen Teils der n⁻ Driftschicht 923, der sich zwischen dem MOSFET 908 des Verarmungstyps und dem die Ausgangsstufe bildenden MOSFET 903 befindet, eine p⁻ Isolationszone 943 und eine p⁺ Isolationswannenzone 946 ausgebildet, wobei die p⁺ Isolationswannenzone als Teil der p⁻ Isolationszone 943 ausgebildet ist und eine große Diffusionstiefe aufweist. Die p⁻ Isolationszone 943 ist mit einem dicken Feldoxidfilm 944 bedeckt, und es wird die Hauptemitterelektrode 931 mit einem Teil der Oberfläche des Feldoxidfilms 944 in Kontakt gehalten.
Eine isolierte Gateelektrodenschicht 948 ist auf einem isolierenden Gateoxidfilm 947 oberhalb derjenigen Oberfläche der n⁻ Driftschicht 923 ausgebildet, die zwischen der p⁻ Wannenzone 933 und der p⁻ Isolationszone 943 liegt. Die Hauptemitterelektrode 931 wird ebenfalls mit der isolierten Gateelektrodenschicht 948 in Kontakt gehalten.
Wenn eine Spannung zwischen die Kollektorelektrode 932 und die Emitterelektrode 941 so angelegt wird, daß sie auf der der Kollektorelektrode 932 zugesandten Seite höher ist bzw. höheres Potential besitzt, fließt Strom von der Emitterelektrode 941 durch die n⁺ Pufferschicht 922, die n⁻ Driftschicht 923, die n⁻ Verarmungszone 934 und die n⁺ Emitterzone 935. Der Serienwiderstand in dem Strompfad entspricht der Summe aus einem Widerstandswert Rj, der gleichartig ist wie derjenige eines Feldeffekttransistors des Übergangstyps (Junction-FET), der in einem zwischen den sich gegenüberliegenden p⁻ Wannenzonen 933 vorhandenen Abschnitt der n Driftschicht 923 auftritt, und dem Widerstandswert Rn der n⁻ Verarmungszone 934. Diejenige Spannung, bei der der MOSFET 908 in dem Konstantstrombereich zu arbeiten beginnt, kann durch den Serienwiderstandswert und einen zusätzlichen externen Widerstand gesteuert werden. Falls eine negative Spannung an die Gateelektrode 938a angelegt wird, wird die n⁻ Verarmungs­ zone 934, die direkt unterhalb der Gateelektrodenschicht 938 liegt, verarmt, und es kann das Fließen des Stroms beendet werden. Falls eine Spannung, die auf der der Kollektorelektrode 932 zugewandten Seite niedriger ist bzw. dort niedrigeren Potentialwert aufweist, zwischen die Emitterelektrode 941 und die Kollektorelektrode 932 angelegt wird, verbinden sich die Verar­ mungsschichten bzw. Raumladungszonen, die sich von den sich gegenüberliegenden p⁻ Wannen­ zonen 933 ausgehend ausbreiten, gegenseitig, so daß das Bauelement beträchtlich hohen Spannungen widerstehen kann.
Der MOSFET 908 des Verarmungstyps weist einen ähnlichen Aufbau wie die bei den vorstehend erläuterten Ausführungsbeispielen vorgesehenen, mit isoliertem Gate versehenen bipolaren Transistoren des Verarmungstyps auf und besitzt daher eine hohe Durchbruchsspannung. Folglich kann die Konstantstromeinrichtung, die im wesentlichen die gleiche Durchbruchsspannung wie das in der Ausgangsstufe vorhandene MOS-Halbleiterbauelement aufweist, in einfacher Weise in dem MOS-Leistungs-IC angebracht werden, so daß die in Fig. 17 gezeigte Schaltung in einem Chip eingebaut bzw. als ein Einzelchip aufgebaut ist.
Der Widerstand RCG, die Gatewiderstände RG1 und RG2 sowie der Fühlerwiderstand Rs, die in Fig. 17 gezeigt sind, können durch Schichten aus Polysilicium gebildet sein, die auf dem in Fig. 18 gezeigten Feldoxidfilm 944 aufgebracht sind. Durch diese Ausgestaltung wird das Durchschalten (Latch-Up) eines parasitären Thyristors verhindert, was andernfalls auftreten könnte, wenn diese Widerstände direkt auf dem Siliciumsubstrat ausgebildet würden. Hierdurch wird eine verbesserte Betriebszuverlässigkeit der Halbleiteranordnung bereitgestellt.
Die vorliegende Erfindung trägt daher in erheblichem Maß zur Realisierung von unterschiedlichen Typen von MOS-Leistungs-ICs bei, die eine hohe Durchbruchsspannung besitzen und bei denen ein MOSFET oder ein mit isoliertem Gate versehener bipolarer Transistor und eine Konstant­ stromeinrichtung, die jeweils eine etwa gleiche oder aneinander angepaßte Durchbruchsspannung aufweisen, jeweils gemeinsam integriert ausgebildet sind.

Claims (37)

1. MOS-Halbleiterbauelement des Verarmungstyps, mit
einer n⁻ Driftschicht (423),
einer p⁻ Wannenzone (433), die in einem Oberflächenbereich der n⁻ Driftschicht (423) ausgebildet ist,
einer n⁺ Emitterzone (425), die in einem Oberflächenbereich der p⁻ Wannenzone (433) ausgebildet ist,
einer n⁻ Verarmungszone (434), die in einem Oberflächenbereich der p⁻ Wannenzone derart ausgebildet ist, daß sie sich von der n⁺ Emitterzone (425) bis zu einem Oberflächenbereich der n⁻ Driftschicht (423) erstreckt,
einer Gateelektrodenschicht (438), die auf einem Gateisolationsfilm (439) oberhalb der n⁻ Verarmungszone (434) ausgebildet ist,
einer Emitterelektrode (441), die mit den Oberflächen sowohl der n⁺ Emitterzone (425) als auch der p⁻ Wannenzone (433) in Kontakt steht, und
einer Kollektorelektrode (432), die an einer rückseitigen Fläche der n⁻ Driftschicht (423) ausgebildet ist.
2. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine p⁺ Kollektorschicht (421) an einer rückseitigen Fläche der n⁻ Driftschicht (423) ausgebildet ist und daß die Kollektorelektrode (432) mit der p⁺ Kollektorschicht (421) in Kontakt steht.
3. MOS-Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die p⁻ Wannenzone (433) in ihrem im wesentlichen mittleren Abschnitt mit einer Öffnung versehen ist, die derart ausgebildet ist, daß sie die n⁻ Verarmungszone (434) umgibt.
4. MOS-Halbleiterbauelement des Verarmungstyps, das eine Mehrzahl von MOS-Halblei­ terbauelementen gemäß einem der Ansprüche 1 bis 3 enthält, die parallel zueinander geschaltet sind.
5. MOS-Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß die p⁻ Wannenzonen (433) der parallel zueinander geschalteten MOS-Halbleiterbauelemente jeweils miteinander verbunden sind.
6. MOS-Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß eine Mehrzahl von n⁻ Verarmungszonen (434) in der n⁻ Driftschicht (423) derart ausgebildet ist, daß sie von einer p⁻ Wannenzone (433) umgeben sind.
7. MOS-Halbleiterbauelement nach einem der Ansprüche 3 bis 6, dadurch gekennzeich­ net, daß der von der einen p⁻ Wannenzone (433) umgebene Bereich der n⁻ Driftschicht (423) eine im wesentlichen rechteckförmige Gestalt besitzt, und daß die Länge x der kürzeren Seite der rechteckförmigen Gestalt nicht größer ist als zwei Drittel der Dicke der n⁻ Driftschicht (423).
8. MOS-Halbleiterbauelement nach einem der Ansprüche 3 bis 7, dadurch gekennzeich­ net, daß der von der einen p⁻ Wannenzone (433) umgebene Abschnitt der n⁻ Driftschicht (423) eine im wesentlichen rechteckförmige Gestalt besitzt und daß die Länge x der kürzeren Seite der rechteckförmigen Gestalt nicht kleiner ist ein Sechstel der Dicke der n⁻ Driftschicht (423).
9. MOS-Halbleiterbauelement nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine p⁻ Isolationswannenzone (443), die benachbart zu der p⁻ Wannenzone (433) in dem Oberflä­ chenbereich der n⁻ Driftschicht (423) derart ausgebildet ist, daß das Potential der p⁻ Wannenzone unabhängig von demjenigen der p⁻ Isolationswannenzone ist.
10. MOS-Halbleiterbauelement nach einem der Ansprüche 1 bis 9, gekennzeichnet durch eine p⁻ Isolationswannenzone (443), die benachbart zu der p⁻ Wannenzone (433) in einem Oberflächenbereich der n⁻ Driftschicht (423) ausgebildet ist, und durch eine Isolationsgateelektro­ denschicht (448), die auf einem isolierenden Film (447) oberhalb desjenigen Oberflächenab­ schnitts der n⁻ Driftschicht (423) ausgebildet ist, der sich zwischen der p⁻ Wannenzone (443) und der p⁻ Isolationswannenzone (443) befindet.
11. MOS-Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß die Isolationsgateelektrodenschicht (448) ein Potential aufweist, das nahe bei dem Potential der Emitterelektrode (441) liegt.
12. MOS-Halbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß sich die Emitterelektrode (441) mit der Isolationsgateelektrodenschicht (448) in Kontakt befindet.
13. MOS-Halbleiterbauelement nach einem der Ansprüche 1 bis 12, dadurch gekenn­ zeichnet, daß die Emitterelektrode (441) und eine Gateelektrode (438a) miteinander verbunden sind.
14. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement (403), das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) besitzt und ein einen Steuereingangsanschluß bildendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor cm bzw. mit dem Hauptemitter em des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das mit einem Kollektorwiderstand (Rc) in Reihe geschaltet ist, wobei der das MOS-Halbleiterbauelement des Verarmungstyps und den Kollektorwiderstand (Rc) enthaltende Zweig zwischen dem ersten Ausgangsanschluß (C) und dem Steuereingangsanschluß (G) derart angeordnet ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist.
15. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) enthält, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden ist,
einem Gatewiderstand (RG2), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das zwischen dem ersten Ausgangsanschluß (C) und dem Gatewiderstand (RG2) derart angeordnet ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist.
16. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist,
einem Gatewiderstand (RG2), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, der mit einem Kollektorwiderstand (RCG) in Reihe geschaltet ist, wobei der das MOS-Halbleiterbauelement des Verarmungstyps und den Kollektorwiderstand (RCG) enthaltende Zweig zwischen dem ersten Ausgangsanschluß (C) und dem Gatewiderstand (R2G) derart angeordnet ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist.
17. MOS-Leistungs-IC nach Anspruch 16, dadurch gekennzeichnet, daß der Kollektor­ widerstand (RCG) eine Polysiliciumschicht umfaßt, die gegenüber einem Halbleitersubstrat isoliert ist.
18. MOS-Leistungs-IC nach einem der Ansprüche 15 bis 17, das weiterhin ein als Füh­ lerelement dienendes MOS-Halbleiterbauelement und einen hiermit in Reihe geschalteten Widerstand (Rs) umfaßt, wobei der das als Fühlerelement dienende MOS-Halbleiterbauelement und den Widerstand (Rs) enthaltende Zweig zwischen dem ersten und dem zweiten Ausgangsan­ schluß (C, E) derart angeordnet ist, daß ein Kollektor (c2) des als Fühlerelement dienenden MOS-Halbleiterbauelements mit dem ersten Ausgangsanschluß (C) verbunden ist und ein Gate (gs) des als Fühlerelement dienenden MOS-Halbleiterbauelements an den Steuereingangsanschluß (G) angeschlossen ist.
19. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist,
einer internen Steuerschaltung (615), die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist,
einer Abschaltschaltung (616), die zwischen den Ausgangsanschluß (E) und das Haupt­ gate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), das zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements derart angeordnet ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist und ein Gate (gd) des MOS-Halbleiterbauelements des Verarmungstyps an den Steuereingangsanschluß angeschlossen ist.
20. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement (603), das einen Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein als Steuereingangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm), bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist,
einer internen Steuerschaltung (615), die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist,
einer Abschaltschaltung (616), die zwischen den Ausgangsanschluß (E) und das Haupt­ gate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das mit einer Zenerdiode (ZD2) in Reihe geschaltet ist, wobei der das MOS-Halbleiterbau­ element des Verarmungstyps und die Zenerdiode (ZD2) enthaltende Zweig zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiter­ bauelements derart angeordnet ist, daß ein Kollektor (cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist, daß ein Emitter (ed) des MOS-Halbleiterbauelements des Verarmungstyps mit einer Anode der Zenerdiode (ZD2) verbunden ist, und daß das Gate (gd) des MOS-Halbleiterbauelements des Verarmungstyps an den Steuer­ eingangsanschluß (G) angeschlossen ist.
21. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement (603) mit einem Steuerabschnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau), der ein einen Steuerein­ gangsanschluß bildendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) bildet,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden ist,
einer internen Steuerschaltung (615), die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist,
einer Abschaltschaltung (616), die zwischen den Ausgangsanschluß (E) und das Haupt­ gate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das mit einer Zenerdiode (ZD2) und einem Widerstand (RCG) in Reihe geschaltet ist, wobei der das MOS-Halbleiterbauelement des Verarmungstyps, die Zenerdiode (ZD2) und den Wider­ stand (RCG) enthaltende Widerstand zwischen dem ersten Ausgangsanschluß (C) und dem Hauptgate (Gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements derart angeordnet ist, daß ein Kollektor (Cd) des MOS-Halbleiterbauelements des Verarmungstyps mit dem ersten Ausgangsanschluß (C) verbunden ist, daß eine Anode der Zenerdiode (ZD2) mit einem Emitter (ed) des MOS-Halbleiterbauelements des Verarmungstyps verbunden ist, und daß ein Gate (gd) des MOS-Halbleiterbauelements des Verarmungstyps an den Steuereingangsanschluß (G) angeschlos­ sen ist.
22. MOS-Leistungs-IC nach Anspruch 21, dadurch gekennzeichnet, daß der Widerstand (RCG) eine Polysiliciumschicht umfaßt, die gegenüber einem Halbleitersubstrat isoliert ist.
23. MOS-Leistungs-IC nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, daß die Zenerdiode (ZD2) eine Polysiliciumschicht aufweist, die gegenüber einem Halbleitersub­ strat isoliert ist.
24. MOS-Leistungs-IC nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß der Gatewiderstand (RG) eine Polysiliciumschicht aufweist, die gegenüber einem Halbleiter­ substrat isoliert ist.
25. MOS-Leistungs-IC nach einem der Ansprüche 19 bis 24, gekennzeichnet durch eine Zenerdiode (ZD1), die parallel zu dem Gatewiderstand (RG) angeordnet ist und eine Kathodenelek­ trode, die mit dem Steuereingangsanschluß (G) verbunden ist, sowie eine Anodenelektrode umfaßt, die an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist.
26. MOS-Leistungs-IC nach einem der Ansprüche 19 bis 24, gekennzeichnet durch eine Zenerdiode (ZD1) und einen Widerstand (Rz), die miteinander in Reihe geschaltet sind, wobei der die Zenerdiode (ZD1) und den Widerstand (Rz) enthaltende Zweig parallel zu dem Gatewiderstand (RG) angeordnet ist, und wobei eine Anodenelektrode der Zenerdiode (ZD1) mit dem Steuerein­ gangsanschluß (G) verbunden ist und eine Kathodenelektrode an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist.
27. MOS-Leistungs-IC nach Anspruch 26, dadurch gekennzeichnet, daß der Widerstand (Rz) eine Polysiliciumschicht enthält, die gegenüber einem Halbleitersubstrat isoliert ist.
28. MOS-Leistungs-IC nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, daß die Zenerdiode (ZD1) eine Polysiliciumschicht umfaßt, die gegenüber einem Halbleitersubstrat isoliert ist.
29. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein einen Steuerein­ gangsanschluß bildendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) aufweist,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist,
einer Abschaltschaltung, die zwischen den Ausgangsanschluß (E) und das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das einen Kollektor (cd), der mit dem ersten Ausgangsanschluß (C) verbunden ist, und
einen Emitter (Ed) umfaßt, der an einen Schaltungsspannungsversorgungsanschluß (VDD) einer internen Steuerschaltung angeschlossen ist.
30. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) enthält,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der an das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements angeschlossen ist,
einer Abschaltschaltung, die zwischen den Ausgangsanschluß (E) und das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist,
einem MOS-Halbleiterbauelement des Verarmungstyps, das einen mit dem ersten Aus­ gangsanschluß (C) verbundenen Kollektor (cd) umfaßt, und
einer Zenerdiode (ZD3), die eine an einen Emitter (ed) des MOS-Halbleiterbauelements des Verarmungstyps angeschlossene Kathodenelektrode und eine Anodenelektrode umfaßt, die an einen Schaltungsspannungsversorgungsanschluß (VDD) einer internen Steuerschaltung angeschlossen ist, wobei das MOS-Halbleiterbauelement des Verarmungstyps durch ein MOS-Halbleiter­ bauelement gemäß einem der Ansprüche 1 bis 13 gebildet ist.
31. MOS-Leistungs-IC nach Anspruch 30, dadurch gekennzeichnet, daß die Zenerdiode (ZD3) eine Polysiliciumschicht umfaßt, die gegenüber einem Halbleitersubstrat isoliert ist.
32. MOS-Leistungs-IC nach einem der Ansprüche 29 bis 31, gekennzeichnet durch eine Zenerdiode (ZD4), die eine mit dem Steuereingangsanschluß (G) verbundene Kathodenelektrode und eine an den Schaltungsspannungsversorgungsanschluß (VDD) der internen Steuerschaltung angeschlossene Anodenelektrode umfaßt.
33. MOS-Leistungs-IC nach Anspruch 32, dadurch gekennzeichnet, daß die Zenerdiode (ZD4) eine Polysiliciumschicht enthält, die gegenüber dem Halbleitersubstrat isoliert ist.
34. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) enthält, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen einen Ausgangsanschluß bildenden Kollektor (cm) und einen Hauptemitter (em) umfaßt,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden ist,
einer internen Steuerschaltung (815), die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist und die einen Spannungsvergleichsanschluß (Vk) umfaßt,
einer Abschaltschaltung (816), die zwischen den zweiten Ausgangsanschluß (E) und das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist, und
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das einen mit dem ersten Ausgangsanschluß (C) verbundenen Kollektor (cd) und einen Emitter (Ed) umfaßt, der an den Spannungsvergleichsanschluß (Vk) der internen Steuerschaltung angeschlossen ist.
35. MOS-Leistungs-IC mit
einem eine Ausgangsstufe bildenden MOS-Halbleiterbauelement, das einen Steuerab­ schnitt mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) umfaßt, der ein als Steuerein­ gangsanschluß dienendes Hauptgate (gm), einen als Ausgangsanschluß dienenden Kollektor (cm) und einen Hauptemitter (em) umfaßt,
einem ersten und einem zweiten Ausgangsanschluß (C, E), die mit dem Kollektor (cm) bzw. mit dem Hauptemitter (em) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden sind,
einem Steuereingangsanschluß (G), der mit dem Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements verbunden ist,
einer internen Steuerschaltung (815), die zwischen den zweiten Ausgangsanschluß (E) und den Steuereingangsanschluß (G) geschaltet ist und einen Spannungsvergleichsanschluß (Vk) enthält,
einer Abschaltschaltung (816), die zwischen den zweiten Ausgangsanschluß (E) und das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements geschaltet ist,
einem Gatewiderstand (RG), der zwischen das Hauptgate (gm) des die Ausgangsstufe bildenden MOS-Halbleiterbauelements und den Steuereingangsanschluß (G) geschaltet ist,
einem MOS-Halbleiterbauelement des Verarmungstyps gemäß einem der Ansprüche 1 bis 13, das einen mit dem ersten Ausgangsanschluß (C) verbundenen Kollektor (cd) umfaßt, und
einer Zenerdiode (ZD5), die eine mit einem Emitter (Ed) des MOS-Halbleiterbauelements des Verarmungstyps verbundene Kathodenelektrode und eine an den Spannungsvergleichsan­ schluß (Vk) der internen Steuerschaltung (815) angeschlossene Anodenelektrode umfaßt.
36. MOS-Leistungs-IC nach Anspruch 35, dadurch gekennzeichnet, daß die Zenerdiode (ZD5) eine Polysiliciumschicht enthält, die gegenüber einem Halbleitersubstrat isoliert ist.
37. MOS-Leistungs-IC nach einem der Ansprüche 14 bis 36, dadurch gekennzeichnet, daß die n⁻ Verarmungszone des MOS-Halbleiterbauelements des Verarmungstyps, die in einem von der p⁻ Wannenzone umgebenen Abschnitt der n⁻ Driftschicht ausgebildet ist, eine Strom­ dichte aufweist, die eine Stromdichte des die Ausgangsstufe bildenden MOS-Halbleiterbauele­ ments nicht übersteigt.
DE19914697.7A 1998-04-03 1999-03-31 Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC Expired - Fee Related DE19914697B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10091297A JP2982785B2 (ja) 1998-04-03 1998-04-03 デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ
JP91297/98 1998-04-03

Publications (2)

Publication Number Publication Date
DE19914697A1 true DE19914697A1 (de) 1999-10-14
DE19914697B4 DE19914697B4 (de) 2014-12-04

Family

ID=14022548

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914697.7A Expired - Fee Related DE19914697B4 (de) 1998-04-03 1999-03-31 Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC

Country Status (3)

Country Link
US (2) US6268628B1 (de)
JP (1) JP2982785B2 (de)
DE (1) DE19914697B4 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044240A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Ag Bipolartransistor mit isolierter gateelektrode
JP2001274402A (ja) * 2000-03-24 2001-10-05 Toshiba Corp パワー半導体装置
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP4088063B2 (ja) * 2001-11-14 2008-05-21 株式会社東芝 パワーｍｏｓｆｅｔ装置
KR100553682B1 (ko) * 2003-03-07 2006-02-24 삼성전자주식회사 게이트 전극을 갖는 반도체 소자 및 그 형성방법
EP1469523B1 (de) * 2003-04-18 2008-12-24 STMicroelectronics S.r.l. Elektronisches Bauteil mit Übergang und mit dem Bauteil integriertes Leistungs-Bauelement
US7202133B2 (en) 2004-01-21 2007-04-10 Chartered Semiconductor Manufacturing, Ltd. Structure and method to form source and drain regions over doped depletion regions
JP4449772B2 (ja) * 2004-04-09 2010-04-14 株式会社デンソー パワー半導体スイッチング素子及びそれを用いた半導体パワーモジュール
DE102004061908B4 (de) * 2004-12-22 2009-07-30 Siemens Ag Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
US20060197153A1 (en) * 2005-02-23 2006-09-07 Chih-Feng Huang Vertical transistor with field region structure
US7659577B2 (en) * 2005-07-01 2010-02-09 International Rectifier Corporation Power semiconductor device with current sense capability
JP2008235856A (ja) * 2007-02-22 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置
JP5272472B2 (ja) * 2008-03-28 2013-08-28 サンケン電気株式会社 半導体装置
JP5181834B2 (ja) 2008-05-26 2013-04-10 富士電機株式会社 半導体集積回路装置
EP2394298B1 (de) * 2009-02-06 2013-04-03 Nxp B.V. Integrierter schaltkreis (ic) und verfahren zur herstellung eines ic
CN101957201B (zh) * 2009-07-13 2012-10-03 上海丽恒光微电子科技有限公司 电容型mems陀螺仪及其制造方法
CN102005473B (zh) * 2009-08-28 2012-10-17 比亚迪股份有限公司 具有改进终端的igbt
JP2011066139A (ja) * 2009-09-16 2011-03-31 Sanken Electric Co Ltd 複合半導体装置
JP5776372B2 (ja) * 2011-06-28 2015-09-09 株式会社デンソー 内燃機関用点火制御装置
WO2015037095A1 (ja) * 2013-09-11 2015-03-19 富士電機株式会社 半導体装置
JP5700145B2 (ja) * 2014-02-07 2015-04-15 富士電機株式会社 絶縁ゲート型デバイスの駆動回路
JP6805496B2 (ja) 2016-01-15 2020-12-23 富士電機株式会社 半導体装置
JP6507112B2 (ja) 2016-03-16 2019-04-24 株式会社東芝 半導体装置
CN107256865B (zh) * 2017-06-27 2020-06-19 苏州美天网络科技有限公司 低损耗半导体功率器件
CN108417571B (zh) * 2018-05-18 2024-08-13 北京时代华诺科技有限公司 一种mos控制晶闸管芯片
US11923832B1 (en) * 2022-09-19 2024-03-05 Infineon Technologies Austria Ag Gate driver circuit with a limiting function to maintain control voltage under a rated limit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192767A (ja) * 1989-01-21 1990-07-30 Matsushita Electric Works Ltd 電界効果半導体装置
JP3132587B2 (ja) 1990-11-26 2001-02-05 富士電機株式会社 パワーデバイスの過熱検出回路
JPH07146722A (ja) * 1993-10-01 1995-06-06 Fuji Electric Co Ltd トランジスタ用過電流保護装置
JPH06232410A (ja) 1993-02-05 1994-08-19 Fuji Electric Co Ltd Ｍｏｓ型半導体素子
US5883402A (en) * 1995-11-06 1999-03-16 Kabushiki Kaisha Toshiba Semiconductor device and protection method
JP3240896B2 (ja) * 1995-11-21 2001-12-25 富士電機株式会社 Ｍｏｓ型半導体素子
US5970964A (en) * 1995-12-18 1999-10-26 Fuji Electric Co., Ltd. Circuit device for igniting internal combustion engine and semiconductor device for igniting internal combustion engine
JP3186619B2 (ja) 1995-12-18 2001-07-11 富士電機株式会社 内燃機関点火用回路装置および内燃機関点火用半導体装置

Also Published As

Publication number Publication date
JPH11289084A (ja) 1999-10-19
US6268628B1 (en) 2001-07-31
US6528826B2 (en) 2003-03-04
DE19914697B4 (de) 2014-12-04
US20010042886A1 (en) 2001-11-22
JP2982785B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE3821065C2 (de)
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE69025990T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE19900313B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102008063208A1 (de) Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE19908477B4 (de) Halbleitervorrichtung
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE102012111910A1 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE3806164A1 (de) Halbleiterbauelement mit hoher durchbruchspannung
DE102007055290B4 (de) Halbleitervorrichtung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE19521751A1 (de) MOS-gesteuerter Thyristor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee