DE19848300A1 - Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission units - Google Patents
Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission unitsInfo
- Publication number
- DE19848300A1 DE19848300A1 DE1998148300 DE19848300A DE19848300A1 DE 19848300 A1 DE19848300 A1 DE 19848300A1 DE 1998148300 DE1998148300 DE 1998148300 DE 19848300 A DE19848300 A DE 19848300A DE 19848300 A1 DE19848300 A1 DE 19848300A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- signal
- transmission
- ring
- transmission unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims description 53
- 230000008054 signal transmission Effects 0.000 claims abstract description 7
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
Landscapes
- Electronic Switches (AREA)
Abstract
Description
Die Erfindung bezieht sich auf einen Frequenzteiler, der ein Ausgangssignal erzeugt, dessen Frequenz ein exakter Bruchteil der Frequenz eines Eingangs-Signals (Eingangstakt) ist.The invention relates to a frequency divider, the one Output signal generated whose frequency is an exact fraction is the frequency of an input signal (input clock).
Die Erfindung soll vorzugsweise als Frequenzteiler für sehr hohe Frequenzen in Integrierten Schaltkreisen dienen.The invention is preferably intended as a frequency divider for very serve high frequencies in integrated circuits.
Ein bekanntes Prinzip für einen Frequenzteiler ist ein Ring zähler, bei dem ein Signal in zu einem Ring verbundenen ein zelnen Baugruppen (hier als Übertragungseinheiten bezeichnet) von Einheit zu Einheit übertragen wird. Fig. 1 zeigt ein Beispiel mit fünf Übertragungseinheiten 11 bis 15, in diesem Beispiel steuert der Eingangstakt jede der Übertragungsein heiten. Diese können, müssen aber nicht aus identischen Schaltungen bestehen.A known principle for a frequency divider is a ring counter, in which a signal in a ring connected individual modules (here referred to as transmission units) is transmitted from unit to unit. Fig. 1 shows an example with five transmission units 11 to 15 , in this example the input clock controls each of the transmission units. These can, but need not, consist of identical circuits.
Bis zur Weitergabe an die nächste Übertragungseinheit wird das Signal gespeichert. Dies kann statisch (z. B. durch Flip- Flops) oder dynamisch (z. B. durch Auf- bzw. Entladen einer elektrischen Kapazität) geschehen. Bei dynamischer Speiche rung kann die Eingangskapazität der folgenden Übertragungs einheit die speichernde Kapazität bilden, so daß letztere nicht explizit im Schaltbild erscheint.Until it is passed on to the next transmission unit the signal is saved. This can be done statically (e.g. by flip Flops) or dynamic (e.g. by loading or unloading one electrical capacity) happen. With dynamic spoke the input capacity of the following transmission unit form the storage capacity, so that the latter does not appear explicitly in the circuit diagram.
Damit das im Ring getaktet kreisende Signal nicht permanent denselben Wert hat, so daß keine Ausgangsfrequenz bestimmbar wäre, muß dieser Wert in mindestens einer Übertragungseinheit verändert werden, beispielsweise durch eine invertierende Logikschaltung. Da das im Ring kreisende Signal bei jeder Periode des Eingangstaktes, durch die Übertragungseinheiten gesteuert, nur einen Bruchteil der Strecke des gesamten Ringes weitergeleitet wird, beträgt die Umlauffrequenz für einen ganzen Zyklus auch nur einen (konstanten) Bruchteil der Frequenz des Eingangstaktes. So that the circulating signal clocked in the ring is not permanent has the same value, so that no output frequency can be determined this value must be in at least one transmission unit can be changed, for example by an inverting Logic circuit. Because the signal circling in the ring at everyone Period of the input clock, by the transmission units controlled, only a fraction of the distance of the whole Ringes is forwarded, the circulation frequency for an entire cycle even a (constant) fraction of the Frequency of the input clock.
Für die maximal verarbeitbare Eingangstaktfrequenz ist eine möglichst geringe Signalverzögerungszeit jeder einzelnen Übertragungseinheit maßgeblich. Dynamisch speichernde Über tragungseinheiten haben meist weniger Transistoren im Signal pfad als statische, oft können damit kürzere Signalverzöge rungszeiten erreicht werden.For the maximum processable input clock frequency is one the shortest possible signal delay time for each individual Transfer unit decisive. Dynamically storing over Support units usually have fewer transistors in the signal path as a static, often shorter signal delays times can be achieved.
Für solche dynamisch speichernde Ringzähler sind zur Steue rung mit dem Eingangstakt Serien-Analogschalter üblich (Transmissionsgatter), die in Reihe zum Signalpfad angeordnet sind. Fig. 2 zeigt eine einzelne solche Übertragungseinheit nach bekanntem Prinzip, die als invertierende Logikschaltung einen Inverter 21 enthält, dem ein Transmissionsgatter 22 nachgeschaltet ist. Generell basiert die bisher übliche Takt steuerung bei solchen dynamisch speichernden Ringzählern auf einer getakteten Unterbrechung des Strompfades (z. B. des Signalweges oder des Laststromkreises). Dadurch wird das Signal verzögert, und seine Laufzeit erhöht sich im Vergleich zur minimal möglichen Laufzeit, die ohne Unterbrechung mög lich wäre.For such dynamically storing ring counters, standard analog switches (transmission gates) are arranged for control with the input clock, which are arranged in series with the signal path. Fig. 2 shows a single such transmission unit according to the known principle, which contains an inverter 21 as an inverting logic circuit, which is followed by a transmission gate 22 . In general, the previously common clock control in such dynamically storing ring counters is based on a clocked interruption of the current path (e.g. the signal path or the load circuit). This delays the signal and increases its runtime compared to the minimum possible runtime that would be possible without interruption.
Um die Signallaufzeit in den zum Ring zusammengeschalteten Übertragungseinheiten gegenüber bisher üblichen Frequenztei lern wesentlich zu verkürzen, wird erfindungsgemäß auf die z. B. bei dynamisch speichernden Ringzählern übliche durch den Eingangstakt gesteuerte Unterbrechung verzichtet. Statt des sen geschieht, wie in Fig. 3 als Beispiel gezeigt, die Be einflussung des Signaldurchlaufs mittels einer parallel zum Ausgang (A) einer das Signal übertragenden Ausgangsstufe (31) geschalteten zusätzlichen Steuerungseinheit (32), deren Aus gangsstrom (i2) sich mit dem Eingangstakt (CLK) verändert. Dadurch wird dem Ausgangsstrom (i1) der Ausgangsstufe (31) der Übertragungseinheit ein weiterer Strom (i2) aufgeprägt, der das Auf- oder Entladen der am Ausgang (A) wirksamen Kapa zitäten beeinflußt.In order to significantly shorten the signal transit time in the interconnected transmission units compared to previous frequency learners, the invention is based on the z. B. in the case of dynamically storing ring counters, the usual interruption controlled by the input clock is dispensed with. Instead of sen, as shown in FIG. 3 as an example, the signal flow is influenced by means of an additional control unit ( 32 ) connected in parallel to the output (A) of an output stage ( 31 ) transmitting the signal, the output current (i2) of which coincides with the input clock (CLK) changed. As a result, a further current (i2) is impressed on the output current (i1) of the output stage ( 31 ) of the transmission unit, which influences the charging or discharging of the capacities effective at the output (A).
Darüber hinaus kann die Übertragungseinheit noch weitere Schaltungseinheiten enthalten, beispielsweise eine der Aus gangsstufe (31) vorgeschaltete Stufe (30). In addition, the transmission unit can contain further circuit units, for example a stage ( 30 ) upstream of the output stage ( 31 ).
Fig. 6 zeigt schematisch ein Beispiel für das Zeitverhalten der Ausgangsspannung (Spannungsachse: V, Zeitachse: t) einer solchen Übertragungseinheit. Fig. 6 shows schematically an example of the timing of the output voltage (voltage axis: V, time axis: t) of such a transfer unit.
Hier sei zur Erläuterung vereinfachend angenommen, daß bei der Aufladung zur positiven Betriebsspannung hin der Aus gangsstrom i1 der Ausgangsstufe der Übertragungseinheit sowie der Ausgangsstrom i2 der Steuerungseinheit jeweils konstant sind (i1 = I1, i2 = I2), solange die Ausgangsspannung nicht völ lig den Wert der positiven Betriebsspannung erreicht hat. Wenn dieser Zustand erreicht ist, seien die Ausgangsströme jeweils Null (i1 = 0, i2 = 0).For the sake of clarification, let us assume that at the charge to the positive operating voltage towards the off output current i1 of the output stage of the transmission unit and the output current i2 of the control unit is constant in each case are (i1 = I1, i2 = I2) as long as the output voltage is not high lig has reached the value of the positive operating voltage. When this condition is reached, let the output currents be each zero (i1 = 0, i2 = 0).
Umgekehrt gelte für die Um- bzw. Entladung zur negativen Be triebsspannung dasselbe mit negativem Vorzeichen (i1 = -I1, i2 = -I2). Auch, wenn dieser Zustand erreicht ist, seien die Ausgangsströme jeweils wieder Null (i1 = 0, i2 = 0). Außerdem sei hier I1 größer als I2, zum Beispiel das Doppelte (I1 = 2.I2).Conversely, the reloading or unloading applies to the negative loading drive voltage the same with a negative sign (i1 = -I1, i2 = -I2). Even if this state is reached, they are Output currents again zero (i1 = 0, i2 = 0). Moreover here I1 is greater than I2, for example double (I1 = 2.I2).
Der Fall, daß die Ausgangsstufe der Übertragungseinheit zeit lich vor der Steuerungseinheit beginnt umzuschalten, ist in Fig. 6 dargestellt. Hier seien zunächst beide Stromquellen auf Entladung geschaltet. Es fließt zunächst kein Strom, da die Ausgangsspannung bereits den Wert der negativen Betriebs spannung erreicht hat.The case in which the output stage of the transmission unit starts switching before the control unit is shown in FIG. 6. Here, both current sources are initially switched to discharge. No current initially flows because the output voltage has already reached the value of the negative operating voltage.
Der Zeitpunkt t1 markiert in Fig. 6 den Zeitpunkt, an dem die Ausgangsstufe der Übertragungseinheit umschaltet, so daß deren Ausgangsstrom nun i1 = I1 beträgt. Damit verschiebt sich die Ausgangsspannung ein wenig vom Nullpunkt, so daß nun so fort auch von i2 ein Strom beigetragen wird. Zunächst ist aber die Steuerungseinheit noch auf Entladung geschaltet, so daß ihr Strom negativ gerichtet ist (i2 = I2). Der resultie rende Ausgangsstrom ist die Summe aus beiden Strömen; wegen der entgegengesetzten Richtung also die Differenz der Beträge (i1+i2 = I1-I2). Die Ausgangsspannung wächst daher jetzt nur langsam: im Vergleich zu einem Umschalten nur mittels des Stromes I1 der Ausgangsstufe der Übertragungseinheit beträgt ihr Anstieg nur den Bruchteil (I1-I2)/I1 vom ursprünglichen Anstieg. Im Rechenbeispiel (I1 = 2.I2) wäre dieser Bruch teil 50%. The time t1 in FIG. 6 marks the time at which the output stage of the transmission unit switches over, so that its output current is now i1 = I1. This shifts the output voltage a little from the zero point, so that a current is now also contributed by i2. First, however, the control unit is still switched to discharge, so that its current is directed negatively (i2 = I2). The resulting output current is the sum of both currents; because of the opposite direction, the difference in the amounts (i1 + i2 = I1-I2). The output voltage therefore only grows slowly: in comparison to switching only by means of the current I1 of the output stage of the transmission unit, its increase is only a fraction (I1-I2) / I1 of the original increase. In the calculation example (I1 = 2.I2) this fraction would be 50%.
Der Zeitpunkt t2 markiert in Fig. 6 den Zeitpunkt, an dem die Steuerungseinheit umschaltet, so daß deren Ausgangsstrom nun i2 = I2 beträgt. Der nun resultierende Ausgangsstrom ist wieder die Summe aus beiden Strömen; wegen der gleichen Rich tung also die Summe der Beträge (i1+i2 = I1+I2). Die Aus gangsspannung wächst daher jetzt wesentlich schneller: im Vergleich zu einem Umschalten nur mittels des Stromes I1 der Ausgangsstufe der Übertragungseinheit beträgt ihr Anstieg nun den Faktor (I1+I2)/I1 vom ursprünglichen Anstieg.The time t2 in FIG. 6 marks the time at which the control unit switches over, so that its output current is now i2 = I2. The resulting output current is again the sum of the two currents; because of the same direction, the sum of the amounts (i1 + i2 = I1 + I2). The output voltage is now growing much faster: compared to switching only by means of the current I1 of the output stage of the transmission unit, its increase is now the factor (I1 + I2) / I1 from the original increase.
Zum Zeitpunkt t3 ist die positive Betriebsspannung erreicht, und beide Ströme werden zu Null.The positive operating voltage is reached at time t3, and both currents become zero.
Im Rechenbeispiel (I1 = 2.I2) wäre dieser Faktor 150%.In the calculation example (I1 = 2.I2) this factor would be 150%.
Die beiden Stromquellen wirken also im Fall der Koinzidenz wesentlich stärker als im Fall des nicht gleichzeitigen Wir kens (und zwar um den Faktor (I1+I2)/(I1-I2); im Rechenbei spiel beträgt dieser Faktor 3).The two power sources are therefore effective in the case of coincidence much stronger than in the case of the non-simultaneous we kens (namely by the factor (I1 + I2) / (I1-I2); in the calculation this factor is 3).
Auf diese Weise wird der Zeitverlauf des Aufladens der Aus gangskapazität wesentlich vom Taktsignal mitbestimmt.In this way, the time course of charging the off gear capacity significantly determined by the clock signal.
Bei geeigneter Dimensionierung der Stromquellen zueinander können die Zeitpunkte der Übertragung des Signals zur näch sten Einheit für die vom Eingangstakt gesteuerten Übertra gungseinheiten in weiten Grenzen vom Eingangstakt bestimmt werden, und damit die Frequenz des im Ring umlaufenden Signals.With suitable dimensioning of the power sources to each other the times of transmission of the signal to the next Most unit for the transmissions controlled by the input clock units determined by the input clock within wide limits and thus the frequency of the orbiting in the ring Signal.
Es sind nicht nur Verzögerungen des Signals gegenüber der vom Eingangstakt unbeeinflußten Eigenfrequenz möglich (wenn die sich summierenden Ströme entgegengesetzte Richtung haben), sondern auch Beschleunigungen (bei gleicher Richtung der Ströme). Die maximal zu verarbeitende Eingangstaktfrequenz wird somit durch zwei Ursachen gesteigert: zum einen be schleunigt der Wegfall einer Unterbrechung (durch Transmissi onsgatter o. ä.) die Laufzeit wesentlich, zum anderen kann durch die Addition der Teilströme im Koinzidenzfall sogar noch eine weitere Beschleunigung über die Eigenfrequenz der ungetakteten Schaltung hinaus erfolgen. Dadurch können erfin dungsgemäß aufgebaute Frequenzteiler wesentlich höhere Ein gangstaktfrequenzen verarbeiten als bisher übliche Frequenz teiler. It is not just signal delays from that of the Input clock unaffected natural frequency possible (if the accumulating currents have opposite directions), but also accelerations (with the same direction of the Currents). The maximum input clock frequency to be processed is thus increased by two causes: first, be the absence of an interruption accelerates (through transmissi onsgatter or similar) the runtime significantly, on the other hand by adding the partial flows in the case of coincidence yet another acceleration over the natural frequency of the unclocked circuit. This allows inventions Frequency dividers constructed in accordance with the invention are significantly higher Process cycle clock frequencies than previously customary frequency divider.
Der bisher besprochene Fall mit konstanten Stromwerten ist nicht Bedingung für die Funktionstüchtigkeit des erfindungs gemäßen Frequenzteilers, sondern ist eine Vereinfachung für die anschauliche Darstellung.The case discussed so far with constant current values is not a condition for the functionality of the invention appropriate frequency divider, but is a simplification for the descriptive representation.
Real verhält sich zum einen der Ausgangsstrom der Ausgangs stufe der Übertragungseinheit meist nicht nur nicht konstant, sondern in Abhängigkeit von Eingangsgröße und Zeit nichtli near. Zum anderen können auch die getakteten Stromquellen in den Steuerungseinheiten nichtlineares Verhalten aufweisen. Wesentlich für die Eignung einer Schaltung als Steuerungsein heit ist u. a., daß ihr Ausgangsstrom hinreichend schnell mit dem Eingangstakt verändert werden kann.On the one hand, the output current of the output behaves in real terms level of the transmission unit usually not only not constant, but not depending on the input variable and time near. On the other hand, the clocked current sources can also be in the control units exhibit non-linear behavior. Essential for the suitability of a circuit as a controller is u. a. that their output current with sufficiently quickly the input clock can be changed.
Nach Anspruch 2 können die getakteten Stromquellen in diesen Steuerungseinheiten aus im Gegentakt arbeitenden Transistoren gebildet werden. In diesem Fall wird eine bekannte Verstär kerschaltung, die häufig als Spannungsverstärker genutzt wird, als eine mit hoher Frequenz steuerbare Stromquelle eingesetzt.According to claim 2, the clocked current sources in this Control units made of push-pull transistors be formed. In this case, a known amplifier circuit, often used as a voltage amplifier is used as a high frequency controllable power source used.
Für den Fall, daß ein Gegentaktverstärker hierfür nicht ein gesetzt werden kann, z. B. weil keine komplementären Tran sistoren Verfügung stehen, können nach Anspruch 3 die getak teten Stromquellen in den Steuerungseinheiten auch einen Ein taktverstärker enthalten. Eine geeignet dimensionierte Induk tivität im bzw. am Lastkreis kann ggf. den Effekt eines ge genphasig gesteuerten komplementären Transistors bei hohen Frequenzen für den erfindungsgemäßen Zweck als steuerbare Stromquelle funktionell ersetzen.In the event that a push-pull amplifier is not used for this can be set, e.g. B. because no complementary oil sistors are available, can getak according to claim 3 Did current sources in the control units also turn on clock amplifier included. A suitably dimensioned induc Activity in or on the load circuit can possibly have the effect of a ge complementary transistor controlled in phase at high Frequencies for the purpose according to the invention as controllable Functionally replace power source.
Wenn die getakteten Stromquellen nur in einem bestimmten Fre quenzbereich arbeiten müssen, kann mit der Induktivität gemäß Anspruch 4 vorteilhaft ein Schwingkreis erzeugt werden, in den sowohl zusätzliche elektrische Kapazitäten als auch die jeweiligen vorhandenen parasitären Kapazitäten einbezogen werden können. If the clocked power sources only in a certain Fre frequency range can work with the inductance according to Claim 4 advantageously generated a resonant circuit in the both additional electrical capacities and the respective existing parasitic capacities are included can be.
Oft werden Frequenzteiler als Vorteiler eingesetzt, um aus einem Eingangstakt eine niedrigere Frequenz abzuleiten, die mit konventioneller Schaltungstechnik weiter verarbeitet wird. Dabei besteht häufig der Bedarf nach einem kurzzeitig umschaltbaren Teilerverhältnis des Vorteilers.Frequency dividers are often used as prescaler to get out derive a lower frequency from an input clock, the further processed with conventional circuit technology becomes. Often there is a need for a short time switchable divider ratio of the prescaler.
Ein solcher umschaltbarer Vorteiler kann gemäß Anspruch 5 aus dem Frequenzteiler nach Anspruch 1 entwickelt werden, indem zwei verschieden lange Ketten von Übertragungseinheiten zu sammengeschaltet werden, so daß zwei Ringe entstehen (a und b), die (siehe Fig. 4) teilweise identische Übertragungsein heiten (41, 42) und teilweise verschiedene Übertragungseinhei ten (Ring a: 43a; Ring b: 43b, 44b, 45b, 46b, 47b) nutzen. Wenn jeweils einer der verschiedenen Pfade durch die Ringe für die Signalübertragung deaktiviert wird, wirkt nur noch der andere Pfad für den Umlauf des Signals im wirksamen Ring, so daß die Teilung der Frequenz durch jeweils eine andere Anzahl von Übertragungseinheiten geschieht.Such a switchable prescaler can be developed according to claim 5 from the frequency divider according to claim 1 by connecting two chains of transmission units of different lengths so that two rings are formed (a and b) which (see Fig. 4) are partially identical units ( 41 , 42 ) and partly different transmission units (ring a: 43 a; ring b: 43 b, 44 b, 45 b, 46 b, 47 b). If one of the different paths is deactivated by the rings for signal transmission, only the other path acts for the circulation of the signal in the active ring, so that the frequency is divided by a different number of transmission units.
Gemäß Anspruch 5 geschieht diese Deaktivierung nicht durch Unterbrechung des Signalpfades, sondern durch Abschwächen der wirksamen Verstärkung des einen Pfades gegenüber dem anderen. Hierzu kann z. B. abwechselnd in dem jeweils nicht gewünschten Pfad in jeweils einer Übertragungseinheit die Verstärkung schaltbar verringert werden.According to claim 5, this deactivation does not occur Interruption of the signal path, but by weakening the effective reinforcement of one path over the other. For this, e.g. B. alternately in the respectively not desired Path in each transmission unit the gain switchable be reduced.
Ein Beispiel einer anderen Variante ist in Fig. 4 darge stellt: hier wird nur einer Signalpfade der konkurrierenden Ringe, nämlich Ring b, schaltbar durch Verringerung der Ver stärkung einer Übertragungseinheit (47b) abgeschwächt.An example of another variant is shown in Fig. 4 Darge: here is only one signal path of the competing rings, namely ring b, switchable attenuated by reducing the gain of a transmission unit ( 47 b).
Die wirksame Verstärkung dieses Signalpfades (Ring b) sei so gewählt, daß im Falle der Abschwächung dieses Ringes b die Verstärkung im anderen Ring (Ring a) groß genug ist, daß die ser Ring a zum für die Signalübertragung wesentlich wirksamen Signalpfad wird. Andererseits sei die wirksame Verstärkung des Signalpfades durch Ring b so gewählt, daß im Falle der Nicht-Abschwächung dieses Ringes b die Verstärkung im anderen Ring (Ring a) klein genug ist, daß der Ring b zum für die Signalübertragung wesentlich wirksamen Signalpfad wird. The effective amplification of this signal path (ring b) is so chosen that in the event of weakening this ring b the Reinforcement in the other ring (ring a) is large enough that the water ring a to the effective for signal transmission Signal path will. On the other hand, the effective reinforcement the signal path through ring b chosen so that in the case of Not weakening this ring b the gain in the other Ring (ring a) is small enough that the ring b for the Signal transmission becomes significantly effective signal path.
Auch hierbei entsteht gegenüber einer Lösung, die den Signal fluß unterbricht, der Vorteil einer wesentlich geringeren Signalverzögerungszeit.Again, compared to a solution that creates the signal flow interrupts, the advantage of a much lower Signal delay time.
Gemäß Anspruch 6 kann die Verringerung der Verstärkung einer Übertragungseinheit erreicht werden, indem (siehe Fig. 5) eine invertierende Schaltung (51) der Übertragungseinheit des abzuschwächenden Pfades zwischen deren Ein- und Ausgang mit einem Analogschalter (52) verbunden wird. Dadurch entsteht eine negative Rückkopplung, und die Verstärkung wird verrin gert. Der Analogschalter (52) kann z. B. ein Transmissionsgat ter sein. Bei geeigneter Dimensionierung des Analogschalters und der Verstärkungen der Signalpfade der beiden konkurrie renden Ringe wird der Signalfluß durch den abzuschwächenden Pfad soweit bedämpft, daß sich der Signalfluß durch den anderen, nicht abgeschwächten Pfad durchsetzt.According to claim 6, the reduction in the gain of a transmission unit can be achieved by (see Fig. 5) an inverting circuit ( 51 ) of the transmission unit of the path to be weakened between its input and output is connected to an analog switch ( 52 ). This creates a negative feedback and the gain is reduced. The analog switch ( 52 ) can, for. B. be a transmission gate ter. With a suitable dimensioning of the analog switch and the amplifications of the signal paths of the two rings that compete, the signal flow is damped by the path to be weakened to such an extent that the signal flow through the other, non-weakened path prevails.
Claims (6)
gekennzeichnet dadurch, daß
eine Anzahl von elektrischen Einheiten, die jeweils ein Signal übertragen (welche im folgenden "Übertragungseinheiten" genannt werden), so zu einem Ring hintereinander geschaltet ist, daß der Signal-Ausgang (im folgenden "Ausgang") jeder Übertragungseinheit bis auf die letzte jeweils mit dem Signal-Eingang (im folgenden "Eingang") der nachfolgenden Übertragungseinheit verbunden ist, und der Ausgang der letzten Übertragungseinheit mit dem Eingang der ersten verbunden ist,
und daß die Übertragung des Signals in diesem Ring in minde stens einer dieser Übertragungseinheiten durch die Frequenz des Eingangstakts beeinflußt wird (siehe Fig. 3), indem parallel zum Ausgang (A) einer vom zu übertragenden Signal gesteuerten Ausgangsstufe (31) der Übertragungseinheit der Ausgang einer zusätzlichen Steuerungseinheit (32) geschaltet ist, deren Ausgangsstrom (12) vom Eingangstakt (CLK) verän dert wird.1. frequency divider which generates an output signal, the frequency of which is an exact fraction of the frequency of an applied electrical input variable (which is hereinafter referred to as the "input clock"),
characterized in that
a number of electrical units, each of which transmits a signal (hereinafter referred to as "transmission units"), is connected in series to form a ring in such a way that the signal output (hereinafter "output") of each transmission unit except for the last one is connected to the signal input (hereinafter "input") of the subsequent transmission unit, and the output of the last transmission unit is connected to the input of the first,
and that the transmission of the signal in this ring in at least one of these transmission units is influenced by the frequency of the input clock (see FIG. 3), in parallel to the output (A) of an output stage ( 31 ) of the transmission unit controlled by the signal to be transmitted, the output an additional control unit ( 32 ) is connected, the output current ( 12 ) of the input clock (CLK) is changed.
gekennzeichnet dadurch, daß die Anzahl der Übertragungsein heiten, die für die Signalübertragung als Ring wirksam sind, verändert werden kann (siehe Fig. 4),
indem am Ausgang mindestens einer Übertragungseinheit (42) der Übertragungseinheiten, die zu einem Ring zusammengeschal tet sind wie in Anspruch 1 beschrieben, der Eingang einer zusätzlichen Übertragungseinheit (43b) angeschlossen ist, deren Ausgang direkt oder mittels Zwischenschaltung von wei teren Übertragungseinheiten (44b, 45b, 46b, 47b) zusätzlich an den Eingang einer Übertragungseinheit (41) des bisherigen Ringes angeschlossen wird, so daß für den Signalfluß zwei ringförmig geschlossene Signalpfade entstehen, die sowohl identische Übertragungseinheiten (41, 42) nutzen als auch verschiedene Übertragungseinheiten (Ring a: 43a, 44a, 45a; Ring b: 43b, 44b, 45b, 46b, 47b) nutzen,
und indem die Umschaltung der Anzahl der Übertragungseinhei ten, die für die Signalübertragung als Ring wirksam sind, mindestens in einer der Übertragungseinheiten (47b) der bei den Signalpfade durch eine schaltbare Verringerung der wirk samen Verstärkung dieser Übertragungseinheit geschieht. 5. frequency divider according to claim 1,
characterized in that the number of transmission units which are effective for signal transmission as a ring can be changed (see FIG. 4),
in that at the output of at least one transmission unit ( 42 ) of the transmission units, which are connected together to form a ring as described in claim 1, the input of an additional transmission unit ( 43 b) is connected, the output of which is directly or by means of the interposition of further transmission units ( 44 b , 45 b, 46 b, 47 b) is additionally connected to the input of a transmission unit ( 41 ) of the previous ring, so that two ring-shaped closed signal paths are created for the signal flow, which use identical transmission units ( 41 , 42 ) as well as different transmission units (Ring a: 43 a, 44 a, 45 a; Ring b: 43 b, 44 b, 45 b, 46 b, 47 b) use,
and by switching the number of transmission units which are effective for signal transmission as a ring, at least in one of the transmission units ( 47 b) which occurs in the signal paths by a switchable reduction in the effective amplification of this transmission unit.
gekennzeichnet dadurch, daß die schaltbare Verringerung der wirksamen Verstärkung bei mindestens einer der Übertragungs einheiten geschieht,
indem (siehe Fig. 5) diese Übertragungseinheit eine Über tragungseinheit ist, die das zu übertragende Signal inver tiert (die invertierende Schaltung sei in Fig. 5 durch 51 symbolisiert)
und indem zur Verringerung der wirksamen Verstärkung der Übertragungseinheit ein Analogschalter (52) zwischen Eingang und Ausgang der Übertragungseinheit geschaltet ist.6. frequency divider according to claim 5,
characterized in that the switchable reduction in the effective gain occurs in at least one of the transmission units,
in that (see FIG. 5) this transmission unit is a transmission unit that inverts the signal to be transmitted (the inverting circuit is symbolized in FIG. 5 by 51 )
and in that an analog switch ( 52 ) is connected between the input and output of the transmission unit in order to reduce the effective gain of the transmission unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998148300 DE19848300A1 (en) | 1998-10-12 | 1998-10-12 | Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998148300 DE19848300A1 (en) | 1998-10-12 | 1998-10-12 | Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission units |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19848300A1 true DE19848300A1 (en) | 2000-04-13 |
Family
ID=7885038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1998148300 Withdrawn DE19848300A1 (en) | 1998-10-12 | 1998-10-12 | Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission units |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19848300A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10013633A1 (en) * | 2000-03-18 | 2001-09-20 | Inst Halbleiterphysik Gmbh | Static frequency divider with switchable division ratio prevents metastable states using two D=type flip-flops with alternately activatable inputs |
-
1998
- 1998-10-12 DE DE1998148300 patent/DE19848300A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10013633A1 (en) * | 2000-03-18 | 2001-09-20 | Inst Halbleiterphysik Gmbh | Static frequency divider with switchable division ratio prevents metastable states using two D=type flip-flops with alternately activatable inputs |
| US6593782B2 (en) | 2000-03-18 | 2003-07-15 | Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh | Static frequency divider with a divider ratio which can be switched over |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69333353T2 (en) | Voltage converter circuit and multi-phase clock generator | |
| DE69315010T2 (en) | Oscillator with multi-phase outputs | |
| DE69820326T2 (en) | frequency divider | |
| DE2545450A1 (en) | BOOT STEPS WITH FIELD EFFECT TRANSISTORS | |
| DE2406662B2 (en) | FREQUENCY DIVIDER CIRCUIT | |
| EP0633662B1 (en) | Circuit arrangement for a ring oscillator | |
| DE2707451C2 (en) | Parallel adder with continuous carry for adding at least two summands consisting of several bits | |
| DE3050199T1 (en) | DYNAMIC RATIOLESS CIRCUITRY FOR RANDOM LOGIC APPLICATIONS | |
| DE2346568C3 (en) | Hybrid two-stroke locking circuit with intermediate storage | |
| DE2802595C2 (en) | Circuit arrangement with field effect transistors for voltage level conversion | |
| DE69121175T2 (en) | Flip-flop circuit with a CMOS hysteresis inverter | |
| DE1945613B2 (en) | INTEGRATED FLIP FLOP CIRCUIT | |
| EP1188237B1 (en) | Flip-flop circuit | |
| DE69416554T2 (en) | Ring oscillator circuit for voltage controlled oscillator with frequency independent duty cycle | |
| EP0780982A1 (en) | Complementary clock system | |
| DE3443788C2 (en) | Clock-controlled master-slave toggle switch | |
| DE69804287T2 (en) | Programmable divider circuit | |
| DE2422123A1 (en) | BISTABLE SWITCHING WITHOUT SWITCHING DELAY | |
| DE19848300A1 (en) | Frequency divider for high frequency signals, generates output signal at exact fraction of input clock via several transmission units | |
| DE1807105B2 (en) | Driver circuit for flip-flops | |
| DE69804286T2 (en) | Divider circuit for dividing by even numbers | |
| DE2304007A1 (en) | ASYNCHRONOUS CIRCUIT | |
| DE19854994B4 (en) | Clocked logic circuit | |
| DE4214612A1 (en) | Frequency divider with flip=flops in chain circuit - has logic circuit supplied with output signals from selected number of flip=flops | |
| DE2539876C2 (en) | Charge storage circuitry for reducing the power dissipation of signal generators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |