DE19820345A1 - Verfahren zur Herstellung fester, gut lötfähiger und planer Lotdepots auf Leiterplatten - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung fester, gut lötfähiger und planer Lotdepots (11) auf Leiterplatten mit voneinander getrennten freiliegenden metallischen Leiterzügen (3) und Metallflächen (1, 2), die ihrerseits auf einem isolierenden Träger (5) angeordnet sind und einen Oberflächenschutz (4) für die nicht zu behandelnden Metallflächen aufweisen, indem die Lotdepots (11) galvanisch mittels Strom abgeschieden werden, bei dem DOLLAR A a) auf der gesamten Oberfläche der Leiterplatte eine zusätzliche Verbundschicht (6, 7) aufgebracht wird, DOLLAR A b) die zusätzliche Verbundschicht (6, 7) aus einer elektrisch leitfähigen Schicht (6) und einer dielektrischen Schicht (7) besteht, wobei die leitfähige Schicht (6) aus einer polymeren Matrix und elektrisch leitfähigen Partikeln und die dielektrische Schicht (7) aus einem Polymer besteht, DOLLAR A c) die Verbundschicht (6, 7) im gesamten Volumen fotosensitiv ist, daß sie mit üblichen Verfahren in einem Schritt durch einen fotolithografischen Prozeß so entfernt werden kann, daß über den Metallflächen Kavitäten entstehen, DOLLAR A d) in die bei Schritt c) gebildeten Kavitäten galvanotechnisch unter Stromleitung durch die leitfähige Schicht (6) ein oder mehrere Schichten aufzutragender galvanisch abscheidbarer Materialien abgeschieden werden, DOLLAR A e) die Verbundschicht (6, 7) in einem Arbeitsgang vollständig von der Leiterplatte entfernt wird, wobei die Lotdepots (8) auf den Metallflächen verbleiben, DOLLAR A nach DE 19716044.1, wobei für die ...

Description

Die Erfindung betrifft ein Verfahren zur Herstellung fester, gut lötfähiger und planer Lotdepots auf Leiterplatten nach DE 197 16 044.1 A1 gemäß dem Oberbegriff des Anspruches 1.

Leiterplatten enthalten auf ihrer Oberfläche Pads (Kupferflächen), auf die unter Verwendung von Zinn-Blei-Lot Bauelemente aufgelötet werden. Beim Aufschmelzlöten oberflächenmontierter Bauelemente muß das notwendige Lot in Form eines Depots zur Verfügung gestellt werden. Die Menge des Lotes muß sehr hoch sein, damit der Bauelementeanschluß gut umhüllt wird.

Für die Bestückung ausgelieferte Leiterplatten bestehen aus voneinander elektrisch getrennten metallischen Leiterzügen und Metallflächen (Pads) auf isolierendem Träger. Die Leiterzüge sind meist durch einen Oberflächenschutz (Lötstopplack), der sich mit Ausnahme der Pads über die gesamte Leiterplattenfläche zieht, geschützt.

Der Auftrag der notwendigen Materialmenge des Lotes kann bekannterweise durch galvanotechnische Verfahren erfolgen. Dazu muß jedoch die Oberfläche der Leiterplatte mit einer leitfähigen Schicht, die wiederum strukturiert durch ein Dielektrikum abgedeckt werden muß, überzogen werden.

In einem bekannten Verfahren (EP 0 726 698 A2) wird zur Herstellung von Lotbeschichtungen auf Pads von Mikroleiterplatten die gesamte Leiterplatte mit einer leitfähigen Metallschicht überzogen. Diese Metallschicht kann durch chemisch/galvanische Abscheidung von Metallen, wie Kupfer, Gold u. a. oder durch Vakuumbedampfung (u. a. mit Aluminium) hergestellt werden. Nach einer Abdeckung mit einem Dielektrikum und dessen Strukturierung, gegebenenfalls der strukturierten Entfernung der Leitschicht wird galvanisch Zinn-Blei oder ein anderes Lot so abgeschieden, daß die Menge nach dem Aufschmelzen den Raum zwischen der Lötabdeckung um das Pad ausfüllt und der Meniskus über das Niveau der Lötabdeckung ragt. Zur Verbesserung der Wirtschaftlichkeit wird nach DE 197 16 044.1 A1 die Leitschicht mittels metallgefüllter Polymere hergestellt. Dazu werden zwei Varianten beschrieben. Eine Variante arbeitet mittels metallgefülltem Lack, bei der sich nach dem Auftrag auf die Leiterplatte die Metallpartikel absetzen und damit die Oberfläche der Leiterplatte elektrisch leitfähig machen, die Lackoberfläche jedoch dielektrisch isolierend bleibt.

Bei dieser Variante ist die Lackschichtdicke begrenzt, so daß zur Herstellung genügend hoher Lotdepots über den Rand der dielektrischen Oberfläche des Lackes abgeschieden werden muß. Bei der zweiten Variante des Verfahrens nach DE 197 16 044.1 A1 wird die Anwendung eines vorkonfektionierten Fotofestresistes mit leitfähiger Unterseite vorgeschlagen. Die Anwendung dieses Resistes ermöglicht hohe Lotdepot-Abscheidungen, ist aber an die Bereitstellung eines vorkonfektionierten Spezialresistes gebunden.

Die Aufgabe der Erfindung besteht nun darin, ein Verfahren anzugeben, das mit handelsüblichen Materialien den Aufbau einer strukturierbaren Leit- und dielektrischen Verbundschicht ermöglicht, die gleichzeitig genügend Höhe zur Herstellung hoher Lotdepots hat und die Nachteile der Bereitstellung teurer Spezialresiste vermeidet.

Erfindungsgemäß wird die Aufgabe durch die im Ansprach 1 angegebenen Verfahrensschritte gelöst.

Auf die gesamte Oberfläche der strukturierten und mit Lötstopplack abgedeckten Leiterplatte wird eine fotostrukturierbare Leitschicht als Paste aufgebracht. Damit werden die Pads auf der Leiterplatte elektrisch kurzgeschlossen. Diese Paste besteht aus in einer Fotopolymermatrix gelagerten elektrisch gut leitfähigen Feststoffpartikeln (z. B. Pulver aus Metallen, wie Silber, Kupfer, Nickel o. ä., Kohlenstoff oder sonstigen leitfähigen Materialien). Sie kann durch Mischung von Feststoffpulver und flüssigem Fotolack unmittelbar vor Anwendung selbst mit geringem Aufwand vorbereitet werden. Der Fotolack muß die gleichen Fotoeigenschaften, wie der nachfolgende Festresist haben (z. B. negativ arbeitend, wäßrig-alkalische Basis). Der Auftrag dieser Paste kann durch übliche Schichttechnologien, wie Gießen, Spritzen, Rakeln oder ganzflächiges Siebdrucken erfolgen. Diese Schicht wird zum Verdunsten des Lösungsmittels in geeigneter Form getrocknet oder vorgehärtet. Auf diese Schicht wird danach in einem zweiten Arbeitsschritt ein handelsüblicher Fotofestresist der notwendigen Dicke in üblicher Weise auflaminiert. Ein weiterer Vorteil dieses Verfahrens ist, daß durch die in pastöser Form aufgebrachte Leitschicht bereits die typischen Unebenheiten der Leiterplattenoberfläche weitgehend ausgeglichen werden können, so daß Fotofestresist sich gut anpassen kann. Hohlräume zwischen Leiterplatte und Schichtaufbau können dann nicht auftreten.

Beide Schichten werden dann, wie in DE 197 16 044.1 A1 beschrieben, durch den bekannten fotolithografischen Prozeß in einem Arbeitsschritt strukturiert. Dabei wird durch Belichtung mit UV-Licht sowohl der Fotofestresist, als auch das Matrixpolymer der Leitschicht so verändert, daß durch ein geeignetes Lösemittel an den vorgesehenen Stellen beide Teile der Schicht entfernt und die Leitpartikel abgeschwemmt werden. In die entstandenen Kavitäten werden dann nach den in DE 197 16 044.1 A1 beschriebenen Verfahren galvanotechnisch eine oder mehrere Schichten der aufzutragenden Materialien abgeschieden. Damit entsteht das feste Lotdepot, das entsprechend der vorgegebenen Dicke des Fotofestresistes einen hohen Aufbau mit geraden Flanken hat.

Leit- und Deckschicht können danach ebenfalls wie nach DE 197 16 044.1 A1 in einem Arbeitsgang durch milde Löseverfahren (Strippverfahren) wieder entfernt werden. Die so behandelte Leiterplatte enthält auf den Pads freistehende Lotdepots mit planer Oberfläche aus den galvanisch abgeschiedenen Materialien und wird dann direkt ihrer Bestimmung (Bestückung, Löten) zugeführt.

Im Gegensatz zu den bekannten Lösungen können mit dem erfindungsgemäßen Verfahren mit einem geringen Arbeitsaufwand und handelsüblichen Fotoresistmaterialien feste Lotdepots mit hohen Abmessungen hergestellt werden. Eine Abhängigkeit von zu entwickelnden Spezialresisten entfällt. Selbst das notwendige Mischen des Materials der Leitschicht kann vom Anwender selbst durchgeführt werden. Das Verfahren zeichnet sich damit im Gegensatz zu den bekannten Lösungen durch wenige Arbeitsschritte (Auftrag der Leitschicht, Lamination des Festresistes, fotolithografische Strukturierung, Galvanisierung, Strippen des Gesamtaufbaues) bei gleichzeitige guter Verfügbarkeit der Ausgangsmaterialien aus. Das Verfahren ist ebenfalls geeignet, andere galvanisch herstellbare Materialaufbauten auf vereinzelt liegenden Metallflächen zu realisieren.

Die Erfindung wird zunächst nachstehend anhand der Zeichnung erläutert:
In den Fig. 1-6 wird die Abfolge des erfindungsgemäßen Verfahrens bis zum Vorliegen der erfindungsgemäßen Leiterplatte dargestellt.

Fig. 1 zeigt zunächst eine typische Leiterplatte im Querschnitt, auf der die zu galvanisierenden Metallflächen (Pads 1) für die Aufnahme der Lotdepots 11 und nicht zu galvanisierende Metallflächen 2 bzw. durch Lötstopplack 4 abgedeckte Leiterzüge 3 auf dem Träger 5 dargestellt sind.

Fig. 2 stellt die Ablagerung der strukturierbaren Leitschicht 6 in Form einer Paste dar. Diese Paste besteht aus einer Matrix aus Fotopolymer, in die leitfähige Partikel so eingebettet sind, daß durch die Berührungsstellen eine Stromleitung erfolgen kann. Die leitfähigen Partikel können aus Metallpartikeln, wie z. B. Silber, Kupfer, Nickel, oder aus sonstigen leitfähigen Partikeln, wie Ruß, Graphit bestehen, wie sie in üblichen Leitlacken, Dickschichtpasten o. ä. verwendet werden. Der Auftrag der Schicht erfolgt durch Gießen, Rakeln, Spritzen oder Siebdruck.

In Fig. 3 wird zusätzlich der Fotofestresist 7, mit einer vor der Entwicklung abziehbaren Schutzfolie 8 dargestellt. Dieser Fotofestresist 7 wird in Pfeilrichtung auf die mit der Leitschicht 6 präparierte Leiterplatte auflaminiert.

In Fig. 4 wurden die Leitschicht 6 und der Fotofestresist 7 in einem fotolithografischen Prozeß (Belichten Entwickeln) so strukturiert, daß über den zu galvanisierenden Pads 1 beide Schichten entfernt wurden. Die beiden fotosensitiven Schichten 6, 7 werden so mit UV-Licht durch eine Fotovorlage belichtet, daß durch nachfolgende Entwicklung die zu galvanisierenden Flächen freigelegt werden. Dabei löst sich die dielektrische Schicht und auch die Polymermatrix der Leitschicht 6 an diesen Stellen. Die Leitschichtpartikel werden durch den Entwickler weggespült. Es entstehen Kavitäten 9, in die später die Lotdepots eingebracht werden. Metallflächen oder Teile davon, die nicht galvanisch beschichtet werden sollen 2, bleiben bedeckt, wenn dies bei der Belichtung berücksichtigt wird. Die Fotovorlage muß so gestaltet sein, daß ein schmaler Randbereich des Pads mit Leitschicht bedeckt bleibt 10. Damit ist gewährleistet, daß eine Stromleitung während des Galvanisierens möglich ist.

Fig. 5 stellt die galvanische Abscheidung der Zinn-Blei-Legierung bzw. des Lotdepots 11 in die Kavitäten 9 dar. Die mögliche Höhe der Beschichtung richtet sich nach der Dicke des Festresistes. An Stelle eines Metalles oder einer Metallegierung (Zinn/Blei-Lot für Reflow-Lötverfahren) kann auch ein sandwichartiger Metallaufbau aus verschiedenen galvanischen abscheidbaren Materialien in die Kavitäten eingebracht werden, wie z. B. ein Aufbau aus Kupfer mit oberflächlicher Nickel- Gold Abscheidung als Bondfläche oder palladiumbeschichtete Kontakte.

Fig. 6 stellt die fertige Leiterplatte im Querschnitt dar. Die Reste der Leitschicht und des Fotofestresistes wurden durch einen Löseprozeß (Strippen) rückstandslos entfernt (gelöst, chemisch zerstört bzw. abgeschwemmt). Die damit freistehenden Lotdepots haben eine ausreichende Höhe, um die problemlose Kontaktierung der Bauelemente 12 zu ermöglichen. Überhänge, die dann entstehen, wenn die Resistschichtdicke nicht ausreicht, um genügend hohe Lotdepots zu erzeugen, existieren nicht. Diese Lotdepots eignen sich besonders gut zum optimalen Aufsetzen vielpoliger Finepitch-SMD-Bauelemente, die dann durch Reflow-Löten kontaktiert werden sollen.

Nachfolgend wird die Erfindung anhand eines Ausführungsbeispieles noch näher erläutert.

Auf die Leiterplatte wird ein mit 80% Metallpulver gefüllter wäßrig-alkalisch entwickelbarer Negativ-Fotolack, wie er üblicherweise z. B. zur Strukturierung von Innenlagen in der Multilayertechnik verwendet wird, mit einem Rakel aufgetragen. Diese Schicht wird 30 min an der Luft getrocknet. Danach wird bei einer Temperatur von 110°C ein handelsüblicher Fotofestresist 7 der Dicke 40 bis 50 µm laminiert. Beide Schichten 6, 7 werden gleichzeitig mit UV-Licht durch eine Fotoschablone belichtet. Durch Entwicklung mittels alkalisch-wäßrigen Entwickler (1%ige Sodalösung) werden Kavitäten 9 über den Pads 1 so freigelegt, daß an ihrer Basis die Kupferoberfläche des Pads 1 frei liegt. In diese Kavitäten 9 kann dann durch Anlegen eines elektrischen Stromes an den Außenkanten der Leiterplatte, in der in DE 197 16 044.1 A1 beschriebenen Art, eine Zinn-Blei-Legierung abgeschieden werden. Durch einen milden Fotolackstripper (3-5% KOH, Triäthanolamin o. ä.) werden die Fotoresiste (die Negativ- Fotolackmatrix und der Fotofestresist) gleichzeitig entfernt und damit auch das Metallpulver abgeschwemmt, die Leiterplatte durch Spülen mit Wasser gereinigt und getrocknet. Diese Leiterplatte kann dann direkt mit SMD-Bauelementen im Reflow-Verfahren bestückt werden.

Bezugszeichenliste

1

Pad

2

Metallfläche

3

Leiterzug

4

Lötstopplack

5

Träger

6

Leitschicht

7

Fotofestresist

8

Schutzfolie

9

Kavität

10

Padrand

11

Lotdepot

12

Bauelement

Claims (1)

1. Verfahren zur Herstellung fester, gut lötfähiger und planer Lotdepots (11) auf Leiterplatten mit voneinander getrennten freiliegenden metallischen Leiterzügen (3) und Metallflächen (1, 2), die ihrerseits auf einem isolierenden Träger (5) angeordnet sind und einen Oberflächenschutz (4) für die nicht zu behandelnden Metallflächen aufweisen, indem die Lotdepots (11) galvanisch mittels Strom abgeschieden werden, bei dem

   • a) auf der gesamten Oberfläche der Leiterplatte eine zusätzliche Verbundschicht (6, 7) aufgebracht wird,
   • b) die zusätzliche Verbundschicht (6, 7) aus einer elektrisch leitfähigen Schicht (6) und einer dielektrischen Schicht (7) besteht, wobei die leitfähige Schicht (6) aus einer polymeren Matrix und elektrisch leitfähigen Partikeln und die dielektrische Schicht (7) aus einem Polymer besteht,
   • c) die Verbundschicht (6, 7) im gesamten Volumen fotosensitiv ist, daß sie mit üblichen Verfahren in einem Schritt durch einen fotolithografischen Prozeß so entfernt werden kann, daß über den Metallflächen Kavitäten entstehen,
   • d) in die bei Schritt c) gebildeten Kavitäten galvanotechnisch unter Stromleitung durch die leitfähige Schicht (6) ein oder mehrere Schichten aufzutragender galvanisch abscheidbarer Materialien abgeschieden werden,
   • e) die Verbundschicht (6, 7) in einem Arbeitsgang vollständig von der Leiterplatte entfernt wird, wobei die Lotdepots (8) auf den Metallflächen verbleiben,

   nach DE 197 16 044.1, wobei für die aufzubringende Verbundschicht (6, 7) als Leitschicht (6) eine Paste aus einem mit leitfähigen Partikeln gemischten Fotolack aufgebracht wird, die durch einen Fotofestresist (7) abgedeckt wird, und die Leitschicht (6) und der Fotofestresist (7) in einem Arbeitsgang fotolithografisch strukturiert werden.