[go: up one dir, main page]

DE19816219C1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE19816219C1
DE19816219C1 DE19816219A DE19816219A DE19816219C1 DE 19816219 C1 DE19816219 C1 DE 19816219C1 DE 19816219 A DE19816219 A DE 19816219A DE 19816219 A DE19816219 A DE 19816219A DE 19816219 C1 DE19816219 C1 DE 19816219C1
Authority
DE
Germany
Prior art keywords
metal
layer
region
semiconductor component
metal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19816219A
Other languages
English (en)
Inventor
Holger Huebner
Thomas Roehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19816219A priority Critical patent/DE19816219C1/de
Priority to TW088104030A priority patent/TW447079B/zh
Priority to PCT/DE1999/000894 priority patent/WO1999053543A1/de
Priority to EP99922073A priority patent/EP1070349A1/de
Application granted granted Critical
Publication of DE19816219C1 publication Critical patent/DE19816219C1/de
Priority to US09/685,362 priority patent/US6906370B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/083
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H10W20/089
    • H10W20/42
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird ein Halbleiterbauelement (5) mit einem materialverstärkten Kontaktbereich (40) einer Metallschicht vorgeschlagen. Ein derartiger Kontaktbereich (40) wird gemeinsam von einem zweiten Metallbereich (45) einer ersten Metallschicht und einem vierten Metallbereich (50) einer zweiten und zu kontaktierenden Metallschicht gebildet. Hierdurch weist der Kontaktbereich (40) zumindest die doppelte Materialstärke gegenüber einer einzelnen Metallschicht auf und verhindert dadurch ein Durchätzen bei der Bildung eines Kontaktlochs (65) zum Kontaktieren der Metallschicht.

Description

Die Erfindung liegt auf dem Gebiet der Halbleitertechnik und betrifft ein Halbleiterbauelement
  • - mit einem ersten und einem zweiten Metallbereich, die beide aus einer gemeinsamen ersten Metallschicht hergestellt und elektrisch gegeneinander isoliert sind,
  • - mit einer gegenüber der ersten Metallschicht separat hergestellten zweiten Metallschicht mit einem dritten Metallbereich, der unter Zwischenlage einer dielektrischen Schicht gegenüber dem ersten Metallbereich elektrisch isoliert ist und dort gemeinsam mit der dielektrischen Schicht und dem ersten Metallbereich ein Speicherelement bildet,
  • - mit einem vierten Metallbereich der zweiten Metallschicht, der gemeinsam mit dem zweiten Metallbereich einen Kontaktbereich bildet ist und zur Kontaktierung der zweiten Metallschicht dient,
sowie ein Verfahren zu dessen Herstellung.
Bei Halbleiterbauelementen müssen einzelne Bauelemente oder Metallschichten elektrisch miteinander verbunden werden. Hierzu eignen sich Verdrahtungsebenen, die durch Isolations­ schichten von den einzelnen Bauelementen getrennt sind. Zum Kontaktieren dieser Bauelemente weisen die Isolationsschich­ ten geätzte Öffnungen auf, die bis zu den Bauelementen bzw. zu deren Kontaktstellen führen. Um bei der Bildung dieser Öffnungen ein Durchätzen der darunterliegenden Schichten zu verhindern, werden üblicherweise Ätzstoppschichten verwendet.
Eine derartige Ätzstoppschicht auf einer Metallschicht ist beispielweise in der US 5,707,883 offenbart. Die dort aus Si­ liziumnitrid bestehende Ätzstoppschicht muß jedoch nach Bil­ dung der Kontaktöffnungen in einer über der Metallschicht an­ geordneten Isolationsschicht entfernt werden, da Siliziumnit­ rid elektrisch nichtleitend ist. Es werden somit zusätzliche Prozeßschritte bei der Herstellung des Halbleiterbauelements benötigt.
Ein Halbleiterbauelement der eingangs genannten Art, bei dem eine doppellagige Metallschicht als Kontakt zu einem unter der doppellagigen Metallschicht befindlichen Kontaktloch vorgesehen ist, kann der WO 96/17386 A1 entnommen werden. Das dort beschriebene Halbleiterbauelement sitzt abschließend auf einer Kontaktmetallisation auf, so daß eine weitere Kontaktierung nicht mehr möglich ist. Für höhere Integrationsschichten bei Halbleiterbauelementen ist dies jedoch grundsätzlich notwendig.
Es ist daher Aufgabe der Erfindung, ein Halbleiterbauelement zu schaffen, bei dem mit einfachen Mitteln ein nachträgliches Kontaktieren der Metallschicht ermöglicht wird, sowie ein Verfahren zur Herstellung eines derartigen Halbleiterbauelements anzugeben.
Der erste Teil dieser Aufgabe wird bei einem Halbleiterbauelement des eingangs genannten Art erfindungsgemäß dadurch gelöst, daß eine Isolationsschicht, die den Kontaktbereich und das Speicherelement überdeckt, zumindest eine Öffnung aufweist, wobei die Öffnung bis zum Kontaktbereich führt und mit einem elektrisch leitfähigen Material zum Kontaktieren der zweiten Metallschicht aufgefüllt ist.
Die der Erfindung zugrundeliegende Idee besteht darin, daß die zu kontaktierende Metallschicht teilweise oder vollstän­ dig durch einzelne Bereiche einer weiteren Metallschicht ver­ stärkt wird, wodurch materialverstärkte Kontaktbereiche ent­ stehen. Im wesentlichen wird dies durch ein bereichsweises Strukturieren einer ersten und einer zu kontaktierenden zwei­ ten Metallschicht erreicht, wobei beide Metallschichten ein­ ander bereichsweise überdecken und dort gemeinsam die Kon­ taktbereiche bilden. Bevorzugt findet die Schaffung derarti­ ger Kontaktbereiche bei der Herstellung von Halbleiterbauele­ menten mit Speicherzellen Verwendung. Eine derartige Spei­ cherzelle wird dabei von einem ersten und einem dritten Me­ tallbereich gebildet, die unter Zwischenlage einer dielektri­ schen Schicht gegeneinander isoliert sind. Beispielsweise seitlich neben der Speicherzelle befinden sich ein zweiter und ein darüber angeordneter vierter Metallbereich, die zu­ sammen den Kontaktbereich bilden. Der erste und zweite Me­ tallbereich sind aus einer ersten Metallschicht, der dritte und vierte Metallbereich sind dagegen aus einer zweiten Me­ tallschicht hergestellt worden. Der Kontaktbereich ist bevor­ zugt zumindest mittels einer der beiden Metallschichten mit weiteren Bauelementen auf dem Halbleiterbauelement verbunden, wodurch letztere am Kontaktbereich kontaktiert werden können. Durch die Materialverstärkung im Kontaktbereich können rela­ tiv dünne Metallschichten verwendet werden, die anderenfalls beim Kontaktlochätzen zerstört werden könnten. Weiterhin wei­ sen die materialverstärkten Kontaktbereiche verbesserte elek­ trische Kontakteigenschaften auf.
Eine vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß der Kontaktbereich als Ätzstopp beim Ät­ zen der Öffnung dient.
Der Kontaktbereich wirkt gleichzeitig als Ätzstopp, da er ge­ genüber einer einzelnen Metallschicht materialverstärkt ist und so einem Durchätzen länger widersteht. Durch die Erfin­ dung kann auf eine zusätzliche Ätzstoppschicht verzichtet werden, wodurch sich prozeßtechnische Verbesserungen und eine Kostenreduzierung ergeben.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß der vierte Metallbereich einen unmittelbaren Kontakt zum zweiten Metallbereich aufweist.
Eine erfindungsgemäße Kontaktbereichsausbildung ist durch den unmittelbaren Kontakt des vierten Metallbereichs mit dem zweiten Metallbereich gekennzeichnet. Hierzu wird die bei der Herstellung ganzflächig abgeschiedene dielektrische Isolati­ onsschicht separat strukturiert und dabei insbesondere vom zweiten Metallbereich entfernt. Die nachfolgend ganzflächig abgeschiedene zweite Metallschicht hat somit unmittelbaren Kontakt mit dem zweiten Metallbereich und bildet dort den Kontaktbereich. Dessen Materialstärke ist somit gleich der Summe der Materialstärke der ersten und der zweiten Metall­ schicht. Die bei dieser Ausführungsform vorteilhafte Trennung der Strukturierung der dielektrischen Schicht von der Struk­ turierung der zweiten Metallschicht ermöglicht die Verwendung von den jeweiligen Materialen optimal angepaßten Strukturier­ ungsverfahren.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß der vierte Metallbereich unter Zwischenlage der dielektrischen Schicht gegenüber dem zweiten Metallbereich isoliert ist.
Bei dieser Kontaktbereichsausbildung werden die dielektrische Schicht und die zweite Metallschicht unter Einsparung von Prozeßschritten gemeinsam strukturiert. Vorteilhaft wird hierbei die relativ empfindliche dielektrische Schicht wäh­ rend aller Prozeßschritte durch die darüber angeordnete Me­ tallschicht geschützt. Obwohl bei dieser Ausführungsform der zweite und der vierte Metallbereich durch die dielektrische Schicht voneinander getrennt sind, erfüllt der Kontaktbereich weiterhin seine Funktion. Auch bei einem eventuell auftreten­ den Durchätzen des vierten Metallbereichs sowie der dielek­ trischen Schicht wird der Ätzvorgang zumindest durch den dar­ unter befindlichen zweiten Metallbereich in ausreichendem Maße verzögert, so daß ein Durchätzen des gesamten Kontaktbe­ reichs vermieden wird. Die Kontaktierung, beispielweise der zweiten Metallschicht, erfolgt dann an deren ringförmiger Berandung im Kontaktloch. Die Oberfläche der ringförmigen Berandung ist insbesondere bei kleinen Kontaktlöchern in gleicher Größenordnung wie der Querschnitt des Kontaktlochs.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die zweite Metallschicht eine elektrisch leitfähige Verbindung zwischen dem dritten und vierten Metallbereich aufweist.
Hierdurch läßt sich die Speicherzelle in einfacher Art und Weise kontaktieren, was insbesondere zum Potentialausgleich der durch den dritten Metallbereich gebildeten Elektrode dient.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die erste und zweite Metall­ schicht aus einem Edelmetall insbesondere Platin oder einer Platinlegierung bestehen.
Erfindungsgemäß können auch Platin-Elektroden in besonders vorteilhafter Weise kontaktiert werden.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die dielektrische Schicht aus ei­ nem Keramikmaterial mit hoher Dielektrizitätskonstante oder aus einem ferroelektrischen Keramikmaterial besteht.
Zur Erhöhung der Integrationsdichte werden Keramikmaterialien mit hoher Dielektrizitätskonstante oder Keramikmaterialien mit ferroelektrischen Eigenschaften verwendet, wodurch hohe Speicherdichten erzielt werden können.
Der zweite Teil der obengenannten Aufgabe wird erfindungsge­ mäß durch ein Verfahren zur Herstellung eines Halbleiterbau­ elements mit folgenden Schritten gelöst:
  • - Aufbringen einer ersten Metallschicht auf eine Oberfläche des Halbleiterbauelements;
  • - selektives Entfernen der ersten Metallschicht von der Ober­ fläche unter Bildung eines ersten und eines zweiten Metall­ bereichs;
  • - Aufbringen einer dielektrischen Schicht auf die Oberfläche;
  • - selektives Entfernen der dielektrischen Schicht von der Oberfläche, wobei die dielektrische Schicht zumindest auf dem ersten Metallbereich verbleibt;
  • - Aufbringen einer zweiten Metallschicht auf die Oberfläche;
  • - selektives Entfernen der zweiten Metallschicht von der Oberfläche unter Bildung von Metallbereichen, wobei ein dritter Metallbereich auf dem ersten Metallbereich und ein vierter Metallbereich auf dem zweiten Metallbereich.
Zunächst wird auf die Oberfläche des Halbleiterbauelements eine erste Metallschicht abgeschieden, gefolgt von einem sel­ ektiven Entfernen dieser unter Bildung eines ersten und eines zweiten Metallbereichs. Daran anschließend wird ganzflächig eine dielektrische Schicht aufgetragen und strukturiert, wo­ bei die dielektrische Schicht zumindest auf dem ersten Me­ tallbereich zur Bildung der Speicherzelle verbleibt. In einem weiteren Verfahrensschritt erfolgt das Abscheiden der zweiten Metallschicht auf die Oberfläche des Halbleiterbauelements sowie deren nachfolgender Strukturierung. Hierbei werden der dritte sowie der vierte Metallbereich geschaffen. Der erste und dritte Metallbereich bilden zusammen mit der zwischen ih­ nen angeordneten dielektrischen Schicht die Speicherzelle, wohingegen der zweite und vierte Metallbereich den Kontaktbe­ reich darstellen. Zur Isolierung wird eine Isolationsschicht ganzflächig auf die Oberfläche abgeschieden und nachfolgend in dieser Kontaktlöcher zum Kontaktieren der zweiten Metall­ schicht sowie anderer Metallschichten bzw. Bauelemente ge­ schaffen. Bei einer unterschiedlichen Ätztiefe der einzelnen Kontaktlöcher werden insbesondere die weniger tief auszubil­ denden Kontaktlöcher stark überätzt. Um dort ein Durchätzen der darunter liegenden Schicht zu verhindern, wird beispiels­ weise die zweite Metallschicht in ihrem vierten Metallbereich durch den darunter befindlichen zweiten Metallbereich der er­ sten Metallschicht unterstützt. Der so gebildete materialver­ stärkte Kontaktbereich widersteht einem Durchätzen deutlich länger als eine einfache Schicht. Somit kann auf eine zusätz­ liche Ätzstoppschicht verzichtet werden.
Eine vorteilhafte Ausführungsform des Herstellungsverfahrens ist dadurch gekennzeichnet, daß nach dem selektiven Entfernen der zweiten Metallschicht von dieser gebildete elektrisch leitfähige Verbindungen zwischen dem dritten und vierten Me­ tallbereichen verbleiben.
Diese Verbindungen werden aus der zweiten Metallschicht bei deren Strukturierung gebildet.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels erläutert und in Figuren dargestellt.
Es zeigen:
Fig. 1 ein erfindungsgemäßes Halbleiterbauelement mit einem unter unmittelbaren Kontakt eines zweiten und eines vierten Metallbereichs gebildeten Kontaktbereich und
Fig. 2 ein erfindungsgemäßes Halbleiterbauelement mit einer im Kontaktbereich belassenen dielektrischen Schicht.
In Fig. 1 ist ein Halbleiterbauelement 5 mit einer Speicher­ zelle 10 dargestellt. Diese ist auf einem Zwischenoxid 15 an­ geordnet und schichtweise aus einem ersten Metallbereich 20, einer dielektrischen Schicht 25 und einem dritten Metallbe­ reich 30 aufgebaut, wobei die beiden Metallbereiche 20 und 30 die Elektroden der Speicherzelle 10 darstellen. Der erste Me­ tallbereich 20 sitzt auf einer Barriereschicht 35 zur Verhin­ derung einer Sauerstoffdiffusion in die dielektrische Schicht 25. Seitlich neben der Speicherzelle 10 ist ein Kontaktbe­ reich 40 angeordnet, der aus einem zweiten Metallbereich 45 und einem mit diesem in unmittelbaren Kontakt stehenden vier­ ten Metallbereich 50 gebildet ist. Der dritte Metallbereich 30 und der vierte Metallbereich 50 sind elektrisch miteinan­ der verbunden.
Die Speicherzelle 10 und der Kontaktbereich 40 werden im we­ sentlichen aus zwei nacheinander abgeschiedenen Metallschich­ ten durch selektives Ätzen herausgebildet. Dazu wird zunächst die Barriereschicht 35 gefolgt von einer ersten Metallschicht auf die Oberfläche des Halbleiterbauelements 5 abgeschieden. Nach einem gemeinsamen Strukturieren dieser beiden Schichten, bei dem der ersten Metallbereich 20 und der zweite Metallbe­ reich 45 herausgebildet werden, erfolgt das ganzflächige Ab­ scheiden der dielektrischen Schicht 25 mittels eines MO-CVD Prozesses (Metal-Organic Chemical Vapor Deposition).
In einem weiteren Verfahrensschritt wird die aus einem Kera­ mikmaterial mit hoher Dielektrizitätskonstante bestehende dielektrische Schicht 25 vom zweiten Metallbereich 45 ent­ fernt. Anschließend wird eine zweite Metallschicht abgeschie­ den und strukturiert, wobei diese zweite Metallschicht mit ihrem vierten Metallbereich 50 den zweiten Metallbereich 45 bedeckt und dort gemeinsam mit letzterem den Kontaktbereich 40 bildet. Die Materialstärke des Kontaktbereichs 40 ent­ spricht dadurch etwa der doppelten Materialstärke einer der beiden Metallschichten. Sofern der Kontaktbereich 40 an Stu­ fen oder Vertiefungen auf der Oberfläche des Halbleiterbau­ elements 5 ausgebildet wird, kann die Materialstärke vorteil­ haft auch noch höher sein.
In einem anschließenden Verfahrensschritt wird ganzflächig ein Zwischenoxid 60 aufgetragen und maskiert, gefolgt von ei­ nem nachfolgenden Ausbilden von Kontaktlöchern. Ein erstes Kontaktloch 65 führt durch das Zwischenoxid 60 bis zum Kon­ taktbereich 40, zwei weitere und deutlich tiefer ausgebildete Kontaktlöcher 70 und 75 durchsetzen zusätzlich das Zwi­ schenoxid 15. Durch die doppelte Materialstärke des Kontakt­ bereichs 40 wird bei der Bildung der Kontaktlöcher 65, 70 und 75 der Ätzvorgang im Bereich des Kontaktlochs 65 in ausrei­ chendem Maße verzögert, so daß das dort notwendige Überätzen nicht zu einem Durchätzen des Kontaktbereichs 40 führt. Die unterschiedlich tiefen Kontaktlöcher 65, 70 und 75 können da­ her in einem gemeinsamen Ätzvorgang ohne Verwendung einer zu­ sätzlichen Ätzstoppschicht auf dem Kontaktbereich 40 herge­ stellt werden.
In Fig. 2 ist ein Halbleiterbauelement 5 dargestellt, bei dem der Kontaktbereich 40 unter Zwischenlage der dielektri­ schen Schicht 25 ausgebildet ist. Hier wurden zur weiteren Prozeßvereinfachung die dielektrische Schicht 25 und die zweite Metallschicht gemeinsam strukturiert. Als Ätzstopp wirken nun gemeinsam der zweite Metallbereich 45, die dielek­ trische Schicht 25 sowie der vierte Metallbereich 50. Auch dieser Schichtaufbau des Kontaktbereichs 40 verhindert in ausreichende Maße ein vollständiges Durchätzen. Bei eventuell auftretendem vollständigen oder teilweisen Durchätzen des oberliegenden vierten Metallbereichs 50 wird dieser an der von ihm gebildeten ringförmigen Berandung 70 im Kontaktloch 65 kontaktiert. Die dem Kontaktloch dargebotene Fläche der Berandung 70 ist insbesondere bei im Querschnitt kleinen Kon­ taktlöchern in gleicher Größenordnung wie deren Querschnitt.
Bevorzugt werden für die beiden Metallschichten Platinlegie­ rungen oder Platin verwendet. Dadurch können auch ferroelek­ trischen Materialien, z. B. Strontium-Wismut-Tantalat, für die dielektrische Schicht 25 ausgenutzt werden, die zu einer ver­ besserten spezifischen Speicherdichte beitragen.
Der Kontaktbereich 40 kann zum Kontaktieren einer oder mehre­ rer Speicherzellen 10 verwendet werden. Die elektrisch leit­ fähige Verbindung zwischen dem Kontaktbereich 40 und den Speicherzellen 10 erfolgt mit beim Strukturieren der zweiten Metallschicht ausgebildeten Leiterbahnen 80. Dadurch können der Kontaktbereich 40 und die Speicherzellen 10 räumlich auch weit voneinander getrennt sein. Andererseits kann auch zwi­ schen dem ersten Metallbereich und dem Kontaktbereich 40 eine elektrisch leitfähige Verbindung verbleiben, wobei dann die Leiterbahnen 80 aus der ersten Metallschicht hervorgegangen sind.
Grundsätzlich können die erfindungsgemäßen Kontaktbereiche auch zum Kontaktieren andere Bauelemente auf dem Halbleiter­ bauelement 5 verwendet werden. Dazu verbleiben nach dem Ätzen der ersten und zweiten Metallschicht gegenüber der Speicher­ zelle 10 elektrische isolierte Metallbereiche 45 und 50 auf der Oberfläche des Halbleiterbauelements 5, die als Verdrah­ tung zum Kontaktieren weiterer Bauelemente dienen, wobei die Kontaktbereiche dieser Verdrahtung durch Aufeinanderlage der ersten und zweiten Metallschicht materialverstärkt sind.

Claims (11)

1. Halbleiterbauelement
  • 1. mit einem ersten und einem zweiten Metallbereich (20, 45), die beide aus einer gemeinsamen ersten Metallschicht hergestellt und elektrisch gegeneinander isoliert sind,
  • 2. mit einer gegenüber der ersten Metallschicht separat hergestellten zweiten Metallschicht mit einem dritten Metallbereich (30), der unter Zwischenlage einer dielektrischen Schicht (25) gegenüber dem ersten Metallbereich (20) elektrisch isoliert ist und dort gemeinsam mit der dielektrischen Schicht (25) und dem ersten Metallbereich (20) ein Speicherelement (10) bildet,
  • 3. mit einem vierten Metallbereich (50) der zweiten Metallschicht, der gemeinsam mit dem zweiten Metallbereich (45) einen Kontaktbereich (40) bildet ist und zur Kontaktierung der zweiten Metallschicht dient, dadurch gekennzeichnet, daß eine Isolationsschicht (60), die den Kontaktbereich (40) und das Speicherelement (10) überdeckt, zumindest eine Öffnung (65) aufweist, wobei die Öffnung (65) bis zum Kontaktbereich (40) führt und mit einem elektrisch leitfähigen Material zum Kontaktieren der zweiten Metallschicht aufgefüllt ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Kontaktbereich (40) als Ätzstopp beim Ätzen der Öffnung (65) dient.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der vierte Metallbereich (50) einen unmittelbaren Kontakt zum zweiten Metallbereich (45) aufweist.
4. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der vierte Metallbereich (50) unter Zwischenlage der dielektrischen Schicht (25) gegenüber dem zweiten Metallbereich (45) isoliert ist.
5. Halbleiterbauelement nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die zweite Metallschicht eine elektrisch leitfähige Verbindung (80) zwischen dem dritten und vierten Metallbereich (30, 50) aufweist.
6. Halbleiterbauelement nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die erste und zweite Metallschicht aus einem Edelmetall insbesondere Platin oder einer Platinlegierung bestehen.
7. Halbleiterbauelement nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht (25) aus einem Keramikmaterial mit hoher Dielektrizitätskonstante oder aus einem ferroelektrischen Keramikmaterial besteht.
8. Halbleiterbauelement nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß in der Isolationsschicht (60) zumindest eine weitere Öffnung (70, 75) vorgesehen ist.
9. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorherigen Ansprüche mit folgenden Schritten:
  • 1. Aufbringen einer ersten Metallschicht auf eine Oberfläche des Halbleiterbauelements (5);
  • 2. selektives Entfernen der ersten Metallschicht von der Oberfläche unter Bildung eines ersten Metallbereichs (20) und eines gegenüber dem ersten Metallbereich (20) elektrisch isolierten zweiten Metallbereichs (45);
  • 3. Aufbringen einer dielektrischen Schicht (25) auf die Oberfläche des Halbleiterbauelements (5) und den ersten und zweiten Metallbereich (20, 45);
  • 4. selektives Entfernen der dielektrischen Schicht (25) von der Oberfläche, wobei die dielektrische Schicht (25) zumindest auf dem ersten Metallbereich (20) verbleibt;
  • 5. Aufbringen einer zweiten Metallschicht auf die Oberfläche;
  • 6. selektives Entfernen der zweiten Metallschicht von der Oberfläche unter Bildung von Metallbereichen (30, 50), wobei ein dritter Metallbereich (30) auf dem ersten Metallbereich (20) und ein vierter Metallbereich (50) auf dem zweiten Metallbereich (45) verbleibt, und der vierte Metallbereich (50) gemeinsam mit dem zweiten Metallbereich (45) einen Kontaktbereich (40) bildet;
  • 7. Aufbringen einer Isolationsschicht (60) auf die Oberfläche; und
  • 8. selektives Durchätzen der Isolationsschicht (60) bis auf den Kontaktbereich (40), wobei dieser als Ätzstopp beim Durchätzen der Isolationsschicht (60) dient.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach dem selektiven Entfernen der zweiten Metallschicht von dieser gebildete elektrisch leitfähige Verbindungen (80) zwischen dem dritten und vierten Metallbereichen (30, 50) verbleiben.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß beim selektiven Durchätzen der Isolationsschicht (60) zumindest eine weitere Öffnung (70, 75) geschaffen wird.
DE19816219A 1998-04-09 1998-04-09 Halbleiterbauelement Expired - Fee Related DE19816219C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19816219A DE19816219C1 (de) 1998-04-09 1998-04-09 Halbleiterbauelement
TW088104030A TW447079B (en) 1998-04-09 1999-03-16 Semiconductor element and its manufacturing method
PCT/DE1999/000894 WO1999053543A1 (de) 1998-04-09 1999-03-25 Halbleiterbauelement
EP99922073A EP1070349A1 (de) 1998-04-09 1999-03-25 Halbleiterbauelement
US09/685,362 US6906370B1 (en) 1998-04-09 2000-10-10 Semiconductor component having a material reinforced contact area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19816219A DE19816219C1 (de) 1998-04-09 1998-04-09 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE19816219C1 true DE19816219C1 (de) 1999-09-23

Family

ID=7864304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19816219A Expired - Fee Related DE19816219C1 (de) 1998-04-09 1998-04-09 Halbleiterbauelement

Country Status (4)

Country Link
EP (1) EP1070349A1 (de)
DE (1) DE19816219C1 (de)
TW (1) TW447079B (de)
WO (1) WO1999053543A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728979A1 (de) * 1987-08-29 1989-03-09 Bosch Gmbh Robert Planare schaltungsanordnung
WO1996017386A1 (en) * 1994-11-28 1996-06-06 Northern Telecom Limited A capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5707883A (en) * 1992-10-23 1998-01-13 Yamaha Corporation Method for manufacturing a semiconductor device using antireflection coating

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728979A1 (de) * 1987-08-29 1989-03-09 Bosch Gmbh Robert Planare schaltungsanordnung
US5707883A (en) * 1992-10-23 1998-01-13 Yamaha Corporation Method for manufacturing a semiconductor device using antireflection coating
WO1996017386A1 (en) * 1994-11-28 1996-06-06 Northern Telecom Limited A capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit

Also Published As

Publication number Publication date
WO1999053543A1 (de) 1999-10-21
TW447079B (en) 2001-07-21
EP1070349A1 (de) 2001-01-24

Similar Documents

Publication Publication Date Title
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE69617169T2 (de) Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102012207116B4 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69623598T2 (de) Halbleiterverfahren zur herstellung eines elektrisch leitenden kontaktanschlusses
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
DE19849743A1 (de) Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE10039710A1 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
EP1114455A1 (de) Verfahren zum herstellen einer speicherzelle
EP0578856A1 (de) Mikro-Kondensator
DE69209939T2 (de) Erhöhte Metall-Metall-Antischmelzsicherungsstrukturen und Verfahren zu deren Herstellung
DE4437761A1 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE19816219C1 (de) Halbleiterbauelement
EP1665371A1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung
DE69220725T2 (de) Herstellungsverfahren eines Kondensatorelementes für ein DRAM

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee