DE19801557A1 - Halbleitereinrichtung mit Kontakt-Prüfschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterein­ richtung mit einer Kontakt-Prüfschaltung zum Prüfen eines Kon­ taktes zwischen einer Mehrzahl von Anschlußflächen zum Empfan­ gen externer Signale und einer Mehrzahl von Meßspitzen eines Halbleitertestgerätes vor einen Test.

Bisher wurde ein Einbrenntest für Halbleitereinrichtungen wie zum Beispiel ein DRAM (Dynamic Random Access Memory, Dynami­ scher Direktzugriffsspeicher) ausgeführt. Dieser Test beschleu­ nigt einen frühen Fehler durch Betreiben einer Einrichtung wie zum Beispiel einen Wafer unter der harten Bedingung einer höhe­ ren Spannung und einer höheren Temperatur als gewöhnlich.

In einem Einbrenntesten werden Signale von einem Halbleiter­ testgerät in eine Halbleitereinrichtung eingegeben durch eine Mehrzahl von Meßspitzen des Halbleitertestgeräts in Kontakt mit einer Mehrzahl von Anschlußflächen der Halbleitereinrichtung. Der Einbrenntest kann nicht richtig ausgeführt werden, falls die Meßspitzen und die Anschlußflächen nicht in ausreichendem Kontakt zueinander stehen. Daher wird in jeder Halbleiterein­ richtung eine Kontakt-Prüfschaltung vorgesehen, um den Kontakt zwischen den Meßspitzen und den Anschlußflächen vor einem Ein­ brenntest zu prüfen.

Fig. 8 ist eine schematische Darstellung einer Struktur einer bei der Anmelderin vorhandenen Halbleitereinrichtung 50 mit ei­ ner Kontakt-Prüfschaltung 55. Wie in Fig. 8 gezeigt ist, weist die Halbleitereinrichtung 50, die auf einem Halbleiterwafer (zum Beispiel einen Siliziumwafer) gebildet ist, eine Massen- Anschlußfläche P10, Signalanschlußflächen P11-P14, eine Kon­ takt-Prüfschaltung 55 und eine interne Schaltung 56 auf.

Die Massen-Anschlußfläche P10 empfängt einen Massenpotential GND von außen (Halbleitertesteinrichtung). Die Signalanschluß­ flächen P11 bis P14 empfangen entsprechend externe Signale. Die Kontakt-Prüfschaltung 55 weist n-Kanal-MOS-Transistoren 51 bis 54 auf. Die n-Kanal-MOS-Transistoren 51 bis 54 sind zwischen jeder der Signalflächen P11-P14 und der Massen-Anschlußfläche P10 entsprechend geschaltet, wobei ihre Gates gemeinsam mit der Massen-Anschlußfläche P10 verbunden sind. Die interne Schaltung 56 führt einen vorgeschriebenen Betrieb (das Schreiben und Le­ sen von Daten im Falle eines DRAMs) gemäß der Signale aus, die extern durch die Anschlußflächen P10-P14 eingegeben werden.

Fig. 9 ist eine schematische Darstellung, die ein Verfahren zum Prüfen eines Kontaktes zwischen den Anschlußflächen P10-P14 der Halbleitereinrichtung 50 und der Meßspitzen 60-64 eines Halb­ leitertestgeräts 70 veranschaulicht. Es wird auf Fig. 9 Bezug genommen; das Halbleitertestgerät 70 weist ein Relais 71, ein Strommeßgerät 73 und eine Gleichstromversorgung 74 auf. Der Meßfühler 60 liegt auf Masse. Die Meßfühler 61-64 sind mit den Schaltanschlüssen 72.1-72.4 des Relais 71 entsprechend verbun­ den. Ein negatives Potential -V ist an einen allgemeinen An­ schluß 72.0 des Relais 71 über das Strommeßgerät 73 durch die Gleichstromversorgung 74 angelegt.

Um den Kontakt zu überprüfen, ist ein negatives Potential -V an den Meßfühler 61 angelegt durch beispielsweise Leiten eines Stromes zwischen dem Anschluß 72.0 und dem Anschluß 72.1 des Relais 71. Nur wenn die Anschlußflächen P10, P11 und die Meß­ fühler 60 bzw. 61 in ausreichendem Kontakt zueinander stehen wird der n-Kanal-MOS-Transistor 51 leitend gemacht, was einen Stromfluß in das Strommeßgerät 73 verursacht. Wenn die An­ schlußfläche P10 und der Meßfühler 60 und/oder die Anschlußflä­ che P11 und der Meßfühler 61 nicht in ausreichendem Kontakt zu­ einander stehen, fließt kein Strom in das Strommeßgerät 73. Auf diese Weise wird eine Kontaktprüfung zwischen den Anschlußflä­ chen P10, P11 und den Meßfühlern 60, 61 ermöglicht. Die Kontak­ te zwischen den anderen Anschlußflächen P12-P14 und den anderen Meßfühlern 62-64 können in derselben Art geprüft werden.

Das bisherige Verfahren zum Kontaktprüfen ist jedoch zeitauf­ wendig, weil eine Anschlußfläche-zu-Anschlußfläche-Prüfung er­ forderlich ist.

Der Zeitaufwand für das Kontaktprüfen kann durch gleichzeitiges Ausführen des Kontaktprüfens aller Anschlußflächen P10-P14 ver­ ringert werden. In diesem Fall werden die Kosten eines Halblei­ tertestgerätes 74 jedoch hoch, weil es nötig ist, so viele Strommeßgeräte 73 wie Anschlußflächen P11-P14 vorzusehen.

Zusätzlich ist die bisherige Methode des Kontaktprüfens nicht geeignet zum Prüfen einer Anschlußfläche eines DRAMs, an den ein positives Potential wie beispielsweise ein Stromversor­ gungspotential Vcc oder ein erhöhtes Potential Vpp angelegt ist, weil bei diesem Verfahren ein negatives Potential -V an eine zu prüfende Anschlußfläche angelegt wird. Allgemein ist, wenn beispielsweise ein CMOS-Inverter in einer Chipschaltung vorhanden ist, eine Anschlußfläche für das Stromversorgungspo­ tential Vcc auch mit einer n-Wanne verbunden. In einem p-Typ- Siliziumsubstrat kann ein Energieniveau einer n-Wanne mögli­ cherweise niedriger sein als ein Energieniveau des p-Typ- Siliziumsubstrats, falls die Anschlußfläche für das Stromver­ sorgungspotential Vcc ein negatives Potential erreicht. In ei­ nem derartigen Fall zerstört ein Starkstrom, der durch einen in Durchlaßrichtung vorgespannten pn-Übergang verursacht ist, die interne Schaltung 56.

Eine Aufgabe der vorliegenden Erfindung ist es daher, eine Halbleitereinrichtung anzugeben, die ein schnelles Kontaktprü­ fen mit einer einfachen Einrichtung ermöglicht und zu dem das Kontaktprüfen einer Anschlußfläche ermöglicht, an die ein posi­ tives Potential angelegt ist.

Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung nach Anspruch 1.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Kurz gesagt weist eine Kontakt-Prüfschaltung gemäß der vorlie­ genden Erfindung einen ersten bis (n-2)-ten Transistor auf, welche in Reihe zwischen einer Anschlußfläche und einer n-ten Anschlußfläche geschaltet sind. Die Eingabeelektroden des er­ sten bis (n-2)-ten Transistors sind mit der zweiten bis (n-1)-ten Anschlußfläche entsprechend verbunden. Beim Kontaktprüfen wird ein Testsignal an jede der zweiten bis (n-1)-ten Meßspitze angelegt, um einen Strom durch jeden des ersten bis (n-2)-ten Transistors zu leiten. Die Leitung zwischen der ersten und der n-ten Meßspitze wird geprüft. Der Kontakt zwischen den Meßspit­ zen und den Anschlußflächen wird dann als ausreichend ermit­ telt, wenn ein Strom zwischen der ersten und der n-ten Meßspit­ ze fließt, wogegen ein nicht ausreichender Kontakt zwischen den Meßspitzen und den Anschlußflächen ermittelt wird, wenn kein Strom zwischen der ersten und der n-ten Meßspitze fließt.

Daher kann der Kontakt zwischen den Meßspitzen und den An­ schlußflächen auf einmal geprüft werden. Deshalb wird die Zeit, die für das Kontaktprüfen erforderlich ist, zu einem großen Teil verringert im Vergleich zu dem bisherigen Anschlußfläche-zu- Anschlußfläche-Prüfverfahren. Zusätzlich werden die Kosten­ steigerung und die Kompliziertheit eines Halbleitertestgeräts vermieden, weil es nur notwendig ist, die Testsignale an die zweite bis (n-1)-te Meßspitze anzulegen und die Leitung zwi­ schen der ersten und der n-ten Meßspitze zu prüfen. Ferner wird die Verwendung eines Signals mit einem positiven Potential als ein Testsignal durch das Verwenden von n-Kanal-MOS-Transistoren ermöglicht, wobei ein Kontaktprüfen einer Anschlußfläche, an die ein Signal mit einem positiven Potential angelegt ist, mög­ lich ist ohne irgendeine Unbequemlichkeit, wie sie bisher auf­ trat.

Vorzugsweise weist die Kontakt-Prüfschaltung weiter ein erstes bis (n-2)-tes Widerstandselement auf, welche zwischen den Ein­ gabeelektroden des ersten bis (n-2)-ten Transistors und der er­ sten Anschlußfläche entsprechend geschaltet sind. Beim Kontakt­ prüfen wird ein Inaktivierpotential an die erste Meßspitze an­ gelegt, um den ersten bis (n-2)-ten Transistor nicht leitend zu machen. In diesem Fall kann, wenn die zweite Meßspitze und die zweite Anschlußfläche beispielsweise nicht geeignet in Kontakt stehen, der erste Transistor auf sichere Weise nicht leitend gemacht werden durch ein an die erste Anschlußfläche angelegtes Inaktivierpotential. Daher kann ein Prüffehler verhindert wer­ den, der durch die mit dem Aktivierpotential geladene zweite Anschlußfläche verursacht wird.

Vorzugsweise wird eine der zweiten bis (n-1)-ten Anschlußfläche als eine Chip-Auswahlfläche verwendet. Beim Kontaktprüfen wird ein Chip-Auswahlsignal anstelle eines Testsignals an eine der Anschlußfläche entsprechende Meßspitze angelegt. Dies ist des­ wegen vorteilhaft, weil es sequentielles Auswählen und Prüfen einer Mehrzahl von auf einem Wafer gebildeter Chips ermöglicht.

Weiter vorzugsweise weist die Kontakt-Prüfschaltung weiter ein zwischen einer Eingabeelektrode des ersten Chip-Auswahltransi­ stors und der ersten Anschlußfläche verbundenes erstes Wider­ standselement und zweite bis (n-2)-te Gruppen von Chip- Auswahltransistoren und Widerstandselemente auf, welche zwi­ schen den Eingabeelektroden der Transistoren, die nicht der er­ ste Chip-Auswahltransistor sind, und der ersten Anschlußfläche entsprechend in Reihe geschaltet sind. Zum Zeitpunkt des Kon­ taktprüfens wird ein Inaktivierpotential an die erste Meßspitze angelegt, um jeden Transistor nicht-leitend zu machen. In die­ sem Fall wird verhindert, daß Strom zwischen der zweiten bis n-ten Anschlußfläche und der ersten Anschlußfläche fließt, außer beim Kontaktprüfen. Auf diese Weise wird der Stromverbrauch verringert.

Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfin­ dung ergeben sich aus der folgenden Beschreibung von Ausfüh­ rungsformen der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Figuren. Von den Figuren zeigen:

Fig. 1 eine schematische Darstellung einer Struktur einer Halbleitereinrichtung ge­ mäß einer ersten Ausführungsform der Er­ findung;

Fig. 2 eine schematische Teildarstellung eines Verfahrens eines Kontaktprüfens der in Fig. 1 gezeigten Halbleitereinrichtung;

Fig. 3 eine schematische Darstellung einer Struktur einer Halbleitereinrichtung ge­ mäß einer zweiten Ausführungsform der Erfindung;

Fig. 4 eine schematische Darstellung einer Ver­ besserung der Halbleitereinrichtung aus Fig. 3;

Fig. 5 bis 7 schematische Darstellungen von Struktu­ ren von Halbleitereinrichtungen nach ei­ ner dritten bis fünften Ausführungsform der Erfindung;

Fig. 8 eine schematische Darstellung einer Struktur einer bei der Anmelderin vor­ handenen Halbleitereinrichtung;

Fig. 9 eine schematische Darstellung eines Ver­ fahrens eines Kontaktprüfens der in Fig. 8 gezeigten Halbleitereinrichtung.

Erste Ausführungsform

Fig. 1 zeigt eine schematische Darstellung der Struktur einer Halbleitereinrichtung 8 gemäß der ersten Ausführungsform der Erfindung. Es wird auf Fig. 1 Bezug genommen; die auf einem Halbleiterwafer gebildete Halbleitereinrichtung 8 weist eine Massen-Anschlußfläche P0, Stromversorgungs- oder Signalan­ schlußflächen P1-P4, eine Chip-Auswahlanschlußfläche P5, eine Prüfanschlußfläche P6, eine Kontakt-Prüfschaltung 6 und eine interne Schaltung 7 auf.

Ein Massenpotential GND ist an die Massen-Anschlußfläche P0 an­ gelegt. Bei einem Einbrenntesten eines Wafers werden die Strom­ versorgungs- oder Signalanschlußflächen P1 bis P4 benutzt. Die Chip-Auswahlanschlußfläche P5 wird zum Auswählen eines zu prü­ fenden Chips einer Mehrzahl auf einem Wafer gebildeter Chips benutzt. Die Auswahlanschlußfläche P6 zum Prüfen, ob eine An­ schlußfläche geprüft werden soll, steht mit einer Meßspitze in ausreichendem Maße in Kontakt.

Die Kontakt-Prüfschaltung 6 weist n-Kanal-MOS-Transistoren 1 bis 5 auf, die in Reihe zwischen den Anschlußflächen P0 und P6 verbunden sind. Die Gates der n-Kanal-MOS-Transistoren 1 bis 5 sind entsprechend mit den Anschlußflächen P1-P4 verbunden. Die interne Schaltung 7 führt einen vorgeschriebenen Betrieb aus gemäß einer Versorgungsspannung und eines Signals, das von au­ ßen durch die Anschlußflächen P0-P4 angelegt ist.

Bei einem Kontaktprüfen vor einem Einbrenntest wird eine Meß­ spitze (nicht gezeigt) eines Halbleitertestgeräts in Kontakt zu jeder der Anschlußflächen P0-P6 gebracht. Falls jede der An­ schlußflächen P0-P4 in ausreichendem Kontakt zu einer Meßspitze steht, werden die n-Kanal-MOS-Transistoren 1 bis 4 leitend ge­ macht, wenn ein Massenpotential GND an einer Meßspitze entspre­ chend der Massen-Anschlußfläche P0 angelegt ist, und jede der den Anschlußflächen P1-P4 entsprechenden Meßspitzen wird auf einen H (logisch hoch)-Pegel angehoben.

Falls die Anschlußflächen P0-P6 zu den Meßspitzen in ausrei­ chendem Maße in Kontakt stehen, fließt ein Strom zwischen einer der Prüfanschlußfläche P6 entsprechenden Meßspitze und einer der Massen-Anschlußfläche P0 entsprechenden Meßspitze, wenn ei­ ne der Chip-Auswahlanschlußfläche P5 entsprechenden Meßspitze auf einen H-Pegel angehoben wird und eine ausreichende Spannung an eine der Auswahlanschlußfläche P6 entsprechende Meßspitze in diesem Zustand angelegt wird. Falls mindestens eine der An­ schlußflächen P0-P6 nicht in ausreichendem Kontakt zu der ent­ sprechenden Meßspitze steht, fließt jedoch kein Strom.

Daher wird ein Kontaktprüfen zwischen den Anschlußflächen P0-P6 der Halbleitereinrichtung 8 und den Meßspitzen des Halbleiter­ testgeräts ermöglicht durch Überwachen des Stromes, der in die der Prüfanschlußfläche P6 entsprechenden Meßspitze fließt.

Zusätzlich kann, da nur eine Messung pro Chip für das Prüfen erforderlich ist, die nötige Zeit auf nur 1/n derjenigen ver­ ringert werden, die bisher erforderlich war (n ist eine Anzahl von Stromversorgungs- oder Signalanschlußflächen, die im Ein­ brenntest benutzt werden; in der Figur ist n=4).

Außerdem ist das Kontaktprüfen einer Meßspitze und einer An­ schlußfläche möglich, an die ein positives Stromversorgungspo­ tential wie eine Stromversorgungsspannung Vcc oder ein erhöhtes Potential Vpp angelegt ist, was in einem bei der Anmelderin vorhandenen Kontakt-Prüfverfahren, bei dem ein negatives Poten­ tial an die Anschlußflächen P1-P4 angelegt ist, schwierig ist, da die Anschlußflächen P1-P4 einen H-Pegel erreichen.

Fig. 2 ist eine schematische Darstellung, die auf spezielle Weise ein Kontakt-Prüfverfahren der in Fig. 1 gezeigten Halb­ leitereinrichtung 8 veranschaulicht.

Es wird auf Fig. 2 Bezug genommen; mehrfache Halbleitereinrich­ tungen 8 sind in X Zeilen und Y Spalten (X und Y sind natürli­ che Zahlen) auf einer Waferoberfläche gebildet. Ein Halbleiter­ testgerät 10 schließt Relais 11 und 13, Widerstandselemente 15.x (x ist eine natürliche Zahl von 1 bis X) und ein Span­ nungsmeßgerät 16 ein. Die Chip-Auswahlflächen P5 aller Halblei­ tereinrichtungen 8 in der y-ten Spalte (y ist eine natürliche Zahl von 1 bis Y) sind gemeinsam mit einem Schaltanschluß 12.y des Relais 11 über eine Meßspitze (nicht gezeigt) verbunden. Ein H-Pegel (Stromversorgungspotential Vcc) ist an einen ge­ meinsamen Anschluß 12.0 des Relais 11 angelegt. Die Prüfan­ schlußflächen P6 aller Halbleitereinrichtungen 8 in der x-ten Zeile sind gemeinsam mit einem Schaltanschluß 14.x des Relais 13 über eine Meßspitze (nicht gezeigt) verbunden. Der- Schaltan­ schluß 14.x des Relais 13 ist mit einer Leitung des Stromver­ sorgungspotentials Vcc (der Stromversorgung) über das Wider­ standselement 15.x zum Hochsetzen der Spannung verbunden. Der gemeinsame Anschluß 14.0 des Relais 13 ist mit dem Spannungs­ meßgerät 16 verbunden.

Bei einem Kontaktprüfen wird zuerst ein H-Pegel an eine der An­ schlußflächen P1-P4 jeder Halbleitereinrichtung 8 entsprechende Meßspitze angelegt. Ein Massenpotential GND wird an die Massen- Anschlußfläche P0 angelegt. Danach wird ein H-Pegel an eine der Chip-Auswahlflächen P5 jeder Halbleitereinrichtung 8 in der er­ sten Spalte entsprechende Meßspitze angelegt durch Leiten eines Stromes zwischen dem Anschluß 12.0 und dem Anschluß 12.1 bei­ spielsweise des Relais 11. Dann wird eine der Prüfanschlußflä­ chen P6 jeder Halbleitereinrichtung 8 in der ersten Zeile ent­ sprechende Meßspitze mit dem Spannungsmeßgerät 16 verbunden durch Leiten eines Stroms zwischen dem Anschluß 14.0 und dem Anschluß 14.1 beispielsweise des Relais 13.

Wenn die Anschlußflächen P0-P6 der Halbleitereinrichtung 8 in der ersten Zeile, in der ersten Spalte in ausreichendem Kontakt zu den Meßspitzen stehen, weist das Spannungsmeßgerät 14 eine Spannung auf, die kleiner ist als die Hochsetz-Spannung Vcc, wegen des Stroms von einer Leitung des Stromversorgungspotenti­ als Vcc (der Stromversorgung) zur Halbleitereinrichtung 8 über das Widerstandselement 15.1. Wenn die Anschlußflächen nicht in ausreichendem Kontakt zu den Meßspitzen stehen, zeigt das Span­ nungsmeßgerät 14 die Hochsetz-Spannung Vcc an, da kein Strom von der Leitung des Stromversorgungspotentials Vcc (der Strom­ versorgung) zur Halbleitereinrichtung 8 über das Widerstandse­ lement 15.1 fließt. In der oben beschriebenen Art wird das Kon­ taktprüfen der Halbleitereinrichtung 8 in der ersten Zeile und in der ersten Spalte ausgeführt. Andere Halbleitereinrichtungen 8 können auch in derselben Art geprüft werden.

Zweite Ausführungsform

Fig. 3 ist eine schematische Darstellung einer Struktur einer Halbleitereinrichtung 17 gemäß der zweiten Ausführungsform der Erfindung. Es wird auf Fig. 3 Bezug genommen; die Halblei­ tereinrichtung 17 weist Anschlußflächen P0-P4 und P6, eine Kon­ takt-Prüfschaltung 18 und eine interne Schaltung 7 auf. Die Halbleitereinrichtung 17 unterscheidet sich von der Halblei­ tereinrichtung 8 darin, daß die Chip-Auswahlanschlußfläche P5 und der n-Kanal-MOS-Transistor 5 nicht vorgesehen sind.

In der Halbleitereinrichtung 17 wird die in einem Einbrennte­ sten benutzte Stromversorgungs- oder Signalanschlußfläche P4 auch als eine Chip-Auswahlanschlußfläche beim Kontaktprüfen be­ nutzt. Deshalb kann die Anzahl der zu prüfenden Anschlußflächen wie auch die Layout-Fläche verringert werden.

Zusätzlich ist es möglich, wie in Fig. 4 gezeigt ist, die An­ schlußfläche P3 als eine Chip-Auswahlanschlußfläche und die An­ schlußfläche P4 als eine Prüfanschlußfläche zu benutzen, durch Entfernen der Anschlußfläche P6 und des n-Kanal-MOS-Transistors 4 und anschließendes Verbinden der Anschlußfläche P4 mit dem Drain des n-Kanal-MOS-Transistors 3.

Dritte Ausführungsform

Fig. 5 ist eine schematische Darstellung einer Struktur einer Halbleitereinrichtung 20 gemäß der dritten Ausführungsform der Erfindung.

Wie in Fig. 5 gezeigt ist, ist die Halbleitereinrichtung 20 mit Anschlußflächen P0-P4 und P6, einer Kontakt-Prüfschaltung 25 und einer internen Schaltung 7 versehen. Der Unterschied zwi­ schen der Halbleitereinrichtung 20 und der Halbleitereinrich­ tung 17 der Fig. 3 liegt darin, daß die Widerstandselemente 21-24 zum Heruntersetzen der Spannung neu vorgesehen sind. Die Widerstandselemente 21-24 sind zwischen den Gates der n-Kanal- MOS-Transistoren 1-4 und der Anschlußfläche P0 entsprechend verbunden. Hier sind die Widerstandselemente 21-24 beispiels­ weise aus einem ein Gate bildendes Material, ein eine Bitlei­ tung bildendes Material oder einer Diffusionswiderstandsschicht gebildet. Die Widerstandselemente 21-24 können auch einen MOS- Transistor aufweisen, an dessen Gate ein konstantes Potential angelegt ist.

In der Halbleitereinrichtung 20 kann der n-Kanal-MOS-Transistor 1, wenn die Anschlußfläche P1 nicht in ausreichendem Kontakt zu einer Meßspitze steht, auf sichere Weise nicht leitend gemacht werden, da ein Gate des n-Kanal-MOS-Transistors 1 über das Wi­ derstandselement 21 und die Anschlußfläche P0 auf Masse liegt. Auf diese Weise würde das Gate des n-Kanal-MOS-Transistors 1, wenn die Anschlußfläche P1 und eine Meßspitze nicht in ausrei­ chendem Maße zueinander in Kontakt stehen, nicht mit einem po­ sitiven Potential geladen werden, wodurch ein vom leitenden Zu­ stand des N-Kanal-MOS-Transistors 1 herbeigeführter Prüf-Fehler verhindert wird.

Vierte Ausführungsform

Fig. 6 ist eine schematische Darstellung einer Struktur einer Halbleitereinrichtung 30 gemäß der vierten Ausführungsform der Erfindung.

Es wird auf Fig. 6 Bezug genommen; eine Halbleitereinrichtung 30 weist Anschlußflächen P0-P4 und P6, eine Kontakt- Prüfschaltung 35 und eine interne Schaltung 7 auf. Die Halblei­ tereinrichtung 30 unterscheidet sich von der Halbleitereinrich­ tung 20 der Fig. 5 darin, daß die n-Kanal-MOS-Transistoren 31-33 zusätzlich vorgesehen sind. Die n-Kanal-MOS-Transistoren 31-33 sind zwischen den Gates der n-Kanal-MOS-Transistoren 1-3 und der Widerstandselemente 21-23 entsprechend verbunden, wobei die Gates der n-Kanal-MOS-Transistoren 31-33 miteinander mit dem Gate des n-Kanal-MOS-Transistors 4 verbunden sind.

In der Halbleitereinrichtung 30 sind die n-Kanal-MOS-Transisto­ ren 31-33 nicht leitend, außer wenn ein H-Pegel-Signal als ein Chip-Auswahlsignal an die als Chip-Auswahlanschlußfläche be­ nutzte Anschlußfläche P4 angelegt ist. Daher wird ein Stromfluß von den Anschlußflächen P1-P3 zur Massen-Anschlußfläche P0 über die Widerstandselemente 21-23 verhindert, was die Verringerung des Stromverbrauchs erleichtert.

Fünfte Ausführungsform

Fig. 7 ist eine schematische Darstellung einer Struktur einer Halbleitereinrichtung 40 gemäß der fünften Ausführungsform der Erfindung. Es wird auf die Fig. 7 Bezug genommen; die Halblei­ tereinrichtung 40 weist Anschlußflächen P0-P4 und P6, eine Kon­ takt-Prüfschaltung 45 und eine interne Schaltung 7 auf. Die Halbleitereinrichtung 40 unterscheidet sich von der Halblei­ tereinrichtung 17 der Fig. 3 darin, daß die n-Kanal-MOS- Transistoren 1-4 durch p-Kanal-MOS-Transistoren 41-44 ersetzt sind.

Beim Kontaktprüfen wird die Leitung zwischen den Anschlußflä­ chen P0 und P6 geprüft, wobei das Massenpotential GND an die Massen-Anschlußfläche P0 und ein negatives Potential an jede der Anschlußflächen P1-P4 angelegt ist. Das Vorhandensein eines Stroms zwischen den Anschlußflächen P0 und P6 bedeutet einen ausreichenden Kontakt zwischen den Anschlußflächen P0-P6 und den Meßspitzen, wogegen das Nicht-Vorhandensein eines Stroms zwischen den Anschlußflächen P0 und P6 das Fehlen eines ausrei­ chenden Kontaktes zwischen den Anschlußflächen P0-P6 und den Meßspitzen bedeutet.

Die oben beschriebene Ausführungsform ist vorteilhaft, wenn ein positives Potential nicht an die Anschlußflächen P0-P4 angelegt werden kann.

Claims (4)

1. Halbleitereinrichtung mit einer Kontakt-Prüfschaltung (6, 18, 18', 25, 35, 45) und einer ersten bis n-ten Anschlußfläche (n ist eine ganze Zahl größer oder gleich 3) (P0-P6) zum Emp­ fangen externer Signale, bei der
die Kontakt-Prüfschaltung (6, 18, 18', 25, 35, 45) zum Ausfüh­ ren eines Kontaktprüfens zwischen der ersten und der n-ten Meß­ spitze eines Halbleitertestgeräts (10) und der ersten bis n-ten Anschlußfläche (P0-P6) vor einem Test vorgesehen ist,
die Kontakt-Prüfschaltung (6, 18, 18', 25, 35, 45) einen ersten bis einen (n-2)-ten Transistor (1-5) aufweist, die in Reihe zwischen der ersten Anschlußfläche (P0) und der n-ten Anschluß­ fläche (P1-P5) geschaltet sind und entsprechende, mit der zwei­ ten bis (n-1)-ten Anschlußfläche (P1-P5) verbundene Eingabe­ elektroden aufweisen, und
beim Kontaktprüfen ein Testsignal an jede der zweiten bis (n-1)-ten Meßspitze angelegt ist, um jeden der ersten bis (n-2)-ten Transistoren (1-5) leitend zu machen, und das Leiten zwi­ schen der ersten und der n-ten Meßspitze geprüft wird.

2. Halbleitereinrichtung nach Anspruch 1, bei der
die Kontakt-Prüfschaltung (25) ein erstes bis (n-2)-tes Wider­ standselement (21-24) aufweist, die zwischen Eingangselektroden des ersten bis (n-2)-ten Transistors (1-4) bzw. der ersten An­ schlußfläche (P0) geschaltet sind, und
ein Inaktivier-Potential an die erste Meßspitze angelegt ist, um den ersten bis (n-2)-ten) Transistor (1-4) nicht leitend zum Zeitpunkt des Kontaktprüfens zu machen.

3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der
eine der zweiten bis (n-1)-ten Anschlußfläche (P1-P5) als eine Chip-Auswahlanschlußfläche (P5) benutzt wird und ein der An­ schlußfläche entsprechender Transistor als ein erster Chip- Auswahltransistor (5) benutzt wird, und
zum Zeitpunkt des Kontaktprüfens ein Chip-Auswahlsignal anstel­ le des Testsignals an eine der Chip-Auswahlanschlußfläche (P5) entsprechende Meßspitze angelegt ist, um die Halbleitereinrich­ tung durch Leitend-machen des ersten Chip-Auswahltransistors (5) auszuwählen.

4. Halbleitereinrichtung nach Anspruch 3, bei der die Kontakt-Prüfschaltung (35) aufweist:
einen zweiten bis (n-2)-ten Chip-Auswahltransistor (31-33), de­ ren Eingabeelektroden miteinander mit einer Eingabeelektrode des ersten Chip-Auswahltransistors (4) verbunden sind und deren erste Elektroden entsprechend mit den Eingabeelektroden der Transistoren (1-3) und nicht des Transistors (4) verbunden sind, welche als der erste Chip-Auswahltransistor unter den er­ sten bis (n-2)-ten Transistoren (1-4) benutzt wird;
ein erstes Widerstandselement (24), das zwischen einer Einga­ beelektrode des ersten Chip-Auswahlstransistors (4) und der er­ sten Anschlußfläche (P0) geschaltet ist; und
ein zweites bis (n-2)-tes Widerstandselement (21-23), die ent­ sprechend zwischen den zweiten Elektroden des zweiten bis (n-2)-ten Chip-Auswahltransistors (31-33) und der ersten Anschluß­ fläche (P0) geschaltet sind; und
beim Kontaktprüfen ein Inaktivierungspotential an die erste Meßspitze angelegt ist, um den ersten bis (n-2)-ten Transistor (1-4) und den zweiten bis (n-2)-ten Chip-Auswahltransistor (31-33) nicht-leitend zu machen.