[go: up one dir, main page]

DE19800640A1 - Heterobipolartransistor sowie Verfahren zu dessen Herstellung - Google Patents

Heterobipolartransistor sowie Verfahren zu dessen Herstellung

Info

Publication number
DE19800640A1
DE19800640A1 DE19800640A DE19800640A DE19800640A1 DE 19800640 A1 DE19800640 A1 DE 19800640A1 DE 19800640 A DE19800640 A DE 19800640A DE 19800640 A DE19800640 A DE 19800640A DE 19800640 A1 DE19800640 A1 DE 19800640A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
gaas
emitter
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19800640A
Other languages
English (en)
Other versions
DE19800640C2 (de
Inventor
Shinichi Miyakuni
Teruyuki Shimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19800640A1 publication Critical patent/DE19800640A1/de
Application granted granted Critical
Publication of DE19800640C2 publication Critical patent/DE19800640C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133Emitter regions of BJTs
    • H10D62/136Emitter regions of BJTs of heterojunction BJTs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft die Verwirklichung einer hohen Leistungsfähigkeit eines Heterobipolartransistors (Bipolartransistor mit Heteroverbindung; HBT). Insbesondere betrifft sie die Verwirklichung einer hohen Leistungsfähigkeit eines HBT mit einer Lastwiderstandsschicht in einer Emitterschicht.
Fig. 11 ist eine Schnittansicht eines HBT auf der Basis von GaAs/AlGaAs einer herkömmlichen Struktur. Eine Emitterschicht besteht hauptsächlich aus einer n-AlGaAs-Schicht, eine Grundschicht hauptsächlich aus einer p-GaAs-Schicht und ein Kollektor hauptsächlich aus einer n-GaAs-Schicht. Die Emitterschicht schließt eine n-InGaAs-Kontaktschicht mit einer schmalen Bandlücke ein, und die Kollektorschicht schließt eine darin gebildete n-GaAs-Kontaktschicht ein. In der Zeichnung bezeichnet die Bezugszahl 1 eine n⁺-In0,5Ga0,5As-Schicht, 2 bezeichnet eine n⁺-InxGa1-xAs-Schicht (x = 0-0,5), 3 bezeichnet eine n⁺-GaAs-Schicht, 4 bezeichnet eine n⁻-GaAs- Lastwiderstandsschicht, 6 bezeichnet eine n-AlyGa1-yAs-Schicht (y = 0-0,26), 7 bezeichnet eine n-Al0,26Ga0,74As-Schicht, 8 bezeichnet eine undotierte GaAs-Schicht, 9 bezeichnet eine p⁺-GaAs-Grundschicht, 10 bezeichnet eine n⁻-GaAs-Kollektorschicht, 21 bezeichnet eine Emitterelektrode, 22 bezeichnet eine Basiselektrode und 23 bezeichnet eine Kollektorelektrode.
In einer solchen wie zuvor beschriebenen Struktur erhöht sich bei einem Anstieg der Temperatur der Vorrichtung aufgrund des HBT-Betriebes die Zahl der durch die Vorrichtung fließenden Elektronen, nämlich der Strom in der Emitterzone, was zu einer Instabilität der Vorrichtungseigenschaften führt.
Um diesem Problem zu begegnen wird eine Lastwiderstandssicht 4 (Trägerkonzentration = 1 × 1016 cm⁻3, Filmdicke = 200 nm), die als ein Widerstand bei dem aus dem erhöhten Strom resultierenden Anstieg der Vorrichtungstemperatur wirkt, zwischen der n⁺-GaAs- Schicht 3 und der n-AlGaAs-Schicht 6 in der Emitterzone ausgestaltet, wodurch der Stromfluß durch die Widerstandsschicht 4 geleitet wird und ein übermäßiger Stromfluß verhindert wird.
Obgleich in dem HBT, welcher die Lastwiderstandsschicht 4 darin gebildet aufweist, die Vorrichtungseigenschaften selbst bei Erhöhung der Vorrichtungstemperatur vor einer Destabilisierung geschützt werden können, tritt ein neues Problem derart auf, daß der Stromverstärkungsfaktor β (das Veränderungsmaß des Kollektorstroms IK gegenüber geringfügiger Änderung im Basisstrom IB, wenn die Spannung VKE zwischen dem Kollektor und dem Emitter konstant ist) des HBT im Vergleich zum HBT herkömmlicher Struktur verringert ist.
Die vorliegenden Erfinder haben die folgenden Tatsachen als Ergebnis einer intensiven Studie gefunden. In dem in Fig. 11 gezeigten HBT ist es danach so, daß, weil die Lastwiderstandsschicht 4 (Trägerkonzentration = 1 × 1016 cm⁻3) auf der n-AlGaAs-Schicht 6 (Trägerkonzentration = 5 × 1017 cm⁻3) in der Emitterschicht gebildet ist, die Träger von der n-AlGaAs-Schicht 6, wo die Trägerkonzentration hoch ist, in die n⁻-GaAs-Schicht der Lastwiderstandsschicht 4 diffundieren, was zu einer verringerten Trägerkonzentration in der n-AlGaAs-Schicht 6 führt. Gleichzeitig läßt eine solche Verringerung der Trägerkonzentration in der n-AlGaAs-Schicht 6 den absoluten Wert des Temperaturkoeffizienten ϕ (= δVBE/δT) der Emitter- Basisspannung VBE ansteigen unter der Bedingung, daß der Emitterstrom des HBT konstant ist, und somit wird die Verringerung des Stromverstärkungsfaktors β des HBT verursacht.
Somit ist es Aufgabe der vorliegenden Erfindung, eine HBT- Struktur bereitzustellen, die mit einer Lastwiderstandsschicht in deren Emitterschicht ausgestaltet ist und bei welcher die Verringerung des Stromverstärkungsfaktors β verhindert wird, sowie ein Verfahren zu deren Herstellung bereitzustellen.
Die vorliegenden Erfinder haben intensive Studien durchgeführt. Im Ergebnis wurde gefunden, daß die Trägerkonzentration in der n-AlGaAs-Schicht vor der Verringerung geschützt werden kann, indem eine n-GaAs-Trägerzufuhrschicht mit einer festgelegten Trägerkonzentration zwischen der Lastwiderstandsschicht und der n-AlGaAs-Schicht gebildet ist, wodurch die vorliegende Erfindung vervollständigt wurde.
Daß heißt, die vorliegenden Erfindung stellt zur Verfügung: Eine Kollektorzone mit GaAs eines ersten Leitfähigkeitstyps; eine auf der Kollektorzone mit GaAs vom ersten Leitfähigkeitstyp gebildete Basiszone mit GaAs eines zweiten Leitfähigkeitstyps; eine auf der Basiszone mit GaAs vom zweiten Leitfähigkeitstyp gebildeten Emitterzone, die mindestens eine AlGaAs-Schicht vom ersten Leitfähigkeitstyp und eine Lastwiderstandsschicht mit GaAS vom ersten Leitfähigkeitstyp, die auf der AlGaAs-Schicht vom ersten Leitfähigkeitstyp gebildet ist, einschließt; und eine Trägerzufuhrschicht bzw. -versorgungsschicht mit GaAs vom ersten Leitfähigkeitstyp, die Träger einer solchen Konzentration einschließt, daß deren Erschöpfung verhindert ist, und welche zwischen der AlGaAs-Schicht vom ersten Leitfähigkeitstyp und der Lastwiderstandsschicht mit GaAs vom ersten Leitfähigkeitstyp ausgestaltet ist.
Durch das Ausgestalten der Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp, die Träger einer solchen Konzentration einschließt, daß die Erschöpfung der Träger verhindert ist, zwischen der AlGaAs-Schicht vom ersten Leitfähigkeitstyp und der Lastwiderstandsschicht mit GaAs vom ersten Leitfähigkeitstyp kann das Abdriften bzw. Auslaufen der Träger aus der AlGaAs- Schicht verhindert werden durch das Nachfüllen der Träger, die von der AlGaAs-Schicht in die GaAs-Lastwiderstandsschicht einer niedrigeren Konzentration gewandert waren, um das Gleichgewicht der Fermi-Niveaus beider Schichten zu halten.
Diese Konfiguration verhindert das Verringern der Träger- Konzentration der AlGaAs-Schicht selbst bei einem HBT mit einer GaAs-Lastwiderstandsschicht, wodurch es ermöglicht wird, den Absolutwert von ϕ (δVBE/δT) des HBT zu stabilisieren und das Verringern des Stromverstärkungsfaktors β zu verhindern.
Die Trägerkonzentration in der Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp ist vorzugsweise größer als die Trägerkonzentration in der AlGaAs-Schicht vom ersten Leitfähigkeitstyp.
Durch das Einstellen der Trägerkonzentration in der GaAs- Trägerzufuhrschicht auf ein höheres Maß als in der AlGaAs- Schicht kann das Ausfließen der Träger aus der AlGaAs-Schicht verhindert werden.
Die Trägerkonzentration in der GaAs-Trägerzufuhrschicht liegt vorzugsweise in einem Bereich von 1,0 bis 5,0 × 1018 cm⁻3.
Der Anteil von Al in der AlGaAs-Schicht vom ersten Leitfähigkeitstyp beträgt vorzugsweise 0,20 oder mehr.
Der HBT der vorliegenden Erfindung umfaßt ferner vorzugsweise eine Emitterkontaktschicht mit InxGa1-xAs (0 < x < 0,5) auf der Emitterzone.
Die vorliegende Erfindung stellt ferner ein Verfahren zur Herstellung eines HBT zur Verfügung, welches die Schritte umfaßt: Bilden eines Kollektors-Substrats mit GaAs vom ersten Leitfähigkeitstyp; Laminieren einer Basiszone mit GaAs vom zweiten Leitfähigkeitstyp sowie eine Emitterzone, die mindestens eine AlGaAs-Schicht vom ersten Leitfähigkeitstyp, eine auf der AlGaAs-Schicht vom ersten Leitfähigkeitstyp gebildete Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp und eine auf der Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp gebildete Lastwiderstandsschicht mit GaAs vom ersten Leitfähigkeitstyp einschließt, auf dem Kollektor-Substrat mit GaAs vom ersten Leitfähigkeitstyp; Bilden einer Emitterelektrode auf der Emitterzonen; Ätzen der Emitterzone, bis die Basiszone exponiert ist, unter Verwendung der Emitterelektrode als Maske, wodurch Emitter-Mesabereiche gebildet werden; und Bereitstellen einer Basiselektrode auf der Basiszone und einer Kollektorelektrode auf der Kollektorzone.
Der Schritt des Bildens der Emitter-Mesabereiche schließt vorzugsweise einen ersten Schritt des Ätzens der Emitterzone herunter auf die AlGaAs-Schicht durch selektives Ätzen unter Verwendung der AlGaAs-Schicht als Ätzstoppschicht, sowie einen zweiten Ätzschritt des Ätzens der verbleibenden Emitterzone, bis die Basiszone exponiert ist, ein.
Mit dem Ätzschritt, welcher die AlGaAs-Schicht als Ätzstoppschicht ausnutzt, ist es möglich, auf eine gleichmäßige Tiefe zu ätzen, was zu einer gleichmäßigen Tiefe des Mesa-Ätzens führt, welches durch das Ätzen der verbleibenden Emitterzone zur Exponierung der Basisoberfläche gebildet wird, wodurch es möglich wird, die Unterschiede der Eigenschaften unter verschiedenen Vorrichtungen zu verringern.
Der erste Ätzschritt ist vorzugsweise ein selektives Trockenätzen unter Einsatz eines Ätzgases, welches einer Gasmischung unter Einschluß von Halogengas, Sauerstoffgas und Stickstoffgas darstellt, wobei die Stauerstoffgaskonzentration 3% beträgt. Dies deshalb, weil der Einsatz eines solchen Ätzgases das leichte Durchführen eines selektiven Ätzens unter Verwendung von AlGaAs als Ätzstoppschicht ermöglicht.
Im Fall, daß eine InxGa1-xAs-Emitterkontaktschicht (0 < x < 0,5) zwischen der Emitterzone und der Emitterelektrode ausgestaltet ist, ist es erwünscht, die InxGa1-xAs-Emitterkontaktschicht mit einer höheren Substrattemperatur und einer größeren, an das Substrat angelegten Radiofrequenz (RF)-Energie zu ätzen im Vergleich zu den selektiven Ätzbedingungen, die beim ersten Ätzschritt angewandt werden.
In dem Fall, daß die InxGa1-xAs-Emitterkontaktschicht auf der Emitterzone ausgestaltet wird, ist es erwünscht, das selektive Ätzen in einem getrennten Schritt nach dem Ätzen der Emitterkontaktschicht durchzuführen, weil ein vertikales Ätzen der Emitterkontaktschicht mit hoher Geschwindigkeit schwierig ist unter den selektiven Ätzbedingungen, die im ersten Ätzschritt angewandt werden.
Die Bedingungen-für das Ätzen der InxGa1-xAs-Emitterkontaktschicht bestehen vorzugsweise in einer Substrattemperatur von 100 bis 200°C und einer an das Substrat angelegten RF-Energie von 30 W.
Kurzbeschreibung der Zeichnungen
Fig. 1 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 2 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 3 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 4 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 5 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 6 ist eine Querschnittsansicht des HBT während des Herstellungsverfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 7 zeigt die Beziehung zwischen der an das Substrat angelegten RF-Energie und der Ätzgeschwindigkeit während des ECR-Plasmaätzens unter Verwendung eines Mischgases von Cl2, He, O2 und N2.
Fig. 8 zeigt die Beziehung zwischen der Ätzzeit und der Ätztiefe beim selektiven Ätzen.
Fig. 9A zeigt eine Oberflächen-SEM-Fotografie der AlGaAs- Schicht nach dem selektiven Trockenätzen.
Fig. 9B zeigt eine Oberflächen-SEM-Fotografie der AlGaAs- Schicht nach den herkömmlichen Trockenätzen.
Fig. 10 zeigt ein ECR-Plasmaätzsystem, welches zur Durchführung der vorliegenden Erfindung verwendet wurde.
Fig. 11 ist eine Querschnittsansicht des HBT mit herkömmlichem Aufbau.
Ausführungsform 1
Fig. 6 zeigt eine Kristallstruktur des HBT gemäß der ersten Ausführungsform der vorliegenden Erfindung.
In der Zeichnung beziehen sich Bezugszahlen, die mit jenen der Fig. 11 identisch sind, auf identische oder entsprechende Komponenten, während das Bezugszeichen 5 eine n⁺-GaAs-Schicht und 11 einen Resist bezeichnen. Die Kristallstruktur stellt eine Variation der Kristallstruktur des herkömmlichen, in Fig. 11 gezeigten HBT dar, wobei eine n⁺-GaAs-Trägerzufuhrschicht 5 (Trägerkonzentration: 5 × 1018 cm⁻3, Filmdicke: 300 mm) zwischen der n-AlGaAs-Schicht 6 und der in der Emitterschicht ausgestalteten n⁻-GaAs-Lastwiderstandsschicht 4 vorgesehen ist.
Die Trägerkonzentration und die Filmdicke der n⁺-GaAs-Schicht 5 werden so eingestellt, daß die n⁺-GaAs-Schicht 5 hinsichtlich der Träger nicht entleert ist in dem Fall, daß die n⁺-GaAs-Schicht 5 zwischen der n-AlGaAs-Schicht 6 und der n⁻-GaAs- Lastwiderstandsschicht 4 ausgestaltet ist, selbst wenn die Träger in die n⁻-GaAs-Lastwiderstandsschicht 4 wandern.
In dem HBT der in Fig. 11 gezeigten, herkömmlichen Struktur wandern Träger, weil die n⁻-GaAs-Lastwiderstandsschicht 4 auf der n-AlGaAS-Schicht 6 gebildet ist, von der n-AlGaAs-Schicht 6 in die n⁻-GaAs-Lastwiderstandsschicht 4, so daß die Fermi-Niveaus beider Schichten ausgeglichen sind, und im Ergebnis verringert sich die Trägerkonzentration in der n-AlGaAs-Schicht 6 und verursacht eine Verringerung des Stromverstärkungsfaktors β.
In dem HBT dieser Ausführungsform ist die n⁺-GaAs-Schicht 5 mit einer hohen Trägerkonzentration (1,0 bis 5,0 × 1018 cm-3) zwischen der n-AlGaAs-Schicht 6 und der n⁻-GaAs-Lastwiderstandsschicht 4 ausgestaltet, wodurch die in die n⁻-GaAs-Lastwiderstandsschicht 4 wandernden Träger mittels der n⁺-GaAs-Schicht 5 wieder aufgefüllt werden und das Wandern der Träger von der n-GaAs-Schicht 6 in die n⁻-GaAs-Lastwiderstandsschicht 4 verhindert wird.
Dieser Aufbau macht es möglich, die Verringerung der Trägerkonzentration in der n-AlGaAs-Schicht 6 auch in dem HBT zu verhindern, welcher mit der n⁻-GaAs-Lastwiderstandsschicht 4 ausgestattet ist, und stabilisiert den Absolutwert ϕ (δVBE/δT) des HBT, wodurch die Verringerung des Stromverstärkungsfaktors verhindert wird.
Ausführungsform 2
Die Fig. 1 bis 6 zeigen das Herstellungsverfahren des HBT der zweiten Ausführungsform der vorliegenden Erfindung. In den Zeichnungen bedeuten die mit jenen der Fig. 11 identischen Bezugszeichen identische oder entsprechende Komponenten, während das Bezugszeichen 5 die n⁺-GaAs-Schicht und 11 den Resist bezeichnen.
In dem Herstellungsverfahren des HBT gemäß dieser Ausführungsform wird zuerst eine Emitterelektrode 21 (aus WSi, Filmdicke 400 nm), die ebenso als eine Ätzmaske dient, durch die Zerstäubungstechnik oder ein anderes Verfahren auf einem durch einen MBE-Prozeß oder dergleichen hergestelltes Substrat gebildet, wie in Fig. 1 gezeigt.
Dann wird das kristalline Substrat auf etwa die Hälfte durch die Dicke der n⁻-GaAs-Lastwiderstandsschicht 4 unter Verwendung der Emitterelektrode 21 als Maske heruntergeätzt, um durch das Trockenätzen den Mesa-Emitter zu bilden, wie in Fig. 2 gezeigt.
In einem solchen Trockenätzverfahren wird vorzugsweise ein Mischgas aus Cl2, He, O2 und N2 als Ätzgas verwendet. Und ein ECR-Plasmaätzsystem (Fig. 10) wird vorzugsweise verwendet, weil die Energie der Ionen, die in dem auf das Substrat angelegten Plasma eingeschlossen sind, durch die Zufuhr der RF-Energie auf das Substrat eingestellt werden kann und die exakte Konfiguration der Ätzmaske herausgeätzt werden kann.
Die Ätztiefe wurde mittels eines Stufenmikrometers (α-STEP) gemessen, und die herausgeätzte Konfiguration wurde durch Beobachtung des Querschnitts mittels SEM beurteilt.
Fig. 7 zeigt die Beziehung der an das Substrat angelegten RF- Energie und der Ätzgeschwindigkeit bei Verwendung des Mischgases aus Cl2, He, O2 und N2, wenn In0,50Ga0,50As, Al0,26Ga0,74As und GaAs in dem ECR-Ätzsystem sind. Das Ätzen wurde ausgeführt durch Einstellen der Gesamtfließgeschwindigkeit des Ätzgases auf 20 Norm-ccm, der Fließraten sowohl des Cl⁻2 als auch des N2-Gases auf 2 Norm-ccm, der O2-Konzentration auf 3%, des Gasdruckes auf 0,5 mTorr und der Mikrowellen-Energiezufuhr auf einen konstanten Wert bei 200 W. In Fig. 7 stellen die weißen Kreise die Darstellungen für das Ätzen mit einer Substrattemperatur von 30°C, und die schwarzen Kreise stellen die Darstellungen für das Ätzen mit einer Substrattemperatur von 100°C dar.
Fig. 7 zeigt die Abhängigkeit der Ätzgeschwindigkeit von In0,50Ga0,50As, Al0,26Ga0,74As sowie GaAs von der auf das Substrat angelegten RF-Energie. Wenn die Substrattemperatur 30°C beträgt und 10 W an RF-Energie auf das Substrat angelegt wird, kann ein Selektivitätsverhältnis des Ätzens GaAs/AlGaAs so hoch wie 15 (die Ätzrate von AlGaAs beträgt 3,5 nm/min) erhalten werden, obgleich diese Bedingungen kein vertikales Ätzen des InGaAs- Querschnitts und eine hohe Ätzgeschwindigkeit erlauben. Wenn die Substrattemperatur 100°C beträgt und 30 W an RF-Energie an das Substrat angelegt wird, verringert sich zwar andererseits das Ätzselektivitätsverhältnis von GaAs/AlGaAs, jedoch werden das vertikale Ätzen von In0,50Ga0,50As und eine hohe Ätzgeschwindigkeit (130 nm/min) ermöglicht.
Auf der Grundlage dieser experimentiellen Ergebnisse (Fig. 7), werden die Ätzbedingungen für den HBT wie folgt festgelegt.
Wie in Fig. 2 gezeigt, werden die n-InGaAs-Schichten 1 und 2, die n⁺-GaAs-Schicht 3 und ein Teil der n⁻-GaAs-Schicht 4 kontinuierlich in dem ECR-Ätzsystem unter Verwendung der Emitterelektrode 21 als Maske und dem Mischgas Cl2, He, O2 und N2 geätzt.
Die Ätzbedingungen werden auf 30 W bezüglich der an das Substrat angelegten RF-Energie und auf 100°C bezüglich der Substrattemperatur festgelegt, weil diese Bedingungen das Ätzselektivitätsverhältnis zwar verringern, jedoch ein vertikales Ätzen der InGaAs-Schichten 1 und 2, die Emitterkontaktschichten darstellen, realisiert wird und eine hohe Ätzgeschwindigkeit möglich wird, basierend auf den in Fig. 7 gezeigten Ergebnissen.
Dann werden nach dem Ätzen der Fig. 2 der Rest der n⁻-GaAs- Lastwiderstandsschicht 4, der n⁺-GaAs-Schicht 5 und der n-AlGaAs- Schicht 6 geätzt (zweite Ätzanwendung) unter Verwendung desselben Ätzgases in dem ECR-Plasmaätzsystem, und zwar unter den Bedingungen, die ein hohes Selektivitätsverhältnis von GaAs/AlGaAs ergab, nämlich einer an das Substrat angelegten RF- Energie von 10 W und einer Substrattemperatur von 30°C, wie in Fig. 3 gezeigt.
Weil der Anteil von Al in der n-AlGaAs-Schicht 6 durch die Dicke der AlGaAs-Schicht zum Boden von 0 auf 0,26 zunimmt, wird AlGaAs mit der gleichen Ätzgeschwindigkeit wie derjenigen für GaAs in einer Zone, wo der Anteil von Al 0,20 oder weniger beträgt herausgeätzt, obgleich das Ätzverfahren beträchtlich selektiver wird, während das Ätzen fortschreitet und der Anteil von Al 0,20 übersteigt, so daß ein Zustand erreicht wird, daß das Ätzen der GaAs-Schicht fortschreitet, während die AlGaAs-Schicht kaum noch geätzt wird.
Folglich kann eine AlGaAs-Schicht mit einem Al-Anteil höher als 0,20 als eine Ätzstoppschicht verwendet werden.
Im Ergebnis wird der Ätzvorgang in der Nähe der Grenzfläche der n-AlGaAs-Schichten 6 und 7 der Emitterzone nahezu abgestoppt, wie in Fig. 3 gezeigt.
Fig. 8 zeigt die Veränderung der Ätztiefe im Verlauf des Ätzens (zweite Ätzanwendung), welches unter solchen Bedingungen ausgeführt wurde, daß sich ein hohes Selektivitätsverhältnis von GaAs/AlGaAs ergab. Aus Fig. 8 ist ersichtlich, daß, obgleich Veränderungen in der Ätztiefe im frühen Stadium des Ätzens vorkommen, die Veränderungen sich beim Fortschreiten des Ätzens bis zu einer Tiefe von etwa 390 nm verringern und das Ätzen kaum noch fortschreitet. Dies deshalb, weil das Ätzen die AlGaAs- Schicht mit dem Al-Anteil von mehr als 0,20 erreicht, so daß die AlGaAs-Schicht kaum geätzt wird, während sich das Atzen in anderen Zonen, wo der Fortschritt des Ätzens gering war, fortsetzt, bis die AlGaAs-Schicht mit dem Al-Anteil von größer als 0,20 erreicht ist. Die Beurteilung der in Fig. 8 gezeigten Ätztiefe zeigt ferner an, daß der Ätzvorgang nahe der Grenzfläche der n-AlGaAs-Schichten 6 und 7 endet. Die Veränderung im Ätzen verringert sich ebenso im Verlauf des Ätzens, und die Ätztiefe nach 180 Sekunden des Ätzvorgangs liegt im Bereich von 390±3,5 nm (gemessen an 16 Punkten auf der Wafer-Oberfläche).
Fig. 9A zeigt eine SEM-Fotografie der herausgeätzten Konfiguration, die durch das selektive Ätzen nach 180 Sekunden des Ätzschrittes gemäß dieser Ausführungsform erhalten wurde, und Fig. 9B zeigt eine SEM-Fotografie der herausgeätzten Konfiguration, die ohne selektives Ätzen nach 180 Sekunden des Ätzschrittes erhalten wurde.
Fig. 9A zeigt, daß das Ätzen an rechten Winkeln gegenüber der WSi-Maske erfolgte, und daß eine gute Morphologie der geätzten Oberfläche (AlGaAs) erhalten wurde, während Fig. 9B zeigt, daß der Querschnitt sich nicht im rechten Winkel zu der Oberfläche befindet, und daß die Morphologie der geätzten Oberfläche schlechter ist.
Dann wird die Emitterschicht (AlGaAs-Schicht 7, nicht-dotierte GaAs-Schicht 8) geätzt, und die Zonen oberhalb der n-AlGaAs- Schicht 7 werden mit dem Resist 11 bedeckt, um Emitter- Schutzringschichten 17, 18 zu bilden.
Der Resist 11 wird gebildet, indem die gesamte Oberfläche mit dem Resist beschichtet wird und dann der Resist von unnötigen Bereichen durch einen Fotolitografie-Prozeß entfernt wird.
Dann wird ein Naßätzen mittels Weinsäure gegenüber der n-AlGaAs- Schicht 7 und der nicht-dotierten GaAs-Schicht 8 unter Verwendung des Resists 11 als Maske angewandt, wodurch die p-GaAs-Grundoberfläche 9 exponiert wird, wie in Fig. 5 gezeigt.
Messungen der Ätztiefe an 16 Punkten auf der Waferoberfläche zeigte, daß die Ätztiefe im Bereich von 483±4 nm lag, und daß eine gleichförmige Ätzoberfläche mit einer Oberflächenschwankung im Bereich von ±1% erhalten werden konnte.
Im letzten Schritt werden eine Basiselektrode 22 und eine Kollektorelektrode 23 durch Dampfabscheidungen oder einem anderen Verfahren gebildet, um somit den HBT zu vervollständigen, wie in Fig. 6 gezeigt.
Mit dem Verfahren zur Herstellung des HBT gemäß dieser Ausführungsform wird, wie oben beschrieben, der Ätzschritt zum Exponieren der p-GaAs-Basisoberfläche 9 unterteilt in ein erstes Trockenätzen und ein zweites Trockenätzen.
Im Ergebnis kann die InGaAs-Emitterkontaktschicht vertikal im ersten Trockenätzen geätzt werden, wodurch es möglich wird, eine Ätzkonfiguration in direkter Anlehnung an die Ätzmaske (WSi) zu erhalten.
Im zweiten Trockenätzschritt können, weil das Ätzen unter Verwendung der AlGaAs-Schicht der Emitterschicht als Ätzstoppschicht durchgeführt wird, Variationen in der End- Ätztiefe reduziert werden, und eine flache geätzte Oberfläche kann erhalten werden.
Obgleich in dieser Ausführungsform das Ätzen der Kristallstruktur (Fig. 6) mit n⁺-GaAs der ersten Ausführungsform der vorliegenden Erfindung beschrieben worden ist, kann das Verfahren dieser Ausführungsform ebenso auf die herkömmliche Kristallstruktur (Fig. 11) angewandt werden.

Claims (9)

1. Heterobipolartransistor, umfassend:
eine Kollektorzone mit GaAs eines ersten Leitfähigkeitstyps;
eine auf der Kollektorzone mit GaAs des ersten Leitfähigkeitstyps gebildete Basiszone mit GaAs eines zweiten Leitfähigkeitstyps;
eine auf der Basiszone mit GaAs vom zweiten Leitfähigkeitstyp gebildete Emitterzone, die mindestens eine Schicht mit AlGaAs des ersten Leitfähigkeitstyps und eine auf der Schicht mit AlGaAs des ersten Leitfähigkeitstyps gebildeten Lastwiderstandsschicht mit GaAs des ersten Leitfähigkeitstyps einschließt; und
eine Trägerzufuhrschicht mit GaAs des ersten Leitfähigkeitstyps, die Träger in einer solchen Konzentration einschließt, daß deren Erschöpfung verhindert ist, und welche zwischen der Schicht mit AlGaAs des ersten Leitfähigkeitstyps und der Lastwiderstandsschicht mit GaAs des ersten Leitfähigkeitstyps ausgestaltet ist.
2. Heterobipolartransistor gemäß Anspruch 1, wobei die Trägerkonzentration in der Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp größer ist als die Trägerkonzentration der Schicht mit AlGaAs vom ersten Leitfähigkeitstyp.
3. Heterobipolartransistor gemäß Anspruch 1, wobei die Trägerkonzentration in der Trägerversorgungsschicht mit GaAs vom ersten Leitfähigkeitstyp im Bereich von 1,0 bis 5,0 × 1018 cm-3 liegt.
4. Heterobipolartransistor gemäß Anspruch 1, wobei der Anteil an Al in der Schicht mit AlGaAs vom ersten Leitfähigkeitstyp 0,20 oder mehr beträgt.
5. Heterobipolartransistor gemäß Anspruch 1, die ferner auf der Emitterzone eine Emitterkontaktschicht aus InxGa1-xAs (0 < x < 0,5) umfaßt.
6. Verfahren zur Herstellung eines Heterobipolartransistors, umfassend die Schritte:
  • - Bilden eines Kollektorsubstrats mit GaAs eines ersten Leitfähigkeitstyps;
  • - Laminieren einer Basiszone mit GaAs eines zweiten Leitfähigkeitstyps sowie einer Emitterzone, die mindestens eine Schicht mit AlGaAs des ersten Leitfähigkeitstyps, einer auf der Schicht mit AlGaAs vom ersten Leitfähigkeitstyp gebildeten Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp und einer auf der Trägerzufuhrschicht mit GaAs vom ersten Leitfähigkeitstyp gebildeten Lastwiderstandsschicht mit GaAs vom ersten Leitfähigkeitstyp einschließt, auf dem Kollektorsubstrat mit GaAs vom ersten Leitfähigkeitstyp;
  • - Bilden einer Emitterelektrode auf der Emitterzone;
  • - Ätzen der Emitterzone, bis die Basiszone exponiert wird, indem die Emitterelektrode als Maske verwendet wird, wodurch Emitter-Mesabereiche gebildet werden; und
  • - Bereitstellen einer Basiselektrode auf der Basiszone und einer Kollektorelektrode auf der Kollektorzone.
7. Verfahren zur Herstellung eines Heterobipolartransistors gemäß Anspruch 6, wobei der Schritt des Bildens der Emitter-Mesabereiche einen ersten Schritt des Ätzens der Emitterzone herunter auf die Schicht mit AlGaAs vom ersten Leitfähigkeitstyp durch selektives Ätzen unter Verwendung der Schicht mit AlGaAs des ersten Leitfähigkeitstyps als Ätzstoppschicht, sowie einen zweiten Ätzschritt des Ätzens des Rests der Emitterzone bis zur Exponierung der Basiszone einschließt.
8. Verfahren zur Herstellung eines Heterobipolartransistors gemäß Anspruch 7, wobei als erster Schritt ein selektives Trockenätzen unter Verwendung eines Ätzgases, das ein Mischgas einschließlich Halogengas, Sauerstoffgas und Stickstoffgas darstellt, wobei die Sauerstoffgaskonzentration 3% beträgt, verwendet wird.
9. Verfahren zur Herstellung eines Heterobipolartransistors gemäß Anspruch 7, umfassend die weiteren Schritte des Bereitstellens einer Emitterkontaktschicht aus InxGa1-xAs (0 < x < 0,5) auf der Emitterzone und des Ätzens der InxGa1-xAs-Emitter-Kontaktschicht mit einer höheren Substrattemperatur und einer größeren an das Substrat gelegten RF-Energie im Vergleich zu den in dem ersten Ätzschritt angewandten selektiven Ätzbedingungen.
DE19800640A 1997-06-04 1998-01-09 Heterobipolartransistor mit einer Lastwiderstandsschicht im Ermittler sowie Verfahren zu dessen Herstellung Expired - Fee Related DE19800640C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9163278A JPH10335345A (ja) 1997-06-04 1997-06-04 ヘテロ接合バイポーラトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
DE19800640A1 true DE19800640A1 (de) 1998-12-10
DE19800640C2 DE19800640C2 (de) 2001-10-18

Family

ID=15770783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19800640A Expired - Fee Related DE19800640C2 (de) 1997-06-04 1998-01-09 Heterobipolartransistor mit einer Lastwiderstandsschicht im Ermittler sowie Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (2) US6081003A (de)
JP (1) JPH10335345A (de)
DE (1) DE19800640C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429706B2 (ja) 1999-06-25 2003-07-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタ及びその製造方法
US6437419B1 (en) * 1999-11-29 2002-08-20 Fairchild Semiconductor Corporation Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices
KR20020009125A (ko) * 2000-07-24 2002-02-01 윤덕용 이종접합 바이폴라 트랜지스터의 제조방법
US6674103B2 (en) * 2000-07-31 2004-01-06 The Regents Of The University Of California HBT with nitrogen-containing current blocking base collector interface and method for current blocking
US6541346B2 (en) * 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
US6768140B1 (en) * 2002-04-03 2004-07-27 Skyworks Solutions, Inc. Structure and method in an HBT for an emitter ballast resistor with improved characteristics
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
US20060138597A1 (en) * 2004-12-24 2006-06-29 Johnson David A Combined high reliability contact metal/ ballast resistor/ bypass capacitor structure for power transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593457A (en) * 1984-12-17 1986-06-10 Motorola, Inc. Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
JPS6312177A (ja) * 1986-07-03 1988-01-19 Fujitsu Ltd 超高周波トランジスタ
JP2861415B2 (ja) * 1991-01-09 1999-02-24 日本電気株式会社 バイポーラトランジスタの製造方法
US5132764A (en) * 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor
EP0562272A3 (en) * 1992-03-23 1994-05-25 Texas Instruments Inc Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same
US5721437A (en) * 1993-06-08 1998-02-24 Sharp Kabushiki Kaisha Heterojunction-type bipolar transistor with ballast resistance layer
US6097036A (en) * 1995-03-08 2000-08-01 Hitachi, Llp Semiconductor logic element and apparatus using thereof
JPH09213918A (ja) * 1996-02-01 1997-08-15 Furukawa Electric Co Ltd:The 光電子集積回路素子
JP2868083B2 (ja) * 1996-12-02 1999-03-10 日本電気株式会社 半導体デバイスの製造方法
US5859447A (en) * 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter

Also Published As

Publication number Publication date
JPH10335345A (ja) 1998-12-18
US6081003A (en) 2000-06-27
US6271098B1 (en) 2001-08-07
DE19800640C2 (de) 2001-10-18

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
EP0000897A1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE2546564A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE19857356A1 (de) Heteroübergangs-Bipolartransistor
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19800640C2 (de) Heterobipolartransistor mit einer Lastwiderstandsschicht im Ermittler sowie Verfahren zu dessen Herstellung
DE4412027C2 (de) Verfahren zum Herstellen einer sichtbares Licht erzeugenden Halbleiter-Laserdiode
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE2040154A1 (de) Transistor und Verfahren zu dessen Herstellung
DE3871928T2 (de) Verfahren zur herstellung eines bipolaren heterouebergangstransistor.
DE69005132T2 (de) Halbleiterlaser.
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE69223376T2 (de) Verbindungshalbleiterbauelement und Verfahren zu seiner Herstellung
DE2627355C3 (de) Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE68918818T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen durch selektives, U.V.-unterstütztes Aetzen von Mehrschichten.
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE69604149T2 (de) Bipolartransistor mit Heteroübergang
DE68923574T2 (de) Bipolartransistor und Verfahren zu seiner Herstellung.
EP0472880A2 (de) Verfahren zur Herstellung eines Thyristors mit definiertem Lateral-Widerstand
DE3512841A1 (de) Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee