DE19752627A1

DE19752627A1 - Exklusiv-NOR-Schaltung mit drei Eingängen

Info

Publication number: DE19752627A1
Application number: DE19752627A
Authority: DE
Inventors: Yoshiki Tsujihashi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-04-23
Filing date: 1997-11-27
Publication date: 1998-11-12
Anticipated expiration: 2017-11-28
Also published as: KR100271012B1; DE19752627C2; KR19980079375A; JPH10303737A; US5936427A

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter schaltung, insbesondere auf eine bei arithmetischen Verarbei tungen oder dergleichen häufig verwendete Exklusiv-NOR- Schaltung mit drei Eingängen.

Fig. 7 zeigt ein Diagramm mit einer Wahrheitstabelle einer Exklusiv-NOR-Schaltung mit drei Eingängen. Die in der Figur gezeigten Bezugszeichen A, B und C stellen Eingangsanschlüsse der Schaltung und das Bezugszeichen Y ihren Ausgangsanschluß dar. Es ist zu beachten, daß das Bezugszeichen X einen Zwi schenknoten darstellt, an dem das Ergebnis einer Exklusiv- ODER-Verknüpfung der drei Eingänge erscheint. Ferner ist zu beachten, daß die Bezugszeichen A, B, C, X und Y in der nach folgenden Beschreibung auch zum Kennzeichnen der an den Ein gangsanschlüssen, dem Zwischenknoten und dem Ausgangsan schluß, die durch diese Bezugszeichen gekennzeichnet sind, anliegenden Signale verwendet werden.

Fig. 8 zeigt ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen, die zwei Exklusiv-ODER-Schaltungen und einen Invertierer aufweist. Die Bezugszeichen 1 und 2 kennzeichnen die beiden Exklusiv-ODER-Schaltungen mit zwei Eingängen, wo gegen das Bezugszeichen 3 den Invertierer kennzeichnet. Es ist zu beachten, daß der Ausgang der Exklusiv-ODER-Schaltung 2 mit zwei Eingängen und des Invertierers 3 durch die in der Tabelle gemäß Fig. 7 gezeigten Bezugszeichen X bzw. Y gekenn zeichnet sind.

Fig. 9 zeigt ein Diagramm, das die in Fig. 8 gezeigte Schal tung im einzelnen darstellt. Es ist zu beachten, daß die in Fig. 9 gezeigten und mit der Fig. 8 identischen Komponenten durch dieselben Bezugszeichen gekennzeichnet sind, wobei auf eine wiederholte Erläuterung verzichtet wird. Die in Fig. 9 gezeigten Bezugszeichen 4 bis 7 kennzeichnen jeweils einen Invertierer zum Invertieren eines diesem zugeführten Signals und die Bezugszeichen 8 bis 11 CMOS-Übertragungstore. In je dem der Invertierer 4 bis 7 und der CMOS-Übertragungstore 8 bis 11 sind ein n-Kanal-Transistor und ein p-Kanal-Transistor eingesetzt. Somit werden insgesamt 18 Transistoren in der Schaltung verwendet.

Auf eine Erläuterung der detaillierten Funktionsweise der Schaltung wird verzichtet. Der Wert des Signals B versetzt entweder das Übertragungstor 8 oder 9 in einen leitenden Zu stand. In gleicher Weise versetzt der Wert eines durch den Invertierer 5 aus gegebenen Signals entweder das Übertragung stor 10 oder 11 in einen leitenden Zustand.

Hinsichtlich der Signalausbreitungsgeschwindigkeit weist ein Pfad von dem Eingangsanschluß A zu dem Ausgangsanschluß Y über den Invertierer 4, das Übertragungstor 8, den Invertie rer 5, das Übertragungstor 10 (oder das Übertragungstor 11) und den Invertierer 3 die größte Länge auf, wobei dieser drei invertiererstufen und zwei Übertragungstorstufen umfaßt.

Es folgt eine Betrachtung der Leistungsaufnahme. Die durch eine CMOS-Schaltung aufgenommene Leistung kann in zwei Haupt kategorien eingeteilt werden. Die erste Kategorie ist die durch einen zwischen einer Energieversorgung und Masse bei einer Änderung des Ausgangszustands eines CMOS-Logikgatters fließenden Schaltstrom hervorgerufene Leistung. Die zweite Kategorie ist eine durch einen Lade-/Entladestrom einer kapa zitiven Last hervorgerufene Leistung. Da durch jedes CMOS- Logikgatter ein Schaltstrom fließt, d. h. jeder der in Fig. 9 gezeigten Invertierer, besteht eine Möglichkeit zum Verrin gern der aufgenommenen Leistung darin, die Anzahl der in der Schaltung verwendeten CMOS-Logikgatter zu verringern, um da durch die Gesamthöhe des Schaltstroms zu verringern.

Fig. 10 zeigt ein Diagramm einer bekannten Exklusiv-NOR- Schaltung mit drei Eingängen, die durch Verringern der in der Fig. 9 gezeigten Schaltung verwendeten Anzahl vom Komponenten erhalten wird. Die in Fig. 10 gezeigten Bezugszeichen 12 bis 14 kennzeichnen jeweils einen Invertierer, die Bezugszeichen 15 und 16 jeweils ein p-Übertragungstor und die Bezugszeichen 17 und 18 jeweils ein n-Übertragungstor. Das Bezugszeichen W kennzeichnet einen Zwischenknoten. Im Falle der in Fig. 10 gezeigten Schaltung werden anstelle der CMOS-Übertragungstore p- und n-Übertragungstore verwendet. Die Anzahl von n-Transistoren beträgt fünf und die Anzahl von p-Transistoren ebenfalls fünf, so daß sich insgesamt 10 Transistoren erge ben. Hinsichtlich der Signalausbreitungsgeschwindigkeit weist ein Pfad von dem Eingangsanschluß A zu dem Ausgangsanschluß Y über den Invertierer 12, das Übertragungstor 15, den Inver tierer 13, das Übertragungstor 16 und den Invertierer 14 die größte Länge auf, wobei dieser drei Invertiererstufen und zwei Übertragungstorstufen umfaßt.

Hinsichtlich der Leistungsaufnahme ergibt sich eine geringere Gesamthöhe des Schaltstroms, da die Anzahl der in der Schal tung gemäß Fig. 10 verwendeten Invertierer kleiner ist als die der in Fig. 9 gezeigten Schaltung. Da jedoch n- oder p-Übertragungstore verwendet werden, wird die Schaltung durch einen Substratvorspannungseffekt (substrate bias effect) be einflußt. Beispielsweise ist ein Phänomen zu beobachten, bei dem der als Ausgang des Übertragungstors dienende Drainan schluß nicht auf das Versorgungsspannungspotential ansteigt, selbst wenn der Sourceanschluß eines durch Anlegen des Span nungsversorgungspotentials an den Gateanschluß in einen lei tenden Zustand versetzten n-Übertragungstors auf das Span nungsversorgungspotential angehoben ist. In gleicher Weise sinkt der als Ausgang des Übertragungstors dienende Drainan schluß nicht auf das Massepotential ab, selbst wenn der Sourceanschluß eines in einen leitenden Zustand versetzten p-Übertragungstors auf das Massepotential abgesenkt wird. Es ist zu beachten, daß die Potentiale der Versorgungsspannung und der Masse nachfolgend auch als logische Werte "1" bzw. "0" bezeichnet werden.

Aus dem vorstehend beschriebenen Grund kann es vorkommen, daß die Potentiale der in der Figur gezeigten Knoten W und X in Abhängigkeit der Kombination der Werte der Eingänge A, B und C ein Zwischenpotential aufweisen, wodurch ein Durch gangsstrom durch den Invertierer 13 oder 14 hervorgerufen wird. Im einzelnen gibt es acht mögliche Kombinationen der drei Eingänge A, B und C. Es ergibt sich ein Problem dahinge hend, daß für die von (A, B, C) = (0, 1, 0) und (0, 1, 1) ab weichenden sechs Kombinationen ein unvermeidbarer Gleichstrom fließt.

Fig. 11 zeigt ein Diagramm einer typischen bekannten Schal tung, die durch Verbessern der in Fig. 10 gezeigten Schaltung zum Vermeiden des stationären Durchgangsstroms erhalten wird. Die in Fig. 10 gezeigte Schaltung wird durch Einfügen von In vertierern 19 und 20 mit jeweils geringer Ansteuerleistung verbessert. Die Invertierer 19 und 20 werden als Rückkopp lungsschaltungen zum Anheben der Knoten W und X auf das Span nungsversorgungspotential und zu deren Absenken auf das Mas sepotential verwendet. Es ist zu beachten, daß die mit der in Fig. 10 gezeigten Schaltung übereinstimmenden Komponenten durch dieselben Bezugszeichen gekennzeichnet sind, und daher auf eine wiederholte Erläuterung verzichtet wird. Die Anzahl von p-Transistoren beträgt sieben und die Anzahl von n-Transistoren ebenfalls sieben, so daß insgesamt 14 Transisto ren in der in Fig. 11 gezeigten Schaltung verwendet werden. Somit ist die Anzahl von Elementen geringer als in Fig. 9, wobei aber die Anzahl von Invertierern fünf bleibt, so daß die Schaltung hinsichtlich der Leistungsaufnahme nicht ver bessert wurde.

Die den vorgenannten Aufbau aufweisende bekannte Exklusiv- NOR-Schaltung mit drei Eingängen führt zu einem Problem da hingehend, daß sich eine geringe Verringerung der Leistungs aufnahme selbst bei verringerter Zahl von Elementen ergibt und daß auch die Geschwindigkeit nicht erhöht wird.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Exklu siv-NOR-Schaltung bereitzustellen, die eine hohe Geschwindig keit, eine geringe Zahl von Elementen und eine geringe Lei stungsaufnahme aufweist.

Die Aufgabe wird gelöst durch eine Exklusiv-NOR-Schaltung mit drei Eingängen, mit einer Logikbildungseinheit zum Empfangen von drei Eingangssignalen und zum Bilden einer Exklusiv-ODER- Verknüpfung der drei Eingangssignale, und einer Ansteuerein heit zum Erzeugen eines invertierten Signals der Exklusiv- ODER-Verknüpfung, wobei die Logikbildungseinheit und die An steuereinheit miteinander über einen Drei-Eingangs-Exklusiv- ODER-Knoten verbunden sind, wobei:
dem Drei-Eingangs-Exklusiv-ODER-Knoten jedes der Eingangs signale über einen ersten Transistorsignalpfad und einen zweiten Transistorsignalpfad zugeführt wird;
der erste Transistorsignalpfad und der zweite Transistorsi gnalpfad parallel geschaltet sind, so daß insgesamt drei er ste Transistorsignalpfade und drei zweite Transistorsignal pfade in der Logikbildungseinheit bereitgestellt sind;
jeder der ersten Transistorsignalpfade seriell geschaltete erste und zweite Transistoren eines ersten Leitungstyps auf weist;
jeder der zweiten Transistorsignalpfade seriell geschaltete erste und zweite Transistoren eines zweiten Leitungstyps auf weist;
ein Pfad zwischen einem Sourceanschluß und einem Drainan schluß des Transistors des ersten Leitungstyps in einen lei tenden Zustand versetzt wird, wenn ein Signal mit niedrigem Pegel an einen Gateanschluß des Transistors des ersten Lei tungstyps angelegt wird;
ein Pfad zwischen dem Sourceanschluß und dem Drainanschluß des Transistors des ersten Leitungstyps in einen nicht lei tenden Zustand versetzt wird, wenn ein Signal mit hohem Pegel an den Gateanschluß des Transistors des ersten Leitungstyps angelegt wird;
ein Pfad zwischen einem Sourceanschluß und einem Drainan schluß des Transistors des zweiten Leitungstyps in einen lei tenden Zustand versetzt wird, wenn ein Signal mit hohem Pegel an einen Gateanschluß des Transistors des zweiten Leitung styps angelegt wird;
ein Pfad zwischen dem Sourceanschluß und dem Drainanschluß des Transistors des zweiten Leitungstyps in einen nicht lei tenden Zustand versetzt wird, wenn ein Signal mit niedrigem Pegel an den Gateanschluß des Transistors des zweiten Lei tungstyps angelegt wird;
der Sourceanschluß des ersten Transistors des ersten Lei tungstyps in jedem der ersten Signalpfade als ein Ende des ersten Signalpfads dient und der Drainanschluß des zweiten Transistors des ersten Leitungstyps in dem ersten Signalpfad als das andere Ende des ersten Signalpfads;
der Drainanschluß des ersten Transistors des ersten Leitung styps in jedem der ersten Signalpfade mit dem Sourceanschluß des zweiten Transistors des ersten Leitungstyps in dem ersten Signalpfad verbunden ist;
die Gateanschlüsse der jeden der ersten Signalpfade bildenden ersten und zweiten Transistoren des ersten Leitungstyps mit den übrigen beiden von dem Eingangssignal des ersten Signal pfads abweichenden Eingangssignalen verbunden sind;
der Sourceanschluß des ersten Transistors des zweiten Lei tungstyps in jedem der zweiten Signalpfade als ein Ende des zweiten Signalpfads dient und der Drainanschluß des zweiten Transistors des zweiten Leitungstyps in dem zweiten Signal pfad als das andere Ende des zweiten Signalpfads dient;
der Drainanschluß des ersten Transistors des zweiten Lei tungstyps in jedem der zweiten Signalpfade mit dem Sourcean schluß des zweiten Transistors des zweiten Leitungstyps in dem zweiten Signalpfad verbunden ist; und
die Gateanschlüsse der jeden der zweiten Signalpfade bilden den ersten und zweiten Transistoren des zweiten Leitungstyps mit den übrigen beiden von dem Eingangssignal des zweiten Si gnalpfads abweichenden Eingangssignalen verbunden sind. Als Resultat ermöglicht die vorliegende Erfindung die Realisation einer Exklusiv-NOR-Schaltung mit geringer Anzahl von Kompo nenten, was zu einer geringen Leistungsaufnahme und einer Hochgeschwindigkeitsoperation führt.

Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfin dung wird eine Exklusiv-NOR-Schaltung mit drei Eingängen be reitgestellt, wobei die Logikbildungseinheit die ersten Si gnalpfade umfaßt, die jeweils die miteinander in Reihe ge schalteten ersten Transistoren des ersten Leitungstyps und zweiten Transistoren des ersten Leitungstyps aufweisen, wobei die einen der ersten Signalpfade bildenden ersten und zweiten Transistoren des ersten Leitungstyps von den die anderen bei den ersten Signalpfade bildenden ersten und zweiten Transi storen des ersten Leitungstyps abweichenden, und die drei zweiten Signalpfade, die jeweils die miteinander in Reihe ge schalteten ersten Transistoren des zweiten Leitungstyps und zweiten Transistoren des zweiten Leitungstyps aufweisen, wo bei die einen der zweiten Signalpfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps von den die an deren beiden zweiten Signalpfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps abweichenden. Als Re sultat wird durch die vorliegende Erfindung eine Exklusiv- NOR-Schaltung mit geringer Anzahl von Komponenten bereitge stellt, was zu einer geringen Leistungsaufnahme und hohen Be triebsgeschwindigkeit führt.

Gemäß einer weiteren bevorzugten Weiterbildung der vorliegen den Erfindung wird eine Exklusiv-NOR-Schaltung mit drei Ein gängen bereitgestellt, wobei einer der einen der drei ersten Signalpfade bildenden ersten und zweiten Transistoren des er sten Leitungstyps mit einem anderen der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal nicht an den Gate anschluß des gemeinsamen Transistors des ersten Leitungstyps angelegt wird und der Drainanschluß des gemeinsamen Transi stors des ersten Leitungstyps mit dem Drei-Eingangs-Exklusiv- ODER-Knoten verbunden ist, oder wobei einer der die drei zweiten Signalpfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps mit einem anderen der zweiten Si gnalpfade geteilt wird, wobei dessen Eingangssignal nicht an den Gateanschluß des gemeinsamen Transistors des zweiten Lei tungstyps angelegt wird und der Drainanschluß des gemeinsamen Transistors des zweiten Leitungstyps mit dem Drei-Eingangs- Exklusiv-ODER-Knoten verbunden ist. Als Resultat wird durch die vorliegende Erfindung eine Exklusiv-NOR-Schaltung mit noch geringerer Anzahl von Komponenten bereitgestellt, was zu einer verringerten Eingangslastkapazität bestimmter Eingangs leitungen und einer höheren Betriebsgeschwindigkeit führt.

Gemäß einer noch weiteren bevorzugten Weiterbildung der vor liegenden Erfindung wird eine Exklusiv-NOR-Schaltung mit drei Eingängen bereitgestellt, wobei einer der einen der drei er sten Signalpfade bildenden ersten und zweiten Transistoren mit einem anderen der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal nicht an den Gateanschluß des gemeinsa men Transistors des ersten Leitungstyps angelegt wird, wobei einer der einen der drei zweiten Signalpfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps mit einem anderen zweiten Signalpfade geteilt wird, wobei dessen Ein gangssignal nicht an den Gateanschluß des gemeinsamen Transi stors des zweiten Leitungstyps angelegt wird, und wobei die Gateanschlüsse der gemeinsamen Transistoren des ersten und zweiten Leitungstyps mit demselben der drei Eingangssignale verbunden sind. Als Resultat wird durch die vorliegende Er findung eine Exklusiv-NOR-Schaltung mit noch geringerer An zahl von Komponenten bereitgestellt, was zu einer verringer ten Eingangslastkapazität bestimmter Eingangsleitungen und einer höheren Betriebsgeschwindigkeit führt.

Gemäß einer noch weiteren bevorzugten Weiterbildung der vor liegenden Erfindung wird eine Exklusiv-NOR-Schaltung mit drei Eingängen bereitgestellt, wobei einer der einen der drei er sten Signalpfade bildenden ersten und zweiten Transistoren mit einem anderen der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal nicht an den Gateanschluß des gemeinsa men Transistors des ersten Leitungstyps angelegt wird, wobei einer der einen der drei zweiten Signalpfade bildenden ersten und zweiten Transistoren mit einem anderen der zweiten Si gnalpfade geteilt wird, wobei dessen Eingangssignal nicht an den Gateanschluß des gemeinsamen Transistors des zweiten Lei tungstyps angelegt wird, und wobei die Gateanschlüsse der ge meinsamen Transistoren des ersten und zweiten Leitungstyps mit zwei voneinander verschiedenen der drei Eingangssignale verbunden sind. Als Resultat wird die vorliegende Erfindung eine Exklusiv-NOR-Schaltung mit noch geringerer Anzahl von Komponenten bereitgestellt, was zu einer verringerten Ein gangslastkapazität bestimmter Eingangsleitungen und einer hö heren Betriebsgeschwindigkeit führt.

Gemäß einer noch weiteren bevorzugten Weiterbildung der vor liegenden Erfindung wird eine Exklusiv-NOR-Schaltung mit drei Eingängen bereitgestellt, wobei eine Invertierlogikschaltung zum Erzeugen des invertierten Signals der Exklusiv-ODER- Verknüpfung in der Ansteuereinheit vorgesehen ist, wobei die Invertierlogikschaltung als eine Rückkopplungsschaltung dient, die ein Ausgangssignal der Ansteuereinheit an ihrem Eingang empfängt und ein Signal an die Ansteuereinheit aus gibt. Als Resultat wird durch die vorliegende Erfindung eine Exklusiv-NOR-Schaltung ermöglicht, die das Fließen eines Durchgangsstrom verhindert und eine geringe Leistungsaufnahme aufweist.

Die Erfindung wird nachstehend anhand bevorzugter Ausfüh rungsbeispiele unter Bezugnahme auf die nachfolgenden Zeich nungen näher erläutert. Es zeigen:

Fig. 1 ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen nach einem ersten erfindungsgemäßen Ausführungsbei spiel;

Fig. 2 zeigt ein Diagramm zum Erläutern der Funktionsweise der in Fig. 1 gezeigten Exklusiv-NOR-Schaltung mit drei Ein gängen;

Fig. 3 zeigt ein weiteres Diagramm zum Erläutern der Funkti onsweise der in Fig. 1 gezeigten Exklusiv-NOR-Schaltung mit drei Eingängen;

Fig. 4 ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen nach einem zweiten erfindungsgemäßen Ausführungs beispiel;

Fig. 5 ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen nach einem dritten erfindungsgemäßen Ausführungs beispiel;

Fig. 6 ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen nach einem vierten erfindungsgemäßen Ausführungs beispiel;

Fig. 7 ein Diagramm einer Wahrheitstabelle der Exklusiv-NOR- Verknüpfung mit drei Eingängen;

Fig. 8 ein Diagramm des Aufbaus einer bekannten Exklusiv-NOR- Schaltung mit drei Eingängen, die zwei Exklusiv-ODER- Schaltungen mit zwei Eingängen aufweist;

Fig. 9 ein Diagramm eines detaillierten Aufbaus der in Fig. 8 gezeigten bekannten Exklusiv-NOR-Schaltung mit drei Eingän gen;

Fig. 10 ein Diagramm einer bekannten Exklusiv-NOR-Schaltung mit drei Eingängen, die durch Verringern der Anzahl von Ele menten der in Fig. 9 gezeigten bekannten Exklusiv-NOR- Schaltung mit drei Eingängen erhalten wird; und

Fig. 11 ein Diagramm einer bekannten Exklusiv-NOR-Schaltung mit drei Eingängen, die durch Verbessern der in Fig. 10 ge zeigten bekannten Exklusiv-NOR-Schaltung mit drei Eingängen zum Vermeiden eines Gleichstroms erhalten wird.

Erstes Ausführungsbeispiel

Fig. 1 zeigt ein Diagramm einer Exklusiv-NOR-Schaltung mit drei Eingängen nach einem ersten erfindungsgemäßen Ausfüh rungsbeispiel, wobei die Fig. 2 und 3 Diagramme zum Erläu tern der Funktionsweise der in Fig. 1 gezeigten Exklusiv-NOR- Schaltung mit drei Eingängen dienen. Die in den Figuren ge zeigten Bezugszeichen pta1, pta2, ptb1, ptb2, ptc1 und ptc2 kennzeichnen jeweils ein p-Übertragungstor (oder einen Tran sistor eines ersten Leitungstyps), wogegen die Bezugszeichen nta1, nta2, ntb1, ntb2, ntc1 und ntc2 jeweils ein n-Übertragungstor (oder einen Transistor eines zweiten Leitung styp) kennzeichnen. Das Bezugszeichen inv1 kennzeichnet einen Ansteuerinvertierer zum Invertieren eines von der Schaltung auszugebenden Signals. Die Bezugszeichen A, B und C kenn zeichnen die drei Eingangsanschlüsse der Exklusiv-NOR- Schaltung mit drei Eingängen, das Bezugszeichen X einen vor dem Invertierer inv1 befindlichen Zwischenknoten, und das Be zugszeichen Y den Ausgangsanschluß der Exklusiv-NOR-Schaltung mit drei Eingängen. In der nachfolgenden Beschreibung werden die Bezugszeichen A, B, C, X und Y auch zur Kennzeichnung der an den Eingangsanschlüssen, dem Knoten und dem Ausgangsan schluß, die durch die Bezugszeichen gekennzeichnet sind, er scheinenden Signale. Es ist zu beachten, daß jeder an einem der in den Fig. 2 und 3 gezeigten Übertragungstore befind lichen Pfeile einen leitenden Zustand des Übertragungstors anzeigt.

Gemäß Fig. 1 sind zwischen jedem der Eingangsanschlüsse A, B und C und dem Knoten X zwei Signalausbreitungspfade vorhan den, so daß sich insgesamt sechs Pfade ergeben. Die sechs Pfade werden wie folgt beschrieben:

1. Von A nach X
A → ptb1 → ptc1 → X und A → ntb1 → ntc1 → X
2. Von B nach X
B → ptc2 → pta1 → X und B → ntc2 → nta1 → X
3. Von C nach X
C → pta2 → ptb2 → X und C → nta2 → ntb2 → X

Jeder Signalpfad umfaßt entweder zwei in Reihe geschaltete n- oder p-Übertragungstore. Die Gateanschlüsse zweier einen Signalausbreitungspfad zwischen einem Eingangsanschluß und dem Knoten X bildenden Übertragungstore werden durch von den anderen Eingangsanschlüssen zugeführte Signale angesteuert, um die Übertragungstore in einen Ein- oder Aus-Zustand zu versetzen. Beispielsweise werden die Gateanschlüsse der einen Signalausbreitungspfad zwischen dem Eingangsanschluß A und dem Knoten X bildenden Übertragungstore ptb1 und ptc1 durch an den Eingangsanschlüssen B bzw. C zugeführte Signale ange steuert.

Die Anzahl von p-Transistoren beträgt sieben und die Anzahl von n-Transistoren ebenfalls sieben, so daß in der in Fig. 1 gezeigten Exklusiv-NOR-Schaltung mit drei Eingängen insgesamt 14 Transistoren verwendet werden. Die einzige Komponente, durch die ein Schaltstrom fließt, ist der Invertierer inv1.

Fig. 2 zeigt ein Diagramm zum Erläutern der Funktionsweise der in Fig. 1 gezeigten Exklusiv-NOR-Schaltung mit drei Ein gängen bei einer Eingangskombination (A, B, C) = (1, 0, 0). In diesem Zustand werden die Übertragungstore ptb1, ptb2, ptc1, ptc2, nta1 und nta2 in einen leitenden Zustand ver setzt, wobei lediglich der Signalausbreitungspfad A → ptb1 → ptc1 → X als einer der sechs Pfade aktiviert und der Kno ten X auf den logischen Wert "1" gesetzt wird. In gleicher Weise wird bei den Eingangskombinationen (A, B, C) = (0, 0, 1), (0, 1, 0), (0, 1, 1), (1, 0, 1) und (1, 1, 0), d. h. bei Eingangskombinationen mit zwei logischen Eingangswerten "1" oder "0", lediglich einer der sechs Signalausbreitungspfade aktiviert, wobei ein Signal von dem mit dem Ausbreitungspfad verbundenen Eingangsanschluß zu dem Knoten X weitergeleitet wird.

Fig. 3 zeigt ein weiteres Diagramm zum Erläutern der Funkti onsweise der in Fig. 1 gezeigten NOR-Schaltung mit drei Ein gängen bei einer Eingangskombination (A, B, C) = (0, 0, 0). In diesem Zustand werden die Übertragungstore pta1, pta2, ptb1, ptb2, ptc1 und ptc2 in einen leitenden Zustand ver setzt, wobei unter den sechs Signalausbreitungspfaden die Pfade A → ptb1 → ptc1 → X, B → ptc2 → pta1 → X und C → pta2 → ptb2 → X aktiviert werden. Da jedoch A = B = C = 0, wird auch X gleich 0. Bei einer Eingangskombination (A, B, C) = (1, 1, 1) werden die Übertragungstore nta1, nta2, ntb1, ntb2, ntc1 und ntc2 in einen leitenden Zustand versetzt, wo bei unter den sechs Signalausbreitungspfaden die Pfade A → ntb1 → ntc1 → X, B → ntc2 → nta1 → X und C → nta2 → ntb2 → X aktiviert werden. Da jedoch A = B = C = 1, wird auch X gleich 1.

Diese bedeutet, daß, entsprechend der Logikeigenschaft einer Exklusiv-ODER-Verknüpfung mit drei Eingängen für Kombinatio nen der drei Eingänge mit zwei gleichen Logikwerten, jeweils zwei n- oder p-Übertragungstore in der Exklusiv-NOR-Schaltung mit drei Eingängen gemäß dem ersten Ausführungsbeispiel in Reihe geschaltet sind, so daß ein den übrigen Eingangsan schluß des Drei-Eingangs-Exklusiv-ODER-Knotens verbindender Ausbreitungspfad aktiviert wird, wenn zwei der drei Eingänge A, B und C denselben Logikwert aufweisen.

Auf diese Weise erfolgt durch die in Fig. 1 gezeigte Schal tung eine Signalausgabe an dem Knoten X gemäß der Drei- Eingangs-ODER-Verknüpfung der den Eingangsanschlüssen A, B und C zugeführten Signale. Weiterhin wird das an dem Knoten X erscheinende Signal durch den Invertierer inv1 als Signal treiber invertiert und an dem Ausgangsanschluß Y als Exklu siv-NOR-Verknüpfung der drei Eingänge ausgegeben. In der vor stehend beschriebenen Funktionsweise der Schaltung ist die Verzögerungszeit unabhängig von dem Signalausbreitungspfad identisch, da alle Signalausbreitungspfade zwei Übertragungs torstufen und eine Invertiererstufe aufweisen, wodurch ein Betrieb mit hoher Geschwindigkeit ermöglicht wird.

Zweites Ausführungsbeispiel

Bei dem ersten Ausführungsbeispiel wird bei einer Eingangs kombination (A, B, C) = (0, 0, 0) oder (1, 1, 1) ein Signal "0" über p-Übertragungstore oder ein Signal "1" über n-Übertragungstore weitergeleitet. Als Resultat wird der Knoten X durch einen Substrat-Gleichspannungseffekt (substrate bias effect) beeinflußt, wodurch er ein Zwischenpotential auf weist. In diesem Zustand fließt ein Durchgangsstrom durch den Invertierer inv1. Um diese Problem zu lösen, wird das zweite Ausführungsbeispiel dahingehend verbessert, daß kein solcher Durchgangsstrom durch den Invertierer inv1 fließt.

Fig. 4 zeigt ein Diagramm des Aufbaus einer Exklusiv-NOR- Schaltung mit drei Eingängen nach einem zweiten erfindungsge mäßen Ausführungsbeispiel, wobei das Fließen eines solchen Durchgangsstroms verhindert wird. Gemäß der Figur wird zwi schen den Knoten X und den Ausgangsanschluß Y ein Invertierer inv2 mit geringer Ansteuerleistung eingefügt. Durch Festlegen eines ausreichend geringen Leistungsansteuerwerts des Inver tierers inv2 kann der Knoten X im Vergleich zu der in Fig. 1 gezeigten Schaltung auf das Spannungsversorgungspotential an gehoben oder auf das Massepotential abgesenkt werden, wodurch der Durchgangsstrom verhindert wird.

Drittes Ausführungsbeispiel

Fig. 5 zeigt ein Diagramm des Aufbaus einer Exklusiv-NOR- Schaltung mit drei Eingängen nach einem dritten erfindungsge mäßen Ausführungsbeispiel. Gemäß der Figur wird im Falle des dritten Ausführungsbeispiels das Übertragungstor ptc1 von dem Signalausbreitungspfad A → ptb1 → ptc1 → X und dem Signal ausbreitungspfad B → ptc2 → pta1 → X des in Fig. 1 gezeig ten ersten Ausführungsbeispiels geteilt oder gemeinsam ge nutzt, wodurch auf das Übertragungstor ptc2 verzichtet werden kann. In gleicher Weise wird das Übertragungstor ntc1 von dem Signalübertragungspfad A → ntb1 → ntc1 → X und dem Si gnalübertragungspfad B → ntc2 → nta1 → X des ersten Ausfüh rungsbeispiels gemeinsam genutzt oder geteilt, wodurch auf das Übertragungstor ntc2 verzichtet werden kann. Als Resultat kann die Anzahl der Transistoren reduziert werden.

Die Funktionsweise des dritten Ausführungsbeispiels stimmt mit der des ersten Ausführungsbeispiels überein. Im einzelnen sind zwei Signalausbreitungspfade zwischen jedem der Ein gangsanschlüsse A, B und C und dem Knoten X am Eingang des Invertierers inv1 zum Ansteuern der Ausgabe Y der Exklusiv- NOR-Schaltung mit drei Eingängen vorgesehen, wodurch sich insgesamt sechs Ausbreitungspfade ergeben. Die sechs Ausbrei tungspfade werden wie folgt beschrieben:

1. Von A nach X
A → ptb1 → ptc1 → X und A → ntb1 → ntc1 → X
2. Von B nach X
B → pta1 → ptc1 → X und B → nta1 → ntc1 → X
3. Von C nach X
C → pta2 → ptb2 → X und C → nta2 → ntb2 → X

Jeder der Signalausbreitungspfade umfaßt entweder zwei n- oder p-Übertragungstore, die in Serie geschaltet sind. Die Gateanschlüsse zweier einen Signalausbreitungspfad zwischen einem Eingangsanschluß und dem Knoten X bildender Übertra gungstore werden durch von den anderen Eingangsanschlüssen zugeführte Signale gesteuert, um die Übertragungstore in ei nen Ein- oder Aus-Zustand zu versetzten. Beispielsweise er gibt sich bei einer Eingangskombination (A, B, C) = (1, 0, 0) folgendes. In diesem Zustand werden die Übertragungstore ptb1, ptb2, ptc1, nta1 und nta2 in einen leitenden Zustand versetzt und lediglich der Signalausbreitungspfad A → ptb1 → ptc1 → X wird als einer der sechs Ausbreitungspfade akti viert, wodurch der Knoten X auf den logischen Wert "1" ge setzt wird.

Das dritte Ausführungsbeispiel weist dieselbe Anzahl von Ver zögerungsstufen wie das erste Ausführungsbeispiel auf, ent hält aber weniger Komponenten. Als Resultat kann die Kapazi tät des Knotens X verringert werden, was zu einer höheren Ge schwindigkeit und einer geringeren Leistungsaufnahme führt. Darüber hinaus kann ein Entwickler der integrierten Halblei terschaltung den Eingangsanschluß C mit einer Signalleitung verbinden, deren kapazitive Last verringert werden soll, da die Eingangslastkapazität des Eingangsanschlusses C im Ver gleich zu den Eingangsanschlüssen A und B verringert ist. Auf diese Weise kann der Entwickler eine Erhöhung der Geschwin digkeit und Verringerung der Leistungsaufnahme der gesamten integrierten Halbleiterschaltung ermöglichen, in der die er findungsgemäße Exklusiv-NOR-Schaltung mit drei Eingängen in tegriert ist.

Es ist zu beachten, daß der Invertierer mit geringer Ansteu erleistung entsprechend dem zweiten Ausführungsbeispiel auch zwischen dem Knoten X und dem Ausgangsanschluß Y des dritten Ausführungsbeispiels eingefügt werden kann, um den Durch gangsstrom zu verhindern.

Viertes Ausführungsbeispiel

Fig. 6 zeigt ein Diagramm des Aufbaus einer Exklusiv-NOR- Schaltung nach einem vierten erfindungsgemäßen Ausführungs beispiel. Gemäß der Figur wird das Übertragungstor ptc1 im Falle des vierten Ausführungsbeispiels von dem Signalausbrei tungspfad A → ptb1 → ptc1 → X und dem Signalausbreitungs pfad B → ptc2 → pta1 → X des in Fig. 1 gezeigten ersten Ausführungsbeispiels gemeinsam genutzt oder geteilt, wodurch auf das Übertragungstor ptc2 verzichtet werden kann. In glei cher Weise wird das Übertragungstor nta1 von dem Signalaus breitungspfad B → ntc2 → nta1 → X und dem Signalausbrei tungspfad C → nta2 → ntb2 → X des ersten Ausführungsbei spiels gemeinsam genutzt oder geteilt, wodurch auf das Über tragungstor nta2 verzichtet werden kann. Als Resultat kann die Anzahl von Transistoren verringert werden.

Die Funktionsweise des vierten Ausführungsbeispiels stimmt wie die Funktionsweise des dritten Ausführungsbeispiels mit der des ersten Ausführungsbeispiels überein. Das dritte Aus führungsbeispiel weist dieselbe Anzahl an Verzögerungsstufen wie das erste Ausführungsbeispiel auf, enthält aber weniger Komponenten. Als Resultat kann die Kapazität des Knoten X verringert werden, wodurch die Geschwindigkeit erhöht und die Leistungsaufnahme verringert wird. Darüber hinaus kann der Entwickler der integrierten Halbleiterschaltung die Eingangs anschlüsse A und C mit Signalleitungen verbinden, deren kapa zitive Lasten verringert werden sollen, da die Eingangslast kapazitäten der Eingangsanschlüsse A und C im Vergleich zu dem Eingangsanschluß B verringert sind. Auf diese Weise kann der Entwickler eine Erhöhung der Geschwindigkeit und Verrin gerung der Leistungsaufnahme der gesamten integrierten Halb leiterschaltung ermöglichen, in der die erfindungsgemäße Ex klusiv-Invertier-Logiksummenschaltung integriert ist.

Es ist zu beachten, daß der Invertierer mit geringer Ansteu erleistung entsprechend dem zweiten Ausführungsbeispiel auch zwischen dem Knoten X und dem Ausgangsanschluß Y des vierten Ausführungsbeispiels eingefügt werden kann, um den Durch gangsstrom zu verhindern.

Exklusiv-NOR-Schaltung mit drei Eingängen, bei der drei Si gnalpfade zwischen drei Eingangsanschlüssen und einem Drei- Eingangs-Exklusiv-ODER-Knoten vorgesehen sind, wobei jeder der Signalpfade zwei in Reihe geschaltete Transistoren eines ersten Leitungstyps aufweist, wobei sich die zwei Transisto ren des ersten Leitungstyps in einem leitenden Zustand befin den, wenn ein Signal mit niedrigem Pegel an den Gateanschluß des Transistors angelegt wird; und drei zwischen den drei Eingangsanschlüssen und dem Drei-Eingangs-Exklusiv-ODER- Knoten vorgesehene Signalpfade, wobei jeder der Signalpfade zwei Transistoren eines zweiten Leitungstyps aufweist, die sich in einem leitenden Zustand befinden, wenn ein Signal mit hohem Pegel an den Gateanschluß der Transistoren angelegt wird, wobei den Gateanschlüssen der zwei Transistoren des er sten Leitungstyps bzw. des zweiten Leitungstyps zwei von dem Eingangssignal eines Signalpfads abweichende Eingangssignale zugeführt werden.

Claims

1. Exklusiv-NOR-Schaltung mit drei Eingängen, mit einer Lo gikbildungseinheit (ptb1, ptc1, ptc2, pta1, pta2, ptb2, ntb1, ntc1, ntc2, nta1, nta2, ntb2) zum Empfangen von drei Ein gangssignalen (A, B, C) und zum Bilden einer Exklusiv-ODER- Verknüpfung drei Eingangssignale, und einer Ansteuereinheit (inv1) zum Erzeugen eines invertierten Signals der Exklusiv- ODER-Verknüpfung, wobei die Logikbildungseinheit und die An steuereinheit über einen Drei-Eingangs-Exklusiv-ODER-Knoten (X) miteinander verbunden sind, wobei:
dem Drei-Eingangs-Exklusiv-ODER-Knoten jedes der Eingangs signale über einen ersten Transistorsignalpfad und einen zweiten Transistorsignalpfad zugeführt wird;
der erste Transistorsignalpfad und der zweite Transistorsi gnalpfad parallel geschaltet sind, so daß insgesamt drei er ste Transistorsignalpfade und drei zweite Transistorsignal pfade in der Logikbildungseinheit bereitgestellt sind;
jeder der ersten Transistorsignalpfade seriell geschaltete erste und zweite Transistoren (ptb1, ptc1) eines ersten Lei tungstyps aufweist;
jeder der zweiten Transistorsignalpfade seriell geschaltete erste und zweite Transistoren (ntb1, ntc1) eines zweiten Lei tungstyps aufweist;
ein Pfad zwischen einem Sourceanschluß und einem Drainan schluß des Transistors des ersten Leitungstyps in einen lei tenden Zustand versetzt wird, wenn ein Signal mit niedrigem Pegel an einen Gateanschluß des Transistors des ersten Lei tungstyps angelegt wird;
ein Pfad zwischen dem Sourceanschluß und dem Drainanschluß des Transistors des ersten Leitungstyps in einen nicht lei tenden Zustand versetzt wird, wenn ein Signal mit hohem Pegel an den Gateanschluß des Transistors des ersten Leitungstyps angelegt wird;
ein Pfad zwischen einem Sourceanschluß und einem Drainan schluß des Transistors des zweiten Leitungstyps in einen lei tenden Zustand versetzt wird, wenn ein Signal mit hohem Pegel an einen Gateanschluß des Transistors des zweiten Leitung styps angelegt wird;
ein Pfad zwischen dem Sourceanschluß und dem Drainanschluß des Transistors des zweiten Leitungstyps in einen nicht lei tenden Zustand versetzt wird, wenn ein Signal mit niedrigem Pegel an den Gateanschluß des Transistors des zweiten Lei tungstyps angelegt wird;
der Sourceanschluß des ersten Transistors des ersten Lei tungstyps in jedem der ersten Signalpfade als ein Ende des ersten Signalpfads dient und der Drainanschluß des zweiten Transistors des ersten Leitungstyps in dem ersten Signalpfad als das andere Ende des ersten Signalpfads;
der Drainanschluß des ersten Transistors des ersten Leitung styps in jedem der ersten Signalpfade mit dem Sourceanschluß des zweiten Transistors des ersten Leitungstyps in dem ersten Signalpfad verbunden ist;
die Gateanschlüsse der jeden der ersten Signalpfade bildenden ersten und zweiten Transistoren des ersten Leitungstyps mit den übrigen beiden von dem Eingangssignal des ersten Signal pfads abweichenden Eingangssignalen verbunden sind;
der Sourceanschluß des ersten Transistors des zweiten Lei tungstyps in jedem der zweiten Signalpfade als ein Ende des zweiten Signalpfads dient und der Drainanschluß des zweiten Transistors des zweiten Leitungstyps in dem zweiten Signal pfad als das andere Ende des zweiten Signalpfads dient;
der Drainanschluß des ersten Transistors des zweiten Lei tungstyps in jedem der zweiten Signalpfade mit dem Sourcean schluß des zweiten Transistors des zweiten Leitungstyps in dem zweiten Signalpfad verbunden ist; und
die Gateanschlüsse der jeden der zweiten Signalpfade bilden den ersten und zweiten Transistoren des zweiten Leitungstyps mit den übrigen beiden von dem Eingangssignal des zweiten Si gnalpfads abweichenden Eingangssignalen verbunden sind.

2. Exklusiv-NOR-Schaltung mit drei Eingängen nach Anspruch 1, wobei die Logikbildungseinheit die ersten Signalpfade um faßt, die jeweils die miteinander in Reihe geschalteten er sten Transistoren (ptb1) des ersten Leitungstyps und zweiten Transistoren (ptc1) des ersten Leitungstyps aufweisen, wobei die einen der ersten Signalpfade bildenden ersten und zweiten Transistoren des ersten Leitungstyps von den die anderen bei den ersten Signalpfade bildenden ersten und zweiten Transi storen des ersten Leitungstyps abweichenden, und die drei zweiten Signalpfade, die jeweils die miteinander in Reihe ge schalteten ersten Transistoren (ntb1) des zweiten Leitung styps und zweiten Transistoren (ntc1) des zweiten Leitung styps aufweisen, wobei die einen der zweiten Signalpfade bil denden ersten und zweiten Transistoren des zweiten Leitung styps von den die anderen beiden zweiten Signalpfade bilden den ersten und zweiten Transistoren des zweiten Leitungstyps abweichenden.

3. Exklusiv-NOR-Schaltung mit drei Eingängen nach Anspruch 1, wobei einer (ptc1) der einen (ptb1-ptc1) der drei ersten Signalpfade bildenden ersten und zweiten Transistoren des er sten Leitungstyps mit einem anderen (pta1-ptc1) der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal (C) nicht an den Gateanschluß des gemeinsamen Transistors des er sten Leitungstyps angelegt wird und der Drainanschluß des ge meinsamen Transistors des ersten Leitungstyps mit dem Drei- Eingangs-Exklusiv-ODER-Knoten (X) verbunden ist, oder wobei einer (ntc1) der einen (ntb1-ntc1) der drei zweiten Signal pfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps mit einem anderen (nta1-ntc1) der zweiten Si gnalpfade geteilt wird, wobei dessen Eingangssignal (C) nicht an den Gateanschluß des gemeinsamen Transistors des zweiten Leitungstyps angelegt wird und der Drainanschluß des gemein samen Transistors des zweiten Leitungstyps mit dem Drei- Eingangs-Exklusiv-ODER-Knoten (X) verbunden ist.

4. Exklusiv-NOR-Schaltung mit drei Eingängen nach Anspruch 3, wobei einer (ptc1) der einen (ptb1-ptc1) der drei ersten Signalpfade bildenden ersten und zweiten Transistoren mit ei nem anderen (pta1-ptc1) der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal (C) nicht an den Gateanschluß des gemeinsamen Transistors des ersten Leitungstyps angelegt wird, wobei einer (ntc1) der einen (ntb1-ntc1) der drei zwei ten Signalpfade bildenden ersten und zweiten Transistoren des zweiten Leitungstyps mit einem anderen (nta1-ntc1) zweiten Signalpfade geteilt wird, wobei dessen Eingangssignal (C) nicht an den Gateanschluß des gemeinsamen Transistors des zweiten Leitungstyps angelegt wird, und wobei die Gatean schlüsse der gemeinsamen Transistoren (ptc1, ntc1) des ersten und zweiten Leitungstyps mit demselben (C) der drei Eingangs signale verbunden sind.

5. Exklusiv-NOR-Schaltung mit drei Eingängen nach Anspruch 3, wobei einer (ptc1) der einen (ptb1-ptc2) der drei ersten Signalpfade bildenden ersten und zweiten Transistoren mit ei nem anderen (pta1-ptc1) der ersten Signalpfade geteilt wird, wobei dessen Eingangssignal (C) nicht an den Gateanschluß des gemeinsamen Transistors des ersten Leitungstyps angelegt wird, wobei einer (nta1) der einen (ntb2-ntc1) der drei zwei ten Signalpfade bildenden ersten und zweiten Transistoren mit einem anderen (ntc2-nta1) der zweiten Signalpfade geteilt wird, wobei dessen Eingangssignal (A) nicht an den Gatean schluß des gemeinsamen Transistors des zweiten Leitungstyps angelegt wird, und wobei die Gateanschlüsse der gemeinsamen Transistoren (ptc1, nta1) des ersten und zweiten Leitungstyps mit zwei (A, C) voneinander verschiedenen der drei Eingangs signale verbunden sind.

6. Exklusiv-NOR-Schaltung mit drei Eingängen nach einem der Ansprüche 1 bis 5, wobei eine Invertierlogikschaltung (inv2) zum Erzeugen des invertierten Signals der Exklusiv-ODER- Verknüpfung in der Ansteuereinheit (inv1) vorgesehen ist, wo bei die Invertierlogikschaltung als eine Rückkopplungsschal tung dient, die ein Ausgangssignal der Ansteuereinheit an ih rem Eingang empfängt und ein Signal an die Ansteuereinheit ausgibt. Als Resultat wird durch die vorliegende Erfindung eine Exklusiv-NOR-Schaltung ermöglicht, die das Fließen eines Durchgangsstrom verhindert und eine geringe Leistungsaufnahme aufweist.