DE19749600C2 - Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung.

Bei einer integrierten Halbleiterschaltungseinrichtung einschließlich Gate-Arrays umfaßt der Kernbereich dieser Einrichtungen zwei Arten darin ausgebildeter Makrozellen, eine Vielzahl von als Logikschaltungen wie AND und/oder OR- Schaltungen arbeitende Makrozellen, und eine Vielzahl von als interne Schaltungen wie Flip-Flop-Schaltungen arbeitende Makrozellen, die jeweils ein Taktsignal benötigen. Dabei sind Takttreiberschaltungen vorgesehen zur Versorgung der Vielzahl der Flip-Flop-Schaltungen mit entsprechenden Taktsignalen.

Aus der Druckschrift: WÖHLER, M., MÜLLER, D., etal.: "Dem Zero-Skew ein Stück näher?" DE-Z.: Elektronik 22/1995, S. 58-64 ist es bekannt, Taktleitungen einer elektronischen Halbleitereinrichtung zum Zuführen von Taktsignalen zu ein Taktsignal benötigenden Schaltungsteilen in der Weise vorzunehmen, daß Laufzeitunterschiede (Skew) verkleinert werden. Zu diesem Zweck ist eine Treiberhierarchie in Form eines baumförmigen Taktnetzes vorgesehen, wobei ein aufgefächerter Baum von Takttreibern mit entsprechenden Verzweigungen einer Vielzahl von Schaltungsteilen einen Takt zuführt. In jeweils einer Hierarchiestufe der Taktleitungen sind nur Takttreiber desselben Typs vorgesehen, wobei in den Technologien zwischen unterschiedlichen Takttreibern gewählt werden kann, so daß durch die Wahl der Takttreiber oder einer entsprechenden Kombination unterschiedlicher Takttreiber Laufzeitunterschiede vermindert werden können.

Aus der JP 7-22 511 (A) ist eine Halbleitereinrichtung bekannt, bei der eine Vortreiberzelle zur Verteilung eines Takts auf eine Vielzahl von Positionen auf der Halbleitereinrichtung vorgesehen ist. Hierbei werden Leitungen gleicher Länge bei der Verteilung der Taktsignale über Haupttakttreiber und eine Verteilungschaltung verwendet.

Ferner ist es aus der JP 3-84 951 (A) bekannt, zur Verminderung von Laufzeitunterschieden einen Hierarchiebaum zur Verteilung der Taktsignale vorzusehen. Auf der Basis der bei der Layout- Erstellung ermittelten höchsten Laufzeit eines vorbestimmten Wegs werden Verzögerungsglieder zur Angleichung der übrigen Laufwege der Taktsignale in den Laufweg eingesetzt.

Aus der JP 7-14 994 (A) sind eine integrierte Halbleitereinrichtung und ein Verfahren zum Zuführen eines Taktsignals bekannt, wobei die Verteilung von Taktsignalen mittels eines verzweigten Taktverteilungsbaums erfolgt. Die Einspeisung des Taktsignals erfolgt von zwei Seiten über Spaltentreiberschaltungen an beiden Enden eines im Inneren der Halbleitereinrichtung definierten spaltenförmigen Zellenbereichs. Den im Zellenbereich angeordneten Logikschaltungen wird mittels einer Leitungsverbindung zwischen den Spaltentreiberschaltungen durch etwa gleich lange Stichleitungen das Taktsignal zugeführt. Auf der Halbleitereinrichtung sind eine Vielzahl derartiger spaltenförmiger Zellenbereiche vorgesehen, wobei auch im Falle der Anordnung einer größeren Zelle auf der Halbleitereinrichtung die Taktversorgung mit entsprechenden Spaltentreiberschaltungen und etwa gleich langen Leitungsführungen zu allen Logikzellen gewährleistet ist.

Eine weitere Möglichkeit zur Ausbildung der Takttreiberschaltungen und zur Anordnung der Schaltungen innerhalb einer integrierten Halbleiterschaltungseinrichtung ist in der US 5 44 276 (entsprechend der Japanischen Offenlegungsschrift JP 6-236923 (A)) offenbart. Gemäß Fig. 23 umfaßt die Takttreiberschaltung in typischer Ausgestaltung einen Vortreiber PD und eine Vielzahl von Haupttreibern ND1 bis MDn. Die Eingangsknoten der Haupttreiber ND1 bis MDn sind mit einer gemeinsamen Leitung L1 verbunden, und die jeweiligen Ausgangsknoten sind mit einer gemeinsamen Leitung L2 verbunden.

Die Takttreiberschaltung ist gemäß der Darstellung in Fig. 24 angeordnet. Im einzelnen ist eine Vielzahl von Haupttreibern MD1 bis MDn in den Makrozellenlayoutbereichen MCR zwischen einer Leistungsversorgungsleitung VDD1 und einer Masseleitung ND1, die ein Leistungsversorgungsleitungspaar bildet, ausgebildet. Die Leistungsversorgungsleitung VDD1 liegt an einem Versorgungspotential und die Masseleitung GND1 ist parallel und benachbart zur Leistungsversorgungsleitung VDD1 angeordnet und wird mit einem Massepotential (Erdpotential) versorgt.

Die gemeinsamen Leitungen L1 und L2 sind jeweils zwischen der Leistungsversorgungsleitung VDD1 und der Masseleitung GND1, die das Leistungsversorgungsleitungspaar bilden, und zu diesen parallel angeordnet. Die gemeinsamen Leitungen L1 und L2 sind elektrisch über Durchgangsöffnungen TH1 und TH2 mit den Eingangs- und Ausgangsknoten der Haupttreiber MD1 bis MDn verbunden. Die gemeinsame Leitung L1 ist elektrisch mit dem Ausgangsknoten des Vortreibers PD über eine Durchgangsöffnung TH3 verbunden.

Die in den Makrozellenlayoutbereichen MCR ausgebildeten Flip- Flop-Schaltungen FF benötigen jeweils die Zuführung eines Taktsignals. Zu diesem Zweck sind die Eingangsknoten der Flip- Flop-Schaltungen FF elektrisch über eine Leitung LL mit Taktsignalversorgungsleitungen CL1 bis CLm verbunden, die ihrerseits elektrisch mit der gemeinsamen Leitung L2 verbunden sind.

Jede der Taktsignalversorgungsleitungen CL1 bis CLm umfaßt einen senkrechten Schnittpunkt mit der Leistungsversorgungsleitung VDD1 und der Masseleitung GND1 in einem Verdrahtungsbereich WR, und ist entlang dem betreffenden Makrozellenlayoutbereich MCR angeordnet. Jede der Taktsignalversorgungsleitungen CL1 bis CLm ist elektrisch mittels einer Durchgangsöffnung CH4 mit der gemeinsamen Leitung L2 an der Stelle verbunden, an der die gemeinsame Leitung die Taktsignalversorgungsleitung schneidet.

Jeder Makrozellenlayoutbereich MCR ist flankiert durch eine Leistungsversorgungsleitung VDD2 und eine Masseleitung GND2. Die beiden Leitungen VDD2 und GND2 schneiden senkrecht die Leistungsversorgungsleitung VDD1 und die Masseleitung GND1 und sind elektrisch mit diesen über Durchgangsöffnungen TH5 und TH6 verbunden. Eine Takttreiberschaltung mit dem vorstehend beschriebenen Aufbau, die in der integrierten Halbleiterschaltungseinrichtung vorgesehen ist bildet eine Takttreiberschaltung, die in einfacher Weise auszubilden ist und die eine hohe Ansteuerungsfähigkeit aufweist ohne Vergrößerung der Fläche des Halbleitersubstrats.

Eine integrierte Halbleiterschaltungseinrichtung, der Taktsignale mit einer Vielzahl von Frequenzen im Normalbetrieb zugeführt werden, kann im Rahmen eines sogenannten Scan-Tests auf ihre Funktion überprüft werden. Der Test umfaßt die Verbindung der Flip-Flop-Schaltungen innerhalb der Schaltungsanordnung mittels Abtastpfaden (Scan-Pfade). Eine Möglichkeit zur Bildung einer Taktsignalverdrahtung für einen Scan-Test ist aus der Japanischen Offenlegungsschrift Hei 7- 168735 bekannt.

Gemäß Fig. 25 durchläuft im Normalbetrieb ein an einem Takt-A- Anschluß 101 eingegebenes Taktsignal A eine Takttreiberschaltung A 103, ein Takt-A-Verdrahtung 120 und einen Schalter 111 einer Schalteranordnung 114 zum Eintreten in eine Flip-Flop-Schaltung 108 in einem Block 107.

Bei einem Scan-Test wird der Takt-A-Anschluß 101 nicht mit einem Taktsignal versorgt. Lediglich der Takt-B-Anschluß 102 wird mit einem Taktsignal B versorgt, so daß einer integrierten Halbleiterschaltung 119 eine einzige Frequenz zugeführt wird. Hierbei wird der Schalter 111 ausgeschaltet und es werden die Schalter 112 und 113 in der Schalteranordnung 114 eingeschaltet. Im Ergebnis werden die Flip-Flop-Schaltungen 108 und 109, denen im Normalbetrieb Taktsignale mit einer Vielzahl von Frequenzen zugeführt werden, geschaltet und mit einer einzigen Taktversorgungsleitung 121 für das einzige Taktsignal B verbunden. Bei dieser Anordnung wird der Ansteuerbarkeitsänderungsschaltung 106 ein Ansteuerbarkeitsänderungssignal 105 zugeführt zur Verbesserung der Ansteuerbarkeit zum Auffangen eines Anstiegs der an den Taktsignalversorgungsleitungen anliegenden Belastungen.

Im Ergebnis werden die Flip-Flop-Schaltungen 108 und 109 mit einem Taktsignal B versorgt, das mittels der Ansteuerbarkeitsänderungsschaltung 106 am Takt-B-Anschluß 102 eingetreten ist und die Takt-B-Verdrahtung 121 und die Schalter 112 und 113 der Schalteranordnung 114 durchlaufen hat. Bei der integrierten Halbleiterschaltung gemäß dem vorstehenden Aufbau werden Taktlaufzeitunterschiede (zeitlicher Versatz der Taktsignallaufzeit) während des Scan-Tests vermindert.

Das erste, in den Fig. 23 und 24 gezeigte Beispiel ist eine integrierte Halbleiterschaltungseinrichtung, die ein einziges Taktsignal empfängt (Gate-Array, ECA, u. s. w.). Das in Fig. 25 gezeigte zweite Beispiel stellt dem gegenüber lediglich eine allgemeine integrierte Halbleiterschaltung dar und zeigt keine Einzelheiten von Einrichtungen wie Gate-Arrays oder eingebetteten Zellenarrays. Das zweite Beispiel betrifft keinen speziellen Aufbau des Takttreibers A 103 oder der Ansteuerbarkeitsänderungsschaltung 106 einschließlich des Takttreibers B 104.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Takttreiberschaltung und eine integrierte Halbleiterschaltung der eingangs genannten Art derart auszugestalten, daß bei der Versorgung von ein Taktsignal benötigenden Schaltungen der integrierten Halbleiterschaltung das Taktsignal mit minimalen Laufzeitunterschieden und einer hohen Ansteuerbarkeit zugeführt wird, und wobei die Takttreiberschaltung in einem Zellenlayoutbereich einer jeden Makrozelle ohne Verminderung der durch andere Makrozellen belegten Fläche vorgesehen ist.

Erfindungsgemäß wird diese Aufgabe bezüglich einer Takttreiberschaltung mit den im Patentanspruch 1 und bezüglich einer integrierten Halbleiterschaltungseinrichtung mit den im Patentanspruch 13 angegebenen Merkmalen gelöst.

Erfindungsgemäß umfaßt eine Takttreiberschaltung eine Vielzahl von Takteingangsanschlüssen zum Empfangen eines Taktsignals, und eine Vielzahl von Takttreibern, die jeweils entsprechend der Vielzahl der Takteingangsanschlüsse vorgesehen sind.

Jeder der Vielzahl der Takttreiber umfaßt einen Vortreiber mit einem Eingangsknoten zum Empfangen des am betreffenden Takteingangsanschluß eingegebenen Taktsignals, eine Vielzahl von Haupttreibern, eine erste gemeinsame Leitung, die elektrisch mit Eingangsknoten der Vielzahl der Haupttreiber und einem Ausgangsknoten des Vortreibers verbunden ist, einen zweite gemeinsame Leitung, die elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber verbunden ist, und eine Vielzahl von Taktsignalversorgungsleitungen, die mit Takteingangsknoten der jeweils ein Taktsignal erfordernden Schaltungen verbunden sind, wobei die Vielzahl der Taktsignalversorgungsleitungen ferner elektrisch mit der zweiten gemeinsamen Leitung verbunden ist.

Die Takttreiberschaltung umfaßt ferner die erste, zwischen den gemeinsamen Leitungen der Vielzahl der Takttreiber angeordnete Verbindungseinrichtungen, wobei die ersten Verbindungseinrichtungen die ersten gemeinsamen Leitungen der Vielzahl der Takttreiber elektrisch voneinander trennen, wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und die ersten Verbindungseinrichtungen ferner sämtliche der ersten gemeinsamen Leitungen der Vielzahl der Takttreiber elektrisch verbinden, wenn das Steuerungssignal einen zweiten Zustand bezeichnet.

Die Takttreiberschaltung umfaßt ferner zweite, zwischen den zweiten gemeinsamen Leitungen der Vielzahl der Takttreiber angeordnete Verbindungseinrichtungen, wobei die zweiten Verbindungseinrichtungen die zweiten gemeinsamen Leitungen der Vielzahl der Takttreiber elektrisch voneinander trennen, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die zweiten Verbindungseinrichtungen ferner sämtliche der zweiten gemeinsamen Leitungen der Vielzahl der Takttreiber elektrisch verbinden, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

Erfindungsgemäß werden in der Takttreiberschaltung die Vortreiber der Vielzahl der Takttreiber mit Ausnahme eines Takttreibers aktiviert, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die Vortreiber werden deaktiviert, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

Erfindungsgemäß wird in der Takttreiberschaltung die Vielzahl der Takttreiber in der Hauptebene eines Haltleitersubstrat ausgebildet. Die ersten und zweiten gemeinsamen Leitungen jeder der Vielzahl der Takttreiber sind linear in einer ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet. Die Vielzahl der Taktsignalversorgungsleitungen jedes der Vielzahl der Takttreiber ist parallel zueinander in einer zweiten Richtung senkrecht zur ersten Richtung in der Hauptebene des Halbleitersubstrats ausgebildet. Ferner ist die Vielzahl der Haupttreiber jedes der Vielzahl der Takttreiber in vorbestimmten Abständen zueinander und in der ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet.

In der Takttreiberschaltung ist ferner die Vielzahl der Haupttreiber jedes der Vielzahl der Takttreiber vorzugsweise entlang einer einzigen geraden Linie angeordnet.

Ferner ist in der Takttreiberschaltung vorzugsweise der mittlere Bereich jeder Taktsignalversorgungsleitung eines jeden der Vielzahl der Takttreiber elektrisch mit der zweiten gemeinsamen Leitung verbunden.

Ferner ist in der Takttreiberschaltung die Vielzahl der Takttreiber vorzugsweise in der ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet.

Ferner ist in der Takttreiberschaltung die Vielzahl der Takttreiber vorzugsweise in der zweiten Richtung in der Hauptebene des Halbleitersubstrats angeordnet.

Erfindungsgemäß umfaßt ferner die Takttreiberschaltung dritte, zwischen den Taktsignalversorgungsleitungen der Vielzahl der Takttreiber angeordnete Verbindungseinrichtungen, wobei die dritten Verbindungseinrichtungen die Taktsignalversorgungsleitungen der Vielzahl der Takttreiber elektrisch voneinander trennen, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die dritten Verbindungseinrichtungen ferner sämtliche der Taktsignalversorgungsleitungen der Vielzahl der Takttreiber elektrisch verbinden, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

In einer weiteren Ausgestaltung umfaßt eine Takttreiberschaltung ferner einen Testtakteingangsanschluß zum Empfangen eines Testtaktsignals, eine Vielzahl von jeweils entsprechend der Vielzahl der Takteingangsanschlüsse vorgesehenen Wähleinrichtungen, wobei jede der Wähleinrichtungen ein Taktsignal ausgibt zur Eingabe am betreffendem Takteingangsanschluß, wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und wobei jede der Wähleinrichtungen ein Testtaktsignal ausgibt zur Eingabe am Testeingangsanschluß, wenn das Steuerungssignal einen zweiten Zustand bezeichnet, und eine Vielzahl von entsprechend der Vielzahl der Wähleinrichtungen vorgesehenen Takttreibern. Die Takttreiber können dabei von der vorstehend beschriebenen Art sein.

Erfindungsgemäß umfaßt ferner eine integrierte Halbleiterschaltungseinrichtung ein Halbleitersubstrat mit einer Vielzahl von Makrozellenlayoutbereichen, die in einer ersten Richtung in der Hauptebene des Halbleitersubstrats angeordnet ist, und
eine Vielzahl von in einer zweiten Richtung senkrecht zur ersten Richtung in jedem der Vielzahl der Makrozellenlayoutbereiche des Halbleitersubstrats angeordneten Elektrodenpaaren,
wobei jeder der Vielzahl der Makrozellenlayoutbereiche eine Vielzahl von N-Diffusionsbereichen umfaßt, die jeweils in der zweiten Richtung angeordnet sind, und eine Vielzahl von P- Diffusionsbereichen umfaßt, die jeweils in der zweiten Richtung angeordnet sind, und wobei die Vielzahl der N-Diffusionsbereiche und die Vielzahl der P-Diffusionsbereiche gemeinsam in der ersten Richtung ausgebildet sind,
wobei jedes der Vielzahl der Elektrodenpaare aus einer ersten und einer zweiten Elektrode besteht, wobei die erste Elektrode zusammen mit einem dazwischenliegenden Isolierfilm zwischen einem benachbarten Paar der Vielzahl der in jedem der Vielzahl der Makrozellenlayoutbereiche angeordneten N- Diffusionsbereiche ausgebildet ist, und die zweite Elektrode zusammen mit einem dazwischenliegenden Isolierfilm zwischen benachbarten zwei der Vielzahl der entlang der ersten Elektrode in der ersten Richtung und in dem betreffendem Makrozellenlayoutbereich angeordneten P-Diffusionsbereiche ausgebildet ist,
wobei jede der Vielzahl der Elektrodenpaare und die N- und P-Diffusionsbereiche, die zu beiden Seiten des betreffenden Elektrodenpaares angeordnet sind, eine Grundzellen bilden,
wobei eine aus einer vorbestimmten Anzahl benachbarter Grundzellen bestehende erste Makrozelle, die als Logikschaltung arbeitet, in jeden der Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat vorgesehen ist,
wobei eine aus einer vorbestimmten Anzahl benachbarter Grundzellen bestehende zweite Makrozelle, die als eine ein Taktsignal erfordernde Schaltung arbeitet, in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche vorgesehen ist,
wobei die Vielzahl der Makrozellenlayoutbereiche auf dem Halbleitersubstrat in eine Vielzahl von Abschnitte aufgeteilt ist und jeder der Aufteilungsabschnitte mit einem Takttreiber und einem Takteingangsanschluß zum Empfangen eines Taktsignals ausgestattet ist,
wobei jeder der Takttreiber in dem betreffendem Aufteilungsabschnitt umfaßt:
einen Vortreiber, der aus einer vorbestimmten Anzahl von benachbarten Grundzellen besteht, die im betreffenden Makrozellenlayoutbereich auf dem Halbleitersubstrat angeordnet sind,
eine Vielzahl von Haupttreibern, die aus einer vorbestimmten Anzahl benachbarter Grundzellen bestehen und die jeweils einen Vortreiber aufweisen und die linear angeordnet sind, wobei die Vielzahl der Haupttreiber in jedem von zumindest zwei der Makrozellenlayoutbereiche auf dem Halbleitersubstrat angeordnet ist, die nicht die Vortreiber aufweisen,
eine linear in der ersten Richtung auf dem Vortreiber und der Vielzahl der im betreffenden Aufteilungsabschnitt angeordneten Haupttreiber ausgebildete erste gemeinsame Leitung, wobei die erste gemeinsame Leitung elektrisch mit einem Ausgangsknoten des Vortreibers und Eingangsknoten der Vielzahl der im betreffenden Aufteilungsabschnitt vorgesehenen Haupttreiber verbunden ist,
eine linear in der ersten Richtung auf dem Vortreiber und der Vielzahl der im betreffenden Aufteilungsabschnitt angeordneten Haupttreiber ausgebildete zweite gemeinsame Leitung, wobei die zweite gemeinsame Leitung elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber im betreffenden Aufteilungsabschnitt verbunden ist, und
eine Vielzahl von Taktsignalversorgungsleitungen entsprechend der Vielzahl der Makrozellenlayoutbereiche, bei denen jeweils die zweite Makrozelle im betreffenden Aufteilungsabschnitt vorgesehen ist, wobei die Vielzahl der Taktsignalversorgungsleitungen linear in der zweiten Richtung ausgebildet und elektrisch mit der zweiten gemeinsamen Leitung verbunden ist, und die Vielzahl der Taktsignalversorgungsleitungen ferner elektrisch mit einem Takteingangsknoten der im betreffenden Makrozellenlayoutbereich vorgesehenen zweiten Makrozelle verbunden ist, und
wobei die integrierte Halbleiterschaltungseinrichtung ferner umfaßt:
eine erste Verbindungseinrichtung, die in dazwischenliegender Weise zwischen zwei in benachbarten Aufteilungsabschnitten vorgesehenen Takttreibern angeordnet ist, wobei die erste Verbindungseinrichtung die ersten gemeinsamen Leitungen der beiden, in den benachbarten Aufteilungsabschnitten vorgesehenen Takttreiber elektrisch voneinander trennt, wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und die erste Verbindungseinrichtung ferner die ersten gemeinsamen Leitungen der in den benachbarten Aufteilungsabschnitten angeordneten beiden Takttreiber elektrisch verbindet, wenn das Steuerungssignal den zweiten Zustand bezeichnet, und
eine zweite Verbindungseinrichtung, die in dazwischenliegender Weise zwischen zwei in den benachbarten Aufteilungsabschnitten vorgesehenen Takttreibern angeordnet ist, wobei die zweite Verbindungseinrichtung die zweiten gemeinsamen Leitungen der in den benachbarten Aufteilungsabschnitten vorgesehenen beiden Takttreiber elektrisch voneinander trennt, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die zweite Verbindungseinrichtung ferner die zweiten gemeinsamen Leitungen der in den benachbarten Aufteilungsabschnitten vorgesehenen beiden Takttreiber elektrisch verbindet, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine schematische Draufsicht auf einen vorgefertigten Chip (Masterchip) zur Verwendung bei der integrierten Halbleiterschaltungseinrichtung,

Fig. 2 eine teilweise vergrößerte Ansicht des in Fig. 1 gezeigten Masterchips,

Fig. 3 eine Schaltungsanordnung gemäß einem ersten Ausführungsbeispiel,

Fig. 4 ein Blockschaltbild einer zweiten Makrozelle 16 gemäß Fig. 3,

Fig. 5 eine Schaltungsanordnung eines in Fig. 3 gezeigten Vortreibers 17a,

Fig. 6 eine Schaltungsanordnung eines Beispiels eines in Fig. 3 gezeigten Vortreibers 17b,

Fig. 7 eine Schaltungsanordnung eines weiteren Beispiels des in Fig. 3 gezeigten Vortreibers 17b,

Fig. 8 eine Schaltungsanordnung eines weiteren Beispiels des in Fig. 3 gezeigten Vortreibers 17b,

Fig. 9 eine Schaltungsanordnung von in Fig. 3 gezeigten Haupttreibern 19 (1) bis 19 (n),

Fig. 10 eine schematische Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß dem ersten Ausführungsbeispiel,

Fig. 11 eine teilweise vergrößerte Draufsicht auf die in Fig. 10 gezeigten Vortreiber 17a und 17b,

Fig. 12 eine teilweise vergrößerte Draufsicht auf einen der in Fig. 10 gezeigten Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n),

Fig. 13 eine teilweise vergrößerte Draufsicht auf eine in Fig. 10 gezeigte erste Verbindungseinrichtung 22, eine Inverterschaltung 23 und eine zweite Verbindungseinrichtung 24,

Fig. 14 eine schematische Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß einem zweiten Ausführungsbeispiel,

Fig. 15 eine teilweise vergrößerte Draufsicht auf eine in Fig. 14 gezeigte erste Verbindungseinrichtung 22, eine Inverterschaltung 23 und eine zweite Verbindungseinrichtung 24,

Fig. 16 eine Schaltungsanordnung gemäß einem dritten Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung,

Fig. 17 eine schematische Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß dem dritten Ausführungsbeispiel,

Fig. 18 eine teilweise vergrößerte Draufsicht auf eine in Fig. 17 gezeigte erste Verbindungseinrichtung 22, eine Inverterschaltung 23 und eine zweite Verbindungseinrichtung 24,

Fig. 19 eine Schaltungsanordnung der integrierten Halbleiterschaltungseinrichtung gemäß einem vierten Ausführungsbeispiel,

Fig. 20 eine schematische Draufsicht auf die integrierte Halbleiterschaltungseinrichtung gemäß dem vierten Ausführungsbeispiel,

Fig. 21 eine teilweise vergrößerte Draufsicht auf die in Fig. 20 gezeigte dritte Verbindungseinrichtung 55,

Fig. 22 eine Schaltungsanordnung der integrierten Halbleiterschaltungseinrichtung gemäß einem fünften Ausführungsbeispiel,

Fig. 23 eine Schaltungsanordnung einer bekannten Takttreiberschaltung,

Fig. 24 eine teilweise Draufsicht auf die Anordnung einer bekannten Takttreiberschaltung, und

Fig. 25 ein Blockschaltbild einer bekannten Anordnung einer Taktsignalverdrahtung.

Erstes Ausführungsbeispiel

Ein erstes Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die Fig. 1 bis 13 beschrieben. Unter Bezugnahme auf die Fig. 1 und 2 werden ein Halbleitersubstrat und der Masterchip (vorgefertigter Chip) einer integrierten Halbleiterschaltungseinrichtung wie ein Gate-Array und ein eingebettetes Zellen-Array gemäß dem ersten Ausführungsbeispiel beschrieben. Gemäß der Darstellung in Fig. 1 umfaßt ein Halbleitersubstrat 1 Zellenbereiche (interner Bereich oder Kernbereich) 2 in einer Hauptebene, die von Pufferbereichen (Außenbereichen) 3 umgeben ist. In dem Zellenbereich 2 in der Hauptebene des Halbleitersubstrats 1 sind gemäß Fig. 2 erste Eletroden 4 und zweite Elektroden 5 jeweils in einer ersten Richtung (in Längsrichtung in der Figur) angeordnet zur Bildung eines Elektrodenpaars, das in einer zweiten Richtung (in Querrichtung in der Figur) angeordnet ist. Die Elektrodenpaare bilden eine Vielzahl von Elektrodenpaargruppen, die in der ersten Richtung angeordnet sind.

Ferner sind im Zellenbereich 2 in der Hauptebene des Halbleitersubstrats 1 gemäß der Darstellung in Fig. 2 eine Vielzahl von N-Diffusionsbereichen 6 ausgebildet, die in der zweiten Richtung entsprechend den ersten Elektroden 4 jeder Elektrodenpaargruppe angeordnet ist. Desweiteren ist eine Vielzahl von P-Diffusionsbereichen 7 ebenfalls in der zweiten Richtung entsprechend den zweiten Elektroden 5 jeder Elektrodenpaargruppe angeordnet. Reihen von P- Diffusionsbereichen 7 sind zusammen mit den N- Diffusionsbereichen 6 jeweils entsprechend den Diffusionsbereichen 7 gemeinsam in der ersten Richtung angeordnet.

Jede erste Elektrode 4 und die benachbarten beiden N- Diffusionsbereiche 6 bilden einen N-MOS-Transistor, und jede zweite Elektrode 5 und die beiden benachbarten P- Diffusionsbereiche 7 bilden einen P-MOS-Transistor. Ein N-MOS- Transistor und ein P-MOS-Transistor, die in der ersten Richtung angeordnet sind, bilden eine Grundzelle 8.

Jeder Zellenbereich 2 des Halbleitersubstrats 1 ist mit Grundzellen 8 gefüllt, wobei jede Grundzelle 8 aus einem N- und einem P-MOS-Transistor besteht und in der ersten und zweiten Richtung matrixartig angeordnet ist. Die Zellenbereiche 2 des Halbleitersubstrats 1 bilden den sogenannten Masterchip (vorgefertigter Chip), wenn sie mit Grundzellen 8 gefüllt sind.

Logikschaltungen einschließlich AND- oder OR-Schaltungen und interne Schaltungen wie Flip-Flop-Schaltungen, die ein Taktsignal erfordern, sind in Form von Zellenstrukturen, den sogenannten Makrozellen angeordnet, wobei jede Makrozelle aus einer vorbestimmten Anzahl von Grundzellen 8 besteht. In der nachfolgenden Beschreibung wird jede Logikschaltung als sogenannte erste Makrozelle und jede interne, ein Taktsignal erfordernde Schaltung als sogenannte zweite Makrozelle 16 bezeichnet.

Im Zellenbereich 2 des Halbleitersubstrat 1 ist gemäß Fig. 1 eine Vielzahl von Makorzellenlayoutbereichen 9 zur Aufnahme von Makrozellen jeweils in der ersten Richtung angeordnet. Zwei Makrozellenlayoutbereiche 9 flankieren jeden Verdrahtungsbereich 10 zum elektrischen Verbinden der in den Makrozellenlayoutbereichen 9 ausgebildeten Makrozellen.

Jeder Makrozellenlayoutbereich 9 besteht aus einer in der zweiten Richtung angeordneten Reihe von Grundzellen. Jeder Verdrahtungsbereich 10 besteht aus einer Reihe oder einer Vielzahl von Reihen von Grundzellen, die in der zweiten Richtung in Abhängigkeit von der Anzahl der in der zweiten Richtung ausgebildeten Leitungen angeordnet sind. Die Pufferbereiche 3 auf dem Halbleitersubstrat 1 nehmen Schaltungen einschließlich Eingangspufferschaltungen, Ausgangspufferschaltungen oder Eingangs/Ausgangspufferschaltungen auf.

Bei der integrierten Halbleiterschaltungseinrichtung mit dem vorstehend angegebenen Aufbau umfaßt jede zweite Makrozelle zur Bildung der internen Schaltungen wie Flip-Flop-Schaltungen, die ein Taktsignal erfordern, eine Takttreiberschaltung. Takttreiberschaltungen werden verwendet zum Zuführen eines externen Taktsignals zur integrierten Halbleiterschaltungseinrichtung.

Mit zunehmender Größe der integrierten Halbleiterschaltung sind Takttreiberschaltungen vorgesehen, die jeweils eine Vielzahl von Funktionsblöcken mit der Bereitstellung unterschiedlicher Funktionen umfassen, wobei jedem Funktionsblock getrennt ein Taktsignal zugeführt wird. Werden die zweiten, ein Taktsignal erfordernden Makrozellen 16 einem Scantest unterzogen, dann ist es wirksamer, sämtliche Blöcke gemeinsam dem Test zu unterziehen als jeden Funktionsblock einzeln zu testen.

Das erste Ausführungsbeispiel betrifft somit eine integrierte Halbleiterschaltung mit dem vorstehend angegebenen Aufbau. Nachstehend wird eine Beschreibung der Takttreiberschaltungen angegeben, die bei einer derartigen integrierten Halbleiterschaltungseinrichtung vorgesehen sind. Zur vereinfachten Darstellung wird dabei angenommen, daß die integrierte Halbleiterschaltungseinrichtung 2 Funktionsblöcke aufweist, die jeweils eine zweite, ein Taktsignal erfordernde Makrozelle umfaßt.

Gemäß Fig. 3 bezeichnen die Bezugszeichen 11a und 11b einen ersten und zweiten Takteingangsanschluß. Die Takteingangsanschlüsse 11a und 11b, die entsprechend dem jeweiligen Funktionsblock angeordnet sind, lassen getrennte Taktsignale CLK1 und CLK2 in einer normalen Betriebsart zu und empfangen die gleichen Testtaktsignale test-CLK in der Testbetriebsart. Bezugszeichen 12 bezeichnet einen Steuerungssignaleingangsanschluß zum Zulassen einer Steuerungssignaltestbetriebsart, die einen ersten Zustand bezeichnet (normale Betriebsart, beim ersten Ausführungsbeispiel der niedrige Pegel) oder einen zweiten Zustand (Testbetriebsart, im ersten Ausführungsbeispiel der hohe Pegel) bezeichnet. Ein Scandateneingangsanschluß 13 empfängt Scan-Testdaten SCAN-IN der Testbetriebsart. Ein Scandatenausgangsanschluß 14 gibt Scandaten SCAN-OUT in der Testbetriebsart aus.

Bezugszeichen 15a und 15b bezeichnen einen ersten und zweiten Takttreiber. Die Takttreiber 15a und 15b entsprechen den Funktionsblöcken, die jeweils eine Vielzahl von zweiten Makrozellen 16 aufweisen. Entsprechend dem Empfangen von Taktsignalen über den ersten und zweiten Takteingangsanschluß 11a und 11b führt der erste und zweite Takttreiber die Taktsignale den vielen zweiten Makrozellen 16 in den jeweiligen Funktionsblöcken zu.

Jede zweite Makrozelle 16 weist den in Fig. 4 veranschaulichten Aufbau auf. In Fig. 4 bezeichnet Bezugszeichen 16 (1) eine eingangsseitige Wähleinrichtung, die auf der Basis des Steuerungssignals, das von dem Steurungssignaleingangsanschluß 12 eingegeben wird und über einen Steuerungseingangsknoten empfangen wird, entweder normale Daten oder Scandaten (Abtastdaten) auswählt. Die normalen Daten werden über einen Dateneingangsknoten DI in der normalen Betriebsart empfangen, und die Scandaten (Abtastdaten, Testdaten) werden über den Scandateneingangsknoten SI in der Testbetriebsart zugelassen. Die durch die eingangsseitige Wähleinrichtung 16 (1) gewählten Daten werden an einem Datenausgangsknoten DO ausgegeben.

Bezugszeichen 16 (2) bezeichnet eine Schaltung wie eine Flip- Flop-Schaltung, die in Synchronismus mit dem vom Takttreiber 15 stammenden und durch einen Takteingangsknoten T empfangenen Taktsignal Daten vom Datenausgangsknoten DO der eingangsseitigen Wähleinrichtung 16 (1) zu einem Dateneingangsknoten D zuläßt und Daten an einem Datenausgangsknoten O ausgibt.

Bezugszeichen 16 (3) bezeichnet eine ausgangsseitige Wähleinrichtung, die Daten über einen Dateneingangsknoten II von einem Datenausgangsknoten O der Flip-Flop-Schaltung 16 (2) empfängt und in Abhängigkeit von dem von dem Steuerungssignaleingangsanschluß 12 stammenden und durch den Steuerungseingangsknoten empfangenen Steuerungssignal Daten entweder von dem Datenausgangsknoten DO in der normalen Betriebsart oder von dem Scandatenausgangsknoten SO in der Testbetriebsart ausgibt.

Da die ersten und zweiten Takttreiber 15a und 15b im wesentlichen den gleichen Schaltungsaufbau aufweisen, ist die nachfolgende Beschreibung auf den ersten Takttreiber 15a, der repräsentativ für beide Takttreiber ist, unter Bezugnahme auf Fig. 3 beschränkt. In diesem Zusammenhang werden die Zusätze a und b bei den jeweiligen Bezugszeichen, sofern möglich, weggelassen, da sie lediglich zur Bestimmung des einzelnen Takttreibers dienen.

Gemäß Fig. 3 bezeichnet Bezugszeichen 17 einen Vortreiber, dessen Eingangsknoten IN elektrisch mit dem Takteingangsanschluß 11 über eine Taktsignaleingangsleitung 24 verbunden ist. Der Ausgangsknoten OUT des Vortreibers 17 ist elektrisch mit einer ersten gemeinsamen Leitung 18 verbunden. In der Testbetriebsart werden sämtliche Vortreiber 17 mit Ausnahme eines einzigen deaktiviert. Da gemäß dem ersten Ausführungsbeispiel zwei Vortreiber 17 vorgesehen sind, wird in der Testbetriebsart der zweite Vortreiber 17b deaktiviert. Insbesondere wird der Ausgangsknoten OUT des Vortreibers 17b in einen Hochimpedanzpegel (Leerlaufzustand, potentialfreier Zustand) versetzt, so daß die erste gemeinsame Leitung 18b nicht beeinflußt wird.

Gemäß Fig. 5 umfaßt der erste Vortreiber 17a typischerweise zwei in Reihe zueinander geschaltete Inverterschaltungen. Jede Inverterschaltung umfaßt einen P- und einen N-MOS-Transistor, die zueinander in Reihe geschaltet sind.

Gemäß der Darstellung in Fig. 6 umfaßt der zweite Vortreiber 17b typischerweise eine eingangsseitige Inverterschaltung und eine ausgangsseitige Inverterschaltung. Die eingangsseitige Inverterschaltung umfaßt einen P- und einen N-MOS-Transistor, die zueinander in Reihe geschaltet sind. Die ausgangsseitige Inverterschaltung besteht aus einem P- und einem N-MOS- Transistor, deren Gateelektroden das Ausgangssignal der eingangsseitigen Inverterschaltung empfangen, sowie aus einem P- und einem N-MOS-Transistor, deren Gateelektroden ein mittels der Inverterschaltungen invertiertes Steuerungssignal empfangen, das vom Steuerungssignal des Steuerungssignaleingangsanschlusses 12 abgeleitet ist, und wobei die P- und N-MOS-Transistoren zueinander in Reihe geschaltet sind.

Alternativ kann der zweite Vortreiber 17b gemäß dem in Fig. 7 gezeigten Aufbau ausgeführt sein. Dieser zweite Vortreiber 17b umfaßt eine NAND-Schaltung, eine NOR-Schaltung und eine Ausgangspufferschaltung. Die NAND-Schaltung läßt ein vom Takteingangsanschluß 11 stammendes und über einen Eingangsknoten IN eingegebenes Taktsignal zu, sowie ein durch den Inverter invertiertes Steuerungssignal, das von dem Steuerungssignal des Steuerungssignaleingangsanschlusses 12 abgeleitet wird. Die NOR- Schaltung empfängt das vom Takteingangsanschluß 11 stammende und am Eingangsknoten IN eingegebene Taktsignal sowie das Taktsignal des Steuerungssignaleingangsschlusses 12. Die Ausgangspufferschaltung umfaßt jeweils einen in Reihe zueinander geschalteten P-MOS-Transistor und N-MOS-Transistor, wobei die Gateelektrode des P-MOS-Transistor das Ausgangssignal der NAND- Schaltung empfängt und die Gateelektrode des N-MOS-Transistors das Ausgangssignal der NOR-Schaltung empfängt.

Als weitere Alternative kann der zweite Vortreiber 17b den in Fig. 8 gezeigten Aufbau aufweisen. Dieser Vortreiber umfaßt zwei zueinander in Reihe geschaltete Inverterschaltungen, wobei jede Inverterschaltung einen zueinander in Reihe geschalteten P- und N-MOS-Transistor aufweist. Der Vortreiber 17b umfaßt ferner einen weiteren N-MOS-Transistor, der zwischen den Ausgangsknoten der ausgangsseitigen Inverterschaltung und einem Ausgangsknoten OUT geschaltet ist, wobei die Gateelektrode des N-MOS- Transistors das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 empfängt.

Gemäß Fig. 3 bezeichnen die Bezugszeichen 19 (1) bis 19 (n) eine Vielzahl von Haupttreibern, deren Eingangsknoten IN elektrisch mit der ersten gemeinsamen Leitung 18 verbunden sind. Die Ausgangsknoten OUT der Haupttreiber 19 (1) bis 19 (n) sind elektrisch mit der zweiten gemeinsamen Leitung 21 verbunden. Die zweite gemeinsame Leitung 21 ist ihrerseits mit einer Vielzahl von Taktsignalversorgungsleitungen 20 (1) bis 20 (m) verbunden. Die Haupttreiber 19 (1) bis 19 (n) bestehen jeweils aus zwei in Reihe zueinander geschalteten Inverterschaltungen, wobei jede Inverterschaltung gemäß der Darstellung in Fig. 9 aus einer Reihenschaltung eines P- und eines N-MOS-Transistors besteht.

Obwohl der Vortreiber 17 und die Haupttreiber 19 (1) bis 19 (n) dargestellt wurden unter Verwendung zweier in Reihe geschalteter Inverterschaltungen, ist dieser Aufbau als Beispiel und nicht einschränkend anzusehen. Zur Bildung jedes Treibers können auch mehrere Inverterschaltungen verwendet werden. Vorzugsweise sollte die Anzahl der Inverterschaltungen zur Bildung des Vortreibers und die Anzahl der Inverterschaltungen zur Bildung jedes Haupttreibers bei der Addition eine gerade Anzahl ergeben.

Bezugszeichen 22 bezeichnet eine erste Verbindungseinrichtung, die in dazwischenliegender Form zwischen der ersten gemeinsamen Leitung 18a des ersten Takttreibers 15a und der ersten gemeinsamen Leitung 18b des zweiten Takttreibers 15b angeordnet ist. Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 einen ersten Zustand (niedriger Pegel), dann trennt die erste Verbindungseinrichtung 22 die ersten gemeinsamen Leitungen 18a und 18b der ersten und zweiten Takttreiber 15a und 15b. Bezeichnet hingegen das Steuerungssignal einen zweiten Zustand (hoher Pegel), dann verbindet die erste Verbindungseinrichtung 22 elektrisch die ersten gemeinsamen Leitungen 18a und 18b der ersten und zweiten Takttreiber 15a und 15b.

Die erste Verbindungseinrichtung 22 besteht aus einem Übertragungsgatter (Schaltglied) bestehend aus einem N-MOS- Transistor 22n und einem P-MOS-Transistor 22p, die zueinander parallel geschaltet sind. Eine der Hauptelektroden des N-MOS- Transistors 22n ist mit einem Ende der ersten gemeinsamen Leitung 18a des ersten Takttreibers 15a verbunden. Die andere Hauptelektrode des N-MOS-Transistors 22n ist mit einem Ende der ersten gemeinsamen Leitung 18b des zweiten Takttreibers 15b verbunden. Die Steuerungselektrode (d. h. die Gateelektrode) des N-MOS-Transistors 22n empfängt das Steuerungssignal des Steuerungssignaleingangsanschlusses 12. Die Steuerungselektrode des P-MOS-Transistors 22p empfängt ein Steuerungssignal von einer Inverterschaltung 23 zum Invertieren des Steuerungssignals des Steuerungssignaleingangsanschlusses 12.

Bezugszeichen 24 bezeichnet eine zweite Verbindungseinrichtung, die in dazwischenliegender Weise zwischen der zweiten gemeinsamen Leitung 21a des ersten Takttreibers 15a und der zweiten gemeinsamen Leitung 21b des zweiten Takttreibers 15b angeordnet ist. Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 den ersten Zustand (niedriger Pegel), dann trennt die zweite Verbindungseinrichtung 24 elektrisch die zweiten gemeinsamen Leitungen 21a und 21b der ersten und zweiten Takttreiber 15a und 15b. Bezeichnet hingegen das Steuerungssignal den zweiten Zustand (hoher Pegel), dann verbindet die zweite Verbindungseinrichtung 24 die zweiten gemeinsamen Leitungen 21a und 21b der ersten und zweiten Takttreiber 15a und 15b elektrisch miteinander.

Die zweite Verbindungseinrichtung 24 besteht aus einem Übertragungsgatter (Übertragungsschaltglied) bestehend aus einem N-MOS-Transistor 24n und einem P-MOS-Transistor 24p, die zueinander parallel geschaltet sind. Eine Hauptelektrode des N- MOS-Transistors 24n ist mit einem Ende der zweiten gemeinsamen Leitung 21a des ersten Takttreibers 15a verbunden. Die andere Hauptelektrode des N-MOS-Transistors 24n ist mit einem Ende der zweiten gemeinsamen Leitung 21b des zweiten Takttreibers 15b verbunden. Die Steuerungselektrode (d. h. die Gateelektrode) des N-MOS-Transistors 24n empfängt das Steuerungssignal des Steuerungssignaleingangsanschlusses 12. Die Steuerungselektrode des P-MOS-Transistors 24p empfängt ein Steueurungssignal der Inverterschaltung 23, die das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 invertiert.

Nachstehend wird nun die Takttreiberschaltung beschrieben, deren Aufbau gemäß der Darstellung in Fig. 3 und gemäß den Fig. 1 und 2 auf dem Masterchip vorgesehen ist. Gemäß dem ersten Ausführungsbeispiel ist der Zellenbereich 2 auf dem Halbleitersubstrat 1 in zwei Funktionsblocklayoutbereiche in der ersten Richtung (in der Längsrichtung in Fig. 3) aufgeteilt. Der obere Funktionsblocklayoutbereich umfaßt den ersten Takttreiber 15a, und der untere Funktionsblocklayoutbereich umfaßt den zweiten Takttreiber 15b.

Da der erste und zweite Takttreiber 15a und 15b im wesentlichen den gleichen Schaltungsaufbau gemäß der vorstehenden Beschreibung aufweist, wird lediglich die erste Takttreiberschaltung 15a als repräsentativ für beide Takttreiberschaltungen beschrieben. Der zweite Takttreiber 15b, der in seinem Aufbau mit dem ersten Takttreiber 15a identisch ist, ist in der oberen Hälfte von Fig. 3 angeordnet.

Der Vortreiber 17 ist etwa in der Mitte des Makrozellenlayoutbereichs 9 angeordnet, der seinerseits etwa in der Mitte des betreffenden Funktionsblocklayoutbereichs angeordnet ist. Der Vortreiber 17 ist in spezieller Weise gemäß der Darstellung in Fig. 11 (eine vergrößerte Ansicht des Bereichs A von Fig. 10) ausgebildet, wobei ein Leistungsversorgungsleitungspaar bestehend aus einer Leistungsversorgungsleitung 25 und einer Masseleitung 26 den Makrozellenlayoutbereich 9 schneidet, d. h. der Vortreiber 17 ist im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, angeordnet.

Die Leistungsversorgungsleitungspaare sind linear über dem Zellenbereich 2 in der ersten Richtung in der Hauptebene des Halbleitersubstrats 11 ausgebildet und sind in vorbestimmten Abständen zueinander angeordnet (in Einheiten von 210 BC oder basic cells, Grundzellen; der Abstand zu einer Grundzelle 8 ist gleich ihrer Breite in der zweiten Richtung und beträgt 2.65 µm in diesem Ausführungsbeispiel). Im Rahmen des ersten Ausführungsbeispiels mißt jeder Zellenbereich 9 mm in der zweiten Richtung auf dem Halbleitersubstrat 1. Dies bedeutet, daß jeder Aufteilungsbereich eine Vielzahl von Leistungsversorgungsleitungspaaren aufweist.

In gleicher Weise wie bei der Verdrahtung innerhalb der als erste Makrozellen arbeitenden Logikschaltungen, der Verdrahtung innerhalb der als zweite Makrozellen arbeitenden internen Schaltungen, der Verdrahtung zwischen den Logikschaltungen, und der Verdrahtung zwischen den Logikschaltungen einerseits und den internen Schaltungen andererseits ist die Verdrahtung innerhalb jedes Vortreibers 17 durch zumindest eine erste oder zweite Verdrahtung gebildet. Die erste lineare Verdrahtung ist in der zweiten Richtung angeordnet und die zweite lineare Verdrahtung ist in der ersten Richtung angeordnet.

Die erste Verdrahtung besteht aus einer ersten elektrischen Leitungsschicht, die zusammen mit einem dazwischen liegenden Isolierfilm über den Elektrodenpaaren zur Bildung der Grundzellen 8 angeordnet ist. Die zweite Verdrahtung besteht aus einer zweiten elektrischen Leitungsschicht, die zusammen mit einem dazwischenliegenden Isolierfilm über der ersten elektrischen Leitungsschicht ausgebildet ist. Die erste und zweite elektrische Leitungsschicht können in vertikaler Richtung ihre Reihenfolge vertauschen. Die erste und zweite elektrische Leitungsschicht bestehen aus Aluminiumschichten (einschließlich einer Aluminiumlegierungsschicht).

Die Leistungsversorgungsleitung 25 wird mit einem Versorgungspotential versorgt und die Masseleitung 26 wird mit einem Massepotential (Erdpotential) versorgt. Die Leistungsversorgungsleitung 25 und die Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, sind benachbart und parallel zueinander angeordnet und werden mittels der zweiten elektrischen Leitungsschicht gebildet. Die Leistungsversorgungsleitungspaare, jeweils bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, sind linear über dem Zellenbereich 2 in der ersten Richtung in der Hauptebene des Halbleitersubstrats 1 ausgebildet. Bei dem ersten Ausführungsbeispiel beträgt der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 25 und demjenigen der Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, 46 BC (Grundzellenmaße). Die bedeutet, daß jeder Vortreiber 17 auf einfache Weise zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 ausgebildet werden kann.

Gemäß Fig. 11 verläuft die Länge des Vortreibers 17 in der zweiten Richtung vom Außenbereich der Leistungsversorgungsleitung 25 zu demjenigen der paarweise zugehörigen Masseleitung 26. Diese Anordnung ist jedoch als Beispiel und nicht einschränkend zu verstehen. In Abhängigkeit vom jeweiligen Aufbau kann der Vortreiber 17 alternativ kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 25 und demjenigen der paarweise zugehörigen Masseleitung 26 ausgebildet sein, solange jeder Vortreiber 17 zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet ist.

Gemäß Fig. 11 wird jedem Vortreiber 17 ein Versorgungspotential Vcc mit der Leistungsversorgungsleitung 25 über eine weitere Leistungsversorgungsleitung 27 zugeführt, und es wird ebenfalls ein Massepotential GND mittels der Masseleitung 26 zugeführt, die mit dem Vortreiber 17 über eine weitere Masseleitung 28 verbunden ist. Die Leistungsversorgungsleitungen 27 sind alle über den Makrozellenlayoutbereichen 9 in der zweiten Richtung einer Seite der Bereiche (der oberen Seite in Fig. 11) angeordnet. Die Leistungsversorgungsleitungen 27 sind mit der ersten elektrischen Leitungsschicht gebildet und sind elektrisch mit den Vortreibern 17 über Kontaktöffnungen 30, sowie mit den Leistungsversorgungsleitungen 25 über Kontaktöffnungen 29 verbunden. Die Masseleitungen 28 sind alle über den Makrozellenlayoutbereichen 9 in der zweiten Richtung auf der anderen Seite der Bereiche (untere Seite in Fig. 11) angeordnet. Die Masseleitungen 28 sind mittels der ersten elektrischen Leitungsschicht gebildet und sind elektrisch mit den Vortreibern 17 über Kontaktöffnungen 31 sowie mit den Masseleitungen 26 über Kontaktöffnungen 32 verbunden.

Beim ersten Ausführungsbeispiel sind die Takttreiber 15a und 15b jeweils in Verbindung mit einem Vortreiber 17 gezeigt. Diese Anordnung ist jedoch als Beispiel und nicht einschränkend zu verstehen. Somit kann auch eine Vielzahl von Vortreibern in jedem Takttreiber enthalten sein. In einem derartigen Fall sind die Vortreiber in vorbestimmten Abständen zueinander und in der ersten Richtung zwischen Leistungsversorgungsleitungspaaren in zumindest zwei der Makrozellenlayoutbereiche 9 angeordnet.

Die Haupttreiber 19 (1) bis 19 (n) sind in vorbestimmten Abständen zueinander entlang einer einzigen geraden Linie in der ersten Richtung angeordnet und für jeden von zumindest zwei (n bei dem vorliegenden Aufbau) der Makrozellenlayoutbereiche 9 mit Ausnahme derjenigen, in denen Vortreiber 17 enthalten sind, vorgesehen. Im Rahmen des ersten Ausführungsbeispiels sind die Haupttreiber 19 in allen Makrozellenlayoutbereichen 9 mit Ausnahme derjenigen mit Vortreibern 17 vorgesehen. Diese Anordnung ist jedoch als Beispiel und nicht einschränkend zu verstehen. Die Anordnung der Vortreiber kann in angemessener Weise in Abhängigkeit von der Anzahl der vorgesehenen Haupttreiber 19 bestimmt werden.

Wie es im einzelnen in Fig. 12 (einer vergrößerten Ansicht des Bereichs B in Fig. 10) dargestellt ist, ist jeder Haupttreiber 19 dort ausgebildet, wo ein etwa in der Mitte der zweiten Richtung angeordnetes Leitungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, den Makrozellenlayoutbereich 9 schneidet, d. h. jeder Haupttreiber 19 ist in dem Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, angeordnet. Die Haupttreiber 19 und die Vortreiber 17 sind somit entlang einer einzigen geraden Linie in der ersten Richtung angeordnet.

In gleicher Weise wie im Fall der Vortreiber 17 ist die Verdrahtung innerhalb jedes Haupttreibers 19 mittels zumindest einer der ersten und zweiten Verdrahtungen gebildet, wobei die ersten linearen Verdrahtungen in der zweiten Richtung und die zweiten linearen Verdrahtungen in der ersten Richtung ausgebildet sind. Jeder Haupttreiber 19 kann somit einfach zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordnet werden.

In Fig. 12 verläuft die Länge jedes Haupttreibers 19 in der zweiten Richtung in einem Bereich vom Außenbereich der Leistungsversorgungsleitung 25 zu demjenigen der paarweise zugehörigen Masseleitung 26. Diese Anordnung ist jedoch als Beispiel und nicht einschränkend zu verstehen. In Abhängigkeit vom Aufbau können die Haupttreiber 19 alternativ auch kürzer als der Abstand zwischen dem Außenbereich der Leistungsversorgungsleitung 25 und demjenigen der paarweise zugehörigen Masseleitung 26 ausgeführt sein, solange jeder Haupttreiber 19 zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, angeordnet ist.

Gemäß Fig. 12 wird jedem Haupttreiber 19 das Versorgungspotential Vcc mittels der Leistungsversorgungsleitung 25 über eine weitere Leistungsversorgungsleitung 27 zugeführt, und es wird ebenfalls das Massepotential GND mittels der Masseleitung 26 zugeführt, die ihrerseits mit dem Haupttreiber 19 über eine weitere Masseleitung 28 verbunden ist. Die Leistungsversorgungsleitungen 27 sind elektrisch mit den Haupttreibern 19 über die Kontaktöffnungen 32 sowie mit den Leistungsversorgungsleitungen 25 über die Kontaktöffnungen 29 verbunden. Die Masseleitungen 28 sind elektrisch mit den Haupttreibern 19 über Kontaktöffnungen 33 sowie mit den Masseleitungen 26 über Kontaktöffnungen verbunden.

Gemäß Fig. 10 ist die erste gemeinsame Leitung 18 linear in der ersten Richtung über dem Vortreiber 17 und der Vielzahl der Haupttreiber 19 (1) bis 19 (n) angeordnet. Die erste gemeinsame Leitung 18 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und ist zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, und parallel zu diesem Leitungspaar angeordnet. Die erste gemeinsame Leitung 18 ist elektrisch über eine Kontaktöffnung 34 mit dem Ausgangsknoten des Vortreibers 17 gemäß der Darstellung in Fig. 11 verbunden, und ist mit dem Eingangsknoten der Haupttreiber 19 (1) bis 19 (n) über Kontaktöffnungen 35 gemä 98582 00070 552 001000280000000200012000285919847100040 0002019749600 00004 98463ß Fig. 12 verbunden. Diese Verbindungen schließen den Ausgangsknoten des Vortreibers 17 und die Eingangsknoten der Haupttreiber 19 (1) bis 19 (n) kurz.

Gemäß Fig. 10 ist die zweite gemeinsame Leitung 21 linear in der ersten Richtung über dem Vortreiber 17 und der Vielzahl der Haupttreiber 19 (1) bis 19 (n) angeordnet. Die zweite gemeinsame Leitung 21 ist mittels der zweiten elektrischen Leitungsschicht ausgebildet und ist zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden, und parallel zur ersten gemeinsamen Leitung 18 angeordnet. Die zweite gemeinsame Leitung 21 ist elektrisch gemäß Fig. 12 mit den Ausgangsknoten der Haupttreiber 19 (1) bis 19 (n) über Kontaktöffnungen 36 verbunden, so daß diese Ausgangsknoten kurzgeschlossen werden.

Die zweite gemeinsame Leitung 21 weist eine größere Leitungsbreite als die erste gemeinsame Leitung 18 auf. Die Gründe für diese vergrößerte Leitungsbreite der zweiten gemeinsamen Leitung 21 sind nachstehend angegeben. Die erste gemeinsame Leitung 18 ist mit den Eingangsknoten der Vielzahl der Haupttreiber 19 (1) bis 19 (n) verbunden. Gemäß Fig. 9 sind die Eingangsknoten IN mit den Gateelektroden der P- und N-MOS- Transistoren verbunden. Somit ist die Anschlußbelastung der ersten gemeinsamen Leitung 18 klein. Im Gegensatz hierzu ist die zweite gemeinsame Leitung 21 mit einer Vielzahl von Taktsignalversorgungsleitungen 20 (1) bis 20 (m) sowie mit den Takteingangsknoten einer Vielzahl von internen Schaltungen 16 verbunden. Dies bedeutet, daß die Anschlußbelastung der zweiten gemeinsamen Leitung 21 groß ist.

Gemäß Fig. 11 ist der Eingangsknoten des Vortreibers 17 mit einer Taktsignaleingangsleitung 38 über eine Kontaktöffnung 37 verbunden. Die Taktsignaleingangsleitung 38 ist mit dem Takteingangsanschluß 11 verbunden. Die Taktsignaleingangsleitung 38 ist mittels der ersten und zweiten elektrischen Leitungsschicht gebildet.

Gemäß Fig. 10 ist die Vielzahl der Taktsignalversorgungsleitungen 20 (1) bis 20 (m) linear in der zweiten Richtung entsprechend der Vielzahl der Makrozellenlayoutbereiche 9 ausgebildet, die jeweils eine zweite Makrozelle 16 beinhalten. Beim ersten Ausführungsbeispiel sind sämtliche Makrozellenlayoutbereiche 9 mit Taktsignalversorgungsleitungen 20 in einer 1 : 1-Anordnung ausgestattet. Alternativ kann jedes benachbarte Paar von Makrozellenlayoutbereichen 9 mit einer Taktsignalversorgungsleitung 20 in einer 2 : 1-Anordnung ausgestattet sein. Als weitere Alternative können die Taktsignalversorgungsleitungen 20 lediglich bei denjenigen Makrozellenlayoutbereichen 9 vorgesehen sein, in denen zwei Makrozellen 16 vorgesehen sind. Im Fall der zweiten Alternative, bei der zwei beliebige benachbarte Makrozellenlayoutbereiche 9 einer zweiten Makrozelle 16 entsprechen, können diese beiden Makrozellenlayoutbereiche 9 mit einer Taktsignalversorgungsleitung 20 ausgestattet sein.

Die Taktsignalversorgungseitungen 20 (1) bis 20 (m) sind mittels der ersten elektrischen Leitungsschicht gebildet und parallel zueinander über dem Verdrahtungsbereich 10 angeordnet. Der mittlere Bereich jeder der Taktsignalversorgungsleitungen 20 (1) bis 20 (m) ist elektrisch mit der zweiten gemeinsamen Leitung 21 über eine Kontaktöffnung 39 verbunden. Die Taktsignalversorgungsleitungen 20 (1) bis 20 (m) sind über eine Verdrahtung 40 mit den Takteingangsknoten der als zweite Makrozellen 16 arbeitenden internen Schaltungen verbunden, die in den jeweils betreffenden Makrozellenlayoutbereichen 9 (siehe Fig. 3) angeordnet sind. Die Verdrahtung 40 wird mittels der zweiten elektrischen Leitungsschicht gebildet.

Die ersten und zweiten Verbindungseinrichtungen 22 und 24 sind im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen Funktionsblocklayoutbereichen einschließlich der ersten Takttreiberschaltung 15a einerseits und einem Funktionsblocklayoutbereich einschließlich der zweiten Takttreiberschaltung 15b andererseits ausgebildet.

Gemäß der Darstellung in Fig. 3, die eine vergrößerte Ansicht des Bereiches C in Fig. 10 zeigt, sind im einzelnen die erste und zweite Verbindungseinrichtung 22 und 24 dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, den Makrozellenlayoutbereich 9 oder den Verdrahtungsbereich 10 schneidet, d. h. die erste und zweite Verbindungseinrichtung 22 und 24 sind in dem Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen einer Leistungsversorgungsleitung 25 und einer Masseleitung 26 ausgebildet, die ungefähr in der Mitte in der zweiten Richtung angeordnet und jedes Leistungsversorgungsleitungspaar bilden. Somit sind die erste und zweite Verbindungseinrichtung 22 und 24 linear in der ersten Richtung entlang den Haupttreibern 19 und dem Haupttreiber 17 angeordnet.

Gemäß Fig. 13 besteht die erste Verbindungseinrichtung 22 aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die das Leistungsversorgungsleistungspaar bildet, angeordneten Grundzelle. Dabei besteht die erste Verbindungseinrichtung 22 aus einem P-MOS-Transistor 22P und einem N-MOS-Transistor 22N, der in der ersten Richtung relativ zum P-MOS-Transistor 22P angeordnet ist. Die Hauptelektroden (Source- und Drainbereiche) des P-MOS-Transistor 22P und des N-MOS-Transistors 22M zur Bildung der ersten Verbindungseinrichtung 22 sind mit einer Seite gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18a im ersten Takttreiber 15a verbunden. Die Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des P- und N- MOS-Transistors 22P und 22N sind gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18b im zweiten Takttreiber 15b verbunden. Die Steuerungselektrode (d. h. die Gateelektrode) des P-MOS-Transistors 22P ist mit dem Ausgangsknoten der Inverterschaltung 23 über eine Verdrahtung 42 verbunden. Die Steuerungselektrode (Gateelektrode) des N-MOS-Transistors 22N ist mit dem Steuerungssignaleingangsanschluß 12 über eine Steuerungssignaleingangsleitung 41 verbunden.

Gemäß Fig. 13 besteht die zweite Verbindungseinrichtung 24 aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordneten Grundzelle 8. Dabei besteht die zweite Verbindungseinrichtung 24 aus einem P-MOS-Transistor 24P und einem N-MOS-Transistor 24N, der in der ersten Richtung relativ zum P-MOS-Transistor 24P angeordnet ist.

Die Hauptelektroden (Source- und Drainbereiche) des P- und N- MOS-Transistors 24P und 24N zur Bildung der zweiten Verbindungseinrichtung 24 sind auf einer Seite gemeinsam mit einem Ende der zweiten gemeinsamen Leitung 21a im ersten Takttreiber 15a verbunden. Die Hauptelektroden (Source- und Drainbereiche) sind auf der anderen Seite des P- und N-MOS- Transistors 24P und 24N gemeinsam mit einem Ende der zweiten gemeinsamen Leitung 21b im zweiten Takttreiber 15b verbunden. Die Steuerungselektrode (Gateelektrode) des P-MOS-Transistors 24P ist mit dem Ausgangsknoten der Inverterschaltung 23 über eine Verdrahtung 42 verbunden. Die Steuerungselektrode (Gateelektrode) des N-MOS-Transistors 24N ist mit dem Steuerungssignaleingangsanschluß 12 über eine Steuerungssignaleingangsleitung 41 verbunden.

In gleicher Weise wie bei der ersten und zweiten Verbindungseinrichtung 22 und 24 ist die Inverterschaltung 23 in dem Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen zwei Funktionsblocklayoutbereichen angeordnet, wobei ein Funktionsblocklayoutbereich die erste Takttreiberschaltung 15a und der andere Funktionsblocklayoutbereich die zweite Takttreiberschaltung 15b umfaßt.

Gemäß Fig. 13, die eine vergrößerte Ansicht des Bereichs C in Fig. 10 zeigt, ist im einzelnen die Inverterschaltung 23 dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, den Makrozellenlayoutbereich 9 oder den Verdrahtungsbereich 10 schneidet, d. h. die Inverterschaltung 23 ist im Makrozellenlayoutbereich 9 oder im Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leistungsversorgungsleitungspaar ist in der zweiten Richtung und ungefähr in der Mitte angeordnet. Dies bedeutet, daß die Inverterschaltung 23 an der gleichen Stelle wie die erste und zweite Verbindungseinrichtung 22 und 24 angeordnet ist.

Gemäß Fig. 13 sind die Inverterschaltung 23 und die erste und zweite Verbindungseinrichtung 22 und 24 unter Verwendung zumindest einer der ersten und zweiten Verdrahtungen verbunden, wobei die erste Verdrahtung linear in der zweiten Richtung und die zweite Verdrahtung linear in der ersten Richtung ausgebildet sind. Die Inverterschaltung 23 und die erste und zweite Verbindungseinrichtung 22 und 24 können einfach zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordnet werden.

Gemäß der Darstellung in Fig. 13 besteht die Inverterschaltung 23 aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordneten Grundzelle. Die Inverterschaltung 23 besteht somit aus einem P- MOS-Transistor und einem N-MOS-Transistor, der in der ersten Richtung relativ zum P-MOS-Transistor ausgebildet ist.

Der P- und N-MOS-Transistor bilden die Inverterschaltung 23, und ihre Hauptelektroden (Source- und Drainbereiche) sind auf der einen Seite miteinander verbunden zur Bildung eines Ausgangsknotens, der mit der Verdrahtung 42 verbunden ist. Die Hauptelektrode (Source- und Drainbereich) auf der anderen Seite des P-MOS-Transistors ist mit der Leistungsversorgungsleitung 27 verbunden. Die Hauptelektrode (Source- und Drainbereich) auf der anderen Seite des N-MOS-Transistors ist mit der Masseleitung 28 verbunden. Die Steuerungselektroden (Gatelektroden) des P- und N-MOS-Transistors sind miteinander verbunden zur Bildung eines Eingangsknotens, der mit der Steuerungssignaleingangsleitung 41 verbunden ist.

Die zwischen dem P-MOS-Transistor zur Bildung der Inverterschaltung 23 und der ersten und zweiten Verbindungseinrichtung 22 und 24 angeordneten Steuerungselektroden sind mit der Leistungsversorgungsleitung 27 verbunden, wodurch eine elektrische Isolation zwischen den P- MOS-Transistoren gebildet wird. Die zwischen den N-MOS- Transistoren zur Bildung der Inverterschaltung 23 und der ersten und zweiten Verbindungseinrichtung 22 und 24 angeordneten Steuerungselektroden sind mit der Masseleitung 28 verbunden, wodurch eine elektrische Isolation zwischen den N-MOS- Transistoren gebildet wird.

In Fig. 10 ist jede als interne, ein Taktsignal erfordernde Schaltung arbeitende zweite Makrozelle 16 oder jede erste, als Logikschaltung arbeitende Makrozelle zum Zwecke der vereinfachten Darstellung weggelassen. In der Praxis füllen die ersten und zweiten Makrozellen sämtliche Makrozellenlayoutbereiche 9 in effektiver Weise ohne eine verbleibende Lücke aus (wobei eine Grundzelle im allgemeinen eine elektrische Isolation zwischen zwei benachbarten Makrozellen bilden kann), mit Ausnahme der Bereich zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die das Leistungsversorgungsleitungspaar bilden.

Obwohl das erste Ausführungsbeispiel mit dem ersten und zweiten Takttreiber 15a und 15b veranschaulicht wurde, ist diese Anordnung als Beispiel und nicht einschränkend zu verstehen. Alternativ können drei oder mehrere Takttreiberschaltungen vorgesehen sein. In einem derartigen Fall kann eine Vielzahl von Funktionsblocklayoutbereichen in der ersten Richtung vorgesehen sein, und die erste und zweite Verbindungseinrichtung 22 und 24 kann zwischen den benachbarten Funktionsblocklayoutbereichen angeordnet sein. Die Funktionsblöcke, die jeweils eine Takttreiberschaltung aufnehmen, sollten vorzugsweise gleiche Abmessungen aufweisen.

Bei der vorstehenden Beschreibung wurde der Eingangsknoten jedes Vortreibers 17 dargestellt mit einer Verbindung zu dem Takteingangsanschluß 11 über die Taktsignaleingangsleitung 38. Alternativ kann zwischen dem Eingangsknoten des Vortreibers 17 und dem Takteingangsanschluß 11 ein Takteingangstreiber mit zwei Inverterschaltungen, d. h. ein Treiber mit dem gleichen Aufbau wie derjenige des Vortreibers 17 angeordnet werden.

Nachstehend folgt nun eine Beschreibung der Arbeitsweise der Takttreiberschaltung der integrierten Halbleiterschaltungseinrichtung gemäß dem vorstehend beschriebenen Aufbau in der normalen Betriebsart. Die Wirkungsweise in der normalen Betriebsart setzt sich von dem Zeitpunkt an fort, bei dem der erste und zweite Takteingangsanschluß 11a und 11b mit separaten Taktsignalen versorgt wurde, bis ein Taktsignal am Takteingangsknoten der als interne Schaltung arbeitenden zweiten Makrozelle 16 in jedem der Funktionsblöcke eingegeben wird.

Anfänglich wird dem Taktsignaleingangsanschluß 12 ein Steuerungssignal zugeführt zur Bezeichnung des ersten Zustands (niedriger Pegel), der eine normale Betriebsart gemäß dem ersten Ausführungsbeispiel darstellt. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 in den trennenden Zustand. Dies führt zu einer elektrischen Trennung der ersten gemeinsamen Leitungen 18a und 28b sowie der zweiten gemeinsamen Leitungen 21a und 21b. Der Vortreiber 17b wird entsprechend dem Empfang des den ersten Zustand bezeichnenden Steuerungssignals aktiviert.

Der erste und zweite Takttreiber 15a und 15b empfangen jeweils unterschiedliche Taktsignale, wobei beide Treiber trotzdem im wesentlichen in der gleichen Weise arbeiten. Die nachfolgende Beschreibung ist daher auf die Wirkungsweise des ersten Takttreibers 15a beschränkt.

Wird am ersten Takteingangsanschluß 11a ein extern zugeführtes Taktsignal empfangen, dann wird das Taktsignal dem Vortreiber 17a über die Taktsignaleingangsleitung 38a zugeführt. Der Vortreiber 17a gibt ein vom eingegebenen Taktsignal abgeleitetes Taktsignal aus. Das Taktsignal des Vortreibers 17a wird der ersten gemeinsamen Leitung 18a zugeführt, die ihrerseits das Taktsignal an die Haupttreiber 19a (1) bis 19a (n) weiterleitet.

Die Eingangsknoten der Haupttreiber 19a (1) bis 19a (n) sind mittels der ersten gemeinsamen Leitung 18a kurzgeschlossen, und die Anschlußbelastung der ersten gemeinsamen Leitung 18 ist daher klein. Dies bedeutet, daß Änderungen im Taktsignal (Anstiegs- und Abfallflanken) in gleicher Weise an den Eingangknoten der Haupttreiber 19a (1) bis 19 (n) auftreten.

Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) ermöglichen somit gleiche Änderungen im Taktsignal. Ferner sind die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n), die in vorbestimmten Abständen zueinander angeordnet sind, in verteilter Weise über den gesamten Verlauf mit der zweiten gemeinsamen Leitung 21a verbunden. Diese Anordnung bewirkt, daß das Taktsignal entlang des gesamten Verlaufs der zweiten gemeinsamen Leitung 21a Änderungen in gleicher Weise unterliegt.

Somit verbleiben Änderungen des am Takteingangsanschluß 11 eingegebenen Taktsignals entlang der zweiten gemeinsamen Leitung 21a gleich. Mit anderen Worten, es treten lediglich sehr begrenzte Taktlaufzeitunterschiede auf, d. h. zeitweilige Unterschiede im Taktsignal, das am Takteingangsanspruchs 11 eingegeben wurde zum erreichen der zweiten gemeinsamen Leitung 21a entlang ihres gesamten Verlaufs.

Das zur zweiten gemeinsamen Leitung 21a übertragene Taktsignal wird über die Taktsignalversorgungsleitungen 21a (1) bis 20 (m) den Takteingangsknoten der internen Schaltungen (zweite Makrozellen 16) zugeführt, die jeweils ein Taktsignal fordern. In diesem Fall sind die Änderungen im Taktsignal an den Verbindungspunkten zwischen den Taktsignalversorgungsleitungen 20a (1) bis 20a (m) einerseits und der zweiten gemeinsamen Leitung 21a andererseits, d. h. an den mittleren Punkten der Taktsignalversorgungsleitungen gleich. Die Änderungen im Taktsignal an beiden Enden der Taktsignalversorgungsleitungen 20a (1) bis 20a (m) sind leicht bezüglich derjenigen in den mittleren Punkten verzögert. Tatsächlich sind jedoch diese Verzögerungen vernachlässigbar und beeinflussen nicht die gesamte Wirkungsweise.

Der zweite Takttreiber 15b arbeitet in der gleichen Weise wie der erste Takttreiber 15a. Somit wird der gesamte Verlauf mit der zweiten gemeinsamen Leitung 21b mit dem am Takteingangsanschuß 12 eingegebenen Taktsignal versorgt, wobei in sehr begrenzter Weise Taktlaufzeitunterschiede auftreten. Das Taktsignal, das mit tatsächlich nicht existierenden Taktlaufzeitunterschieden die zweite gemeinsame Leitung 21b erreicht hat, wird mittels der Taktsignalversorgungsleitungen 20b (1) bis 20b (m) den Takteingangsknoten der ein Taktsignal erfordernden internen Schaltungen (zweite Makrozellen 16) zugeführt.

Die Takttreiberschaltung arbeitet in der Testbetriebsart (d. h. im Scantest) in der folgenden Weise: Zuerst wird dem Steuerungssignaleingangsanschluß 12 ein Steuerungssignal zur Bezeichnung des zweiten Zustands (hoher Pegel) zugeführt, der gemäß dem vorliegenden ersten Ausführungsbeispiel die Testbetriebsart bezeichnet. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 in einen Verbindungszustand. Dies bewirkt die elektrische Verbindung der ersten gemeinsamen Leitungen 18a und 18b sowie der zweiten gemeinsamen Leitungen 21a und 21b.

Nach dem Empfangen des den zweiten Zustand bezeichnenden Steuerungssignals wird der Vortreiber 17b deaktiviert. Dies bedeutet, daß der Ausgangsknoten des Vortreibers 17b in den elektrischen Leerlaufzustand (potentialfreier Zustand, Hochimpedanzzustand) versetzt wird, so daß ein für den Test verwendbares Taktsignal, das am zweiten Takteingangsanschluß 11b eingegeben wird, die erste gemeinsame Leitung 18b nicht beeinflußt.

Wird ein für den Test verwendbares Taktsignal extern dem ersten Takteingangsanschluß 11a zugeführt, dann wird dieses Signal über die Taktsignaleingangsleitung 38a dem Vortreiber 17a zugeführt. Der Vortreiber 17a gibt ein Taktsignal aus, das vom Eingangstaktsignal abgeleitet ist. Das Taktsignal des Vortreibers 17a wird der ersten gemeinsamen Leitung 18a zugeführt, die das Taktsignal ihrerseits den Haupttreibern 19a (1) bis 19a (n) zuführt. Das Taktsignal wird ebenfalls der ersten gemeinsamen Leitung 18b über die erste Verbindungseinrichtung 22 zugeführt, die ihrerseits das Signal den Haupttreibern 19b (1) bis 19b (n) zuführt.

Gemäß dem ersten Ausführungsbeispiel sind die ersten gemeinsamen Leitungen 18a und 18b mittels einer Aluminiumschicht gebildet, die dicker als die normale Verdrahtung ist. Der dickere Schichtaufbau bewirkt eine Verminderung des Widerstandswerts der ersten gemeinsamen Leitungen 18a und 18b. Da die erste Verbindungseinrichtung 22 aus einer Anordnung von Übertragungsgattern (Übertragungsgliedern) besteht, ist der Widerstandswert der Verbindungseinrichtung 22 vermindert. Auch dies trägt zur Verminderung der Anschlußbelastung der ersten gemeinsamen Leitungen 18a und 18b bei. Im Ergebnis treten Änderungen im für den Test verwendeten Taktsignal (Anstiegs- und Abfallflanken) in gleicher Weise an den Eingangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n) auf, die mittels der ersten gemeinsamen Leitungen 18a und 18b kurzgeschlossen sind.

Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19n (1) bis 19b (n) bewirken gleiche Änderungen im Taktsignal. Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n), die in vorbestimmten Abständen zueinander angeordnet sind, sind in verteilter Weise über den gesamten Verlauf der zweiten gemeinsamen Leitungen 21a und 21b mit diesen verbunden. Ferner sind die zweiten gemeinsamen Leitungen 21a und 21b elektrisch mit der zweiten Verbindungseinrichtung 24 verbunden. Diese Anordnung bewirkt, daß das für den Test verwendete Taktsignal entlang des gesamten Verlaufs der zweiten gemeinsamen Leitungen 21a und 21b in gleicher Weise Änderungen unterliegt.

Somit treten Änderungen in dem für den Test verwendeten Taktsignal, das am Takteingangsanschluß 11 eingegeben wird, in gleicher Weise entlang der zweiten gemeinsamen Leitungen 21a und 21b auf. Daher tritt lediglich ein sehr begrenzter Laufzeitunterschied (skew), d. h. zeitweilige Unterschiede in dem für den Test verwendeten und am Takteingangsanschluß 11 eingegebenen Taktsignal auf, wenn die zweiten gemeinsamen Leitungen 21a und 21b entlang ihres gesamten Verlaufs erreicht werden.

Das zu den zweiten gemeinsamen Leitungen 21a und 21b übertragene Taktsignal wird über die Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) den Takteingangsknoten der jeweils ein Taktsignal erfordernden internen Schaltungen (zweite Makrozellen 16) zugeführt. Hierbei sind Änderungen im Taktsignal an den Verbindungspunkten zwischen den Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) einerseits und den zweiten gemeinsamen Leitungen 21a und 21b andererseits, d. h. an den mittleren Punkten der Taktsignalversorgungsleitungen gleich. Die Änderungen im Taktsignal an beiden Enden der Taktsignalversorgungsleitungen sind leicht bezüglich der Änderungen an den mittleren Punkten verzögert. In der Praxis sind diese Verzögerungen jedoch vernachlässigbar und beeinträchtigen nicht die gesamte Wirkungsweise der integrierten Halbleiterschaltungseinrichtung.

Gemäß dem vorstehend beschriebenen Aufbau empfangen sämtliche zweite Makrzellen 16, die in Reihe zwischen dem Scandateneingangsanschluß 13 und dem Scandatenausgangsanschluß 14 geschaltet sind, das für den Test verwendete Taktsignal, das in der Praxi vernachlässigbare Taktlaufzeitunterschiede aufweist. Somit werden die am Scandateneingangsanschluß 13 eingegebenen Testdaten sukzessive in Synchronismus mit dem für den Test verwendeten Taktsignal geschaltet und am Scandatenausgangsanschluß 14 ausgegeben.

Gemäß der vorstehenden Beschreibung ergeben sich für die integrierte Halbleiterschaltungseinrichtung gemäß dem ersten Ausführungsbeispiel die folgenden wesentlichen Vorteile:

• A) In der normalen Betriebsart ändern sich an den Takteingangsanschlüssen 11a und 11b eingegebene Taktsignale für die ersten und zweiten Takttreiber 15a und 15b in der gleichen Weise entlang des gesamten Verlaufs der zweiten gemeinsamen Leitungen 21a und 21b. Somit werden sämtliche, ein Taktsignal erfordernde und als interne Schaltungen arbeitende zweite Makrozellen 16 mit einem Taktsignal versorgt, das in der Praxis vernachlässigbare Taktlaufzeitunterschiede aufweist.
• B) In der Testbetriebsart (Scantest) sind die Änderungen des am Takteingangsanschluß 11a eingegebenen Taktsignals die gleichen entlang den zweiten gemeinsamen Leitungen 21a und 21b in dem ersten und zweiten Takttreiber 15a und 15b. Somit werden sämtliche zweite Makrozellen 16 mit einem für den Test verwendeten Taktsignal (Testtaktsignal) mit vernachlässigbarem Taktlaufzeitunterschied versorgt.
• C) Die Vortreiber 17a und 17b und die Haupttreiber 19a (1) bis 19a (n) sowie 19b (1) bis 19b (n) zur Bildung des ersten und zweiten Takttreibers 15a und 15b sind zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet, die die ersten und zweiten Makrozellen ausschließen. Dieser Aufbau ermöglicht die Anordnung der Takttreiberschaltungen innerhalb des Zellenbereichs 2 ohne Verminderung der Anzahl der ersten und zweiten Makrozellen in diesen Bereichen.

Zweites Ausführungsbeispiel

Unter Bezugnahme auf die Fig. 14 und 15 wird nachstehend ein zweites Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung beschrieben. Das zweite Ausführungsbeispiel ist in seinem Aufbau im wesentlichen mit dem ersten Ausführungsbeispiel identisch, mit Ausnahme der nachfolgende Punkte: Bei dem ersten Ausführungsbeispiel ist der Zellenbereich 2 des Halbleitersubstrats 1 in der ersten Richtung (d. h. in der Längsrichtung in den Figuren) in zwei Teile aufgeteilt. Der obere Funktionsblocklayoutbereich umfaßt den ersten Takttreiber 15a, und der untere Funktionsblocklayoutbereich umfaßt den zweiten Takttreiber 15b. Beim zweiten Ausführungsbeispiel ist im Gegensatz hierzu der Zellenbereich 2 des Halbleitersubstrats 1 in der zweiten Richtung (in der Querrichtung in den Figuren) in zwei Teile aufgeteilt. Ein linker und rechter Funktionsblocklayoutbereich 15a und 15b umfassen jeweils den ersten und zweiten Takttreiber 15a und 15b. Somit unterscheiden sich das erste und zweite Ausführungsbeispiel lediglich bezüglich des Layouts des ersten und zweiten Takttreibers 15a und 15b und in Bezug auf die Anordnung auf dem Halbleitersubstrat 1. Der Schaltungsaufbau gemäß dem zweiten Ausführungsbeispiel ist tatsächlich der gleiche wie derjenige des ersten Ausführungsbeispiels, der in Fig. 3 gezeigt ist.

Es folgt nun eine Beschreibung der hauptsächlichen Unterschiede zwischen dem ersten und zweiten Ausführungsbeispiel. Die Vortreiber 17a und 17b sind jeweils dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, den Makrozellenlayoutbereich 9 (ein Bereich A in Fig. 14) schneidet. Jedes Leistungsversorgungsleitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des betreffenden Funktionsblocklayoutbereichs ausgebildet, und der Makrozellenlayoutbereich 9 ist in der ersten Richtung und ungefähr in der Mitte angeordnet.

Die Hautptreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n) sind in vorbestimmten Abständen zueinander und entlang einer einzigen geraden Linie in der ersten Richtung angeordnet und in jedem von zumindest zwei (n bei dem vorliegendem Aufbau) der Makrozellenlayoutbereiche 9 mit Ausnahme derjenigen Makrozellenlayoutbereiche, in welchen die Vortreiber 17a und 17b angeordnet sind, vorgesehen. Im betreffenden Funktionsblocklayoutbereich ist jeder Haupttreiber angeordnet zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden und die ihrerseits in der zweiten Richtung und ungefähr in der Mitte des Bereichs angeordnet sind. Die ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b werden mittels der zweiten elektrischen Leitungsschicht gebildet und sind zwischen der Leistungsversorgungsleitung 25 und der zugehörigen Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, und parallel zu diesen Leitungen angeordnet. Die Leistungsversorgungsleitungspaare sind in der zweiten Richtung ausgerichtet und ungefähr in der Mitte des betreffenden Funktionsblocklayoutbereichs angeordnet.

Die erste und zweite Verbindungseinrichtung 22 und 24 ist jeweils im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist seinerseits in der zweiten Richtung ausgerichtet und etwa in der Mitte angeordnet.

Fig. 15 zeigt eine der Makrozellenlayoutbereiche 9 oder Verdrahtungsbereiche 10, die außerhalb des äußeren Bereichs der Taktsignalversorgungsleitungen 20a (1) und 20b (1) auf der einen Seite, sowie außerhalb des äußersten Bereichs der Taktsignalversorgungsleitungen 20a (m) und 20b (m) auf der anderen Seite angeordnet sind. Der in Fig. 15 dargestellte Sachverhalt wird nachstehend als repräsentativ für die Bereiche beschrieben, die die erste und zweite Verbindungseinrichtung 22 und 24 umfassen.

Die erste Verbindungseinrichtung 22 besteht aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordneten Grundzelle. Somit besteht die erste Verbindungseinrichtung 22 aus einem P-MOS-Transistor 22P und einem N-MOS-Transistor 22N, der in der ersten Richtung relativ zu dem P-MOS-Transistor 22P angeordnet ist.

Die Hauptelektroden (Source- und Drainbereich) der die erste Verbindungseinrichtung 22 bildenden P- und N-MOS-Transistoren 22P und 22N sind auf der einen Seite gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18a des ersten Takttreibers 15a über eine Verdrahtung 43 verbunden. Die Verdrahtung 43 wird mittels der ersten elektrischen Leitungsschicht gebildet. Die Hauptelektroden (Source- und Drainbereiche) der anderen Seite der P- und N-MOS-Transistoren 22P und 22N sind gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18b des zweiten Takttreibers 15b über eine Verdrahtung 44 verbunden. Die Verdrahtung 44 wird ebenfalls mittels der ersten elektrischen Leitungsschicht gebildet. Die Steuerungselektrode (Gateelektrode) des P-MOS-Transistors 22P ist mit dem Ausgangsknoten der Inverterschaltung 23 über eine Verdrahtung 22 verbunden. Die Steuerungselektrode (Gateelektrode) des N-MOS- Transistors 22N ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden.

Die zweite Verbindungseinrichtung 24 besteht aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordneten Grundzelle. Somit besteht die zweite Verbindungseinrichtung 24 aus einem P-MOS-Transistor 24P und einem N-MOS-Transistor 24N, der in der ersten Richtung relativ zu dem P-MOS-Transistor 24P angeordnet ist.

Die Hauptelektroden (Source- und Drainbereiche) der die zweite Verbindungseinrichtung 24 bildenden P- und N-MOS-Transistoren 24P und 24N sind auf der einen Seite gemeinsame mit einem Ende der zweiten gemeinsamen Leitung 21a des ersten Takttreibers 15a über eine Verdrahtung 45 verbunden. Die Verdrahtung 45 wird mittels der ersten elektrischen Leitungsschicht gebildet. Die Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite der P- und N-MOS-Transistoren 24P und 24N sind gemeinsam mit einem Ende der gemeinsamen Leitung 21b des zweiten Takttreibers 15b über eine Verdrahtung 46 verbunden. Die Verdrahtung 56 wird ebenfalls mittels der ersten elektrischen Leitungsschicht gebildet. Die Steuerungselektrode (Gateelektrode) des P-MOS-Transistors 24P ist mit dem Ausgangsknoten der Inverterschaltung 23 über die Verdrahtung 42 verbunden. Die Steuerungselektrode (Gateelektrode) des N-MOS- Transistors 24N ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden.

Die Inverterschaltung 23 ist an der gleichen Stelle wie die erste und zweite Verbindungseinrichtung 22 und 24 angeordnet und besteht aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordneten Grundzelle. Somit besteht die Inverterschaltung 23 aus einem P- MOS-Transistor und einem N-MOS-Transistor, der in der ersten Richtung relativ zu dem P-MOS-Transistor angeordnet ist.

Die Hauptelektroden (Source- und Drainbereiche) der die Inverterschaltung 23 bildenden P- und N-MOS-Transistoren sind auf der einen Seite miteinander verbunden zur Bildung eines Ausgangsknotens, der mit der Verdrahtung 42 verbunden ist. Die Hauptelektrode (Source- und Drainbereich) auf der anderen Seite des P-MOS-Transistors ist mit der Leistungsversorgungsleitung 27 verbunden. Die Hauptelektrode (Source- und Drainbereich) auf der anderen Seite des N-MOS-Transistors ist mit der Masseleitung 28 verbunden. Die Steuerungselektroden (Gateelektroden) der P- und N-MOS-Transistoren sind miteinander verbunden zur Bildung eines Eingangsknotens, der mit der Steuerungssignaleingangsleitung 41 verbunden ist.

Die Inverterschaltung 23 und die erste und zweite Verbindungseinrichtung 22 und 24 sind unter Verwendung von zumindest einer der ersten und zweiten Verdrahtungen verbunden, wobei die erste Verdrahtung linear in der zweiten Richtung und die zweite Verdrahtung linear in der ersten Richtung ausgebildet sind. Die Inverterschaltung 23 und die erste und zweite Verbindungseinrichtung 22 und 24 können einfach zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordnet werden.

In Fig. 14 ist jede als Logikschaltung arbeitende erste Makrozelle und jede als interne Schaltung arbeitende und ein Taktsignal erfordernde zweite Makrozelle 16 zur Vereinfachung der Darstellung weggelassen. In der Praxis füllen die ersten und zweiten Makrozellen sämtlich Makrozellenlayoutbereiche 9 in wirksamer Weise ohne eine verbleibende Lücke (eine Grundzelle bildet im allgemeinen eine elektrische Isolation zwischen zwei benachbarten Makrozellen), mit Ausnahme der Bereiche zwischen der Leistungsversorungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden.

Obwohl das zweite Ausführungsbeispiel gemäß der vorstehenden Beschreibung den ersten und zweiten Takttreiber 15a und 15b aufweist, ist dieser Aufbau nur als Beispiel und nicht einschränkend zu verstehen. Alternativ können drei oder mehr Takttreiberschaltungen vorgesehen sein. In diesem Fall kann eine Vielzahl von Funktionsblocklayoutbereiche in der zweiten Richtung vorgesehen sein, und die erste und zweite Verbindungseinrichtung 22 und 24 kann zwischen benachbarten Funktionsblocklayoutbereichen angeordnet sein. Die Funktionsblöcke zur Aufnahme der Takttreiberschaltungen sollten vorzugsweise gleiche Abmessungen aufweisen.

Im Rahmen des zweiten Ausführungsbeispiels sind die erste und zweite Verbindungseinrichtung 22 und 24 außerhalb der äußersten Taktsignalversorgungsleitungen auf beiden Seiten in dem ersten und zweiten Takttreiber 15a und 15b angeordnet. Alternativ können die erste und zweite Verbindungseinrichtung 22 und 24 außerhalb der äußersten Taktsignalversorgungsleitungen auf jeder Seite angeordnet werden.

In den Fig. 14 und 15 bezeichnen gleiche Bezugszeichen jeweils gleiche oder einander entsprechende Teile (Bauelemente), die im ersten und zweiten Ausführungsbeispiel vorgesehen sind.

Der Aufbau der integrierten Halbleiterschaltungseinrichtung gemäß der vorstehenden Beschreibung ermöglicht bei dem zweiten Ausführungsbeispiel die gleichen wesentlichen Vorteile (A) bis (C), wie sie das erste Ausführungsbeispiel bietet.

Drittes Ausführungsbeispiel

Die Fig. 16 bis 18 bezeichnen ein drittes Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung. Das dritte Ausführungsbeispiel weist den gleichen Aufbau wie das vorstehend beschriebene zweite Ausführungsbeispiel auf mit Ausnahme der Anordnung (des Aufbaus) der ersten und zweiten Verbindungseinrichtung 22 uns 24. Die nachfolgende Beschreibung ist somit im wesentlichen auf die Anordnung der ersten und zweiten Verbindungseinrichtung 22 und 24 gerichtet. In den Fig. 16 bis 18 verwendete gleiche Bezugszeichen bezeichnen gleiche oder entsprechende Teile, die im ersten, zweiten und dritten Ausführungsbeispiel vorgesehen sind.

Gemäß Fig. 16 umfaßt die erste Verbindungseinrichtung 22 ein erstes Übertragungsgatter (bestehend aus 22P1, 22N1), ein zweites Übertragungsgatter (22P2, 22N2), eine erste Verbindungsverdrahtung 47, ein fünftes Übertragungsgatter (22P3, 22N3), ein sechstes Übertragungsgatter 22P4, 22N4), eine dritte Verbindungsverdrahtung 48, eine erste Festpotentialzuführungseinrichtung 51 und eine dritte Festpotentialzuführungseinrichtung 52.

Das erste Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder im Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des den ersten Takttreiber 15a umfassenden Funktionsblocklayoutbereichs angeordnet. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 ist ferner außerhalb der äußersten Taktsignalversorgungsleitung 20a (1) auf einer Seite im ersten Takttreiber 15a (siehe Bereich C in Fig. 17) angeordnet.

Das erste Übertragungsgatter umfaßt einen P-Kanal-MOS-Transistor 22P1 und eine N-Kanal-MOS-Transistor 22N1 auf, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 22P1 und 22N1 sind auf einer Seite gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18a im ersten Takttreiber 15a gemäß der Darstellung in Fig. 18 (eine vergrößerte Ansicht des Bereichs C in Fig. 17) verbunden. Die Steuerungselektrode des P-Kanal-MOS- Transistors 22P1 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 gemäß den Fig. 16 und 18 verbunden. Die Steuerungselektrode empfängt ein Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistors 22N1 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Das zweite Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung ausgerichtet und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den zweiten Takttreiber 15b umfaßt. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20b (1) auf der einen Seite im zweiten Takttreiber 15b angeordnet (siehe Bereich C in Fig. 17).

Das zweite Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 22P2 und ein N-Kanal-MOS-Transistor 22N2, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 22P2 und 22N2 sind auf einer Seite miteinander mit einem Ende der ersten gemeinsamen Leitung 18b im zweiten Takttreiber 15b gemäß Fig. 18 verbunden. Die Steuerungslelektrode des P-Kanal- MOS-Transistors 22P2 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 gemäß der Darstellung in den Fig. 16 und 18 mit dem Steuerungssignaleingangsanschluß 12 verbunden. Die Steuerungselektrode empfängt das Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistors 22N2 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Gemäß der Darstellung in den Fig. 17 und 18 ist die erste Verbindungsverdrahtung 47 außerhalb der äußersten Taktsignalversorgungsleitungen 20a (1) und 20b (1) auf der einen Seite im ersten und zweiten Takttreiber 15a und 15b und parallel zu diesen Leitungen angeordnet. Die erste Verbindungsverdrahtung 47 wird mittels der ersten elektrischen Leitungsschicht gebildet.

Ein Ende (eine Anschlußseite) der ersten Verbindungsverdrahtung 47 ist mit dem anderen Ende des ersten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des ersten Übertragungsgatters, mit welchem die P- und N-Kanal-MOS- Transistoren 22P1 und 22N1 gemeinsam verbunden sind. Das andere Ende der ersten Verbindungsverdrahtung 47 ist mit dem anderen Ende des zweiten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) der anderen Seite des zweiten Übertragungsgatters, mit welchem die P- und N-Kanal- MOS-Transistoren 22P2 und 22N2 gemeinsam verbunden sind.

Das fünfte Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den ersten Takttreiber 15 aufweist. Der Makrozellenlayoutbereich 9 oder Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20a (m) auf der anderen Seite im ersten Takttreiber 15a angeordnet (siehe Bereich C in Fig. 17).

Das fünfte Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 22P3 und eine N-Kanal-MOS-Transistor 22N3, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 22P3 und 22N3 sind auf der einen Seite gemeinsam mit dem anderen Ende der ersten gemeinsamen Leitung 18a im ersten Takttreiber 15a gemäß Fig. 18 (einer vergrößerten Ansicht des Bereichs C in Fig. 17) verbunden. Die Steuerungselektrode des P-Kanal-MOS- Transistors 22P3 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 verbunden, wie es in den Fig. 16 und 18 dargestellt ist. Die Steuerungselektrode empfängt das Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N- Kanal-MOS-Transistors 22N3 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Die Steuerungslektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Das sechste Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den zweiten Takttreiber 15b aufweist. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20b (m) auf der anderen Seite im zweiten Takttreiber 15b (siehe Bereich C in Fig. 17) angeordnet.

Das sechste Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 22P4 und einen N-Kanal-MOS-Transistor 22N4, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 22P4 und 22N4 sind auf der einen Seite gemeinsam mit dem anderen Ende der ersten gemeinsamen Leitung 18b im zweiten Takttreiber 15b gemäß Fig. 18 verbunden. Die Steuerungselektrode des P- Kanal-MOS-Transistors 22P4 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 gemäß den Fig. 16 und 18 verbunden. Die Steuerungselektrode empfängt das Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistors 22N4 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Gemäß den Fig. 17 und 18 ist die dritte Verbindungsverdrahtung 48 außerhalb der äußersten Taktsignalversorgungsleitungen 20a (m) und 20b (m) auf der anderen Seite in dem ersten und zweiten Takttreiber 15a und 15b und parallel zu diesen Leitungen angeordnet. Die dritte Verbindungsverdrahtung 48 wird mittels der ersten elektrischen Leitungsschicht gebildet.

Ein Ende der dritten Verbindungsverdrahtung 48 ist mit dem anderen Ende des fünften Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des fünften Übertragungsgatters, mit welchem die P- und N- Kanal-MOS-Transistoren 22P3 und 22N3 gemeinsam verbunden sind. Das andere Ende der dritten Verbindungsverdrahtung 48 ist mit dem anderen Ende des sechsten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des sechsten Übertragungsgatters, mit welchem die P- und N-Kanal-MOS-Transistoren 22P4 und 22N4 gemeinsam verbunden sind.

Die erste Festpotentialzuführungseinrichtung 51 besteht aus einem P-Kanal-MOS-Transistor, der in dazwischenliegender Weise zwischen einem Leistungsversorgungsknoten (insbesondere die Leistungsversorgungsleitung 27) und der ersten Verbindungsverdrahtung 47 angeordnet und verbunden ist. Die Steuerungselektrode des P-Kanal-MOS-Transistors ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden und empfängt das Testbetriebsartensignal, d. h. das Steuerungssignal. Bezeichnet das Steuerungssignal die normale Betriebsart, dann wird die erste Festpotentialzuführungseinrichtung 51 leitend und führt ein Versorgungspotential (ein festes Potential) der ersten Verbindungsverdrahtung 47 zu. Der leitende Zustand fixiert die erste Verbindungsverdrahtung 47 auf das Versorgungspotential, so daß letztere die Makrozellen nicht beeinflußt. Die erste Festpotentialzuführungseinrichtung 51 wird nicht leitend, wenn das Steuerungssignal die Testbetriebsart bezeichnet.

Die dritte Festpotentialzuführungseinrichtung 52 besteht aus einem P-Kanal-MOS-Transistor, der in dazwischenliegender Weise zwischen einem Leistungsversorgungsknoten (insbesondere der Leistungsversorgungsleitung 27) und der dritten Verbindungsverdrahtung 48 angeordnet und verbunden ist. Die Steuerungselektrode des P-Kanal-MOS-Transistors ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden und empfängt das Testbetriebsartensignal als Steuerungssignal. Bezeichnet das Steuerungssignal die normale Betriebsart, dann ist die dritte Festpotentialzuführungseinrichtung 52 leitend und führt ein Versorgungspotential (ein festes Potential) der dritten Verbindungsverdrahtung 48 zu. Der Leitungszustand fixiert die dritte Verbindungsverdrahtung 48 auf das Versorgungspotential, so daß letztere die Makrozellen nicht beeinflußt. Die dritte Festpotentialzuführungseinrichtung 52 wird nicht leitend, wenn das Steuerungssignal die Testbetriebsart bezeichnet.

Gemäß Fig. 16 umfaßt die zweite Verbindungseinrichtung 24 ein drittes Übertragungsgatter (bestehend aus 24P1 und 24N1), ein viertes Übertragungsgatter 24P2, 24N2), eine zweite Verbindungsverdrahtung 49, ein siebtes Übertragungsgatter (24P3, 24N3), ein achtes Übertragungsgatter (24P4, 24N4), eine vierte Verbindungsverdrahtung 50, eine zweite Festpotentialzuführungseinrichtung 53 und eine vierte Festpotentialzuführungseinrichtung 54.

Das dritte Übertragungsgatter ist im Makorzellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den ersten Takttreiber 15a aufweist. Der zweite Makrozellenlayoutberich 9 oder Verdrahtungsbereich 10 ist ferner außerhalb der äußersten Taktsignalversorgungsleitung 20a (1) auf der einen Seite im ersten Takttreiber 15a angeordnet (siehe Bereich C in Fig. 17).

Das dritte Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 24P1 und einen N-Kanal-MOS-Transistor 24N1, die zueinander parallel geschaltet sind. Die Hauptelektrode (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 24P1 und 24N1 sind auf der einen Seite gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18a im ersten Takttreiber 15a gemäß der Darstellung in Fig. 18 (eine vergrößerte Ansicht des Bereichs C in Fig. 17) verbunden. Die Steuerungselektrode des P-Kanal-MOS-Transistors 24P1 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 gemäß der Darstellung in den Fig. 16 und 18 verbunden. Die Steuerungselektrode empfängt das Betriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistor 24N1 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Das vierte Übertragungsgatter ist in dem Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den zweiten Takttreiber 15b umfaßt. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20b (1) auf einer Seite im zweiten Takttreiber 15b angeordnet (siehe Bereich C in Fig. 17).

Das vierte Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 24P2 und einen N-Kanal-MOS-Transistor 24N2, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 24P2 und 24N2 sind auf der einen Seite gemeinsam mit einem Ende der ersten gemeinsamen Leitung 18b im zweiten Takttreiber 15b gemäß Fig. 18 verbunden. Die Steuerungselektrode des P-Kanal- MOS-Transistors 24P2 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 verbunden, wie es in den Fig. 16 und 18 dargestellt ist. Die Steuerungselektrode empfängt das Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N- Kanal-MOS-Transistor 24N2 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Die Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Gemäß der Darstellung in den Fig. 17 und 18 ist die zweite Verbindungsverdrahtung 49 außerhalb der äußersten Taktsignalversorgungsleitungen 20a (1) und 20b (1) auf der einen Seite im ersten und zweiten Takttreiber 15a und 15b und parallel zu diesen Leitungen angeordnet. Die zweite Verbindungsverdrahtung 49 ist mittels der ersten elektrischen Leitungsschicht gebildet.

Ein Ende der zweiten Verbindungsverdrahtung 49 ist mit dem anderen Ende des dritten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des dritten Übertragungsgatters, mit welchem die P- und N- Kanal-MOS-Transistoren 24P1 und 24N1 gemeinsam verbunden sind. Das andere Ende der zweiten Verbindungsverdrahtung 49 ist mit dem anderen Ende des vierten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des vierten Übertragungsgatters, mit welchem die P- und N-Kanal-MOS-Transistoren 24P2 und 24N2 gemeinsam verbunden sind.

Das siebte Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs angeordnet, der den ersten Takttreiber 15a aufweist. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20a (m) auf der anderen Seite im ersten Takttreiber 15a vorgesehen (siehe Bereich C in Fig. 17).

Das siebte Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 24P3 und einen N-Kanal-MOS-Transistor 24N3, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 24P3 und 24N3 sind auf der einen Seite gemeinsam mit dem anderen Ende der ersten gemeinsamen Leitung 18a im ersten Takttreiber 15a gemäß der Darstellung in Fig. 18 (eine vergrößerte Ansicht des Bereichs C in Fig. 17) verbunden. Die Steuerungselektrode des P-Kanal-MOS-Transistors 24P3 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 gemäß den Fig. 16 und 18 verbunden. Die Steuerungselektrode empfängt das Testbetriebsartsignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistors 24N3 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Das achte Übertragungsgatter ist im Makrozellenlayoutbereich 9 oder dem Verdrahtungsbereich 10 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte des Funktionsblocklayoutbereichs vorgesehen, der den zweiten Takttreiber 15b aufweist. Der Makrozellenlayoutbereich 9 oder der Verdrahtungsbereich 10 sind ferner außerhalb der äußersten Taktsignalversorgungsleitung 20b (m) auf der anderen Seite im zweiten Takttreiber 15b (siehe Bereich C in Fig. 17) angeordnet.

Das achte Übertragungsgatter weist einen P-Kanal-MOS-Transistor 24P4 und einen N-Kanal-MOS-Transistor 24N4 auf, die zueinander parallel geschaltet sind. Die Hauptelektroden (Source- und Drainbereiche) der P- und N-Kanal-MOS-Transistoren 24P4 und 24N4 sind auf der einen Seite gemeinsam mit dem anderen Ende der ersten gemeinsamen Leitung 18b im zweiten Takttreiber 15b gemäß Fig. 18 verbunden. Die Steuerungslektrode des P-Kanal-MOS- Transistors 24P4 ist über die Inverterschaltung 23 und die Steuerungssignaleingangsleitung 41 mit dem Steuerungssignaleingangsanschluß 12 gemäß der Darstellung in den Fig. 16 und verbunden. Die Steuerungselektrode empfängt das Testbetriebsartensignal, das als Steuerungssignal dient. In gleicher Weise ist die Steuerungselektrode des N-Kanal-MOS- Transistors 24N4 mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden. Diese Steuerungselektrode empfängt ebenfalls das Steuerungssignal, d. h. das Testbetriebsartensignal.

Gemäß der Darstellung in den Fig. 17 und 18 ist die vierte Verbindungsverdrahtung 50 außerhalb der äußersten Taktsignalversorgungsleitungen 20a (m) und 20b (m) auf der anderen Seite im ersten und zweiten Takttreiber 15a und 15b und parallel zu diesen Leitungen angeordnet. Die vierte Verbindungsverdrahtung 50 wird mittels der ersten elektrischen Leitungsschicht gebildet.

Ein Ende der vierten Verbindungsverdrahtung 50 ist mit dem anderen Ende des siebten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des siebten Übertragungsgatters, mit welchem die P- und N- Kanal-MOS-Transistoren 24P3 und 24N3 gemeinsam verbunden sind. Das andere Ende der vierten Verbindungsverdrahtung 50 ist mit dem anderen Ende des achten Übertragungsgatters verbunden, d. h. mit den Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite des achten Übertragungsgatters, mit welchem die P- und N-Kanal-MOS-Transistoren 24P4 und 24N4 gemeinsame verbunden sind.

Die zweite Festpotentialzuführungseinrichtung 53 besteht aus einem P-Kanal-MOS-Transistor, der in dazwischenliegender Weise zwischen einem Leistungsversorgungsknoten (insbesondere der Leistungsversorgungsleitung 27) und der zweiten Verbindungsverdrahtung 49 angeordnet und verbunden ist. Die Steuerungselektrode des P-Kanal-MOS-Transistors ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden und empfängt das Testbetriebsartensignal, das das Steuerungssignal ist. Bezeichnet das Steuerungssignal die normale Betriebsart, dann wird die zweite Festpotentialversorgungseinrichtung 52 leitend zum Zuführen eines Versorgungspotentials (festes Potential) zur zweiten Verbindungsverdrahtung 49. Der Leitungszustand fixiert die zweite Verbindungsverdrahtung 49 auf das Versorgungspotential, so daß letztere die Makrozellen nicht beeinflußt. Die zweite Festpotentialzuführungseinrichtung 53 wird nicht leitend, wenn das Steuerungssignal die Testbetriebsart bezeichnet.

Die vierte Festpotentialzuführungseinrichtung 54 besteht aus einem P-Kanal-MOS-Transistor, der in dazwischenliegender Weise zwischen einem Leistungsversorgungsknoten (insbesondere der Leistungsversorgungsleitung 27) und der vierten Verbindungsverdrahtung 50 angeordnet und verbunden ist. Die Steuerungselektrode des P-Kanal-MOS-Transistors ist mit dem Steuerungssignaleingangsanschluß 12 über die Steuerungssignaleingangsleitung 41 verbunden und empfängt das Testbetriebsartensignal, das das Steuerungssignal ist. Bezeichnet das Steuerungssignal die normale Betriebsart, dann wird die vierte Festpotentialzuführungseinrichtung 54 leitend und führt ein Versorgungspotential (festes Potential) der vierten Verbindungsverdrahtung 50 zu. Der Leitungszustand fixiert die vierte Verbindungsverdrahtung 50 auf das Versorgungspotential, so daß letztere die Makrozellen nicht beeinflußt. Die vierte Festpotentialversorgungseinrichtung 54 wird nicht leitend, wenn das Steuerungssignal die Testbetriebsart bezeichnet.

In Verbindung mit der Takttreiberschaltung mit dem vorstehend beschriebenen Aufbau trennt in gleicher Weise wie beim ersten und zweiten Ausführungsbeispiel die erste Verbindungseinrichtung 22 die ersten gemeinsamen Leitungen 18a und 18b der ersten und zweiten Takttreiber 15a und 15b in der normalen Betriebsart, und verbindet die ersten gemeinsamen Leitungen 18a und 18b in der Testbetriebsart. Die zweite Verbindungseinrichtung 24 trennt die zweiten gemeinsamen Leitungen 21a und 21b des ersten und zweiten Takttreibers 15a und 15b in der normalen Betriebsart, und verbindet diese zweiten gemeinsamen Leitungen 21a und 21b in der Testbetriebsart. Durch diese Anordnung ist es möglich, mit dem dritten Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung die gleichen Vorteile (A) bis (C) des ersten Ausführungsbeispiels zu erzielen, wobei ferner ein weiterer Vorteil (D) erzielt wird:

• A) Die erste und zweite Verbindungseinrichtung 22 und 24 umfassen ein Übertragungsgatter, das an einem Ende jeder der ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b vorgesehen ist. In der normalen Betriebsart ermöglicht diese Anordnung der ersten und zweiten Verbindungseinrichtung 22 und 24, jede Vergrößerung in der parasitären Kapazität der ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b zu minimieren, wobei die Vergrößerung der parasitären Kapazität durch das Vorhandensein der Einrichtungen 22 und 24 bedingt ist.

Das dritte Ausführungsbeispiel betrifft die Anordnung der ersten und zweiten Verbindungseinrichtung 22 und 24 außerhalb der äußersten Taktsignalversorgungsleitungen auf beiden Seiten im ersten und zweiten Takttreiber 15a und 15b, wie es in den Fig. 16 und 17 gezeigt ist. Alternativ können die erste und zweite Verbindungseinrichtung 22 und 24 auch außerhalb der äußersten Taktsignalversorgungsleitungen auf jeder Seite angeordnet werden.

Die erste bis vierte Festpotentialzuführungseinrichtung 51 bis 54 wurden vorstehend in Verbindung mit dem Zuführen eines Versorgungspotentials zu den jeweiligen Verbindungsverdrahtungen beschrieben. Alternativ können die Einrichtungen 51 bis 54 auch ein Massepotential anstelle des Versorgungspotentials den jeweiligen Verbindungsverdrahtungen zuführen.

Viertes Ausführungsbeispiel

Die Fig. 19 bis 21 betreffen ein viertes Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung. Das vierte Ausführungsbeispiel ist in seinem Aufbau gleich demjenigen des vorstehend beschriebenen zweiten Ausführungsbeispiels mit Ausnahme des Hinzufügens einer dritten Verbindungseinrichtung 55. Die nachfolgende Beschreibung ist somit im wesentlichen auf den Aufbau der dritten Verbindungseinrichtung 55 gerichtet. In den Fig. 19 bis 21 Verwendete gleiche Bezugszeichen bezeichnen gleiche oder entsprechende Teile, wie sie im ersten, zweiten und vierten Ausführungsbeispiel vorgesehen sind.

Die dritte Verbindungseinrichtung 55 ist zwischen der Vielzahl der Taktsignalversorgungsleitungen 20a (1) bis 20a (m) im ersten Takttreiber 15a einerseits und der Vielzahl der Taktsignalversorgungsleitungen 20b (1) bis 20b (m) des zweiten Takttreibers 15b andererseits angeordnet. Bezeichnet das Steuerungssignal den ersten Zustand, dann trennt die dritte Verbindungseinrichtung 55 elektrisch die Taktsignalversorgungsleitungen 20a (1) bis 20a (m) des ersten Takttreibers 15a von den Taktsignalversorgungsleitungen 20b (1) bis 20b (m) des zweiten Takttreibers 15b. Bezeichnet das Steuerungssignal den zweiten Zustand, dann verbindet die dritte Verbindungseinrichtung 55 elektrisch sämtliche betreffenden Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 21b (1) bis 20b (m) des ersten und zweiten Takttreibers 15a und 15b.

Gemäß der Darstellung in Fig. 19 umfaßt im einzelnen die dritte Verbindungseinrichtung 55 eine Vielzahl von Übertragungsgattern entsprechend den Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) des ersten und zweiten Takttreibers 15a und 15b. Jedes Übertragungsgatter umfaßt einen P-Kanal-MOS- Transistor 55P und einen N-Kanal-MOS-Transistor 55N, die parallel zueinander geschaltet sind. Ein Ende des Übertragungsgatters (die gemeinsam verbundenen Source- und Drainbereiche auf einer Seite des P- und N-Kanal-MOS-Transistors 55P und 55N) ist mit einem Ende der betreffenden Taktsignalversorgungsleitung 20a des ersten Takttreibers 15a verbunden. Das andere Ende des Übertragungsgatters (die gemeinsam verbundenen Source- und Drainbereiche der anderen Seite des P- und N-Kanal-MOS-Transistors 55P und 55N) ist mit einem Ende der betreffenden Taktsignalversorgungsleitung 20b des zweiten Takttreibers 15b verbunden. Die Steuerungselektrode des Übertragungsgatters empfängt das Steuerungssignal.

Jedes Übertragungsgatter bildet die dritte Verbindungseinrichtung 55 und ist im Makrozellenlayoutbereich 9 zwischen der Leistungsversorgungsleitung 25 und der Masseleitung 26, die jedes Leistungsversorgungsleitungspaar bilden, angeordnet. Jedes Leitungspaar ist in der zweiten Richtung und ungefähr in der Mitte angeordnet. Der Makrozellenlayoutbereich 9 ist ferner nahe bei den betreffenden Taktsignalversorgungsleitungen 20a und 20b angeordnet.

Gemäß Fig. 21 (eine vergrößerte Ansicht des Bereichs D in Fig. 20) ist jedes Übertragungsgatter der dritten Verbindungseinrichtung 55 im einzelnen dort ausgebildet, wo jedes Leistungsversorgungsleitungspaar, bestehend aus der Leistungsversorgungsleitung 25 und der Masseleitung 26, den Makrozellenlayoutbereich 9 in der Nähe der betreffenden Taktsignalversorgungsleitungen 20a und 20b schneidet. Das Leistungsversorgungsleitungspaar ist in der zweiten Richtung und ungefähr in der Mitte angeordnet.

Jedes Übertragungsgatter der dritten Verbindungseinrichtug 55 besteht aus einer zwischen der Leistungsversorgungsleitung 25 und der paarweise zugehörigen Masseleitung 26 angeordneten Grundzelle. Jedes Übertragungsgatter besteht somit aus einem P MOS-Transistor 55P und einem N-MOS-Transistor 55N, der in der ersten Richtung relativ zu dem P-MOS-Transistor 55P angeordnet ist.

Die Hauptelektroden (Source- und Drainbereiche) des P- und N- MOS-Transistors 55P und 55N sind auf der einen Seite gemeinsam mit einem Ende der betreffenden Taktsignalversorgungsleitung 20a des ersten Takttreibers 15a verbunden. Die Hauptelektroden (Source- und Drainbereiche) auf der anderen Seite der P- und N- MOS-Transistoren 55P und 55N sind gemeinsam mit einem Ende der betreffenden Taktsignalversorgungsleitung 20b des zweiten Takttreibers 15b verbunden. Die Steuerungselektrode (Gateelektrode) des P-MOS-Transistors 55P ist mit dem Ausgangsknoten der Inverterschaltung 23 über eine Verdrahtung 42A verbunden, die mittels der zweiten elektrischen Leitungsschicht ausgebildet und parallel zu den Leistungsversorgungsleitungspaaren angeordnet ist. Die Steuerungselektrode (Gateelektrode) des N-MOS-Transistors 55N ist mit dem Steuerungssignaleingangsanschluß 12 über eine Verdrahtung 41A verbunden, die mittels der zweiten elektrischen Leitungsschicht gebildet und parallel zu den Leistungsversorgungsleitungspaaren angeordnet ist.

Es folgt nun eine Beschreibung der Wirkungsweise der Takttreiberschaltung in der integrierten Halbleiterschaltungseinrichtung gemäß dem vorstehend angegebenen Aufbau. Zuerst wird die Wirkungsweise der Takttreiberschaltung in der normalen Betriebsart beschrieben.

Zuerst wird dem Steuerungssignaleingangsanschluß 12 ein Steuerungssignal zur Bezeichnung des ersten Zustands (niedriger Pegel) zugeführt, wobei dies gemäß dem vierten Ausführungsbeispiel die normale Betriebsart zeichnet. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 sowie die dritte Verbindungseinrichtung 55 in den trennenden Zustand. Somit werden die ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b elektrisch voneinander getrennt. Ferner werden ebenfalls die betreffenden Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) elektrisch voneinander getrennt. Der Vortreiber 17b wird nach Empfangen des den ersten Zustand bezeichnenden Steuerungssignals aktiviert.

Der erste und zweite Takttreiber 15a und 15b empfängt unterschiedliche Taktsignale und arbeitet jedoch im wesentlichen in der gleichen Weise. Somit ist die Arbeitsweise (Wirkungsweise) der integrierten Halbleiterschaltungseinrichtung gemäß dem vierten Ausführungsbeispiel im wesentlichen gleich derjenigen des ersten Ausführungsbeispiels.

In der Testbetriebsart (Scantest) arbeitet die Takttreiberschaltung in der folgenden Weise: Zuerst wird dem Taktsignaleingangsanschluß 12 das Steuerungssignal zur Bezeichnung des ersten Zustands (hoher Pegel), der gemäß dem vierten Ausführungsbeispiel die Testbetriebsart bezeichnet, zugeführt. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 sowie die dritte Verbindungseinrichtung 55 in den verbindenden Zustand. Hierbei werden die ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b elektrisch miteinander verbunden und es werden elektrisch die betreffenden Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) getrennt.

Der Vortreiber 17b wird nach Empfangen des den zweiten Zustand bezeichneten Steuerungssignals deaktiviert. Dies bedeutet, daß der Ausgangsknoten des Vortreibers 17b in den elektrischen Leerlaufzustand (den potentialfreien Zustand, Hochimpedanzzustand) versetzt wird, und daß ein für den Test verwendetes Taktsignal, das am zweiten Takteingangsanschluß 11b eingegeben werden kann, die erste gemeinsame Leitung 18b nicht beeinflußt.

Wird das für den Test verwendete Taktsignal extern dem ersten Takteingangsanschluß 11a zugeführt, dann wird das Signal über die Taktsignalversorgungsleitung 38a dem Vortreiber 17a zugeführt. Der Vortreiber 17a gibt ein vom Eingangstaktsignal abgeleitetes Taktsignal ab. Das Taktsignal des Vortreibers 17a wird der ersten gemeinsamen Leitung 18a zugeführt, die das Taktsignal ihrerseits den Haupttreibern 19a (1) bis 19a (n) zuführt. Das Taktsignal wird ferner ebenfalls über die erste Verbindungseinrichtung 22 der ersten gemeinsamen Leitung 18b zugeführt, die ihrerseits das Signal den Haupttreibern 19b (1) bis 19b (n) zuführt.

Bei dem vierten Ausführungsbeispiel sind die ersten gemeinsamen Leitungen 18a und 18b mittels einer Aluminiumschicht ausgeführt, die dicker als die normale Verdrahtung ist. Die dickere Schichtenstruktur gewährleistet eine Verminderung des Widerstandswerts der ersten gemeinsamen Leitungen 18a und 18b. Da die erste Verbindungseinrichtung 22 aus einer Übertragungsgatteranordnung besteht, ist der Widerstandswert der Verbindungseinrichtung 22 niedrig. Dies trägt insgesamt zur Verminderung der Anschlußbelastung der ersten gemeinsamen Leitungen 18a und 18b bei. Im Ergebnis werden Änderungen im für den Test verwendeten Taktsignal (Anstiegs- und Abfallflanken) in gleicher Weise an denjenigen Eingangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n) auftreten, die mittels der ersten gemeinsamen Leitungen 18a und 18b kurzgeschlossen sind.

Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n) bewirken gleiche Änderungen im Taktsignal. Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n), die in vorbestimmten Abständen zueinander angeordnet sind, sind in verteilter Weise mit dem gesamten Verlauf der zweiten gemeinsamen Leitungen 21a und 21b verbunden. Ferner sind die zweiten gemeinsamen Leitungen 21a und 21b elektrisch mit der zweiten Verbindungseinrichtung 24 verbunden. Diese Anordnung bewirkt, daß das für den Test verwendete Taktsignal entlang des gesamten Verlaufs der zweiten gemeinsamen Leitungen 21a und 21b in gleicher Weise Änderungen unterliegt.

Die Änderungen im für den Test verwendeten Taktsignal, das am Takteingangsanschluß 11 eingegeben wird, sind entlang den zweiten gemeinsamen Leitungen 21a und 21b somit gleich. Mit anderen Worten, es treten lediglich sehr begrenzte Taktlaufzeitunterschiede auf, d. h. zeitweilige Unterschiede in dem für den Test verwendeten und am Takteingangsanschluß 11 eingegebenen Taktsignal, das die zweiten gemeinsamen Leitungen 21a und 21b entlang ihres gesamten Verlaufs erreicht.

Das zu den zweiten gemeinsamen Leitungen 21a und 21b übertragene Taktsignal wird über die Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) den Takteingangsknoten der jeweils ein Taktsignal erforderten internen Schaltungen (zweite Makrozellen 16) zugeführt. In diesem Fall sind die Änderungen im Taktsignal jeweils die gleichen an den Verbindungspunkten zwischen den Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) einerseits und den zweiten gemeinsamen Leitungen 21a und 21b andererseits, d. h. in den mittleren Punkten der Taktsignalversorgungsleitungen. Da die dritte Verbindungseinrichtung 55 die betreffenden Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) elektrisch verbindet, ändert sich das für den Test verwendete Taktsignal, das auf diesen Taktsignalversorgungsleitungen auftritt, in der Praxis in gleicher Weise. Daher bestehen lediglich sehr begrenzte Taktlaufzeitunterschiede, d. h. zeitweilige Unterschiede in dem für den Test verwendeten und am Takteingangsanschluß 11 eingegebenen Taktsignal, das sämtliche zweite Makrozellen 16 erreicht.

Gemäß der vorstehenden Beschreibung empfangen sämtliche Makrozellen 16, die in Reihe zwischen den Scandateneingangsanschluß 13 und den Scandatenausgangsanschluß 14 geschaltet sind, das für den Test verwendete Taktsignal, das in der Praxis vernachlässigbare Taktlaufzeitunterschiede aufweist. Somit werden die am Scandateneingangsanschluß 13 eingegebenen Testdaten sukzessive in Synchronismus mit dem für den Test verwendeten Taktsignal geschaltet (versetzt) und am Scandatenausgangsanschluß 14 ausgegeben.

Gemäß der vorstehenden Beschreibung bietet das vierte Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung die wesentlichen Vorteile (A) bis (C) des ersten Ausführungsbeispiels sowie einen weiteren Vorteil (E):

• A) In der Testbetriebsart ändert sich das am Takteingangsanschluß 11a eingegebene, für den Test verwendete Taktsignal im wesentlichen in gleicher Weise entlang des gesamten Verlaufs der betreffenden Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) im ersten und zweiten Takttreiber 15a und 15b. Sämtlichen zweiten Makrozellen 16 wird das für den Test verwendete Taktsignal mit in der Praxis vernachlässigbaren Taktlaufzeitunterschieden zugeführt.

Im Rahmen des vierten Ausführungsbeispiels wurde der Zellenbereich 2 des Halbleitersubstrats 1 gemäß der Darstellung in zwei Teile in der zweiten Richtung (in Querrichtung in den Figuren) aufgeteilt. Die beiden Funktionsblocklayoutbereiche umfassen jeweils den ersten und zweiten Takttreiber 15a und 15b.

Alternativ kann der Zellenbereich 2 in drei oder vier Bereiche aufgeteilt werden, die jeweils mit einem Takttreiber ausgestattet sind. Der alternative Aufbau kann ebenfalls die erste bis dritte Verbindungseinrichtung in der vorstehend beschriebenen Weise aufnehmen.

Ferner kann zwischen einem Funktionsblocklayoutbereich mit dem ersten Takttreiber 15a und einem weiteren Bereich mit dem zweiten Takttreiber 15b ein dritter Funktionsblocklayoutbereich mit all seinen Makrozellen angeordnet werden, die alle kein Taktsignal benötigen, d. h. ein Bereich, für den keine Takttreiber erforderlich sind. Bei einem derartigen Aufbau kann die dritte Verbindungseinrichtung 55 in der folgenden Weise aufgebaut sein:

In gleicher Weise wie bei der ersten und zweiten Verbindungseinrichtung 23 und 24 des dritten Ausführungsbeispiels kann die dritte Verbindungseinrichtung 55 Verbindungsteile aufweisen, die entsprechend den Taktsignalversorgungsleitungen 20a (1) bis 20a (m) und 20b (1) bis 20b (m) des ersten und zweiten Takttreibers 15a und 15b vorgesehen sind. Jedes Verbindungsteil kann dabei aus zwei Übertragungsgattern, einer Verbindungsverdrahtung und einer Festpotentialzuführungseinrichtung bestehen.

Bei dem vorstehend angegebenen Aufbau kann ein Übertragungsgatter in jedem Verbindungsteil in der Nähe eines Endes der betreffenden Taktsignalversorgungsleitung des ersten Takttreibers 15a angeordnet sein. Das andere Übertragungsgatter kann in der Nähe eines Endes der betreffenden Taktsignalversorgungsleitung des zweiten Takttreibers 15b angeordnet sein. Die Verbindungsverdrahtung kann in dem Funktionsblock zwischen einem Funktionsblocklayoutbereich mit dem ersten Takttreiber 15a und einem anderen Funktionsblockbereich mit dem zweiten Takttreiber 15b ausgebildet sein.

Fünftes Ausführungsbeispiel

Ein fünftes Ausführungsbeispiel der integrierten Halbleiterschaltungseinrichtung ist in Fig. 22 veranschaulicht. Das fünfte Ausführungsbeispiel ist hinsichtlich seines Aufbaus identisch mit dem ersten Ausführungsbeispiel mit Ausnahme der folgenden Punkte: Das fünfte Ausführungsbeispiel weist einen Testtakteingangsanschluß 56 auf, der ein gemeinsames, für den Test verwendetes Taktsignal empfängt und der von den in den jeweiligen Funktionsblöcken entsprechend vorgesehenen Takteingangsanschlüssen 11a und 11b getrennt ist.

Eine erste Wähleinrichtung 57a ist entsprechend bei dem ersten Takttreiber 15a vorgesehen. Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 den ersten Zustand, dann gibt die erste Wähleinrichtung 57a das am ersten Takteingangsanschluß 11a eingegebene Taktsignal an den Vortreiber 17a aus. Bezeichnet das Steuerungssignal den zweiten Zustand, dann gibt die erste Wähleinrichtung 57a das am Testtakteingangsanschluß 56 eingegebene, für den Test verwendete Taktsignal an den Vortreiber 17a aus.

Im zweiten Takttreiber 15b ist in entsprechender Weise eine zweite Wähleinrichtung 57b vorgesehen. Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 den ersten Zustand, dann gibt die zweite Wähleinrichtung 57 das am zweiten Takteingangsanschluß 11b eingegebene Taktsignal an den Vortreiber 17b aus. Bezeichnet das Steuerungssignal den zweiten Zustand, dann gibt die zweite Wähleinrichtung 57b das am Testtakteingangsanschluß 56 eingegebene, für den Test verwendete Taktsignal an den Vortreiber 17b aus.

Der Vortreiber 17b und der zweite Takttreiber 15b weisen den gleichen Aufbau wie der Vortreiber 17a und der erste Takttreiber 15a auf. Dies bedeutet, daß der Vortreiber 17b des zweiten Takttreibers 15b sowohl in der normalen Betriebsart als auch in der Testbetriebsart aktiviert verbleibt.

Die erste und zweite Wähleinrichtung 57a und 57b sind jeweils in der Nähe der Vortreiber 17a und 17b angeordnet. Die Länge der Signalleitung zwischen dem Steuerungssignaleingangsanschluß 12 und der ersten Wähleinrichtung 57a ist die gleiche wie diejenige zwischen dem Steuerungssignaleingangsanschluß 12 und der zweiten Wähleinrichtung 57b. Diese Anordnung verhindert jegliche zeitliche Unterschiede im für den Test verwendete Taktsignal, das zur Zuführung an die Vortreiber 17a und 17b am Taktsignaleingangsanschluß 12 eingegeben wurde.

Falls die erste und zweite Wähleinrichtung 57a und 57b nicht jeweils in der Nähe der Vortreiber 17a und 17b aus zwingenden Gründen bezüglich des Layouts angeordnet werden können, dann sollte die Länge der Signalleitung zwischen dem Steuerungssignaleingangsanschluß 12 und dem Eingangsknoten des Vortreibers 17a gleich derjenigen zwischen dem Steuerungssignaleingangsanschluß 12 und dem Eingangsknoten des Vortreibers 17b gemacht werden. Diese Anordnung verhindert jegliche zeitweilige Unterschiede im für den Test verwendeten Taktsignal, das am Taktsignaleingangsanschluß 12 zur Weiterleitung an die Vortreiber 17a und 17b eingegeben wurde.

Es folgt nachstehend eine Beschreibung der Arbeitsweise der Takttreiberschaltung der integrierten Halbleiterschaltungseinrichtung gemäß dem vorstehend beschriebenen Aufbau. Zuerst wird die Wirkungsweise der Takttreiberschaltung in der normalen Betriebsart beschrieben.

Zuerst wird dem Steuerungssignaleingangsanschluß 12 ein Steuerungssignal zur Bezeichnung des ersten Zustands (niedriger Pegel) zugeführt, der gemäß dem fünften Ausführungsbeispiel die normale Betriebsart bezeichnet. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 in einen trennenden Zustand. Dies bewirkt eine elektrische Trennung der ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b.

Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 den ersten Zustand, dann gibt die erste Wähleinrichtung 57 selektiv das am ersten Takteingangsanschluß 11a eingegebene Taktsignal an den Vortreiber 17a aus. Bezeichnet das Steuerungssignal des Steuerungssignaleingangsanschlusses 12 den ersten Zustand, dann gibt die zweite Wähleinrichtung 57b selektiv das am zweiten Takteingangsanschluß 11b eingegebene Taktsignal an den Vortreiber 17b aus.

Der erste und zweite Takttreiber 15a und 15b empfängt unterschiedliche Taktsignale und arbeitet jedoch im wesentlichen in gleicher Weise. Somit ist die Arbeitsweise der Takttreiber gemäß dem fünften Ausführungsbeispiel im wesentlichen die gleiche wie diejenige des ersten Ausführungsbeispiels.

In der Testbetriebsart (d. h. im Scantest) arbeitet die Takttreiberschaltung in der folgenden Weise: zuerst wird dem Steuerungssignaleingangsanschluß 12 das Steuerungssignal zugeführt, das den zweiten Zustand (hoher Pegel) und die Testbetriebsart gemäß dem fünften Ausführungsbeispiel bezeichnet. Das Steuerungssignal versetzt die erste und zweite Verbindungseinrichtung 22 und 24 in einen verbindenden Zustand. Dies wirkt seinerseits die elektrische Verbindung der ersten und zweiten gemeinsamen Leitungen 18a, 18b, 21a und 21b.

Gemäß dem den zweiten Zustand bezeichnenden Steuerungssignal des Steuerungssignaleingangsanschlusses 12 geben die erste und zweite Wähleinrichtung 57a und 57b selektiv das am Testtakteingangsanschluß 56 eingegebene, für den Test verwendete Taktsignal jeweils an die Vortreiber 17a und 17b ab.

Entsprechend dem Empfang des für den Test verwendeten Taktsignals, das am Testtakteingangsanschluß 56 eingegeben und mittels der ersten und zweiten Wähleinrichtung 57a und 57b zugeführt wurde, geben die Vortreiber 17a und 17b von den jeweiligen empfangenen Taktsignalen abgeleitete Taktsignale aus.

Das Taktsignal des Vortreibers 17a wird der ersten gemeinsamen Leitung 18a zugeführt, und das Taktsignal des Vortreibers 17b wird der ersten gemeinsamen Leitung 18b zugeführt. Die Taktsignale werden dann den Haupttreibern 19a (1) bis 19a (n) und 19b (1) bis 19b (n) zugeführt. Da die ersten gemeinsamen Leitungen 18a und 18b elektrisch mittels der ersten Verbindungseinrichtung 22 kurzgeschlossen sind, ändert sich in diesem Fall das auf diesen gemeinsamen Leitungen auftretende, für den Test verwendete Taktsignal (Anstiegs- und Abfallflanken) entlang des gesamten Verlaufs in gleicher Weise.

Im Ergebnis treten an den Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n) gleiche Änderungen im Taktsignal auf. Die Ausgangsknoten der Haupttreiber 19a (1) bis 19a (n) und 19b (1) bis 19b (n), die in vorbestimmten Abständen zueinander angeordnet sind, sind in verteilter Weise mit dem gesamten Verlauf der zweiten gemeinsamen Leitungen 21a und 21b verbunden. Ferner sind die zweiten gemeinsamen Leitungen 21a und 21b elektrisch mit der zweiten Verbindungseinrichtung 24 verbunden. Diese Anordnung bewirkt, daß sich das entlang des gesamten Verlaufs der zweiten gemeinsamen Leitungen 21a und 21b auftretende, für den Test verwendete Taktsignal in gleicher Weise ändert.

Somit sind die Änderungen des am Takteingangsanschluß 11 eingegebenen, für den Test verwendeten Taktsignals entlang der zweiten gemeinsamen Leitungen 21a und 21b gleich. Mit anderen Worten, es treten lediglich sehr begrenzte Taktlaufzeitunterschiede auf, d. h. zeitweilige Unterschiede in dem für den Test verwendete Taktsignal, das am Takteingangsanschluß 11 eingegeben wurde zur Weiterleitung an die zweiten gemeinsamen Leitungen 21a und 21b entlang ihres gesamten Verlaufs.

Gemäß der vorstehenden Beschreibung empfangen sämtliche zweite Makrozellen 16, die in Reihe zwischen den Scandateneingangsanschluß 13 und den Scandatenausgangsanschluß 14 geschaltet sind, das für den Test verwendete Taktsignal, das in der Praxis vernachlässigbare Taktlaufzeitunterschiede aufweist. Daher werden die am Scandateneingangsanschluß 13 eingegebenen Testdaten sukzessive in Synchronismus mit dem für den Test verwendeten Taktsignal geschaltet und am Scandatenausgangsanschluß 14 ausgegeben.

Das fünfte Ausführungsbeispiel gemäß der vorstehenden Beschreibung gewährleistet die gleichen wesentlichen Vorteile (A) bis (C) des ersten Ausführungsbeispiels und ferner den weiteren Vorteil (F):

• A) In der Testbetriebsart werden die Vortreiber 17a und 17b in dem ersten und zweiten Takttreiber 15a und 15b in ihrem aktiven Zustand verwendet. Dieses Merkmal verbessert die Ansteuerungsfähigkeit der Takttreiberschaltungen während des Testbetriebs.

Somit umfaßt die Takttreiberschaltung einen ersten und einen zweiten Takttreiber 15a und 15b. In jedem dieser Takttreiber sind Eingangsknoten und Ausgangsknoten einer Vielzahl von Haupttreibern 19 (1) bis 19 (n) jeweils mit einer ersten und einer zweiten gemeinsamen Leitung 18 und 21 verbunden. Die zweite gemeinsame Leitung 21 ist mit einer Vielzahl von Taktsignalversorgungsleitungen 20 (1) bis 20 (m) verbunden, die ihrerseits mit den Takteingangsknoten von zweiten Makrozellen 16 verbunden sind, die jeweils ein Taktsignal benötigen. In einer Testbetriebsart sind die ersten und zweiten gemeinsamen Leitungen 18a und 21a des ersten Takttreibers 15a, und die ersten und zweiten gemeinsamen Leitungen 18b und 21b des zweiten Takttreibers 15b elektrisch jeweils durch eine erste und zweite Verbindungseinrichtung 22 und 24 verbunden. Auf diese Weise wird eine Takttreiberschaltung bereitgestellt, die sowohl in einer normalen Betriebsart als auch in einer Testbetriebsart eine hohe Ansteuerungsbarkeit bei vernachlässigbaren Taktlaufzeitunterschieden gewährleistet.

Claims (20)

1. Takttreiberschaltung, mit
einer Vielzahl von Takteingangsanschlüssen (11) zum Empfangen eines Taktsignals, und
einer Vielzahl von Takttreibern (15a, 15b), die entsprechend der Vielzahl der Takteingangsanschlüsse (11) vorgesehen sind,
wobei jeder der Vielzahl der Takttreiber (15a, 15b) umfaßt
einen Vortreiber (17a, 17b), mit einem Eingangsknoten zum Empfangen des am entsprechenden Takteingangsanschluß (11) eingegebenen Taktsignals,
eine Vielzahl von Haupttreibern (19 (1) bis 19 (n)),
eine erste gemeinsame Leitung (18a, 18b), die elektrisch mit Eingangsknoten der Vielzahl der Haupttreiber (19 (1) bis 19 (n)) und einem Ausgangsknoten des Vortreibers (17a, 17b) verbunden ist,
eine zweite gemeinsame Leitung (21a, 21b), die elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber verbunden ist, und
eine Vielzahl von Taktsignalversorgungsleitungen (20 (1) bis 20 (m), die mit Takteingangsknoten der ein Taktsignal erfordernden Schaltungen (16) verbunden ist, wobei die Vielzahl der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) ferner elektrisch mit der zweiten gemeinsamen Leitung (21a, 21b) verbunden ist,
wobei die Takttreiberschaltung ferner eine zwischen den ersten gemeinsamen Leitungen (18a, 18b) und der Vielzahl der Takttreiber (15a, 15b) angeordnete erste Verbindungseinrichtung (22) umfaßt, und die erste Verbindungseinrichtung (22) elektrisch die ersten gemeinsamen Leitungen (18a, 18b) der Vielzahl der Takttreiber (15a, 15b) voneinander trennt, wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und die erste Verbindungseinrichtung (22) ferner elektrisch sämtliche der ersten gemeinsamen Leitungen (18a, 18b) der Vielzahl der Takttreiber verbindet, wenn das Steuerungssignal einen zweiten Zustand bezeichnet, und
wobei die Takttreiberschaltung ferner eine zwischen den zweiten gemeinsamen Leitungen (21a, 21b) und der Vielzahl der Takttreiber (15a, 15b) angeordnete zweite Verbindungseinrichtung (24) umfaßt, und die zweite Verbindungseinrichtung (24) elektrisch die zweiten gemeinsamen Leitungen (21a, 21b) der Vielzahl der Takttreiber (15a, 15b) voneinander trennt, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die zweite Verbindungseinrichtung (24) ferner elektrisch sämtliche der zweiten gemeinsamen Leitungen (21a, 21b) der Vielzahl der Takttreiber (15a, 15b) verbindet, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

2. Takttreiberschaltung nach Anspruch 1, wobei die Vortreiber (17a, 17b) der Vielzahl der Takttreiber (15a, 15b) mit Ausnahme eines Takttreibers aktiviert werden, wenn das Steuerungssignal den ersten Zustand bezeichnet, und wobei die Vortreiber (17a, 17b) deaktiviert werden, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

3. Takttreiberschaltung nach Anspruch 1, wobei die Vielzahl der Takttreiber (15a, 15b) in der Hauptebene eines Halbleitersubstrats (1) ausgebildet sind,
wobei die ersten und zweiten gemeinsamen Leitungen (18a, 18b, 21a, 21b) der Vielzahl der Takttreiber (15a, 15b) linear in einer ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet sind,
wobei die Vielzahl der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) eines jeden der Vielzahl der Takttreiber (15a, 15b) parallel zueinander in einer zweiten Richtung senkrecht zur ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet ist, und
wobei die Vielzahl der Haupttreiber (19 (1) bis 19 (n)) jedes der Vielzahl der Takttreiber (15a, 15b) in vorbestimmten Abständen zueinander und in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet ist.

4. Takttreiberschaltung nach Anspruch 3, wobei die Vielzahl der Takttreiber (15a, 15b) in der ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet ist.

5. Takttreiberschaltung nach Anspruch 4,
wobei die erste Verbindungseinrichtung (22) ein in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnetes Übertragungsgatter (22N, 22P) aufweist, und ein Ende des Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend einem der benachbarten Takttreiber verbunden ist, das andere Ende des Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das Übertragunsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignal aufweist, und das Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS- Transistor aufweist, die parallel zueinander geschaltet sind, und
wobei die zweite Verbindungseinrichtung (24) ein in dazischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnetes Übertragungsgatter (24N, 24P) aufweist, und ein Ende des Übertragunsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend einem der benachbarten Takttreiber verbunden ist, und das andere Ende des Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die zueinander parallel geschaltet sind.

6. Takttreiberschaltung nach Anspruch 3, wobei die Vielzahl der Takttreiber (15a, 15b) in der zweiten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet ist.

7. Takttreiberschaltung nach Anspruch 6, wobei die erste Verbindungseinrichtung (22) umfaßt:
ein erstes, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnetes Übertragungsgatter (22N1, 22P1), wobei ein Ende des ersten Übertragungsgatters mit der ersten gemeinsamen Leitung (18a, 18b) entsprechend einem der zwei benachbarten Takttreiber verbunden ist, das erste Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das erste Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein zweites, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnetes Übertragungsgatter (22N2, 22P2), wobei ein Ende des zweiten Übertragungsgatters mit der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das zweite Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das zweite Übertragungsgatter eine P-Kanal-MOS-Transistor und einen N- Kanal-MOS-Transistor aufweist, die zueinander parallel geschaltet sind, und
eine erste, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnete Verbindungsverdrahtung (47), wobei ein Ende der ersten Verbindungsverdrahtung mit dem anderen Ende des ersten Übertragungsgatters (22N1, 22P1) verbunden ist, und das andere Ende der ersten Verbindungsverdrahtung mit dem anderen Ende des zweiten Übertragunsgatters (22N2, 22P2) verbunden ist, und
wobei die zweite Verbindungseinrichtung (24) umfaßt:
ein drittes, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnetes Übertragungsgatter (24N1, 24P1), wobei ein Ende des dritten Übertragungsgatters mit der zweiten gemeinsamen Leitung (21a, 21b) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das dritte Übertragunsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das dritte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein viertes, in dazwischenliegender Weise zwischen den beiden benachbarten Takttreibern angeordnetes Übertragungsgatter (24N2, 24P2), wobei ein Ende des vierten Übertragungsgatters mit der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das vierte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das vierte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind, und
eine zweite, in dazwischenliegender Weise zwischen den beiden benachbarten Takttreibern angeordnete Verbindungsverdrahtung (49), wobei ein Ende der zweiten Verbindungsverdrahtung mit dem anderen Ende des betreffenden dritten Übertragungsgatters (24N1, 24P1) verbunden ist, und das andere Ende der zweiten Verbindungsverdrahtung mit dem anderen Ende des betreffenden vierten Übertragungsgatters (24N2, 24P2) verbunden ist.

8. Takttreiberschaltung nach Anspruch 6, wobei die erste Verbindungseinrichtung (22) umfaßt:
ein erstes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (22N1, 22P1), wobei ein Ende des ersten Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das erste Übertragungsgatter eine Steuerungselektrode zum empfangen eines Steuerungssignals aufweist, und das erste Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein zweites, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (22N2, 22P2), wobei ein Ende des zweiten Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das zweite Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das zweite Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
eine erste, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber und parallel zu den Taktsignalversorgungsleitungen angeordnete Verbindungsverdrahtungen (47), wobei ein Ende der ersten Verbindungsverdrahtung (47) mit dem anderen Ende des betreffenden ersten Übertragungsgatters (22N1, 22P1) verbunden ist, und das andere Ende der ersten Verbindungsverdrahtung (47) mit dem anderen Ende des betreffenden zweiten Übertragungsgatters (22N2, 22P2) verbunden ist,
ein fünftes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (22N3, 22P3), wobei ein Ende des fünften Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das fünfte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das fünfte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein sechstes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (22N4, 22P4), wobei ein Ende des sechsten Übertragungsgatters mit dem anderen Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das sechste Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das sechste Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind, und
eine dritte, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber und parallel zu den Taktsignalversorgungsleitungen angeordnete Verbindungsverdrahtung (48), wobei ein Ende der dritten Verbindungsverdrahtung (48) mit dem anderen Ende des betreffenden fünften Übertragungsgatters (22N3, 22P3) verbunden ist, das andere Ende der dritten Verbindungsverdrahtung (48) mit dem anderen Ende des betreffenden sechsten Übertragungsgatters (22N4, 22P4) verbunden ist, und
wobei die zweite Verbindungseinrichtung (24) umfaßt:
ein drittes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (24N1, 24P1), wobei ein Ende des dritten Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem einen der beiden benachbarten Takttreiber verbunden ist, das dritte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das dritte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein viertes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (24N2, 24P2), wobei ein Ende des vierten Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das vierte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das vierte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
eine zweite, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) an einem Ende der beiden benachbarten Takttreiber und parallel zu den Taktsignalversorgungsleitungen angeordnete Verbindungsverdrahtung (49), wobei ein Ende der zweiten Verbindungsverdrahtung (49) mit dem anderen Ende des betreffenden dritten Übertragungsgatters (24N1, 24P1) verbunden ist, und das andere Ende der zweiten Verbindungsverdrahtung (49) mit dem anderen Ende des betreffenden vierten Übertragungsgatters (24N2, 24P2) verbunden ist,
ein siebtes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (24N3, 24P3), wobei ein Ende des siebten Übertragungsgatters mit dem anderen Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das siebte Übertragungsgatter eine Steuerungselektrode aufweist zum Empfangen des Steuerungssignals, und das siebte Übertragunsgatter einen P-Kanal-MOS-Transistor und einen N- Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
ein achtes, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber angeordnetes Übertragungsgatter (24N4, 24P4), wobei ein Ende des achten Übertragungsgatters mit dem anderen Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das achte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und das achte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind, und
eine vierte, außerhalb der äußersten Taktsignalversorgungsleitung (20 (1) bis 20 (m)) am anderen Ende der beiden benachbarten Takttreiber und parallel zu den Taktsignalversorgungsleitungen angeordnete Verbindungsverdrahtung (50), wobei ein Ende der vierten Verbindungsverdrahtung (50) mit dem anderen Ende des betreffenden siebten Übertragungsgatters (24N3, 24P3) verbunden ist, und das andere Ende der vierten Verbindungsverdrahtung (50) mit dem anderen Ende des betreffenden achten Übertragungsgatters (24N4, 24P4) verbunden ist.

9. Takttreiberschaltung nach Anspruch 1, ferner mit einer dritten Verbindungseinrichtung (55), die zwischen den Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) der Vielzahl der Takttreiber (15a, 15b) angeordnet ist, wobei die dritte Verbindungseinrichtung (55) die Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) der Vielzahl der Takttreiber (15a, 25b) elektrisch voneinander trennt, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die dritte Verbindungseinrichtung (55) ferner sämtliche der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) der Vielzahl der Takttreiber (15a, 15b) elektrisch verbindet, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

10. Takttreiberschaltung nach Anspruch 9, wobei die dritte Verbindungseinrichtung (55) eine Vielzahl von in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnete Übertragungsgatter (55N, 55P) aufweist, wobei ein Ende jedes Übertragungsgatters mit einem Ende der Taktsignalversorgungsleitung (20 (1) bis 20 (m)) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das andere Ende des Übertragungsgatters mit einem Ende der Taktsignalversorgungsleitung (20 (1) bis 20 (m)) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignal aufweist, und das Übertragungsgatter einen P-Kanal-MOS- Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind.

11. Takttreiberschaltung nach Anspruch 9, wobei die dritte Verbindungseinrichtung (55) umfaßt:
eine Vielzahl von neunten, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnete Übertragungsgatter, wobei ein Ende jedes neunten Übertragungsgatters mit der Taktsignalversorgungsleitung (20 (1) bis 20 (m)) entsprechend einem der beiden benachbarten Takttreiber verbunden ist, das neunte Übertragungsgatter eine Steuerungselektrode aufweist zum Empfangen des Steuerungssignals, und das neunte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind,
eine Vielzahl von zehnten, in dazwischenliegener Weise zwischen zwei benachbarten Takttreibern angeordnete Übertragungsgatter, wobei ein Ende jedes zehnten Übertragungsgatters mit der Taktsignalversorgungsleitung (20 (1) bis 20 (m) entsprechend dem anderen benachbarten Takttreiber verbunden ist, das zehnte Übertragungsgatter eine Steuerungselektrode aufweist zum Empfangen des Steuerungssignals, und das zehnte Übertragungsgatter einen P-Kanal-MOS-Transistor und einen N-Kanal-MOS-Transistor aufweist, die parallel zueinander geschaltet sind, und
eine Vielzahl von fünften, in dazwischenliegender Weise zwischen zwei benachbarten Takttreibern angeordnete Verbindungsleitungen, wobei ein Ende jeder fünften Verbindungsleitung mit dem anderen Ende des betreffenden neunten Übertragungsgatters verbunden ist, und das andere Ende der fünften Verbindungsleitung mit dem anderen Ende des betreffenden zehnten Übertragungsgatters verbunden ist.

12. Takttreiberschaltung nach Anspruch 1, ferner mit:
einem Testtakteingangsanschluß (56) zum Empfangen eines Testtaktsignals, und
einer Vielzahl von Wähleinrichtungen (57a, 57b), die jeweils entsprechend der Vielzahl der Takteingangsanschlüsse (11a, 11b) vorgesehen sind und wobei jede der Wähleinrichtungen (57a, 57b) ein Taktsignal ausgibt zur Eingabe in den betreffenden Takteingangsanschluß (11a, 11b), wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und jede der Wähleinrichtungen (57a, 57b) ein Testtaktsignal ausgibt zur Eingabe in den Testtakteingangsanschluß (56), wenn das Steuerungssignal einen zweiten Zustand bezeichnet.

13. Integrierte Halbleiterschaltungseinrichtung, mit einem Halbleitersubstrat (1) mit einer Vielzahl von Makrozellenlayoutbereiche (9), die in einer ersten Richtung in der Hauptebene des Halbleitersubstrats (1) angeordnet sind, und
einer Vielzahl von in einer zweiten Richtung senkrecht zur ersten Richtung in jedem der Vielzahl der Makrozellenlayoutbereiche (9) des Halbleitersubstrats (1) angeordneten Elektrodenpaaren (4, 5),
wobei jeder der Vielzahl der Makrozellenlayoutbereiche (9) eine Vielzahl von in der zweiten Richtung ausgerichteten N-Diffusionsbereichen (6) und eine Vielzahl von in der zweiten Richtung ausgerichteten P- Diffusionsbereichen (7) aufweist, wobei die Vielzahl der N- Diffusionsbereiche (6) und die Vielzahl der P- Diffusionsbereiche (7) gemeinsam in der ersten Richtung ausgebildet sind,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) aus einer ersten und einer zweiten Elektrode (4, 5) besteht, wobei die erste Elektrode (4) zusammen mit einem dazwischenliegenden Isolierfilm zwischen einem benachbarten Paar der Vielzahl der in jedem der Vielzahl der Makrozellenlayoutbereiche (9) vorgesehenen N- Diffusionsbereiche (6) angeordnet ist, und wobei die zweite Elektrode (5) zusammen mit einem dazwischenliegenden Isolierfilm zwischen einem benachbarten Paar der Vielzahl der P-Diffusionsbereiche (7) angeordnet ist, die entlang der ersten Elektrode (4) in der ersten Richtung angeordnet und im betreffenden Makrozellenlayoutbereich (9) vorgesehen sind,
wobei jedes der Vielzahl der Elektrodenpaare (4, 5) und der N- und P-Diffusionsbereiche (6, 7), die zu beiden Seiten des betreffenden Elektrodenpaars (4, 5) angeordnet sind, eine Grundzelle (8) bilden,
wobei eine erste Makrozelle, bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) als Logikschaltung arbeitet und in jedem der Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) angeordnet ist,
wobei eine zweite Makrozelle (16), bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen (8), als eine ein Taktsignal erfordernde Schaltung arbeitet und in jedem von zumindest zwei der Vielzahl der Makrozellenlayoutbereiche (9) angeordnet ist,
wobei die Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) in eine Vielzahl von Abschnitten aufgeteilt ist, wobei jeder Aufteilungsabschnitt einen Takttreiber (15a, 15b) und einen Takteingangsanschluß (11) zum Empfangen eines Taktsignals aufweist,
wobei jeder Takttreiber (15a, 15b) im betreffenden Aufteilungsabschnitt umfaßt:
einen Vortreiber (17a, 17b), der aus einer vorbestimmten Anzahl von Grundzellen (8) besteht, die im betreffenden Makrozellenlayoutbereich (9) auf dem Halbleitersubstrat (1) vorgesehen sind,
eine Vielzahl von Haupttreibern (19 (1) bis 19 (n)), die aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehen, und die jeweils mit dem Vortreiber (17a, 17b) und in linearer Weise angeordnet sind, wobei die Vielzahl der Haupttreiber (19 (1) bis 19 (n)) in jedem von zumindest zwei der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) vorgesehen ist, die nicht die Vortreiber (17a, 17b) aufweisen,
eine erste, linear in der ersten Richtung auf dem Vortreiber (17a, 17b) und der Vielzahl der Haupttreiber (19 (1) bis 19 (n)), die im betreffenden Aufteilungsabschnitt vorgesehen sind, angeordnete gemeinsame Leitung (18a, 18b), wobei die erste gemeinsame Leitung (18a, 18b) elektrisch mit einem Ausgangsknoten des Vortreibers und mit Eingangsknoten der Vielzahl der Haupttreiber, die im betreffenden Aufteilungsabschnitt vorgesehen sind, verbunden ist,
eine zweite, linear in der ersten Richtung auf dem Vortreiber (17a, 17b) und der Vielzahl der Haupttreiber (19 (1) bis 19 (n)), die im betreffenden Aufteilungsabschnitt vorgesehen sind, angeordnete gemeinsame Leitung (21a, 21b), wobei die zweite gemeinsame Leitung (21a, 21b) elektrisch mit Ausgangsknoten der Vielzahl der Haupttreiber (19 (1) bis 19 (n)) des betreffenden Aufteilungsabschnitts verbunden ist, und
eine Vielzahl von Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) entsprechend der Vielzahl der Makrozellenlayoutbereiche (9), die jeweils im betreffenden Aufteilungsabschnitt eine zweite Makrozelle (16) aufweisen, wobei die Vielzahl der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) linear in der zweiten Richtung ausgerichtet und elektrisch mit der zweiten gemeinsamen Leitung (21a, 21b) verbunden ist, und wobei die Vielzahl der Taktsignalversorgungsleitungen ferner elektrisch mit einem Takteingangsknoten der im betreffenden Makrozellenlayoutbereich (9) vorgesehenen zweiten Makrozelle (16) verbunden ist, und
wobei die integrierte Halbleiterschaltungseinrichtung ferner umfaßt:
eine erste Verbindungseinrichtung (22), die in dazwischenliegender Weise zwischen zwei in benachbarten Aufteilungsabschnitten vorgesehenen Takttreibern (15a, 15b) vorgesehen ist, wobei die erste Verbindungseinrichtung (22) die ersten gemeinsamen Leitungen (18a, 18b) der in den benachbarten Aufteilungsabschnitten vorgesehenen zwei Takttreiber elektrisch voneinander trennt, wenn ein Steuerungssignal einen ersten Zustand bezeichnet, und die erste Verbindungseinrichtung (22) ferner die ersten gemeinsamen Leitungen (18a, 18b) der in den benachbarten Aufteilungsabschnitten vorgesehenen zwei Takttreibern elektrisch verbindet, wenn das Steuerungssignal einen zweiten Zustand bezeichnet, und
eine zweite Verbindungseinrichtung (24), die in dazwischenliegender Weise zwischen zwei in den benachbarten Aufteilungsabschnitten vorgesehenen Takttreibern angeordnet ist, wobei die zweite Verbindungseinrichtung die zweiten gemeinsamen Leitungen (21a, 21b) der in den benachbarten Aufteilungsabschnitten vorgesehenen zwei Takttreiber elektrisch voneinander trennt, wenn das Steuerungssignal den ersten Zustand bezeichnet, und die zweite Verbindungseinrichtung (24) ferner die zweiten gemeinsamen Leitungen (21a, 21b) der in den benachbarten Aufteilungsabschnitten vorgesehenen zwei Takttreiber elektrisch verbindet, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

14. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 13, wobei die Vortreiber (17a, 17b) der Vielzahl der Takttreiber (15a, 15b) mit Ausnahme eines Takttreibers aktiviert werden, wenn das Steuerungssignal den ersten Zustand bezeichnet, und wobei die Vortreiber (17a, 17b) deaktiviert werden, wenn das Steuerungssignal den zweiten Zustand bezeichnet.

15. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 13,
wobei die ersten und zweiten gemeinsamen Leitungen (18a, 18b, 21a, 21b) im mittleren Bereich in der zweiten Richtung in jedem der Aufteilungsabschnitte angeordnet sind, und
wobei der mittlere Bereich der Vielzahl der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)), die im betreffenden Aufteilungsabschnitt vorgesehen ist, elektrisch mit der zweiten gemeinsamen Leitung (21a, 21b) im betreffenden Aufteilungsabschnitt verbunden ist.

16. Integrierte Halbleiterschaltungseinrichtungen nach Anspruch 13,
wobei jeder der Aufteilungsabschnitte zumindest ein Leistungsversorgungsleitungspaar (25, 26) umfaßt, bestehend aus einer Leistungsversorgungsleitung (25), der ein Versorgungspotential zugeführt wird, und einer benachbart und zur Leistungsversorgungsleitung (25) parallel angeordneten Masseleitung (26), der ein Massepotential (GND) zugeführt wird, wobei das Leistungsversorgungsleitungspaar (25, 26) linear in der ersten Richtung in der Hauptebene des Halbleitersubstrat (1) ausgebildet ist, und
wobei die Vortreiber (17a, 17b) und die Vielzahl der Haupttreiber (19 (1) bis 19 (n)) in jedem der Aufteilungsabschnitte zwischen der Leistungsversorgungsleitung (25) und der Masseleitung (26) angeordnet sind, die das eine, im betreffenden Aufteilungsabschnitt vorgesehene Leistungsversorgungsleitungspaar bilden.

17. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 13, wobei eine Verdrahtung innerhalb der erste Makrozellen, eine Verdrahtung innerhalb der zweiten Makrozellen (16), eine Verdrahtung zwischen den ersten Makrozellen, und eine Verdrahtung zwischen den ersten Makrozellen einerseits und den zweiten Makrozellen (16) andererseits durch zumindest eine der ersten und zweiten Verdrahtungen gebildet wird, wobei die erste Verdrahtung in der zweiten Richtung angeordnet und mittels einer ersten elektrischen Leitungsschicht auf der Vielzahl der Elektrodenpaare (4, 5) ausgebildet ist, und die zweite Verdrahtung in der ersten Richtung angeordnet und mittels einer zur ersten elektrischen Leitungsschicht unterschiedlichen zweiten elektrischen Leitungsschicht ausgebildet ist,
wobei die ersten und zweiten gemeinsamen Leitungen (18a, 18b, 21a, 21b) mittels der zweiten elektrischen Leitungsschicht gebildet sind, und
wobei die Vielzahl der Taktsignalversorgungsleitungen (20 (1) bis 20 (m)) mittels der ersten elektrischen Leitungsschicht gebildet ist.

18. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 13,
wobei die Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) in eine Vielzahl von Abschnitten in der ersten Richtung aufgeteilt ist,
wobei die erste Verbindungseinrichtung (22) ein in dazwischenliegender Weise zwischen zwei benachbarten Aufteilungsabschnitten angeordnetes Übertragungsgatter (22N, 22P), bestehend aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) aufweist, wobei ein Ende des Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem in einem der beiden benachbarten Aufteilungsabschnitte vorgesehenen Takttreiber verbunden ist, und das andere Ende des Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem im anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und wobei das Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und
wobei die zweite Verbindungseinrichtung (24) ein in dazwischenliegender Weise zwischen zwei benachbarten Aufteilungsabschnitten und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes Übertragungsgatter (24N, 24P) aufweist, wobei ein Ende des Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem in einem der beiden benachbarten Aufteilungsabschnitte vorgesehenen Takttreiber verbunden ist, und das andere Ende des Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem im anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und wobei das Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist.

19. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 13,
wobei die Vielzahl der Makrozellenlayoutbereiche (9) auf dem Halbleitersubstrat (1) in eine Vielzahl von Abschnitte in der zweiten Richtung aufgeteilt ist,
wobei die erste Verbindungseinrichtung (22) umfaßt:
ein an einem äußersten Ende zweier benachbarter Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes erstes Übertragungsgatter (22N1, 22P1), wobei ein Ende des ersten Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem in einem der beiden benachbarten Aufteilungsabschnitte vorgesehenen Takttreiber verbunden ist, und das erste Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist,
eine an dem einen äußersten Ende der zwei benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes zweites Übertragungsgatter (22N2, 22P2), wobei ein Ende des zweiten Übertragungsgatters mit einem Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem im anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und wobei das zweite Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und
eine parallel zur äußersten Taktsignalversorgungsleitung an dem einen Ende der zwei benachbarten Aufteilungsabschnitte angeordnete erste Verbindungsverdrahtung (47), wobei ein Ende der ersten Verbindungsverdrahtung (47) mit einem Ende des betreffenden ersten Übertragungsgatters (22N1, 22P1) verbunden ist und das andere Ende der ersten Verbindungsverdrahtung (47) mit dem anderen Ende des betreffenden zweiten Übertragungsgatters (22N2, 22P2) verbunden ist, und
wobei die zweite Verbindungseinrichtung (24) umfaßt:
ein am äußersten Ende der beiden benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes drittes Übertragungsgatter (24N1, 24P1), wobei ein Ende des dritten Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem in einem der zwei benachbarten Aufteilungsabschnitte vorgesehenen Takttreiber verbunden ist, und das dritte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist,
ein am äußersten Ende der beiden benachbarten Aufteilungsabschnitte angeordnet und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes viertes Übertragungsgatter (24N2, 24P2), wobei ein Ende des vierten Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem im anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und das vierte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und
eine parallel zur äußersten Taktsignalversorgungsleitung an dem einen Ende der zwei benachbarten Aufteilungsabschnitte angeordnete zweite Verbindungsverdrahtung (49), wobei ein Ende der zweiten Verbindungsverdrahtung (49) mit dem anderen Ende des betreffenden dritten Übertragungsgatters (24N1, 24P1) verbunden ist, und das andere Ende der zweiten Verbindungsverdrahtung (49) mit dem anderen Ende des betreffenden vierten Übertragungsgatters (24N2, 24P2) verbunden ist.

20. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 19, wobei die erste Verbindungseinrichtung (22) ferner umfaßt:
ein am äußersten anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes fünftes Übertragungsgatter (22N3, 22P3), wobei ein Ende des fünften Übertragungsgatters mit dem anderen Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem in einem der zwei benachbarten Aufteilungsabschnitte vorgesehene Takttreiber verbunden ist, und das fünfte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist,
ein an dem äußersten anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes sechstes Übertragungsgatter (24N4, 24P4), wobei ein Ende des sechsten Übertragungsgatters mit dem anderen Ende der ersten gemeinsamen Leitung (18a, 18b) entsprechend dem im anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und das sechste Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und
eine parallel zu der äußersten Taktsignalversorgungsleitung an dem anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnete dritte Verbindungsverdrahtung (48), wobei ein Ende der dritten Verbindungsverdrahtung (48) mit dem anderen Ende des betreffenden fünften Übertragungsgatters (22N3, 22P3) verbunden ist, und das andere Ende der dritten Verbindungsverdrahtung (48) mit dem anderen Ende des betreffenden sechsten Übertragungsgatters (22N4, 22P4) verbunden ist, und
wobei die zweite Verbindungseinrichtung (24) ferner umfaßt:
ein am äußersten anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes siebtes Übertragungsgatter (24N3, 24N3), wobei ein Ende des siebten Übertragungsgatters mit einem Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem in einem der zwei benachbarten Aufteilungsabschnitte vorgesehen Takttreiber verbunden ist, und das siebte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist,
ein am äußersten anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnetes und aus einer vorbestimmten Anzahl benachbarter Grundzellen (8) bestehendes achtes Übertragungsgatter (24N4, 24P4), wobei ein Ende des achten Übertragungsgatters mit dem anderen Ende der zweiten gemeinsamen Leitung (21a, 21b) entsprechend dem in dem anderen benachbarten Aufteilungsabschnitt vorgesehenen Takttreiber verbunden ist, und das achte Übertragungsgatter eine Steuerungselektrode zum Empfangen des Steuerungssignals aufweist, und
eine parallel zur äußersten Taktsignalversorgungsleitung an dem anderen Ende der zwei benachbarten Aufteilungsabschnitte angeordnete vierte Verbindungsverdrahtung (50), wobei ein Ende der vierten Verbindungsverdrahtung (50) mit dem anderen Ende des betreffenden siebten Übertragungsgatters (24N3, 24P3) verbunden ist, und das andere Ende der vierten Verbindungsverdrahtung (50) mit dem anderen Ende des betreffenden achten Übertragungsgatters (24N4, 24P4) verbunden ist.